ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 1項3号刊行物記載 特許、登録しない(前置又は当審拒絶理由) H01L |
|---|---|
| 管理番号 | 1011962 |
| 審判番号 | 審判1998-11050 |
| 総通号数 | 10 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1991-05-02 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 1998-07-22 |
| 確定日 | 1999-01-26 |
| 事件の表示 | 平成1年特許願第242197号「半導体装置」拒絶査定に対する審判事件(平成3年5月2日出願公開、特開平3-105978)について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
本願は、平成1年9月20日の出願であって、その発明の要旨は、平成7年6月7日付、平成9年9月12日付及び平成10年8月5日付の手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲請求項1及び2に記載された「半導体装置」にあるものと認められるところ、その特許請求の範囲請求項1に記載された発明は下記のとおりである。 「主表面を有する第1の導電型の第1の半導体領域と、 前記主表面に形成されたストライプ状にのびる複数個の絶縁ゲートと、 隣り合う前記絶縁ゲートの間にあって第1の半導体領域内に形成され両絶縁ゲート下に達し、前記絶縁ゲートと同じ方向にストライプ状にのびる複数個の第2の導電型の第2の半導体領域と、 該第2の半導体領域内に形成され前記絶縁ゲート下に達し、前記絶縁ゲートと同じ方向にストライプ状にのびる第1の導電型の第3の半導体領域と、 前記第2の半導体領域と前記第3の半導体領域に低抵抗接触した電極と、 を有し、 前記絶縁ゲートのストライプ形状の長手方向と垂直方向の長さよりも、隣り合う前記絶縁ゲート間の長さが小さいことを特徴とする半導体装置。」(以下、第1発明という。) これに対して、当審において平成11年4月19日付で通知した拒絶の理由において引用した特開昭64-51665号公報(以下、引用例という。)には、「[産業上の利用分野] 本発明は、MOSゲートを有する半導体装置に係わり、特にその大電流化が可能な構造に関する。」(第2頁右上欄第11〜13行)、「[発明が解決しようとする問題点] 以上から半導体装置2を大電流化するには、n+基盤、ｐ+基盤を用いたいずれの場合も電子電流を増やすことが不可欠なことが分かる。そのためには、単位面積当りに占めるゲート領域Bの割合を大きくし、Aの領域を最小にすることが望ましい。しかし、従来の半導体装置2では、・・・Aの幅が20〜30μmにも達し、Aの領域が全面の約50%も占め、ゲート領域Bの割合を大きくできず、装置2の大電流化を阻んでいた。」(第3頁左上欄第10行〜右上欄第7行)、「本発明の目的は、大電流を取り出すことができる半導体装置、・・・」(第3頁左下欄第1〜2行)及び「本発明者等が検討した結果、Aの幅を従来の20〜30μmから約10μmに小さくすることができ、電流密度を20%以上増やすことができた。」(第4頁右上欄第1〜4行)が第1〜3図と共に記載されている。そして、第1,3図を参照すると、主表面を有するn-層12とゲート酸化膜21を介して前記主表面に形成された複数個のゲート電極31と隣り合う前記ゲート電極31の間にあって前記n-層12内に形成され前記ゲート電極下に達する複数個のｐ層13と前記ｐ層13内に形成されたn+層15と前記ｐ層13及び前記n+層15に低抵抗接触したソース電極42とを有する半導体装置が記載されている。また、「単位面積当りに占めるゲート領域Bの割合を大きくし、Aの領域を最小にすることが望ましい。」なる記載及び第1〜3図におけるA(本願発明のLPに相当する)とB(本願発明におけるLGに相当する。)との関係から、第1図及び第3図におけるAとBすなわちLPとLGとの関係はLP＜LGであるといえる。してみると、上記引用例には、主表面を有するn-層12とゲート酸化膜21を介して前記主表面に形成された複数個のゲート電極31と隣り合う前記ゲート電極31の間にあって前記n-層12内に形成され前記ゲート電極下に達する複数個のｐ層13と前記ｐ層13内に形成されたn+層15と前記ｐ層13及び前記n+層15に低抵抗接触したソース電極42とを有し、前記ゲート電極31の幅よりも隣り合う前記ゲート電極31の間の長さが小さいことを特徴とする半導体装置が記載されているものと認められる。 そこで、本願第1発明(前者)と上記引用例記載のもの(後者)を対比すると、後者の「n-層12」、「ゲート電極31」、「ｐ層13」、「n+層15」及び「ソース電極42」はそれぞれ前者の「第1の導電型の第1の半導体領域」、「絶縁ゲート」、「第2の導電型の第2の半導体領域」、「第1の導電型の第3の半導体領域」及び「電極」に相当するから、両者は、主表面を有する第1の導電型の第1の半導体領域と、前記主表面に形成された複数個の絶縁ゲートと、隣り合う前記絶縁ゲートの間にあって第1の半導体領域内に形成され両絶縁ゲート下に達する複数個の第2の導電型の第2の半導体領域と、該第2の半導体領域内に形成された第1の導電型の第3の半導体領域と、前記第2の半導体領域と前記第3の半導体領域に低抵抗接触した電極とを有し、前記絶縁ゲートの幅よりも、隣り合う前記絶縁ゲート間の長さが小さいことを特徴とする半導体装置の点で一致し、以下の点で一応相違するものと認められる。 (I)第1の導電型の第3の半導体領域が、前者においては絶縁ゲート下に達しているのに対して、後者においては絶縁ゲート下に達しているか否か不明である点。 (II)絶縁ゲート、第2の導電型の第2の半導体領域及び第1の導電型の第3の半導体領域が、前者においてはストライプ状にのびているのに対して、後者においてはストライプ状にのびているか否か不明である点。 上記相違点について検討する。 相違点(I)については、後者において第1の導電型の第3の半導体領域を絶縁ゲート下までのばすか否かは単なる設計的事項にすぎないから、上記相違点は実質的相違点ではない。 相違点(II)については、後者における絶縁ゲート、第2の導電型の第2の半導体領域及び第1の導電型の第3の半導体領域はストライプ状とメッシュ状のいずれかの可能性がある。ところで、後者のように構造・形状によって電子電流を増やし大電流化する方法としては、(イ)チャネル長を短くする方法及び(ロ)チャネル幅を広くする方法の2通りが考えられる。上記引用例の明細書及び図面から見て後者の場合(イ)は無いといえる。そこで(2)の場合について考える。 (1)絶縁ゲート、第2の導電型の第2の半導体領域及び第1の導電型の第3の半導体領域がメッシュ状である場合、 従来、幅A(LP)が20〜30μmであって、Aの領域が全面の約50%であったこと(すなわち、幅BはLGであるから、正方形メッシュとして考えた場合LP2/(LP+LG)2≒1/2より、LG≒(√2-1)LP)・・・(a))、第1図の実施例が幅Aを約10μmとすることによって電流密度を20%以上増やすことができたことの記載から、従来の単位面積当たりのチャネル幅をWCHとし第1図のそれをWCH’とすると、 WCH’-WCH=akLP/(LG+aLP)2-kLP/(LG+LP)2 =kLP(1-a)(aLP2-kLG2)/(LG+aLP)2(LG+LP)2 ・・・(b) ただし、aは幅Aの従来に対する第1図の割合である。 そして、式(a)よりaLP2-kLG2≒(a-0.2k)LP2 ・・・(c) i)a=1/2(従来の幅Aが20μmで第1図の幅Aが10μm)の場合 式(b)及び(c)より、 WCH’-WCH≒(0.25-0.1k)kLP3/(LG+aLP)2(LG+LP)2 k=3,4のとき分母は正であり分子は負であるから、 WCH’-WCH＜0 ii)a=1/3(従来の幅Aが30μmで第1図の幅Aが10μm)の場合 式(b)及び(c)より、 WCH’-WCH≒(0.11-0.13k)kLP3/(LG+aLP)2(LG+LP)2 k=1,2,3,4のとき分母は正であり分子は負であるから、 WCH’-WCH＜0 i),ii)いずれの場合でも従来に比べて第1図の場合はチャネル幅が小さくなるから、上記(ロ)に該当しない。よって、後者の絶縁ゲート、第2の導電型の第2の半導体領域及び第1の導電型の第3の半導体領域がメッシュ状である可能性はほとんどないといえる。 (2)絶縁ゲート、第2の導電型の第2の半導体領 域及び第1の導電型の第3の半導体領域がストライプ状である場合、 WCH’-WCH=2/(LG+aLP)-2/(LG+LP) =2LP(1-a)/(LG+aLP)(LG+LP) a＜1であるから、WCH’-WCH＞0 以上のように従来に比べて第1図の場合はチャネル幅が大きくなるから、上記(ロ)に該当する。よって、後者の絶縁ゲート、第2の導電型の第2の半導体領域及び第1の導電型の第3の半導体領域がストライプ状であることに疑問の余地はない。 したがって、後者における絶縁ゲート、第2の導電型の第2の半導体領域及び第1の導電型の第3の半導体領域はメッシュ状であるはずがなく、ストライプ状であるといえる。 したがって、上記相違点は実質的相違点ではない。 以上のとおり、本願第1発明は上記引用例記載のものと同一であるから、特許法第29条第1項第3号の規定により特許を受けることが出来ない。そうである以上、他の発明を検討するまでもなく、本願は拒絶されるべきである。 よって、結論のとおり審決する。 |
| 審理終結日 | 1999-10-01 |
| 結審通知日 | 1999-10-26 |
| 審決日 | 1999-12-02 |
| 出願番号 | 特願平1-242197 |
| 審決分類 |
P
1
8・
113-
WZ
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 安田 雅彦 |
| 特許庁審判長 |
今野 朗 |
| 特許庁審判官 |
岡 和久 加藤 浩一 |
| 発明の名称 | 半導体装置 |
| 代理人 | 作田 康夫 |