異議の決定｜異議1998-75517 - 特許審決データベース

会員機能

ランキング

請求人別審判件数

判例データベース

審決データベース

ポートフォリオ機能

ポートフォリオを新規に作成して保存		追加
既存のポートフォリオに追加保存		追加

この審決の個人情報、企業機密に関する修正依頼をする

PDF	PDFをダウンロード

審決分類	審判全部申し立て 2項進歩性 H02M
管理番号	1041224
異議申立番号	異議1998-75517
総通号数	20
発行国	日本国特許庁(JP)
公報種別	特許決定公報
発行日	1994-03-18
種別	異議の決定
異議申立日	1998-11-18
確定日	2001-02-13
異議申立件数	2
訂正明細書	有
事件の表示	特許第2751961号「DC/DCコンバータ」の請求項に係る特許に対する特許異議の申立てについて、次のとおり決定する。
結論	訂正を認める。特許第2751961号の請求項に係る特許を維持する。
理由	1.手続の経緯本件特許第2751961号の請求項に係る発明は、平成4年8月27日に特許出願されたものであって、平成10年2月27日にその特許の設定登録がなされ、その後、三浦次郎及び齋藤雄一より特許異議の申立がなされ、取消理由通知がなされ、その指定期間内である平成12年5月9日に訂正請求がなされたものである。 2.訂正の適否 (1)訂正の内容ア.特許明細書の特許請求の範囲の記載中、「このデッドバンドに、前記トランスの漏れインダクタンス若しくは外付けのインダクタと前記双方のスイッチング手段に含まれる前記各キャパシタンスとの共振により、前記キャバシタンスの一方を充電するとともに、前記キャバシタンスの他方を放電するように構成し」という記載を、「前記第1のスイッチング手段がオフで、前記第2のスイッチング手段がオンの期間中に、前記トランスの漏れインダクタンス若しくは外付けのインダクタを流れるインダクタ電流が下降して前記トランスの磁化電流と等しくなった状態から、前記第1のスイッチング手段のデューティーに依存して、前記インダクタ電流がさらに下降する第1のモードと、前記インダクタ電流が前記磁化電流と等しいまま保持される第2のモードが存在し、これらの各モードのいずれにおいても、前記デッドバンドに、前記トランスの漏れインダクタンス若しくは外付けのインダクタと前記双方のスイッチング手段に含まれる前記各キャパシタンスとの共振により、前記キャパシタンスの一方を充電するとともに、前記キャパシタンスの他方を放電するように構成し」と訂正することにより、特許請求の範囲の記載を、「直流入力電源と、一次巻線と二次巻線とを備えたトランスと、固有のキャパシタンスを含み前記直流入力電源からの電力を選択的に前記トランスの一次巻線に印加する第1のスイッチング手段と、前記トランスの一次巻線と前記第1のスイッチング手段間に挿入接続された容量性素子と、固有のキャパシタンスを含み前記トランスの一次巻線と前記容量性素子との直列回路の両端に接続された第2のスイッチング手段と、前記トランスの二次巻線に接続される整流回路と、この整流回路に接続される容量性または誘導性のフィルター回路とを備え、前記第1のスイッチング手段および前記第2のスイッチング手段はそれぞれ所定の時間間隔で交互にオンオフされ、かつ、その間に前記双方のスイッチング手段がオフとなる一定のデッドバンドが存在し、前記第1のスイッチング手段がオフで、前記第2のスイッチング手段がオンの期間中に、前記トランスの漏れインダクタンス若しくは外付けのインダクタを流れるインダクタ電流が下降して前記トランスの磁化電流と等しくなった状態から、前記第1のスイッチング手段のデユーティーに依存して、前記インダクタ電流がさらに下降する第1のモードと、前記インダクタ電流が前記磁化電流と等しいまま保持される第2のモードが存在し、これらの各モードのいずれにおいても、前記デッドバンドに、前記トランスの漏れインダクタンス若しくは外付けのインダクタと前記双方のスイッチング手段に含まれる前記各キャパシタンスとの共振により、前記キャパシタンスの一方を充電するとともに、前記キャパシタンスの他方を放電するように構成し、さらに前記容量性素子は、前記トランスの一次巻線に対して正方向および負方向に電流を流すものであることを特徴とするDC/DCコンバータ。」と訂正する。イ.特許明細書(以下、単に明細書という)の段落番号【0008】第11～14行目,同段落番号【0062】第11～14行目にある「このデッドバンドに、前記トランスの漏れインダクタンス若しくは外付けのインダクタと前記双方のスイッチング手段に含まれる前記各キャパシタンスとの共振により、前記キャパシタンスの一方を充電するとともに、前記キャパシタンスの他方を放電するように構成し」という記載を、「前記第1のスイッチング手段がオフで、前記第2のスイッチング手段がオンの期間中に、前記トランスの漏れインダクタンス若しくは外付けのインダクタを流れるインダクタ電流が下降して前記トランスの磁化電流と等しくなった状態から、前記第1のスイッチング手段のデューティーに依存して、前記インダクタ電流がさらに下降する第1のモードと、前記インダクタ電流が前記磁化電流と等しいまま保持される第2のモードが存在し、これらの各モードのいずれにおいても、前記デッドバンドに、前記トランスの漏れインダクタンス若しくは外付けのインダクタと前記双方のスイッチング手段に含まれる前記各キャパシタンスとの共振により、前記キャパシタンスの一方を充電するとともに、前記キャパシタンスの他方を放電するように構成し」と訂正する。ウ.明細書の段落番号【0009】第2行目にある「上記構成により、双方のスイッチング手段がオフとなるデッドバンドに」という記載を、「上記構成により、第1のスイッチング手段がオフで、第2のスイッチング手段がオンの期間中に、トランスの漏れインダクタンス若しくは外付けのインダクタを流れるインダクタ電流が下降してトランスの磁化電流と等しくなった状態から、第1のスイッチング手段のデューティーに依存して、インダクタ電流がさらに下降する第1のモードと、インダクタ電流が磁化電流と等しいまま保持される第2のモードのいずれにおいても、双方のスイッチング手段がオフとなるデッドバンドに」と訂正する。エ.明細書の段落番号【0026】第4～5行目にある「回路は図4dのモード 4、あるいは、図4gのモード7のいずれかに移行する」という記載を、「回路は図4dの第1のモードに相当するモード4、あるいは、図4gの第2のモードに相当するモード7のいずれかに移行する」と訂正する。 (2)訂正の適否ア.訂正の目的の適否、新規事項の追加及び拡張・変更の存否前記訂正アは、請求項についての訂正であって、特許請求の範囲の減縮を目的とするものである。前記訂正イ～エは、訂正アに対応したものであって、明瞭でない記載の釈明を目的とするものである。そして、前記訂正ア～エは、いずれも、新規事項の追加に該当せず、又、実質上特許請求の範囲を拡張し、又は変更するものではない。イ.独立特許要件の判断 (ア)訂正後の請求項に係る発明訂正後の請求項に係る発明は、補正された訂正請求書に添付された訂正明細書及び図面の記載からみて、その特許請求の範囲請求項に記載された前記(2.(1)ア)のとおりのものである。 (イ)刊行物の記載 [取消理由で引用した刊行物] a.特開平2-13262号公報(以下、刊行物1という)には、「DC-DCコンバータ」に関して、・「(1)シャントダイオード及びシャント容量を有するパワースイッチからなるハーフブリッジ・インバータ; 整流ダイオードと、実質的にインピーダンス変換を行ない、実質的に単一周波数の信号を整流するよう動作するリアクティブ素子とを有する共振整流器; 前記共振整流器の入力インピーダンスに対して直列に接続されて、動作周波数において誘導性リアクタンスを示し、前記各パワースイッチから前記共振整流器へ、エネルギーを単一周波数において伝達する直列共振回路;及び、前記直列共振回路のインピーダンスを変化させ、前記共振整流器の入力インピーダンスに印加される電圧を制御するために、動作周波数を変化させるように動作する電圧安定化回路; を有することを特徴とするDC/DCコンバータ。 (2)前記直列共振回路が、互いに値の近接した誘導性及び容量性直列共振インピーダンスを有する直列LC回路を有し、比較的小さな周波数変化が大きなインピーダンス変化を生成することを特徴とする請求項1記載のDC/DCコンバータ。 (3)前記パワースイッチが、一方のパワースイッチに関するシャント容量から他方のパワスイッチに関するシャント容量へ電荷が移動するのに十分な非導通期間を有して、交互に導通状態になることを特徴とする請求項2記載のDC/DCコンバータ。 (4) 省略 (5) 省略」(特許請求の範囲) なる発明が記載され、更に以下の記載がある。・「第1図のコンバータは、パワースイッチを入力電圧より大きい高ストレス電圧にさらすことなく高電圧入力を用いることが可能なハーフブリッジインバータ110を有している。後述するように、これらのパワースイッチは、当該スイッチの固有容量におけるエネルギー蓄積による高動作周波数での散逸損失を避けるために、ゼロ電圧スイッチングモードで動作する。」・「本発明を具体化したパワーコンバータの模式図が第2図に示されており、当該図面において、DC電圧源200(・・・)が入力端子201及び202に接続されている。2個のパワースイッチ211、221は直列共振に接続されている。・・・・・・途中略・・・スイッチ211、221は半導体パワースイッチであり、第3図に示されているように、MOSFETパワーデバイスであることが望ましい。パワースイッチ211、221は、各々、主電力経路をシャントしている内部ダイオード212、223を有することが望ましく、各々、主電力経路をシャントしている寄生容量213、223を有している。」・「当該駆動力は、2個のパワースイッチ211、221が交互に導通状態とし、かつ、その間にデッドタイムを有し、電圧、電流間の位相が後段の直列共振回路によって制御されるように行なわれる。2個のパワースイッチは、各々、ゼロ電圧スイッチングモードで動作させられ、印加される電圧がゼロに下がるまでは、いずれのスイッチもオンとなるようにバイアスされることはない。パワースイッチをゼロ電圧スイッチングモードで動作させることによって、当該スイッチの固有容量に蓄積されたエネルギーが、当該スイッチを通して放電されて散逸する、ということは起こらない。」・「2個のパワースイッチ211、221によってスイッチされた出力電圧は、節点225において、直列共振接続されたインダクタ226、キャパシタ227よりなる直列共振回路に印加される。各素子の値は、当該直列共振回路の共振周波数が当該コンバータの動作周波数よりわずかに低く、当該共振回路が、節点225において、パワースイッチの出力に対して誘導性インピーダンスを示すように選択されている。当該LCインピーダンスは、2個のパワースイッチ211、221が、スイッチング電流をスイッチング電圧に対して遅延させるようにし、2スイッチ間のオフ時間の重なりを、当該スイッチ固有容量に蓄積された電荷を当該非導通(オフ)の期間に放電させるように設定することによって、ゼロ電圧スイッチングモードで動作することを可能にしている。」・「変成器235の二次巻線236は、リークリアクタンス237を介して、寄生容量242を有するダイオード241へ接続されている。当該寄生容量242は、前記リークリアクタンス237と共に共振回路を形成して、ダイオード241に印加される電圧波形をリンギングを有さない単一パルス波形であるように制御する。」・「当該整流器の出力は、RFチョークインダクタンス251を介して出力端子295に接続されている。」・「第3図に示された電力コンバータの模式図には、互いに直列共振に接続された2個のパワーMOSFETスイッチ311、321が示されており、当該直列共振に接続されたパワーMOSFETは、入力端子301、302と並列に接続されている。・・・・・・途中略・・・パワーMOSFETスイッチ311、321は、自らの主導通経路をシャントしている寄生容量、313、323を有している。・・・・・・途中略・・・両方のパワーMOSFETは、交互の導通期間の間に、2個のパワーMOSFETスイッチが非導通となる制御されたデッドタイムを有するように、交互にスイッチされる。・・・途中略・・・パワーMOSFETスイッチ311、321の各々に印加される電圧は、パワーMOSFETスイッチ321に対する波形430によって示されるているように、近似的に矩形波となる。節点325におけるスイッチングされた出力電流は、第4図において電流波形440として示されているように実質的に正弦波であり、インダクタ326、キャパシタ327からなる直列共振回路に印加される。この回路は、当該出力電流をこのような正弦波形を有するように拘束する。当該コンバータは、当該直列共振LC回路の共振周波数よりわずかに高い周波数で動作する。このことにより、・・・当該直列共振回路が、節点325における電流、電圧波形を制御し、前記正弦波的電流(波形440)を前記矩形波電圧に対して遅らせることが可能となる。よって、パワーMOSFETスイッチ311、321のスイッチング間に実質的に当該デバイス内でのスイッチング損失が防止されるように、電荷が一方のパワーMOSFETスイッチのシャント寄生容量から掃き出されて他方のパワーMOSFETスイッチへ移動させられる。・・・・・・途中略・・・変成器335の一次巻線334に印加される電流波形は、さらに、前記直列共振ネットワークによって実質的に正弦波となるように拘束される。よって、二次巻線336は、実質的に正弦波である電流を、整流ダイオード341、整流ダイオード343を含む共振整流器へ印加する。当該共振整流器は、整流ダイオード341、343の寄生容量342、344が高周波数のリンギングを除去するために、リークインダクタンスと共振するように設計されている。」・「2個のパワーMOSFETスイッチは、間にデッドタイムをはさんで交互にスイッチングされるのに対して、当該デバイス間の節点に接続された直列共振回路を介しての正弦波電流は連続していることに留意されたい。」・「第5図に示された第1期間における初期状態にいては、パワースイッチ511は閉(即ち、導通状態となるようバイアスされている)であり、スイッチ521は開である。・・・・・・途中略・・・寄生容量513は放電状態にあり、寄生容量523は入力電圧レベルまで充電されていて、節点525は、電圧波形551によって示されているように、入力電圧V0の電位にある。次の期間においては、第6図に示されているように、双方のパワースイッチ611、621が開(非導通)となる。寄生容量623は放電し、寄生容量613が電荷を蓄積する。節点625における電流は、正弦波形602によって従って変化し続けるが、節点625の電位は、波形652によって示されているようにゼロに減少する。電流を示す矢印2は、電流が寄生容量613、623を通じて流れていることを示している。」・「第6期間においては、双方のパワースイッチが開となり、波形1006によって示されている正弦波電流は、寄生容量1013、1023を介して流れる電流を示す矢印6によって示されている電流経路を辿ることになる。容量1013が放電されて容量1023が充電され、節点1025における電圧は、電圧波形1055に示されているように、入力電圧の値まで上昇する。第7期間における電流は、第11図の矢印7によって示されているように、スイッチ1111の内部ダイオード1112を経由するものとなる。節点1125における電流は、依然として正弦波形である。波形1157によって示されている節点1125における電圧は、入力電圧の値である。動作サイクルは、第12図に示されている第8期間で完了する。スイッチ1211は閉であり、正弦波形1208によって示される電流はゼロに戻る。・・・途中略・・・以上の、インバータの動作に関する記述、それらに付随する電流、電圧波形により、パワースイッチ、その寄生素子を流れる正弦波電流が、スイッチに印加される矩形波より遅れていることは明らかである。この位相の遅れにより、一方のスイッチに関する寄生容量から他方のスイッチに関する寄生容量への電荷の移行が保証される。このことにより、当該インバータの動作効率が向上させられる。」(第8頁左下欄第7行) b.特開平3-107370号公報(以下、刊行物2という)には、スイッチング素子のターンオン、ターンオフ時の電流と電圧の重なりをなくして、損失を低減することのできるハーフブリッジ型DC-DCコンバータの構成に関する・「(1)一対のスイッチング素子を交互にオンしてトランスの入力側に交互に反対方向の電流を流し、その出力側の誘起電圧からセンタタップ方式の整流回路と平滑回路を用いて直流電力を得るようにしたハーフブリッジ型DC-DCコンバータにおいて、それぞれのスイッチング素子に並列にコンデンサを接続し、トランスの入力側の巻線に直列にインダクタとコンデンサの直列回路を接続し、一対のスイッチング素子が両方共オフしている時間を前記スイッチング素子に並列接続するコンデンサ並びに前記インダクタとコンデンサの直列回路のインダクタとコンデンサから構成される直列回路の共振周波数の周期の1/6～1/3に相当する時間に設定してあることを特徴とするDC-DCコンバータ。 (2)該インダクタがトランスの漏れインダクタンスにより得られる特許請求の範囲第1項記載のDC-DCコンバータ。 (3)省略」(特許請求の範囲の欄) なる発明が記載され、更に、以下の記載がある。・「次に、このように構成された第1図のDC-DCコンバータの動作を第2図の電流と電圧の波形図を参照しながら説明する。・・・途中略・・・時刻ｔ5にトランジスタQ1がターンオンすると、コンデンサC1の電圧はトランスT1の一次巻線L1、インダクタL2、コンデンサC4からなる直列回路に加えられる。ここでDC-DCコンバータが動作中の場合、平滑コンデンサCOには出力電圧が充電されているので、この電圧がトランスT1の一次巻線L1と二次巻線L2の巻数比に応じて現れる。このために一次巻線L1は電圧源の役割をするので、直列回路にはコンデンサC6のキャパシタンス、インダクタL2のインダクタンスのみによる過度現象である第1の正弦波共振が発生する。そのため、トランジスタQ1からトランスT1を流れる電流IQ1はこの共振作用に従って零からなめらかに上昇する。トランジスタQ1がオンした後はこの正弦波共振は持続し、」・「なおここですでに述べたように、トランスT1の一次巻線L1は電圧源の役割をするが、このことは交流理論上は二次巻線L2を短絡された状態と等価であり、二次巻線L2を短絡されたトランスT1の一次巻線L1に直列に漏れインダクタンスが発生することは周知であることから、一次巻線と直列接続するインダクタL3を漏れインダクタンスで構成してもよいことになる。また、コンデンサC6は、コンデンサC1、C2のキャパシタンスをコンデンサC6のキャパシタンスの1/2に選択することにより除くこともできる。」・「以上述べたように本発明のハーフブリッジ型のDC-DCコンバータは、トランスの一次巻線にインダクタとコンデンサを接続しているので、スイッチング素子がターンオンしたときに電流は急峻に立ち上がることなく共振作用に従ってなめらかに上昇する。またターンオフした時に、スイッチング素子の電流は遮断されるがその両端の電圧は前記インダクタとコンデンサ、さらにスイッチング素子に並列に設けたコンデンサから構成される直列回路による別の共振作用に従ってなめらかに上昇する。従って、スイッチング素子がターンオン、ターンオフする時、電流と電圧の少なくともいずれかが零であり電流と電圧の重なりによるスイッチング損失を生じない。」 c.「第93回パワーエレクトロニクス研究会例会資料「可飽和リアクトルを用いたソフトスイッチングPWMシングルエンディッドDC-DCコンバータ」」(以下、刊行物3という)には、スイッチング周波数固定で、出力制御範囲が広く、各素子の電圧・電流責務も小さい等、従来のPWMコンバータの長所を維持しながら、広い負荷変動範囲にわたってソフトスイッチングを実現する回路方式のシングルエンディッド回路への適用例について、以下の記載がある。・「図1に本提案に基づいたシングルエンディッド回路の一例を示す。また、図2にその動作波形を示す。スイッチング素子S1とS2は交互に駆動され、駆動信号の切り換わり時点では、それぞれ休止期間tda,tdbが設けられている。tdaおよびtdbは通常スイッチング周期Tに比べて十分短い値である。 SL1,SL2は後述するように、効率的にソフトスイッチングを実現するための可飽和リアクトルである。出力の制御はデューティ比Dを変化することにより行われ、トランスの磁束バランスは、コンデンサC3により保たれる。動作説明を簡潔にするため、ここでは以下のように仮定する。各素子は理想的な素子とする。コンデンサC1、C2の容量はC1=C2=Cとする。 * 省略 * 省略 *コンデンサC3のリップル電圧は十分小さく、C3の電圧を直流電圧Ecで表す。」・図2の各部動作波形図を参照してのｔ0～ｔ6までの各期間ごとの動作の詳細な説明 d.実願平2-116300号(実開平号4-72883公報)の願書に最初に添付した明細書および図面の内容を撮影したマイクロフィルム(以下、刊行物4という)には、トランス結合によるスイッチング電源において、簡単な構成でスイッチあるいは補助スイッチを設けたときの主スイッチにかかる電圧を低減すること目的としてなされたスイッチング電源装置に関する発明について、以下の記載がある。実施例を基本回路を示した第1図と、これをより具体的に示した第2図を用いての説明部分に、・「まず第1図において11は直流電源であり、電圧Viを発生するものである。この直流電源11には、主スイッチ12と補助スイッチ13とが直列に接続されている。・・・途中略・・・この第1図の回路においては、主スイッチ12が開閉したときに直流電源11からの電流がトランス16の一次側コイル17に反応して、二次側コイル18に電圧が誘起される。そして主スイッチ12がオフのときにトランス16に生ずるフライバック電圧は、主スイッチ12とは逆の周期でオン、オフする補助スイッチ13がオンのとき、フライバック電圧が電圧値Viにクランプされ、電流がトランス16の一次側コイル17、コンデンサ15、補助スイッチ13、一次側コイル17の回路で流れる。また、この電流は、トランス16のインダクタンスとコンデンサ15のキャパシタとの共振電流であるので、逆の方向すなわち、トランス16の一次側コイル17、コンデンサ15、補助スイッチ13の回路でも流れることになる。このようにして、主スイッチ12がオフの期間に、コンデンサ15にはVFの電圧が蓄積される。このため、トランス16にかかる電圧はVi-VFとなる。第2図の回路は第1図の回路をより具体的にしたものである。この回路においては、主スイッチ12にコンデンサ29とダイオード30とが並列に接続されており、補助スイッチ13にダイオード31が並列接続されている。そしてさらに、トランス16の一次側コイル17と、主スイッチ12と補助スイッチ13との接続点との間に、インダクタ32が接続されている。この回路において、制御回路14の信号により主スイッチ12がオフになると、主スイッチ12のドレイン電圧Vpは上昇する。そして、その値が入力側の直流電源11の電圧Viに達すると、この時オンとなった補助スイッチ13またはダイオード31によってクランプされ、トランス16の一次側コイル17、インダクタ32、ダイオード31または補助スイッチ13、コンデンサ15の回路で電流が流れる。電流はトランス16とインダクタ32のインダクタンスとコンデンサ15のキャパシタとの共振電流なので、続いて反対方向即ち、コンデンサ15、補助スイッチ13、インダクタ32、トランス16の一次側コイル17、コンデンサ15の回路で流れる。そのとき、制御回路14により補助スイッチ13がオフになると、インダクタ32およびトランス16に蓄積されたエネルギにより、引続きインダクタ32、トランス16の一次コイル17、コンデンサ15、直流電源11、コンデンサ29、インダクタ32の回路で電流が流れる。そしてコンデンサ29に蓄積された電荷が放電され、主スイッチ12のドレイン電圧Vpがゼロになる。このとき、制御回路14により主スイッチ12がオンするため、ゼロ電圧スイッチングが実現される。主スイッチ12がオンの期間に、トランス16の二次側コイル18に電圧が発生する。以上の動作が連続することにより、主スイッチ12にかかる電圧がViで、しかもゼロ電圧スイッチング機能を得ることができることになる。」 (考案の効果)の項に、・「比較的簡単な構成で、入力側と出力側との絶縁ができるトランス結合でゼロ電圧スイッチングが行えるスイッチング電源が得られることになる。そして、・・・ところを、それぞれ250ボルトまたは500ボルト耐圧のスイッチで間に合うことになるので、高効率となり、また小型化が可能となる。」 [異議申立人齋藤雄一が提出した他の刊行物] e.特開平2-179267号公報(甲第2号証(特公平6-101930号公報)に対応する公開公報、以下、刊行物5という)には、特にスイッチ素子の寄生容量によるサージ電流の発生を防止する目的のもとになされたスイッチング電源装置に関する発明について、スイッチ素子に並列に少なくともリアクトルを接続して、そのリアクトルに蓄えられたエネルギーにより少なくとも前記スイッチ素子の寄生容量を当該スイッチ素子のオフ期間に充放電するようにしたものが記載されている。 g.雨宮好文著”現代電子回路学[I]”昭54.12.25株式会社オーム社発行ｐ.93(甲第5号証、以下、刊行物6という)には、出力トランスを用いるDEPP方式を出力トランスを用いないSEPP方式へ変換するときの負荷と電源の変化と、負荷回路に挿入したコンデンサが端子電圧一定の電池のように働く旨の記載がある。 (ウ)対比・判断刊行物1記載の発明と本件訂正後の発明とを対比する。刊行物1記載の発明は、DC-DCコンバータにおいて、パワースイッチを入力電圧より大きい高ストレス電圧にさらすことのないようにしている点で本件訂正後発明と共通するものである。刊行物1記載の発明において、インダクタ(226)とキャパシタ(227)の直列回路が本件訂正後発明のトランスの漏れインダクタンス若しくは外付けのインダクタ(L)と容量性素子(C3)の直列回路と一見類似しているので検討する。刊行物1記載の発明は、もともと、各スイッチ(211、221)の印加電圧を矩形波とし、前記直列回路の共振によって正弦波の出力電流を得ようとするものであり、前記直列回路は、端子(195)における出力電圧の安定化をインバータ(110)のパワースイッチング周波数の小さな変化で行うための可変リアクタンス直列共振回路として機能するよう互いに近接した値を有する比較的容量の大きい誘導性及び容量性リアクタンス素子を有するものとされている。これに対して、本件訂正後の発明は、負荷に対応した所定のパルス幅で各スイッチング手段を駆動するものであって、前記容量性素子は、定常時において、その両端の電圧がデューテイー比に対応した略一定の直流電圧となり、リップルを無視できるほど大きなものを用いることを前提とするものであり、又、トランスの漏れインダクタンス若しくは外付けのインダクタ(L)は、各スイッチング手段に含まれる固有のキャパシタンスと共振するように選定されて、デッドバンド中に前記各キャパシタンスの一方を充電するとともに他方を放電するように構成されるものであって、両者の前記直列回路は異なる特性を有するものである。更に、本件訂正後の発明が各スイッチング手段のデューティーに依存して、駆動されるのに対して、刊行物1記載の発明はこのような駆動態様を採用していない点で相違するものである。刊行物2記載の発明と本件訂正後の発明とを対比する。刊行物2記載の発明は、デッドバンド期間において、スイッチング素子の両端の電圧はインダクタ(L3)とコンデンサ(C6)、さらにスイッチング素子に並列に設けたコンデンサ(C4)から構成される直列回路による別の共振作用に従ってなめらかに上昇するとされ、コンデンサC6が共振作用に係わるものとされており、デッドバンド期間の充放電動作において本件訂正後の発明と相違し、更に、本件訂正後の発明が備えるデューティーに依存し、トランスの磁化電流に関連した各運転モードを考慮していない点でも相違が認められる。刊行物3記載のものと本件訂正後の発明とを対比する。刊行物3の記載は前記したとおりであり、出力の制御をデューティ比を変えることにより行う点、回路構成(図1)で、本件訂正後の発明が備える容量性素子と、トランスの磁束バランスを保つという機能において共通するコンデンサC3がトランスの一次巻線に直列に接続されている点で共通するものといえる。しかしながら、トランスの漏れインダクタンス若しくは外付けのインダクタについての記載、したがって、デッドバンドにおける、そのインダクタンス若しくはインダクタと各スイッチング手段に含まれる各キャパシタンスとの共振による充放電動作についての記載はなく、この点で刊行物3記載の発明は、本件訂正後の発明とは相違するものと認める。刊行物4の記載について検討する。デッドタイムは、主スイッチ12がオフで、主スイッチ12がオフ期間中にオンオフする補助スイッチ13がオフの時である。主スイッチ12がオフの期間中にオンされた補助スイッチ13がオフになると、インダクタ32およびトランス16に蓄積されたエネルギにより、引続きインダクタ32、トランス16の一次コイル17、コンデンサ15、直流電源11、コンデンサ29、インダクタ32の回路で電流が流れる。そしてコンデンサ29に蓄積された電荷が放電され、主スイッチ12のドレイン電圧Vpがゼロになるとされてはいるが、補助スイッチ13が並列にコンデンサを有する旨の記載はなく、本件訂正後の発明が備える、双方のスイッチング手段に含まれる各キャパシタンスとインダクタンスとの共振による各キャパシタンスの充放電のための構成を示唆する記載はない。更に、刊行物5、6及び参考文献を検討しても、本件訂正後の発明が備える「トランスの漏れインダクタンス若しくは外付けのインダクタと双方のスイッチング手段に含まれる各キャパシタンスとの共振により、キャパシタンスの一方を充電するとともに、キャパシタンスの他方を放電する」ようにしたデッドバンド期間における充放電のための構成についてこれを示唆する記載は見いだせない。そして、本件訂正後の発明は、デッドバンド期間における充放電のための構成を備えることにより、明細書記載の所期の効果を奏するものである。結局、本件訂正後の発明は、前記いずれの刊行物に記載された発明とも同一であると言うことはできず、又前記いずれの刊行物に記載された発明のいかなる組合わせによっても容易には導出することができず、本件訂正後の発明について、特許法第29条第1項及び第2項の規定により、特許を受けることができないとすることはできない。又、他に本件訂正後の発明を、特許出願の際独立して特許を受けることができない発明とするにたる理由を発見しない。以上のとおりであるから、前記訂正請求は、特許法第120条の4第2項の規定及び同条第3項で準用する第126条第2～4項の規定に適合するので、当該訂正を認める。 3.特許異議の申立についての判断 (1)申立の理由の概要申立人三浦次郎は、甲第1～3号証刊行物(前記刊行物1～3)を、申立人齋藤雄一は、甲第1～5号証刊行物(それぞれ、前記刊行物4、5、前記参考文献、前記刊行物2、6)を、それぞれ提出し、請求項に係る発明は、各刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるので、本件特許は、特許法第29条2項の規定に違反してなされたものであるから、特許を取り消すべきである旨主張している。 (2)本件請求項に係る発明本件請求項に係る発明は、訂正明細書及び図面の記載からみて、訂正後の特許請求の範囲に記載された前記(2.(1)ア)したとおりのものである。 (3)甲各号証刊行物の記載いずれも、前記したとおりである。 (4)判断本件訂正後の請求項に係る発明が前記各刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものともすることができないことは前記したとおりである。以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件請求項に係る特許を取り消すことはできない。又、他に本件特許を取り消すべき理由を発見しない。よって、結論のとおり決定する。
発明の名称	(54)【発明の名称】 DC/DCコンバータ (57)【特許請求の範囲】【請求項1】直流入力電源と、一次巻線と二次巻線とを備えたトランスと、固有のキャパシタンスを含み前記直流入力電源からの電力を選択的に前記トランスの一次巻線に印加する第1のスイッチング手段と、前記トランスの一次巻線と前記第1のスイッチング手段間に挿入接続された容量性素子と、固有のキャパシタンスを含み前記トランスの一次巻線と前記容量性素子との直列回路の両端に接続された第2のスイッチング手段と、前記トランスの二次巻線に接続される整流回路と、この整流回路に接続される容量性または誘導性のフィルター回路とを備え、前記第1のスイッチング手段および前記第2のスイッチング手段はそれぞれ所定の時間間隔で交互にオンオフされ、かつ、その間に前記双方のスイッチング手段がオフとなる一定のデッドバンドが存在し、前記第1のスイッチング手段がオフで、前記第2のスイッチング手段がオンの期間中に、前記トランスの漏れインダクタンス若しくは外付けのインダクタを流れるインダクタ電流が下降して前記トランスの磁化電流と等しくなった状態から、前記第1のスイッチング手段のデューティーに依存して、前記インダクタ電流がさらに下降する第1のモードと、前記インダクタ電流が前記磁化電流と等しいまま保持される第2のモードが存在し、これらの各モードのいずれにおいても、前記デッドバンドに、前記トランスの漏れインダクタンス若しくは外付けのインダクタと前記双方のスイッチング手段に含まれる前記各キャパシタンスとの共振により、前記キャパシタンスの一方を充電するとともに、前記キャパシタンスの他方を放電するように構成し、さらに前記容量性素子は、前記トランスの一次巻線に対して正方向および負方向に電流を流すものであることを特徴とするDC/DCコンバータ。【発明の詳細な説明】【0001】【産業上の利用分野】本発明は、MHｚ領域における高スイッチング周波数化を可能にした、いわゆる共振形のDC/DCコンバータに関する。【0002】【従来の技術】従来、DC/DCコンバータ技術の動向は、磁気またはフィルター素子の形状および重量を減らすための、MHｚ領域における高スイッチング周波数化に向けられている。しかし、従来のパルス幅変調(PWM)コンバータにおいては、非常に高いスイッチング損失によって、一般にこうした高周波数領域で使用することが不可能であった。このような理由により、最近は、IEEE パワーエレクトロニクス会報 Vｏ.1.PE-1,1987年1月号の第62～71頁に記載された、K.H.リウ,オルガンティ,F.C.リーによる「準共振形コンバータのトポロジーおよびその特性」や、K.H.リウ,F.C.リーに与えられた、米国特許4720667号の「全波モードにおけるゼロ電流スイッチ準共振形コンバータの動作」により紹介された、ゼロ電流スイッチング準共振形コンバータ(ZCS-QRC)、あるいは、IEEE PESCレコード 1986年6月号の第58～70頁に記載された、K.H.リウ,F.C.リーによる「DC/DCコンバータにおけるゼロ電圧スイッチング技術」や、IEEE パワーエレクトロニクススペシャリスト会議,ブラックスバーグ,Va,1987年の第404～413頁に記載された、W.A.ダビッツ,P.グラツキー,F.C.リーによる「ゼロ電圧スイッチ準共振形バック型またはフライバック型コンバーター 10MHｚでの実験結果」により紹介された、ゼロ電圧スイッチング準共振形コンバータ(ZVS-QRC)、あるいは、IEEE/PESC会議 1988年の、W.A.ダビッツ,F.C.リーによる「ゼロ電圧スイッチングマルチ共振技術高周波準共振形コンバータにおける性能改良のための新規なアプローチ」や、パワーエレクトロニクス NO-1,1991年1月号の第141～150頁に記載された、ドラカンマクシモビッチ,スロボダンクックによる「準共振形コンバータの定周波制御」により紹介された、最新形であるゼロ電圧スイッチングマルチ共振形コンバータのような共振スイッチに、研究者の注意が向けられている。また、4個のスイッチが必要とされる、IEEE パワーエレクトロニクススペシャリスト会議,1987年の第424～430頁に記載された、O.D.パターソン,D.M.ディーバンによる「疑似共振フルブリッジDC/DCコンバータ」や、バセット,ジョン A.に与えられた、欧州特許0 428 377 A2号により公知の「ゼロ電圧スイッチングと定スイッチング周波数を特徴とする新規なPWMトポロジー」も、注目すべき価値のあるコンバータである。【0003】図12は、前記欧州特許0 428 377 A2号において提案された、絶縁型トランスを用いたDC/DCコンバータを示すものである。1は一次側に一次巻線1Aと、二次側に二次巻線1Bとを備えた絶縁型トランスであり、この一次巻線1AとMOS型FET2との直列回路が直流入力電源3の両端に接続されることで、直流入力電源3からの直流入力電圧VINが、選択的にトランス1の一次巻線1Aに印加される。また、一次巻線1A間には、容量性素子たるキャパシタ4とMOS型FET5との直列回路が接続され、これらFET2,5は、それぞれ固有のキャパシタンスたるキャパシタ6,7と、ダイオード8,9が含まれ、FET2とダイオード8とにより第1のスイッチング手段が構成され、一方、FET5とダイオード9とにより第2のスイッチング手段が構成される。【0004】一方、トランス1の二次側において、二次巻線1Bには整流ダイオード11,12を介してフィルター回路10が接続されており、このフィルター回路10は、インダクタ13と、平滑用キャパシタ14とからなる。そして、図示しない制御回路により前記FET2,5をスイッチングすることで、二次巻線1Bに誘起された電圧がダイオード11,12およびフィルター回路10を介して、直流出力電圧Vｏｕｔとして出力される。このとき、FET2をターンオンする前に、前記トランス1の一次巻線1Aに蓄積されたエネルギーによってキャパシタ6が放電され、FET5をターンオンする前に、一次巻線1Aに蓄積されたエネルギーによってキャパシタ7が放電されるように構成すれば、ゼロ電圧スイッチングが達成されると同時に、各FET2,5におけるスイッチング損失は最小になる。【0005】こうした各コンバータの背景にある原理は、MOS型FETからなる能動素子2,5がターンオンする前に、電流あるいは電圧のいずれか一方をゼロにし、かつ、このスイッチング素子2,5がターンオフされる間にソフトスイッチングを行うことにある。すなわち、絶縁型トランスにおいて固有に存在する漏れインダクタンスと、スイッチング素子2,5の寄生キャパシタンス6,7が、ゼロ電圧/電流スイッチングのメカニズムを達成するのに一般的に利用され、ターンオンおよびスイッチオフ時におけるスイッチング損失は、これらのコンバータにおいては略ゼロとなる。【0006】【発明が解決しようとする課題】前記従来技術に示された回路において、キャパシタ4の両端間の電圧Vcは、FET2,5に対するデューティをDとすれば、Vc=VIN×D/(1-D)となる。仮に、デューティDが0.5であり、キャパシタ4の電圧Vcが入力電圧VINに等しいものとすると、FET2がオンの場合には、キャパシタ4が充電されることによって、FET5のドレイン電位はFET2のソースを基準電位とすると+VINとなるため、FET5のソース・ドレイン間には入力電圧VINの2倍の電圧が印加される。一方、FET2がオフの場合には、キャパシタ4が放電されることによって、FET5のドレイン電位はFET2のソースを基準電位とすると-VINとなるため、FET2のソース・ドレイン間にも入力電圧VINの2倍の電圧が印加される。つまり、FET2,5のスイッチングにより、このFET2,5のソース・ドレイン間には、少なくとも入力電圧VINの2倍の電圧ストレスが加わるため、定格電圧のより大きなスイッチング素子2,5を使用しなければならず、しかも、これに伴ってFET2,5のオン抵抗が大きくなるため、トランス1の一次側電力の損失が増加するといった欠点を有していた。【0007】そこで、本発明は上記問題点を解決して、共振形コンバータの利点を損なうことなく、各スイッチング手段間に加えられる電圧ストレスを最小にして、その定格電圧を小さくするとともに、トランスのコアを完全利用することの可能なDC/DCコンバータを提供することを目的とする。【0008】【課題を解決するための手段】本発明は直流入力電源と、一次巻線と二次巻線とを備えたトランスと、固有のキャパシタンスを含み前記直流入力電源からの電力を選択的に前記トランスの一次巻線に印加する第1のスイッチング手段と、前記トランスの一次巻線と前記第1のスイッチング手段間に挿入接続された容量性素子と、固有のキャパシタンスを含み前記トランスの一次巻線と前記容量性素子との直列回路の両端に接続された第2のスイッチング手段と、前記トランスの二次巻線に接続される整流回路と、この整流回路に接続される容量性または誘導性のフィルター回路とを備え、前記第1のスイッチング手段および前記第2のスイッチング手段はそれぞれ所定の時間間隔で交互にオンオフされ、かつ、その間に前記双方のスイッチング手段がオフとなる一定のデッドバンドが存在し、前記第1のスイッチング手段がオフで、前記第2のスイッチング手段がオンの期間中に、前記トランスの漏れインダクタンス若しくは外付けのインダクタを流れるインダクタ電流が下降して前記トランスの磁化電流と等しくなった状態から、前記第1のスイッチング手段のデューティーに依存して、前記インダクタ電流がさらに下降する第1のモードと、前記インダクタ電流が前記磁化電流と等しいまま保持される第2のモードが存在し、これらの各モードのいずれにおいても、前記デッドバンドに、前記トランスの漏れインダクタンス若しくは外付けのインダクタと前記双方のスイッチング手段に含まれる前記各キャパシタンスとの共振により、前記キャパシタンスの一方を充電するとともに、前記キャパシタンスの他方を放電するように構成し、さらに前記容量性素子は、前記トランスの一次巻線に対して正方向および負方向に電流を流すものである。【0009】【作用】上記構成により、第1のスイッチング手段がオフで、第2のスイッチング手段がオンの期間中に、トランスの漏れインダクタンス若しくは外付けのインダクタを流れるインダクタ電流が下降してトランスの磁化電流と等しくなった状態から、第1のスイッチング手段のデューティーに依存して、インダクタ電流がさらに下降する第1のモードと、インダクタ電流が磁化電流と等しいまま保持される第2のモードのいずれにおいても、双方のスイッチング手段がオフとなるデッドバンドに、トランスの漏れインダクタンス若しくは外付けのインダクタと双方のスイッチング手段に含まれる各キャパシタンスとの共振により、共振型コンバータの利点であるゼロ電流/電圧スイッチングを達成することができる。また、第1のスイッチング手段および第2のスイッチング手段は容量性素子が介在しないトーテムポール形に接続されるため、第1のスイッチング手段および第2のスイッチング手段をスイッチングする際において、これら各スイッチング手段間に加えられる電圧は、直流入力電源からの入力電圧に略等しくなり、この状態でゼロ電流/電圧スイッチングが達成される。さらに、容量性素子は、トランスの一次巻線に対して正方向および負方向に電流を流すものであるため、このトランスのコアを完全利用することが可能になる。【0010】【実施例】以下、本発明の各実施例につき、図1乃至図11を参照して説明する。【0011】図1乃至図6は、本発明におけるDC/DCコンバータの第1実施例を示すものである。図1は容量性のフィルターを備えたソフトスイッチコンバータの回路図を示すものであり、周波数制御と、提案される新規な非対称パルス幅変調(PWM)制御(D,1-D)との双方に適応可能な、新しいDC/DCコンバータトポロジーである。同図において、VSは電源たる直流入力電源であり、この直流入力電源VSからの電力は、MOS型FETS1により選択的にトランスT1の一次巻線に印加される。また、トランスT1の一次巻線とFETS1との間には、容量性素子たるブロッキングキャパシタC3が挿入接続されるとともに、このキャパシタC3と、トランスT1の一次巻線とにより構成される直列回路の両端には、MOS型FETS2が接続される。各FETS1,S2は、それぞれ固有のキャパシタンスとしてのキャパシタC1,C2と、ダイオードD1,D2を含み、このダイオードD1,D2はMOS型FETS1,S2に内蔵のボディーダイオードか、あるいは、外付けのダイオードで構成することが可能である。また、キャパシタC1,C2は、出力側のキャパシター素子Cｏで構成することが可能である。ダイオードD1およびFETS1全体を表わすのに、第1のスイッチング手段たるスイッチQ1を用い、同様に、ダイオードD2およびFETS2を、第2のスイッチング手段たるスイッチQ2として表わす。【0012】スイッチQ1,Q2はキャパシタC3が介在しないトーテムポール形に接続されているために、素子の定格電圧上における付加的な損失はなくなる。このスイッチQ1,Q2は交互にターンオンされ、その間に電圧の転移を可能にするためのデッドバンドが存在することで、ゼロ電圧スイッチングが達成され得る。前記キャパシタC3は、動作サイクルの一部分に対するエネルギー源として作用するものである。このキャパシタC3の他の機能は、トランスT1が飽和するのを避けるための、ブロッキングキャパシタとして作用することにある。また、定常動作状態の下では、キャパシタC3によって吸収/排出される平均のチャージ量が1サイクルを通してゼロに等しくなるように、トランスT1の磁化電流が適当な値で自動的にセットされる。インダクタLはトランスT1の漏れインダクタンスを用いることが可能であり、必要ならば、外付けのインダクタにより増加させることができる。このインダクタLは、素子のゼロ電圧スイッチングを達成するのに利用される。【0013】トランスT1の二次側電流は、このトランスT1の二次巻線の両端にダイオードD3,D4を接続してなるセンタータップ形の整流回路によって整流され、直接容量性のフィルター回路たるキャパシタC0に供給される。この出力方式における重要な利点とは、出力側ダイオードD3,D4が、出力電圧Vｏの2倍に理想的に制限されることにある。したがって、ダイオードD3,D4の低い順方向電圧降下は、総合効率を向上させることに用いられる。【0014】スイッチQ1は時間DTの間隔で、また、スイッチQ2は時間(1-D)Tの間隔で交互にターンオンし、その間にある一定のデッドバンドが存在するようにする。Dの可変は、動作時におけるデューティーサイクルに基づくものであり、このデューティーサイクルDを変化させることによって、出力の制御が達成される。こうした制御は、それぞれ対をなすスイッチが時間DTの間隔でターンオンする、従来例の「疑似共振フルブリッジDC/DCコンバータ」とは異なる。回路の動作は、デューティーサイクルDが0%から50%の間と、50%から100%の間で、実際に非対称となる。したがって、制御の全範囲はデューティーサイクルDが50%から100%と、0%から50%とで達成され得るものであり、コンバータの動作はデューティーサイクルDの範囲の一方に対してのみ解析されることが必要である。次の説明は、デューティーサイクルDの範囲が0%から50%の場合に基づくものである。【0015】次に、図1における回路の動作原理を説明する。先ず、本回路における基本的な動作として、次の仮定が成り立つものとする。・トランスT1の二次側漏れインダクタンスは無視する。・出力側ダイオードD3,D4の順方向降下、および、接合キャパシタンスは無視されるものとする。・ブロッキングキャパシタC3は、キャパシタC3間電圧Vcが略一定となり、リプルを無視できる程大きなものを用いる。・キャパシタCｏは、出力電圧Vｏが一定となるような大きなものを用いる。・磁化インダクタンスLMは、磁化電流IMが略一定となるような大きなものを用いる。・電圧リプルを無視することにより、ブロッキングキャパシタC3に印加する電圧VCは、D×VSと略等しい直流電圧となる。【0016】動作状態に基づく図1における回路の各波形を、図2および図3に示す。これらの各状態において、図1の回路は1サイクルの動作中に、種々のトポロジー的モードを経る。図2および図3に対して、回路の概略の電流変換比率は、次の数式に示される。【0017】【数1】【0018】【数2】【0019】但し、V0=出力側電圧、VS=入力側直流電圧、n=トランス巻線比、fｓ=スイッチング周波数、D=スイッチQ1のデューティーサイクルである。【0020】図4は、図1の回路が経過する、種々のトポロジー的モードに対する方式を示すものである。回路の動作は次のようにして説明され得る。最初に、回路は図4aにおけるモード1の状態にあるものと仮定する。なぜならば、このモードは図2および図3の双方に共通するからである。モード1において、スイッチQ1(FETS1あるいはダイオードD1)とダイオードD3はオンとなり、一方、スイッチQ2(FETS2あるいはダイオードD2)とダイオードD4はオフとなる。インダクタ電流iLは、スイッチQ1がスイッチオフする時まで、次の数式に示すように、磁化電流IMのレベルより所定の割合で上昇傾斜する。【0021】【数3】【0022】【数4】 Vｏ’ = nVｏ【0023】但し、VO’=一次側に反射された出力電圧、VC=キャパシタC3に印加する一定の直流電圧、iL=一次側インダクタンス電流である。【0024】直ちに、インダクタLはキャパシタC1,C2と共振し、コンバータは図4bのモード2の状態となる。初めにFETS1に流れる電流は切換えられ、キャパシタC1,C2をそれぞれ充電/放電する。キャパシタC1はFETS1に対して無損失スナバとして作用し、これによって、スイッチがターンオフの状態で、ソフトスイッチングが達成される。普通キャパシタC1,C2は非常に小さな値であるため、この共振が持続している時間は通常、非常に短い。最初に入力供給電圧VSが印加されるキャパシタC2は放電してゼロボルトとなり、キャパシタC1は充電して入力電圧VSとなる。キャパシタC2が完全に放電すると、回路は図4cのモード3に移行して、スイッチQ2のダイオードD2が導通し始める。その後、インダクタ電流iLがその極性を変える前に、FETS2はゼロ電圧スイッチングを行う。ここで、インダクタ電流iLは、次の数式に示す下降傾斜をなす。【0025】【数5】【0026】このモードは、インダクタ電流iLが磁化電流IMと等しくなり、ダイオードD3を流れる電流iD3がゼロアンペアに一致するまで継続する。この状態から、ブロッキングキャパシタC3の電圧VC(D×VS)が、一次側に反射された出力電圧V0’よりも大きいか、あるいは小さいかによって、回路は図4dの第1のモードに相当するモード4、あるいは、図4gの第2のモードに相当するモード7のいずれかに移行する。おそらく、デューティーの小さい軽負荷状態であれば、ブロッキングキャパシタC3の電圧Vcは一次側に反射された出力電圧V0’よりも小さくなり、結果的に回路はモード7に移行することになる。一方、ブロッキングキャパシタC3の電圧Vcが一次側に反射された出力電圧V0’よりも大きければ、モード4に移行することになる。図4dのモード4に移行するものと仮定すると、ダイオードD4は導通し始める。インダクタ電流iLは、次の数式に示す新たな割合で下降傾斜する。【0027】【数6】【0028】 FETS2がターンオフするとこのモードは停止し、回路は図4eのモード5に移行する。再度このモード5においては、インダクタLがキャパシタC1,C2と共振するが、モード2と比較して反対の方向をなす。このモードにおいては、FETS2はソフトにターンオンするとともに、FETS1は無損失状態でターンオンする。キャパシタC1の電圧がゼロボルトに達すると、直ちにダイオードD1は導通し始め、かつ、回路は図4fのモード6になる。このポイントでは、インダクタ電流iLが再び磁化電流IMと等しくなり、ダイオードD4を流れる電流iD4がゼロに減少するまで、インダクタ電流iLは次の数式のように上昇傾斜して、回路はその動作の1サイクルを完了する。【0029】【数7】【0030】モード3に引続き、ブロッキングキャパシタC3の電圧VCが一次側に反射された出力電圧V0’と等しいか、あるいはそれ以下の場合には、回路は選択的に図4gのモード7に移行する。磁化インダクタンスLMはインダクタLよりもはるかに大きいため、トランスT1の電圧VXはブロッキングキャパシタC3の電圧VCの負電圧に等しくなる。磁化インダクタンスLMは大きく、これによって、インダクタ電流iLは次の数式のように減少して略ゼロとなる。【0031】【数8】【0032】したがって、インダクタ電流iLは略一定値を示し、磁化電流IMと等しくなる。そして、スイッチQ2が再びスイッチオフとなるまで、この一定の状態を保持する。その後、回路は図4bのモード2に移行し、インダクタLは再度キャパシタC1,C2と共振する。キャパシタC2に印加する電圧がゼロボルトに達すると回路はモード1に戻り、これによってその動作の1サイクルが完了する。【0033】上述のように、図1の回路は固定されたデューティーサイクルDの下で、周波数を可変制御しながら動作することも可能である。デューティーサイクルDはあらゆる値となり得るが、実効電流が最低となり、しかも、これによって最高の効率を達成する約50%程度のデューティーDが賢明である、しかしながら、IEEE パワーエレクトロニクス会報 Vｏl.4,NO.4,1987年10月号の第459～469頁、M.M.ヨバノビッチ,W.A.ダビッッ,F.C.リーによる、「ゼロ電圧スイッチング準共振形およびマルチ共振形技術を用いた高周波オフラインパワー変換」に記載されたハーフブリッジ型のゼロ電圧スイッチング準共振形コンバータにおいては、周波数制御の方法が、入力電圧VSや負荷RLの変動のために広い周波数の範囲上に及ぶ可能性がある。したがって、この制御方法は、制限された負荷範囲における利用に対してのみ、良い候補となる。【0034】上述の周波数範囲が広いという問題点を解決するために提案された方法は、入力電圧VSの変動に対してのみ変化する、周波数制御の機構を紹介するためのものである。これは、制御する周波数の範囲をより狭くさせるものである、すなわち、コンバータは、PWM制御の下で負荷変動に対して動作する。【0035】また、FETS1がオン、FETS2がオフの状態では、FETS2のソース・ドレイン間電圧は、入力電圧VSにスイッチQ1のダイオードD1による電圧降下分が加えられるとともに、FETS1がオフ、FETS2がオンの状態においても、FETS1のソース・ドレイン間電圧は、同様に入力電圧VSにスイッチQ2のダイオードD2による電圧降下分が加えられる。すなわち、FETS1,S2のソース・ドレイン間は、いかなる場合においても、キャパシタC3の充放電電圧が直接印加されることがなく、各FETS1,S2に対する電圧ストレスは、従来例の回路に比べてはるかに小さくなる。【0036】次に、図1に示す回路に対する実験結果について説明する。新規なソフトスイッチコンバータとして、出力50Wのコンバータが、入力範囲42V～63V、出力5V、負荷範囲0～10A用に設計される。パワーステージ用に使用された各部品は、以下の表の通りである。【0037】【表1】【0038】図5は、図1における回路の電流並びに電圧波形である。図中、上段はインダクタ電流iL、中段はスイッチQ1のゲート・ソース間電圧VGS1およびドレイン・ソース間電圧VDS1、下段はスイッチQ2のゲート・ソース間電圧VGS2およびドレイン・ソース間電圧VDS2であり、各波形は入力42V、出力5V、および負荷範囲10Aの条件の下で測定されたものである。さらに、デューティーは動作状態において約50%である。【0039】図5における上段の波形はインダクタ電流iLのものであり、その形は理論的な分析において予測された三角波形状をなす。図5の中段の電圧波形は、スイッチQ1がターンオンする前にゼロに降下し、かつ、ターンオン時に除々に上昇するスイッチQ1のドレイン・ソース間電圧VDS1を示している。これは、スイッチQ1に対して無損失スイッチングが行われていることを証明するものである。一方、下段の波形は、スイッチQ2に対してゼロ電圧スイッチングが行われていることを示すものである。【0040】図6は各入力電圧VSにおける効率対出力電力曲線を示している。実線はコンバータが入力電圧VS全体に対して、固定周波数動作の下で運転していることを示し、また、点線は異なる入力電圧VSに対して、異なる周波数の下での動作を示している。この回路では、入力電圧VSが42V、周波数142kHｚ、全負荷状態において、最も効率が良いことがわかる。これによって、ゲート駆動の損失を除いて、約85%の効率を達成できる。しかし、入力電圧VSが50Vおよび63Vにおける他の2本の実線は、入力電圧VSの増加による効率の低下を示している。これは、より高い入力電圧VSによって、全負荷状態で回路がより小さなデューティーで動作することに起因する。回路の実効電流は、デューティーが約50%で入力電圧VSが42Vの時と比較して高くなり、結果的に効率の悪化を招く。【0041】点線は、スイッチング周波数をそれぞれ245kHｚと335kHｚに上昇した場合の、入力電圧VSが50Vと43Vに対する改善された効率を示すものである。周波数の上昇によって、回路はより高いデューティーで実際に動作することが可能となり、回路の実効電流を最終的に減少する。すなわち、スイッチング周波数が入力電圧VSに基づいて変化するならば、回路にとって好適である。【0042】次に、図7乃至図11に基づいて、本発明の第2実施例を説明する。図7は誘導性フィルタータイプのトポロジーを示すものであり、図8は、提案された非対称のデューティーサイクルPWM制御の下での、異なる動作モードに対する各電流および電圧波形を示すものである。図1における出力側のフィルターは、容量性から誘導性のフィルターに変更される。トランスT1の二次側電流は整流され、インダクタL0と、キャパシタC0とにより構成される誘導性フィルターに供給される。この方式では、追加のインダクタL0が必要である、本トポロジーにおける重要な利点とは、一次側および二次側の電流が略方形波に近づくことにある。本実施例における回路に対して提案された制御方法は、新規な非対称タイプのパルス幅変調制御方法(D,1-D)であり、前述のハーフブリッジ型のゼロ電圧スイッチング準共振形コンバータにおける、大きな制御周波数の変化を伴うといった問題点を解決するものである。各スイッチQ1,Q2の動作時において、ゼロ電圧スイッチング、一定の周波数、および低い電圧ストレスという第1実施例における回路の特徴の殆どが、本回路に継続される。さらに、一次側および二次側の矩形の電流波形が、より低い実効電流を与え、これによって、パワー半導体素子やその他の素子に対して導通損を低くすることを可能にする。概略の電圧変換比率は、次の数式のように示される。【0043】【数9】【0044】但し、D=Q1のデューテイーサイクルである。図8に示すように、回路はその動作を行うために、1個のシーケンスのみを備えているに過ぎないが、本回路における実際の動作モードは、非常に複雑である。しかしながら、これは、8つの基本的な動作モードによって明確に説明され得るとともに、各トポロジー的モードに対する説明図は、図7において示される。回路1でキャパシタC3,磁化インダクタンスLMおよび順電圧降下VFに対してなされた仮説を、次の説明においてそのまま使用する。【0045】図9aに示すように、回路はモード1の状態にあるものと仮定する。このモードにおいて、FETS1はターンオンするとともに、FETS2はオフする。出力電流はダイオードD3を流れ、一次側インダクタ電流iLはLｏの傾斜に基づいて上昇傾斜する。この傾斜は、次の数式のように近似される。【0046】【数10】【0047】但し、Lｏ=出力側フィルターのインダクタンスである。FETS1がターンオフすると、回路は図9bに示すモード2に移行し、インダクタLの連続電流が、キャパシタC2,C1をリニアーに放電/充電する。キャパシタC2の電圧、すなわち入力電圧VSは、素早くキャパシタC3の電圧Vcに放電され、一方、キャパシタC1は(VS-VC)なる電圧に充電される。その後、コンバータは図9cに示すモード3に移行し、トランスT1の電圧Vｘがゼロボルトにクランプされるとともに、インダクタLはキャパシタC2の電圧がゼロボルトに達するまでに、キャパシタC1,C2と共振する。キャパシタC1,C2の値が低く、しかも、インダクタ電流iLが適度に高いことから、モード2およびモード3の間隔時間は通常、非常に短い。キャパシタC2が放電してゼロボルトとなると、スイッチQ2のボディーダイオードD2は電流を流し出す。ダイオードD2が導通状態にある間、FETS2はターンオンされ、これによって、ゼロ電圧スイッチングが行われる。【0048】ダイオードD2とFETS2との導通は、図9dに示す本コンバータのモード4における動作を記す。このモードでは、トランスT1は短絡状態のままであるため、双方の出力側ダイオードD3,D4は導通して、出力側インダクタL0のコアがリセットするのを可能にする。このモードの間、一次側インダクタンスLの電圧はVCでクランプされ、かつ、インダクタ電流iLは次の数式に示すように、所定の割合で下降傾斜する。【0049】【数11】【0050】このインダクタ電流iLが変化している間、ダイオードD4を流れる電流iD4=i0となるまで、ダイオードD3における電流iD3は下降傾斜し、一方、ダイオードD4における電流iD4は上昇傾斜する。図9eに示すモード5において、ダイオードD3は完全にオフし、トランスT1の電圧VXは、ゼロボルトからキャパシタC3の電圧VCの負電圧にその極性を反転する。このとき、インダクタ電流iLは、次の数式に示すような緩やかな割合でさらに下降傾斜する。【0051】【数12】【0052】図9fに示すモード6においてS2はスイッチオフし、モード2のように、負の連続インダクタ電流iLがキャパシタC1/C2を(VS-VC)/Vcなる電圧にそれぞれ充電/放電する。その後、図7gに示すモード7に移行し、一方、キャパシタC2は共振によってVSに充電される。【0053】ボディーダイオードD1が導通すると、スイッチQ1はモード8にてターンオンする。このモードにおいては、モード4のように出力側フィルターのインダクタL0がリセットされ得るように、トランスT1の電圧VXが短絡される。しかしながら、このときのインダクタ電流iLは,次の数式に示す割合で上昇傾斜する。【0054】【数13】【0055】ここに、動作全体のサイクルが完了する。また、動作中においては、図1における回路と同様に、FETS1がオン、FETS2がオフの状態では、FETS2のソース・ドレイン間電圧は、入力電圧VSにスイッチQ1のダイオードD1による電圧降下分が加えられ、FETS1がオフ、FETS2がオンの状態では、FETS1のソース・ドレイン間電圧は、入力電圧VSにスイッチQ2のダイオードD2による電圧降下分が加えられる。したがって、いかなる場合でも、FETS1,S2のソース・ドレイン間にキャパシタC3の充放電電圧が直接印加されず、各FETS1,S2への電圧ストレスは、従来例の回路に比べてはるかに小さくなる。【0056】次に、本実施例における図7に示す回路の実験結果について説明する。本実施例においては、図1に示す回路に962nHの出力側インダクタL0を追加することによって、同様に、出力50Wのコンバータが設計される。変更点は、以下の表の通りである。【0057】【表2】【0058】図10は、図7に示す回路の電流および電圧に対する実験波形を示すものである。図中、上段はインダクタ電流iL、中段はスイッチQ1のゲート・ソース間電圧VGS1およびドレイン・ソース間電圧VDS1、下段はスイッチQ2のゲート・ソース間電圧VGS2およびドレイン・ソース間電圧VDS2である。図10において、上段の波形はインダクタ電流iLのものである。下段の4つの波形は、この回路も同様に、双方のスイッチQ1,Q2に対して、ゼロ電圧スイッチングが達成されていることを示すものである。【0059】図11は、各入力電圧VSにおける効率対出力電力曲線を示している。この回路では、出力側が全負荷電流時で、かつ、入力電圧VSが42Vの場合、効率87.6%を達成する。しかしながら、第1実施例の回路と同様に、入力電圧VSが高くなるにしたがって、効率が低下する。すわわち、入力電圧VSが60Vでは効率は87.1%になり、入力電圧VSが63Vでは効率は85.8%になる。しかし、準方形波の形状をなす電流によって、この低下はそれほど急激なものとはならない。効率の低下は、入力電圧VSが高くなることにより、磁化電流IMのリプルがより高くなることに起因するものと推量する。【0060】以上のように、上記各実施例では、共振回路の一部分として、絶縁型トランスT1の漏れインダクタンスと、MOS型FETS1,S2の寄生キャパシタンスとを利用した、新規な非対称のPWM制御を伴う新たなソフトスイッチコンバータが紹介された。図1および図7における各実施例の回路は、いずれもFETS1,S2がキャパシタC3の介在しないトーテムポール形に接続されているため、このFETS1,S2のソース・ドレイン間に印加される電圧は、入力電圧VSにダイオードD1,D2の電圧降下分を加えたものに過ぎない。すなわち、FETS1,S2に対する電圧ストレスは、従来例に比べてはるかに小さいため、共振形コンバータの利点を損なうことなく、より小さな定格電圧のFETS1,S2を使用する、ことが可能となり、しかも、同時にFETS1,S2のオン抵抗も小さくなるため、トランスT1の一次側の電力損失を減少させ、かつ、回路の全体的な効率を改良することもできる。【0061】上記各回路における利点、効果は、次の通りである。・図1に示す回路において、出力側ダイオードD3,D4に対する電圧ストレスを低下でき、ダイオードD3,D4に対する導通損を低下することができる。・図7に示す回路において、回路の実効電流を低下できるため、ダイオードD1,D2やMOS型FETS1,S2に対する導通損を低下できる。・各FETS1,S2がキャパシタC3の介在しないトーテムポール形に接続されるため、このFETS1,S2に対する電圧ストレスを低下できる。すなわち、MOS型FETS1,S2の定格電圧および導通損を低く抑えることができる。・全負荷状態における、入力側の回路電流を低下させることができる。すなわち、入力側の各素子に対する電流ストレスを低下できる。・特に、図1に示す回路において、少ない部品点数で構成できる。・トランスT1に対して、正方向および負方向に電流を流すことにより、このトランスT1のコアを完全利用することが可能となる。・負荷変動に対する動作周波数の固定化を図ることができる。・無負荷を含む広範囲な負荷状態に対応できる。・不完全な負荷状態であっても、全体の効率が高い。【0062】【発明の効果】本発明は直流入力電源と、一次巻線と二次巻線とを備えたトランスと、固有のキャパシタンスを含み前記直流入力電源からの電力を選択的に前記トランスの一次巻線に印加する第1のスイッチング手段と、前記トランスの一次巻線と前記第1のスイッチング手段間に挿入接続された容量性素子と、固有のキャパシタンスを含み前記トランスの一次巻線と前記容量性素子との直列回路の両端に接続された第2のスイッチング手段と、前記トランスの二次巻線に接続される整流回路と、この整流回路に接続される容量性または誘導性のフィルター回路とを備え、前記第1のスイッチング手段および前記第2のスイッチング手段はそれぞれ所定の時間間隔で交互にオンオフされ、かつ、その間に前記双方のスイッチング手段がオフとなる一定のデッドバンドが存在し、前記第1のスイッチング手段がオフで、前記第2のスイッチング手段がオンの期間中に、前記トランスの漏れインダクタンス若しくは外付けのインダクタを流れるインダクタ電流が下降して前記トランスの磁化電流と等しくなった状態から、前記第1のスイッチング手段のデューティーに依存して、前記インダクタ電流がさらに下降する第1のモードと、前記インダクタ電流が前記磁化電流と等しいまま保持される第2のモードが存在し、これらの各モードのいずれにおいても、前記デッドバンドに、前記トランスの漏れインダクタンス若しくは外付けのインダクタと前記双方のスイッチング手段に含まれる前記各キャパシタンスとの共振により、前記キャパシタンスの一方を充電するとともに、前記キャパシタンスの他方を放電するように構成し、さらに前記容量性素子は、前記トランスの一次巻線に対して正方向および負方向に電流を流すものであり、共振形コンバータの利点を損なうことなく、各スイッチング手段間に加えられる電圧ストレスを最小にして、その定格電圧を小さくするとともに、トランスのコアを完全利用することの可能なDC/DCコンバータを提供することができる。【図面の簡単な説明】【図1】本発明の第1実施例を示す回路図である。【図2】同上各部の波形図である。【図3】同上各部の波形図である。【図4】同上回路の動作状態を示す説明図である。【図5】同上回路の電流および電圧を示す波形図である。【図6】同上各入力電圧における効率対出力電力の特性を示すグラフである。【図7】本発明の第2実施例を示す回路図である。【図8】同上各部の波形図である。【図9】同上回路の動作状態を示す説明図である。【図10】同上回路の電流および電圧を示す波形図である。【図11】同上各入力電圧における効率対出力電力の特性を示すグラフである。【図12】従来例を示す回路図である。【符号の説明】 VS 直流入力電源 T1 トランス Q1 スイッチ(第1のスイッチ手段) Q2 スイッチ(第2のスイッチ手段) C1,C2 キャパシタ(キャパシタンス) C3 キャパシタ(容量性素子) D3,D4 ダイオード(整流回路) L インダクタ C0 キャパシタ(フィルター回路) L0 インダクタ(フィルター回路)
訂正の要旨	訂正の要旨 (1)訂正事項1 特許明細書の特許請求の範囲の記載を、特許請求の範囲の減縮及び明瞭でない記載の釈明を目的として、請求の範囲の請求項1にある「このデッドバンドに、前記トランスの漏れインダクタンス若しくは外付けのインダクタと前記双方のスイッチング手段に含まれる前記各キャパシタンスとの共振により、前記キャバシタンスの一方を充電するとともに、前記キャバシタンスの他方を放電するように構成し」という記載を、「前記第1のスイッチング手段がオフで、前記第2のスイッチング手段がオンの期間中に、前記トランスの漏れインダクタンス若しくは外付けのインダクタを流れるインダクタ電流が下降して前記トランスの磁化電流と等しくなった状態から、前記第1のスイッチング手段のデューティーに依存して、前記インダクタ電流がさらに下降する第1のモードと、前記インダクタ電流が前記磁化電流と等しいまま保持される第2のモードが存在し、これらの各モードのいずれにおいても、前記デッドバンドに、前記トランスの漏れインダクタンス若しくは外付けのインダクタと前記双方のスイッチング手段に含まれる前記各キャパシタンスとの共振により、前記キャパシタンスの一方を充電するとともに、前記キャパシタンスの他方を放電するように構成し」と訂正することにより、特許請求の範囲の欄の記載を「直流入力電源と、一次巻線と二次巻線とを備えたトランスと、固有のキャパシタンスを含み前記直流入力電源からの電力を選択的に前記トランスの一次巻線に印加する第1のスイッチング手段と、前記トランスの一次巻線と前記第1のスイッチング手段間に挿入接続された容量性素子と、固有のキャパシタンスを含み前記トランスの一次巻線と前記容量性素子との直列回路の両端に接続された第2のスイッチング手段と、前記トランスの二次巻線に接続される整流回路と、この整流回路に接続される容量性または誘導性のフィルター回路とを備え、前記第1のスイッチング手段および前記第2のスイッチング手段はそれぞれ所定の時間間隔で交互にオンオフされ、かつ、その間に前記双方のスイッチング手段がオフとなる一定のデッドバンドが存在し、前記第1のスイッチング手段がオフで、前記第2のスイッチング手段がオンの期間中に、前記トランスの漏れインダクタンス若しくは外付けのインダクタを流れるインダクタ電流が下降して前記トランスの磁化電流と等しくなった状態から、前記第1のスイッチング手段のデューティーに依存して、前記インダクタ電流がさらに下降する第1のモードと、前記インダクタ電流が前記磁化電流と等しいまま保持される第2のモードが存在し、これらの各モードのいずれにおいても、前記デッドバンドに、前記トランスの漏れインダクタンス若しくは外付けのインダクタと前記双方のスイッチング手段に含まれる前記各キャパシタンスとの共振により、前記キャパシタンスの一方を充電するとともに、前記キャパシタンスの他方を放電するように構成し、さらに前記容量性素子は、前記トランスの一次巻線に対して正方向および負方向に電流を流すものであることを特徴とするDC/DCコンバータ。」と訂正する。 (2)訂正事項2 特許請求の範囲と発明の詳細な説明との整合を図るために、明瞭でない記載の釈明を目的として、明細書の段落番号【0008】第11～14行目,同段落番号【0062】第11～14行目にある「このデッドバンドに、前記トランスの漏れインダクタンス若しくは外付けのインダクタと前記双方のスイッチング手段に含まれる前記各キャパシタンスとの共振により、前記キャパシタンスの一方を充電するとともに、前記キャパシタンスの他方を放電するように構成し」という記載を、「前記第1のスイッチング手段がオフで、前記第2のスイッチング手段がオンの期間中に、前記トランスの漏れインダクタンス若しくは外付けのインダクタを流れるインダクタ電流が下降して前記トランスの磁化電流と等しくなった状態から、前記第1のスイッチング手段のデューティーに依存して、前記インダクタ電流がさらに下降する第1のモードと、前記インダクタ電流が前記磁化電流と等しいまま保持される第2のモードが存在し、これらの各モードのいずれにおいても、前記デッドバンドに、前記トランスの漏れインダクタンス若しくは外付けのインダクタと前記双方のスイッチング手段に含まれる前記各キャパシタンスとの共振により、前記キャパシタンスの一方を充電するとともに、前記キャパシタンスの他方を放電するように構成し」と訂正する。 (3)訂正事項3 明瞭でない記載の釈明を目的として、明細書の段落番号【0009】第2行目にある「上記構成により、双方のスイッチング手段がオフとなるデッドバンドに」という記載を、「上記構成により、第1のスイッチング手段がオフで、第2のスイッチング手段がオンの期間中に、トランスの漏れインダクタンス若しくは外付けのインダクタを流れるインダクタ電流が下降してトランスの磁化電流と等しくなった状態から、第1のスイッチング手段のデューティーに依存して、インダクタ電流がさらに下降する第1のモードと、インダクタ電流が磁化電流と等しいまま保持される第2のモードのいずれにおいても、双方のスイッチング手段がオフとなるデッドバンドに」と訂正する。 (4)訂正事項4 明瞭でない記載の釈明を目的として、明細書の段落番号【0026】第4～5行目にある「回路は図4dのモード 4、あるいは、図4gのモード7のいずれかに移行する」という記載を、「回路は図4dの第1のモードに相当するモード4、あるいは、図4gの第2のモードに相当するモード7のいずれかに移行する」と訂正する。
異議決定日	2001-01-23
出願番号	特願平4-228912
審決分類	P 1 651・ 121- YA (H02M)
最終処分	維持
前審関与審査官	小池正彦
特許庁審判長	高瀬博明
特許庁審判官	江頭信彦内藤二郎
登録日	1998-02-27
登録番号	特許第2751961号(P2751961)
権利者	デンセイ・ラムダ株式会社
発明の名称	DC/DCコンバータ
代理人	牛木護
代理人	牛木護

プライバシーポリシーセキュリティーポリシー運営会社概要サービスに関しての問い合わせ