ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L |
|---|---|
| 管理番号 | 1087216 |
| 審判番号 | 不服2000-19208 |
| 総通号数 | 49 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1999-10-08 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2000-12-05 |
| 確定日 | 2003-11-11 |
| 事件の表示 | 平成11年特許願第 23336号「薄膜トランジスタの製造方法」拒絶査定に対する審判事件[平成11年10月 8日出願公開、特開平11-274514]について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続きの経緯・本願発明 本願は、平成11年2月1日(パリ条約による優先権主張1998年1月30日、韓国)の出願であって、その請求項に係る発明は、平成13年8月29日付けの手続補正書で補正された明細書及び図面の記載からみて、特許請求の範囲の請求項1から6に記載された事項により特定されるとおりの「薄膜トランジスタの製造方法」であると認められるところ、その請求項1には、次のとおり記載されている。 「ゲート線、ゲート電極、ゲートパッドを含むゲートパターンを形成する段階と、 前記ゲートパターンを覆うゲート絶縁膜を形成する段階と、 前記ゲート電極上の前記ゲート絶縁膜上に非晶質シリコン層を形成する段階と、 前記非晶質シリコン層上にドーピングされた非晶質シリコン層を形成する段階と、 前記ドーピングされた非晶質シリコン層上に前記非晶質シリコン層を中心にして分離されているソース及びドレイン電極、前記ソース電極に連結されているデータ線及びデータパッドを含むデータパターンを形成する段階と、 前記ソース及びドレイン電極をマスクとして前記ドーピングされた非晶質シリコン層を乾式エッチングする段階と、 1000mTｏｒｒ以下の圧力で酸素プラズマ工程を実施する段階と、 前記データパターン及び非晶質シリコン層を直接接して覆い、前記ドレイン電極、前記ゲートパッド、データパッドを露出する第1乃至第3接触孔を有する保護膜を形成する段階と、 前記第1乃至第3接触孔を通じて前記ドレイン電極、前記ゲートパッド、前記データパッドと各々連結される画素電極、補助ゲートパッド、補助データパッドを含む透明導電膜を形成する段階と、 を含む薄膜トランジスタの製造方法。」 ここで、「補助ゲートパッド」及び「補助データパッド」なる用語は、明細書に記載がないが、前記用語と明細書(明細書(0016)及び(0062)、図面の簡単な説明の「符号の説明」)に記載の技術的事項との対応関係より、それぞれ、「ゲートパッド用ITO電極81」と、「データパッド用ITO電極82」に対応するものと解し、請求項1に係る発明(以下「本願発明」という。)を次のように認定する。 「ゲート線、ゲート電極、ゲートパッドを含むゲートパターンを形成する段階と、 前記ゲートパターンを覆うゲート絶縁膜を形成する段階と、 前記ゲート電極上の前記ゲート絶縁膜上に非晶質シリコン層を形成する段階と、 前記非晶質シリコン層上にドーピングされた非晶質シリコン層を形成する段階と、 前記ドーピングされた非晶質シリコン層上に前記非晶質シリコン層を中心にして分離されているソース及びドレイン電極、前記ソース電極に連結されているデータ線及びデータパッドを含むデータパターンを形成する段階と、 前記ソース及びドレイン電極をマスクとして前記ドーピングされた非晶質シリコン層を乾式エッチングする段階と、 1000mTｏｒｒ以下の圧力で酸素プラズマ工程を実施する段階と、 前記データパターン及び非晶質シリコン層を直接接して覆い、前記ドレイン電極、前記ゲートパッド、データパッドを露出する第1乃至第3接触孔を有する保護膜を形成する段階と、 前記第1乃至第3接触孔を通じて前記ドレイン電極、前記ゲートパッド、前記データパッドと各々連結される画素電極、補助ゲートパッド(ゲートパッド用ITO電極81)、補助データパッド(データパッド用ITO電極82)を含む透明導電膜を形成する段階と、 を含む薄膜トランジスタの製造方法。」 2.引用例 これに対して、前置審査において拒絶の理由として引用された、本願の優先権主張日前の平成7年10月13日に頒布された刊行物である特開平7-263700号公報(以下「引用例1」という。)には、次のとおり記載されている。 ・「透明基板上に形成された薄膜トランジスタのソース/ドレイン電極であって、少なくとも最上層の導電膜がAl膜となっている前記ソース/ドレイン電極を被覆して絶縁膜を形成する工程と、 前記ソース/ドレイン電極上の前記絶縁膜に開口を形成する工程と、 前記開口を介して前記開口内の前記Al膜をエッチングする工程と、 前記開口内の前記ソース/ドレイン電極と接触する透明導電膜を形成する工程とを有する薄膜トランジスタの製造方法。」(特許請求の範囲請求項1) ・「前記ソース/ドレイン電極を被覆して絶縁膜を形成する工程の後、 前記開口を形成するマスクとして用いた耐エッチング性膜を残したまま、前記開口を介して前記開口内の前記Al膜の表層をエッチングする工程と、 前記開口を被覆して導電膜を形成し、続いて、前記耐エッチング性膜を除去して前記開口内に前記導電膜を残す工程と、 前記開口内の前記導電膜と接触する透明導電膜を形成する工程とを有する請求項1記載の薄膜トランジスタの製造方法。」(特許請求の範囲請求項7) ・「図3は液晶表示パネルの透明基板上にTFTマトリクスが形成された後の全体の構成を示す平面図である。・・・」(明細書(0015)) ・「図3において、37bはITO膜(透明導電膜)からなる画素電極で、画素電極37bはTFTのソース電極(ソース/ドレイン電極)上の2つの開口36b等を介してソース電極と接続する。23はTFTのゲート電極と接続するゲートバスラインで、図面上縦方向に並んでいる各画素のTFTのゲート電極がそれぞれ接続されている。」(明細書(0016)) ・「38はTFTのドレイン電極を介してTFTと接続するドレインバスラインで、図面上横方向に並んでいる各画素のTFTのドレイン電極がそれぞれ接続されている。32はドレインバスライン38と接続するドレイン端子で、各ドレイン端子32等毎に一つのドレインバスライン38等が接続される。」(明細書(0017) ・「上記図3のTFTマトリックスを作成する、本発明の第1の実施例の製造方法について図1(a)、(b)、図2(a)、(b)を参照しながら説明する。各図面には左からドレイン端子部、画素部、ゲート端子部が示される。」(明細書(0019)) ・「図1(a)に示すように、透明なガラス基板(透明基板)21上に、ゲート電極22と、ゲート電極22と接続するゲートバスライン23と、ゲートバスライン23と接続するゲート端子24と・・・を形成する。」(明細書(0020)) ・「続いて、ゲート電極22,ゲートバスライン23,ゲート端子24・・・を被覆して膜厚約4000Åのシリコン窒化膜26をプラズマCVD法により形成する。なお、ゲート電極22上のシリコン窒化膜26はゲート絶縁膜と・・・なる。次いで、膜厚約150〜500Åのアモルファスシリコン膜(a-Si膜;動作半導体層)27と膜厚約1200Åのシリコン窒化膜をプラズマCVD法により連続的に形成する。」(明細書(0021)) ・「ゲート電極22の上方に、かつゲート電極22よりも狭い島状のレジスト膜を残す。・・・レジスト膜をマスクとしてシリコン窒化膜をエッチングし、除去してチャネル保護膜28を形成する。・・・」(明細書(0022) ・「次に、チャネル保護膜28及びa-Si膜27上にCVD法により膜厚約800Åのn+a-Si膜29を形成した後、スパッタ法により膜厚約800ÅのTi膜30を形成し、続いて蒸着法等により、Ti膜30上に膜厚約500ÅのAl膜31を形成する。次いで、塩素系又はフッ素系の反応ガスを用いたリアクティブイオンエッチング(RIE)により・・・レジスト膜をマスクとして、Al膜31とTi膜30とn+a-Si膜29とa-Si膜27とを連続的にエッチングし、除去する。」(明細書(0023)) ・「これにより、a-Si膜27からなるトランジスタの動作半導体層27aと、動作半導体層27aに接続されたn+a-Si膜29/Ti膜30/Al膜31からなるソース電極33a及びドレイン電極33bと、a-Si膜27/n+a-Si膜29/Ti膜30/Al膜31からなるドレインバスラインと、a-Si膜27/n+a-Si膜29/Ti膜30/Al膜31が積層されたドレイン端子32とが形成される。」(明細書(0024)) ・「ドレイン端子32,ドレインバスライン,TFT・・・を被覆してプラズマCVD法により層間絶縁膜としての膜厚約2000Åのシリコン窒化膜(絶縁膜)35を形成する。・・・レジストマスクに基づいて・・・シリコン窒化膜35を選択的にエッチングし、除去して、ドレイン端子32,TFTのソース電極33a、上部電極34上のシリコン窒化膜35に開口36a〜36cを形成するとともに、ゲート端子24上のゲート絶縁膜26及びシリコン窒化膜35に開口36dを形成する。これにより、開口36a〜36cの底部にAl膜31が現れ、また開口36dの底部にゲート端子24のAl膜が現れる。」(明細書(0025)) ・「各開口36a〜36dを介して底部のAl膜をエッチングする。・・・Al膜のエッチングとして、塩素系の反応ガスを用いたドライエッチングを用いる・・・」(明細書(0026)) ・「次いで、膜厚約800ÅのITO膜又はZnO膜(透明導電膜)をスパッタ法により形成する。・・・レジストマスクを形成した後、該レジストマスクに基づいてITO膜又はZnO膜を選択的にエッチングし、開口36a〜36dを介してドレイン端子32と接続するドレイン引出し電極37aと、ソース電極33a及び上部電極34と接続する画素電極37bと、ゲート端子24と接続するゲート引出し電極37cとを形成する。」(明細書(0027)) また、明細書0025の記載において、「ドレイン端子32,ドレインバスライン,TFT・・・を被覆してプラズマCVD法により層間絶縁膜としての膜厚約2000Åのシリコン窒化膜(絶縁膜)35を形成する。」とあるが、前記記載の「TFT」への被覆については、既に、エッチング工程により、ソース電極及びドレイン電極が形成されるとともに、a-Si膜の表面に形成されているチャネル保護膜が露出された状態となっているので、上記シリコン窒化膜(絶縁膜)の形成工程において、ソース電極、ドレイン電極及び、チャネル保護膜がシリコン窒化膜(絶縁膜)で被覆される。 これらの記載より、引用例1には、 「透明なガラス基板(透明基板)上に、ゲート電極と、前記ゲート電極と接続するゲートバスラインと、前記ゲートバスラインと接続するゲート端子とを形成する工程と、 前記ゲート電極,前記ゲートバスライン,前記ゲート端子を被覆したゲート絶縁膜であるシリコン窒化膜を形成する工程と、 前記シリコン窒化膜上に、アモルファスシリコン膜(a-Si膜:動作半導体層)とチャネル保護膜となるシリコン窒化膜を連続的に形成する工程と、 次に、前記チャネル保護膜及び前記a-Si膜上にn+a-Si膜を形成する工程と、 その後、前記チャネル保護膜及び前記n+a-Si膜上に、順次、Ti膜及びAl膜を形成し、次いで、リアクティブイオンエッチング(RIE)によりレジスト膜をマスクとして、前記Al膜と前記Ti膜と前記n+a-Si膜と前記a-Si膜とを連続的にエッチングし、除去することにより、前記a-Si膜からなるトランジスタ動作半導体層と、前記動作半導体層に接続されたn+a-Si膜/Ti膜/Al膜からなるソース電極及びドレイン電極と、a-Si膜/n+a-Si膜/Ti膜/Al膜からなるドレインバスラインと、a-Si膜/n+a-Si膜/Ti膜/Al膜が積層されたドレイン端子を形成する工程と、 前記ソース電極、前記ドレイン電極、前記チャネル保護膜、前記ドレイン端子,及び、前記ドレインバスラインを被覆して層間絶縁膜としてのシリコン窒化膜(絶縁膜)を形成し、前記シリコン窒化膜を選択的にエッチングし、除去して、前記ドレイン端子,前記ソース電極上のシリコン窒化膜に開口36aー36bを形成するとともに、前記ゲート端子上の前記ゲート絶縁膜及び前記シリコン窒化膜にも開口36dを形成することにより、開口36a-36bの底部にAl膜31を、また開口36dの底部に前記ゲート端子のAl膜を露出させ、各開口部36a-36b、36d底部のAl膜をドライエッチングする工程と、 次いで、透明導電膜をスパッタ法により形成し、レジストマスクを形成した後、前記レジストマスクに基づいて前記透明導電膜を選択的にエッチングし、開口36a-36b、36dを介してドレイン端子と接続するドレイン引出し電極と、前記ソース電極と接続する画素電極と、前記ゲート端子と接続するゲート引出し電極とを形成する工程 とを備えた薄膜トランジスタの製造方法。」 が記載されている。 また、同様に前置審査において拒絶の理由として引用された、本願の優先権主張日前の平成4年9月9日に頒布された刊行物である特開平4-253342号公報(以下「引用例2」という。)には、次のとおり記載されている。 ・「本実施例のTFTアレイ基板には、SiNｘ膜3上に形成された半導体膜としてのノンドープアモルファスシリコン(n-a-Si)膜4と、このn-a-Si膜4上に形成されたリンドープアモルファスシリコン(n+a-Si)膜5と、このn+a-Si膜5上に形成されたドレイン電極6及びソース電極7とが備えられている。ここで、ドレイン電極6は、Cｒからなる第一層6aとアルミニウム(Al)からなる第二層6bとCｒからなる第三層6cとを、下から順に積層させて形成されている。」(明細書(0009)) ・「本実施例のTFTアレイ基板には、ドレイン電極6及びソース電極7上に形成されたパッシベーション膜8が備えられている。・・・このパッシベーション膜8のソース電極7上にはコンタクトホール8aが形成されており、パッシベーション膜8上及びコンタクトホール8a内には、コンタクトホール8a内でソース電極7に接続するITOからなる画素電極9が備えられている。」(明細書(0010)) 3.対比 本願発明と引用例1に記載された発明(以下「引用発明」という。)を対比すると、 引用発明の「ゲートバスライン」、「ゲート端子」、「アモルファスシリコン膜」、「n+a-Si膜(アモルファスシリコン膜)」、「シリコン窒化膜(絶縁膜)」、「開口36d」、及び、「ゲート引出し電極」は、 本願発明の「ゲート線」、「ゲートパッド」、「非晶質シリコン膜」、「ドーピングされた非晶質シリコン膜」、「保護膜」、「第2接触孔」及び、「補助ゲートパッド(ゲートパッド用ITO電極81)」にそれぞれ相当する。 また、液晶表示装置の駆動回路として用いられる薄膜トランジスタにおいて、画素電極とソース電極を接続するか、画素電極とドレイン電極を接続するかは、薄膜トランジスタの各電極及び画素電極に印加される電圧により適宜設定されるものであって、画素電極に、本願発明の如く、ドレイン電極を接続するか、引用発明の如く、ソース電極を接続するかは、当業者が適宜設定し得る程度の技術的事項であるので、引用発明の「ソース電極」及び「ドレイン電極」は、それぞれ、本願発明の「ドレイン電極」及び「ソース電極」に相当するとともに、引用発明の、ドレイン電極に接続される「ドレインバスライン」、「ドレイン端子」、及び「ドレイン引出し電極」は、それぞれ、本願発明の、ソース電極に連結される「データ線」、「データパッド」、及び「補助データパッド(データパッド用ITO電極82)」に相当し、また、引用発明の、ソース電極に対応する「開口36b」、ドレイン端子に対応する「開口36a」は、本願発明の、ドレイン電極に対応する「第1接触孔」、データパッドに対応する「第3接触孔」に相当する。 さらに、本願発明の「ゲートパターン」及び「データパターン」は、それぞれ、「ゲート線、ゲート電極、ゲートパッドを含」んだパターン全体、及び「前記ソース電極に連結されているデータ線及びデータパッドを含」んだパターン全体を意味するものであり(「ゲートパターン20(ゲート線)、21(ゲート電極)、22(ゲートパッド)」(明細書(0013))、「データパターン60(データ線)、61(ソース電極)、62(ドレイン電極)、63(データパッド)」(明細書(0015)))、一方、引用発明においても、本願発明の(1)「ゲート線、ゲート電極、ゲートパッド」及び、(2)「ソース電極に連結されているデータ線及びデータパッド」に相当する構成として、 (1)「ゲートバスライン」、「ゲート電極」、「ゲート端子」、及び、(2)「ソース電極」、「ドレイン電極」、「ドレインバスライン」、「ドレイン端子」を備えており、それらの構成要素全体のパターンを意味する技術用語として、「ゲートパターン」及び「データパターン」という用語が用いられているのであるから、引用発明においても、本願発明の「ゲートパターン」及び「データパターン」に相当する構成要素を実質的に備えているものである。 よって、両者は、 「ゲート線、ゲート電極、ゲートパッドを含むゲートパターンを形成する段階と、 前記ゲートパターンを覆うゲート絶縁膜を形成する段階と、 前記ゲート電極上の前記ゲート絶縁膜上に非晶質シリコン層を形成する段階と、 前記非晶質シリコン層上にドーピングされた非晶質シリコン層を形成する段階と、 前記ドーピングされた非晶質シリコン層上に前記非晶質シリコン層を中心にして分離されているソース及びドレイン電極、前記ソース電極に連結されているデータ線及びデータパッドを含むデータパターンを形成する段階と、 前記ドーピングされた非晶質シリコン層を乾式エッチングする段階と、 前記データパターン及び非晶質シリコン層を覆い、前記ドレイン電極、前記ゲートパッド、データパッドを露出する第1乃至第3接触孔を有する保護膜を形成する段階と、 前記第1乃至第3接触孔を通じて前記ドレイン電極、前記ゲートパッド、前記データパッドと各々連結される画素電極、補助ゲートパッド(ゲートパッド用ITO電極81)、補助データパッド(データパッド用ITO電極82)を含む透明導電膜を形成する段階と、 を含む薄膜トランジスタの製造方法。」 である点で一致し、 以下の点で相違する。 相違点1 本願発明では、「前記ソース及びドレイン電極をマスクとして前記ドーピングされた非晶質シリコン層を乾式エッチングする段階」を備えるのに対して、 引用発明においては、「リアクティブイオンエッチング(RIE)によりレジスト膜をマスクとして、前記Al膜31と前記Ti膜30と前記n+a-Si膜29と前記a-Si膜27とを連続的にエッチング」している点。 相違点2 本願発明では、「1000mTｏｒｒ以下の圧力で酸素プラズマ工程を実施する段階」を備えるのに対して、 引用発明においては、上記の点が明確ではない点。 相違点3 本願発明においては、「前記データパターン及び非晶質シリコン層を直接接して覆」って、保護膜を形成しているのに対して、 引用発明においては、「ソース電極」、「ドレイン電極」、「ドレインバスライン」、及び「ドレイン端子」に対しては直接接して層間絶縁膜のシリコン窒化膜が形成されているものの、「アモルファスシリコン膜」に対しては、チャネル保護膜を介してシリコン窒化膜が形成されている点。 4.当審の判断 上記相違点について、以下で検討する。 (1)相違点1について 薄膜トランジスタを製造する工程において、ソース電極及びドレイン電極をマスクとしてドーピングされた非晶質シリコン層を乾式エッチングすることは、従来周知である(必要とあらば、特開昭63-284866号公報(特に、第2頁下段参照)、特開平6-77483号公報(特に、明細書(0022)参照)、及び特開平6-95150号公報(特に、明細書(0017)参照)を参照されたい)。 よって、引用発明においては、「リアクティブイオンエッチング(RIE)によりレジスト膜をマスクとして、前記Al膜と前記Ti膜と前記n+a-Si膜と前記a-Si膜とを連続的にエッチング」しているが、ソース電極及びドレイン電極に相当するAl膜とTi膜は、リアクティブイオンエッチングによりエッチングし、ドーピングされた非晶質シリコン層であるn+a-Si膜と非晶質シリコン層であるa-Si膜のエッチングを、従来周知の如くソース電極及びドレイン電極に相当するAl膜とTi膜をマスクとして乾式エッチングすることにより、本願発明の如くすることは、当業者が何ら困難性なくなし得たものである。 (2)相違点2について 引用発明においては、酸素プラズマ工程を施すことについては記載はないが、前置審査において拒絶の理由として引用された特開昭62-299084号公報(O2ガス圧0.1Tｏｒｒの分圧下で酸素プラズマ処理すること(特に、第3頁右上欄参照)、特開平3-116778号公報(圧力100mTｏｒｒで酸化プラズマ処理をすること(特に第4頁左下欄参照))及び、特開平2-237161号公報(圧力1Tｏｒｒでプラズマ酸化をすること(特に第3頁右下欄参照))に記載されるように、薄膜トランジスタの動作半導体層(非晶質シリコン層)をドライエッチング処理した後に、表面の清浄化のために、1000mTｏｒｒ以下の圧力で酸素プラズマ工程を実施することは従来周知であるから、引用発明の実施に当たり、1000mTｏｒｒ以下の圧力で酸素プラズマ工程を実施する工程を採用することは、当業者が適宜なし得たものである。 (3)相違点3について 引用発明においては、アモルファスシリコン層(動作半導体層)の上にチャネル保護膜が形成されているが、動作半導体層であるアモルファスシリコン層の上に直接絶縁層を形成した薄膜トランジスタも、先に前置審査において拒絶の理由として引用された特開平4-253342号公報(図1及び明細書(0008-0010)参照)及び特開平9-113931号公報(図2及び明細書(0034)参照)に記載されるように、従来周知であるので、不純物がドープされたアモルファスシリコン層を形成する前にアモルファスシリコン層の表面を保護することがことさら必要でない場合においては、引用発明のように、アモルファスシリコン層の上にチャネル保護層を形成することは必要でなく、チャネル保護層を形成することなくアモルファスシリコン層の上に直接n+アモルファスシリコン層を形成することは、当業者が必要に応じて適宜なし得たものである。 また、本願発明において、「非晶質シリコン層を直接接して」保護膜を形成することにより、格別顕著な効果が生ずるとの記載も明細書になされていないので、薄膜トランジスタにおいて、アモルファスシリコン層にチャネル保護層を形成せず、前記アモルファスシリコン層に直接n+アモルファスシリコン層を形成する構成とすること、即ち、アモルファスシリコン層に保護膜を形成する際に、保護膜を直接アモルファスシリコン層に形成することは、この点においても当業者が何ら困難性なくなし得たものといえる。 したがって、本願発明は、各引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるので、特許法第29条第2項の規定により特許を受けることができない。 5.むすび 以上のとおりであるから、本願は、請求項2乃至6に係る発明についての検討をするまでもなく、拒絶されるべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2003-05-27 |
| 結審通知日 | 2003-06-03 |
| 審決日 | 2003-06-20 |
| 出願番号 | 特願平11-23336 |
| 審決分類 |
P
1
8・
121-
WZ
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 綿引 隆、國島 明弘、河本 充雄 |
| 特許庁審判長 |
内野 春喜 |
| 特許庁審判官 |
松本 邦夫 河合 章 |
| 発明の名称 | 薄膜トランジスタの製造方法 |
| 代理人 | 小野 由己男 |
| 代理人 | 宮川 良夫 |