• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1130108
審判番号 不服2001-5016  
総通号数 75 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 1993-05-25 
種別 拒絶査定不服の審決 
審判請求日 2001-04-03 
確定日 2006-01-23 
事件の表示 平成 3年特許願第311700号「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成 5年 5月25日出願公開、特開平 5-129592〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.出願の経緯
本願は、平成3年10月30日の出願であって、平成13年2月26日に拒絶査定がなされ、これに対して同年4月3日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされ、その後当審において、平成16年2月18日付けで拒絶理由が通知され、その指定期間内である同年4月14日に意見書とともに手続補正書が提出され、その後、同年11月10日付けで拒絶理由が通知され、その指定期間内である平成17年1月11日に意見書とともに手続補正書が提出されたものである。

2.本願発明について
本願の請求項に係る発明は、その特許請求の範囲の請求項1ないし3に記載されたとおりのものであると認められるところ、その請求項1に係る発明(以下、「本願発明」という。)は、以下のとおりである。
「半導体基板と、前記半導体基板上に選択的に積層されたあるいは前記半導体基板上から前記半導体基板にまで選択的に設けられたトレンチに埋め込まれた第1の絶縁膜からなる素子分離領域と、前記第1の絶縁膜間の前記半導体基板上に選択的に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に前記第1の絶縁膜とチャネル幅方向のエッヂを一致させ、積層されたゲート電極と、前記ゲート電極及び前記第1の絶縁膜間の前記半導体基板に設けられたソースドレイン領域と、前記ソースドレイン領域の直上に積層された第2の絶縁膜とを備え、前記第1の絶縁膜、前記第2の絶縁膜及び前記ゲート電極が概略平坦化されていることを特徴とする半導体装置。」

3.引用例
引用例1
当審の拒絶の理由に引用され、本願出願前に頒布された特開平3-104236号公報(以下、「引用例1」という。)には、第1図とともに、以下の事項が記載されている。
・「本発明は、半導体装置の製造方法に係り・・・特に、凹凸を少なくして素子平坦化を実現することができる半導体装置の製造方法に関する。」(第2頁右上欄第5〜9行)
・「以下、本発明を図面に基づいて説明する。
第1図(a)〜(g)は本発明に係る半導体装置の製造方法の一実施例を説明する図である。・・・
これらの図において、第2図(a)〜(e)と同一符号は同一または相当部分を示し、1は例えばポリSiからなる仮のゲート電極パターン、2は例えばSiO2からなる仮のサイドウォールパターン、3は仮のゲート電極パターン1及び仮のサイドウォールパターン2とエッチング選択性を有する膜で、Si3N4等のシリコン窒化膜(SiO2等のシリコン酸化膜でもよい)からなっている。4はゲート電極形成用の開口部、5はW等の高融点金属からなる高融点金属層、6はW等の高融点金属からなるゲート電極である。
次に、その製造方法について説明する。
ここでは、まず例えばCVD法により基板31上にSiO2及びSi3N4を堆積して・・・シリコン酸化膜及び・・・シリコン窒化膜を形成し・・・シリコン窒化膜をパターニングしてマスクを形成した後・・・シリコン窒化膜からなるマスクを用い、LOCOS酸化により基板31を酸化して・・・フィールド酸化膜33を形成した後、マスクとして用いたシリコン窒化膜及びシリコン酸化膜を除去する(第1図(a))。
次に、第1図(b)に示すように・・・熱酸化により基板31を酸化して・・・ゲート絶縁膜34を形成する。次いで・・・ゲート絶縁膜34の窒化処理を行う。・・・
次に、第1図(c)に示すように・・・ポリシリコンを・・・堆積した後・・・パターニングして仮のゲート電極1を形成する。次いで・・・不純物がP(リン)・・・のイオン注入により仮のゲート電極パターン1をマスクとして基板31に不純物を導入してn-型の低濃度拡散層36a、36bを形成する。・・・
次に、第1図(d)に示すように・・・仮のゲート電極パターン1側壁に仮のサイドウォールパターン2を形成した後・・・仮のゲート電極パターン1及び仮のサイドウォールパターン2をマスクとして基板31に不純物を導入してn+型の高濃度拡散層38a、38bを形成する。・・・次いで・・・仮のゲート電極パターン1及び仮のサイドウォールパターン2を覆うように全面にSi3N4を・・・堆積して、仮のゲート電極パターン1及び仮のサイドウォールパターン2とエッチング選択性を有する膜3を形成する。・・・この膜3表面にこの膜3とエッチレートが等しいSOG・・・を十分な厚さでスピンコートして加熱固化させることにより表面を平坦にする。次いで、このSOGの表面にRIEを施して、仮のサイドウォールパターン2の大部分が顔を出すまでコントロールエッチバックする。この時、仮のゲート電極パターン1も露出される。
次に、第1図(e)に示すように、例えばウエットエッチングによりエッチング選択性を有する膜3をマスクとして仮のゲート電極パターン1及び仮のサイドウォールパターン2を全て除去してゲート電極形成用の開口部4を形成する。この時、開口部4内にゲート絶縁膜34が露出される。次いで・・・開口部4を覆うようにWを・・・堆積して高融点金属層5を形成する。
次に、第1図(f)に示すように、・・・異方性のRIEにより高融点金属層5を開口部4内にのみ残るようにエッチバックしてゲート電極6を形成する。この時、ゲート電極6はゲート絶縁膜34を介してLDD構造を構成する低濃度拡散層36a、36b上にまで形成される。
そして・・・第1図に示すような構造の半導体装置が完成する。」(第5頁左上欄第18行〜第6頁左下欄第1行)
・「また、ゲート電極6やフィールド酸化膜33のなす凹凸を有した基板31面に例えばSOGのような物質をスピンコートすることにより表面を平坦にすることができ、結局凹凸を少なくして素子平坦化を実現することができ・・・る。」(第6頁左下欄第20行〜同頁右下欄第5行)

ここで、
(3a)「熱酸化により基板31を酸化して・・・ゲート絶縁膜34を形成」(第5頁左下欄第9〜11行)しているのであるから、基板31は、半導体基板である。
(3b)第1図(d)及び「次に、第1図(d)に示すように・・・仮のゲート電極パターン1側壁に仮のサイドウォールパターン2を形成した後・・・仮のゲート電極パターン1及び仮のサイドウォールパターン2をマスクとして基板31に不純物を導入してn+型の高濃度拡散層38a、38bを形成する。・・・次いで・・・仮のゲート電極パターン1及び仮のサイドウォールパターン2を覆うように全面にSi3N4を・・・堆積して」(第5頁右下欄第10行〜第6頁左上欄第7行)との記載、第1図(f)及び「第1図(f)に示すように、・・・異方性のRIEにより高融点金属層5を開口部4内にのみ残るようにエッチバックしてゲート電極6を形成する。この時、ゲート電極6はゲート絶縁膜34を介してLDD構造を構成する低濃度拡散層36a、36b上にまで形成される。」(第6頁右上欄第8〜13行)との記載から、ソース拡散層及びドレイン拡散層の高濃度拡散層(38a、38b)の上にゲート絶縁膜を介してシリコン窒化膜(Si3N4膜)が形成されていることは明らかである。
(3c)ゲート絶縁膜34は、第1図(b)を参照すると、フィールド絶縁膜33の間の基板の表面及びフィールド絶縁膜33の表面に形成されているが、ゲート絶縁膜34がフィールド絶縁膜33の間の半導体基板の表面に形成されていることは明らかである。

よって、引用例1には、以下の発明(以下、「引用発明」という。)が記載されている。
「半導体基板と、前記半導体基板上に形成されたフィールド絶縁膜と、前記フィールド絶縁膜の間の前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極と前記フィールド絶縁膜との間の前記半導体基板に形成されたソース拡散層の高濃度拡散層及びドレイン拡散層の高濃度拡散層と、前記ソース拡散層の高濃度拡散層及び前記ドレイン拡散層の高濃度拡散層の上に形成されたシリコン窒化膜(Si3N4膜)とを備えていることを特徴する半導体装置。」

引用例2
当審の拒絶の理由に引用され、本願出願前に頒布された特開昭59-127867号公報(以下、「引用例2」という。)には、第3、4図とともに以下の事項が記載されている。
・「〔発明の効果〕
ゲート電極がフィールド領域に存在しないため、隣り合うトランジスタのゲート電極どうしが接触しないようにするための間隔を必要とせず、トランジスタどうしの間隔は素子領域の分離能力のみによって決定され、ゲート電極によるパターン設計の制限がなくなる。したがって、現在のトランジスタ構造より高集積化が可能となる。また、フィールド領域上にゲート電極が存在しないために、ゲート電極の面積が減少し・・・。」(第2頁右下欄第10〜19行)
・「まず、第3図(a)に示すように・・・シリコン基板(11)を用意する。この基板(11)表面全面にレジスト膜を塗布した後に素子形成領域を残してこれをエッチングする。残ったレジスト膜をマスクとして・・・選択的にエッチング除去して、フィールド領域に溝を形成する。
・・・第3図(e)に示すように平坦な表面形状で、かつ素子形成領域が露出した形状を得る事ができる。
さらに第3図(f)に示すように、露出したSi面のみを選択的に素子分離領域と断差ができるように少しエッチング除去する。この後ゲート酸化膜(17)を形成する。
この後、ゲート電極としてたとえばポリシリコンを全面に埋積し、トランジスタのチャネル形成部に上にポリシリコンが残るように、選択的にエッチングする。(第3図(g))この時ポリシリコンは素子形成領域と素子分離領域とで断差があるため、ここでポリシリコン表面に傾斜面が形成される。一般的にAr+などの不活性ガスを放電させて試料表面をスパッタリングし、表面をエッチングしていく方法において、傾斜面の方が、平坦面より速くエッチングされる性質があることが知られている。・・・
この性質を利用して、第3図(g)の形状のポリシリコンをスパッタエッチングをすることにより、角および傾斜面が速くエッチングされ、第3図(h)に示すような形状にエッチングされていく。さらにスパッタエッチングを続ければ第3図(i)に示すように、素子分離領域上のポリシリコンのみエッチング除去され平坦な表面形状が得られる。
この後、通常のMOS工程と同様、層間絶縁膜(18)を塗布し、ゲートおよびソース・ドレイン部を別々に金属とコンタクトをとり、配線を行なえばトランジスタが形成される(第3図(j))。この場合の平面形状を第4図に示す。ここで41は素子形成領域、42はポリシリコンゲート、43はソース・ドレインの配線金属、44はゲート配線材料、45は、43とソース・ドレインとのコンタクト穴、46はゲートと44とのコンタクト穴である。」(第3頁右上欄第3行〜同頁右下欄第14行)

4.対比・判断
(4a)引用発明の「フィールド絶縁膜」が、絶縁膜であって、「素子分離領域」としても機能すること及び、フィールド絶縁膜が半導体基板上に選択的に形成されるものであることは当業者にとり明らかであるから、引用発明の「前記半導体基板上に形成されたフィールド絶縁膜」は、本願発明の「前記半導体基板上」に「選択的に設けられた」「第1の絶縁膜からなる素子分離領域」に相当する。
(4b)引用発明の「ソース拡散層の高濃度拡散層及びドレイン拡散層の高濃度拡散層」は、本願発明の「ソースドレイン領域」に相当する。
(4c)引用発明の「シリコン窒化膜(Si3N4膜)」が絶縁膜であることは明らかであるから、引用発明の「シリコン窒化膜(Si3N4膜)」は、本願発明の「第2の絶縁膜」に相当する。
(4d)引用発明の「ゲート電極」も「ゲート絶縁膜」上に積み重ねられていることは明らかであるから、引用発明の「前記ゲート絶縁膜上に形成されたゲート電極」は、本願発明の「ゲート絶縁膜」上に「積層されたゲート電極」に相当する。

よって、本願発明と引用発明は、
「半導体基板と、前記半導体基板上に選択的に設けられた第1の絶縁膜からなる素子分離領域と、前記第1の絶縁膜間の前記半導体基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に積層されたゲート電極と、前記ゲート電極及び前記第1の絶縁膜間の前記半導体基板に設けられたソースドレイン領域と、前記ソースドレイン領域の上に積層された第2の絶縁膜とを備ていることを特徴とする半導体装置。」で一致し、以下の各点で相違する。

相違点1
本願発明は、「前記半導体基板上に選択的に積層されたあるいは前記半導体基板上から前記半導体基板にまで選択的に設けられたトレンチに埋め込まれた第1の絶縁膜からなる素子分離領域」を備えるのに対して、
引用発明は、「前記半導体基板上に形成されたフィールド絶縁膜」を備えた点。
相違点2
本願発明は、「前記第1の絶縁膜間の前記半導体基板上に選択的に設けられたゲート絶縁膜」を備えているのに対して、
引用発明は、「前記フィールド絶縁膜の間の前記半導体基板上に形成されたゲート絶縁膜」を備えた点。
相違点3
本願発明は、「前記ゲート絶縁膜上に前記第1の絶縁膜とチャネル幅方向のエッヂを一致させ、積層されたゲート電極」を備えるのに対して、
引用発明は、「前記ゲート絶縁膜上に形成されたゲート電極」を備えた点。
相違点4
本願発明は、「前記ソースドレイン領域の直上に積層された第2の絶縁膜」を備えているのに対して、
引用発明は、「前記ソース拡散層の高濃度拡散層及び前記ドレイン拡散層の高濃度拡散層の上に形成されたシリコン窒化膜(Si3N4膜)」を備えた点。
相違点5
本願発明は、「前記第1の絶縁膜、前記第2の絶縁膜及び前記ゲート電極が概略平坦化されている」のに対して、
引用発明は、上記の点が明らかでない点。

以下、各相違点について順次検討する。
相違点1について
相違点1に関する本願発明の構成は、(a)「前記半導体基板上に選択的に積層された」「第1の絶縁膜からなる素子分離領域」あるいは(b)「前記半導体基板上から前記半導体基板にまで選択的に設けられたトレンチに埋め込まれた第1の絶縁膜からなる素子分離領域」に区分できる。
まず、本願発明が、「前記半導体基板上から前記半導体基板にまで選択的に設けられたトレンチに埋め込まれた第1の絶縁膜からなる素子分離領域」を備えるのに対して、引用発明が、「前記半導体基板上に形成されたフィールド絶縁膜」を備えた点で相違することについて検討する。
ここで、引用例2の、第3図、第4図及び第3頁右上欄第3行〜同頁右下欄第14行には、(c)ソース・ドレイン及びゲートを備えたMOS電界効果トランジスタを素子形成領域に形成する際に、素子分離領域として、シリコン基板に形成した溝にSiO2を埋積させるとともに、その上表面は素子形成領域の表面より高くした絶縁膜13を用いること及び(d)形成されたMOS電界効果トランジスタのポリシリコンゲートは、その端部が素子分離領域としての溝にSiO2を埋積した絶縁膜13と、素子形成領域との「断差」で接するとともに、ポリシリコンゲートの高さが絶縁膜13の高さとほぼ一致することが実質的に記載されている。
したがって、引用例2に記載される「溝」は、本願発明の「トレンチ」に相当することは当業者にとり明らかであるとともに、MOS電界効果トランジスタの微細化・高集積化のために、フィールド絶縁膜に代えて埋め込まれた絶縁膜とすることは、当該技術分野における慣用手段であるから、引用発明に記載される、素子分離領域としての「フィールド絶縁膜」に代えて、引用例2に記載される、シリコン基板に形成した溝にSiO2を埋積させるとともに、その上表面は、素子形成領域の表面より高くした絶縁膜13を用いることにより、本願発明の如く、「前記半導体基板上から前記半導体基板にまで選択的に設けられたトレンチに埋め込まれた第1の絶縁膜からなる素子分離領域」とすることは、当業者が引用例1及び引用例2に記載される発明に基づいて容易になしえたものである。
よって、相違点1における、本願発明は、上記の如く(a)あるいは(b)と区分できるが、(a)及び(b)は選択的に記載された構成であるとともに、上記(b)の構成については、当業者が引用例1及び引用例2に記載される発明に基づいて容易になしえたものであるから、上記(a)及び(b)を選択的に含む、相違点1についての本願発明の構成は、当業者が引用例1及び引用例2に記載される発明に基づいて容易になしえたものである。
相違点2について
まず、引用例1においては、ゲート絶縁膜34は、第1図(b)を参照すると、フィールド絶縁膜33の間の基板の表面及びフィールド絶縁膜33の表面に形成されているものの、電界効果トランジスタにおいて、ゲート絶縁膜は、ゲート電極と半導体基板とを絶縁するために形成する薄膜であって、素子分離絶縁領域を含まない、半導体基板の表面、言い換えると、素子分離絶縁領域の間の半導体基板上に、さらに言い換えると、フィールド絶縁膜の間の半導体基板上に形成すればよいことは当業者に明らかであるから、引用例1において、ゲート絶縁膜34をフィールド絶縁膜33の間の半導体基板の表面に形成することは、当業者が必要に応じて適宜なしえたものである。
ところで、引用発明の「フィールド絶縁膜」が素子分離領域であることは、当業者にとり自明の事項であり、また、引用例2の、第3図、第4図及び第3頁右上欄第3行〜同頁右下欄第14行には、(c)ソース・ドレイン及びゲートを備えたMOS電界効果トランジスタを素子形成領域に形成する際に、素子分離領域として、シリコン基板に形成した溝にSiO2を埋積させるとともに、その上表面は素子形成領域の表面より高くした絶縁膜13を用いること及び(d)形成されたMOS電界効果トランジスタのポリシリコンゲートは、その端部が素子分離領域としての溝にSiO2を埋積した絶縁膜13と、素子形成領域との「断差」で接するとともに、ポリシリコンゲートの高さが絶縁膜13の高さとほぼ一致することが実質的に記載されているから、引用発明において、「フィールド絶縁膜」に代えて、引用例2に記載される、シリコン基板に形成した溝にSiO2を埋積させるとともに、その上表面は、素子形成領域の表面より高くした絶縁膜13を用いること、言い換えると、素子分離領域として、「フィールド絶縁膜」に代えて、引用例2に記載される、シリコン基板に形成した「溝」にSiO2を埋積される絶縁膜を用いることにより、引用例2の「ゲート絶縁膜」は、素子分離領域の間の、素子形成領域である「半導体基板」上に選択的に形成されたものとなることは、当業者にとって明らかであるので、上記の点については、当業者が引用例1及び引用例2に記載される発明に基づいて容易になしえたものである。
相違点3について
引用例1においても、第1図(e)、(f)及び第6頁左上欄第19行〜同頁右上欄第13行には、W層5のエッチバックにより、前記ソース拡散層の高濃度拡散層及び前記ドレイン拡散層の高濃度拡散層の上に形成されたシリコン窒化膜(Si3N4膜)3の高さより高い部分を除去することにより、ゲート電極6、シリコン窒化膜(Si3N4膜)3及び、窒化処理したゲート絶縁膜34を表面に形成したフィールド絶縁膜とが、ほぼ同じ高さとなることが記載されるとともに、フィールド絶縁膜に囲まれた半導体基板上に形成されたゲート電極は、その端部がフィールド絶縁膜と接していることは当業者にとって明らかであるから、ゲート電極は、そのチャネルの幅方向の端部(エッジ)がフィールド絶縁膜とほぼ一致している。
さらに、引用例2には、第3図、第4図及び第3頁右上欄第3行〜同頁右下欄第14行に、(c)ソース・ドレイン及びゲートを備えたMOS電界効果トランジスタを素子形成領域に形成する際に、素子分離領域として、シリコン基板に形成した溝にSiO2を埋積させるとともに、その上表面は素子形成領域の表面より高くした絶縁膜13を用いること及び(d)形成されたMOS電界効果トランジスタのポリシリコンゲートは、その端部が素子分離領域としての溝にSiO2を埋積した絶縁膜13と、素子形成領域との「断差」で接するとともに、ポリシリコンゲートの高さが絶縁膜13の高さとほぼ一致することが実質的に記載されているから、素子分離絶縁膜として、引用発明の「フィールド絶縁膜」に代えて、引用例2に記載される、「溝」にSiO2を埋積された絶縁膜としての素子分離領域を用いることにより、ゲート電極は、そのチャネルの幅方向の端部と素子分離領域としての絶縁膜とを一致させられることは、当業者にとり明らかであるから、上記の点については、引用例1及び引用例2に記載される発明に基づいて当業者が何ら困難性なくなしえたものである。
相違点4について
引用発明には、「前記ソース拡散層の高濃度拡散層及び前記ドレイン拡散層の高濃度拡散層」の「直上」に「シリコン窒化膜(Si3N4膜)」が形成されているか否か明確ではないものの、引用例1の第1図(d)ないし(g)及び前記各図に関する記載から、「シリコン窒化膜(Si3N4膜)」3が、「前記ソース拡散層の高濃度拡散層及び前記ドレイン拡散層の高濃度拡散層」の直上に形成されることは明らかであるから、この点は実質的な相違点ではない。
相違点5について
引用例1においては、第1図(e)、(f)及び第6頁左上欄第19行〜同頁右上欄第13行の記載より、エッチバックされた平面のゲート電極6の上面とシリコン窒化膜(Si3N4膜)3の上面とがほぼ平坦であること、及び、シリコン窒化膜(Si3N4膜)3の上面とフィールド絶縁膜33上に形成され、窒化処理されたゲート絶縁膜34とが概ね同じ高さであることは、当業者にとり明らかであり、また、引用例2の、第3図、第4図及び第3頁右上欄第3行〜同頁右下欄第14行に、(c)ソース・ドレイン及びゲートを備えたMOS電界効果トランジスタを素子形成領域に形成する際に、素子分離領域として、シリコン基板に形成した溝にSiO2を埋積させるとともに、その上表面は素子形成領域の表面より高くした絶縁膜13を用いること及び(d)形成されたMOS電界効果トランジスタのポリシリコンゲートは、その端部が素子分離領域としての溝にSiO2を埋積した絶縁膜13と、素子形成領域との「断差」で接するとともに、ポリシリコンゲートの高さが絶縁膜13の高さとほぼ一致することが実質的に記載されているから、素子分離絶縁膜として、引用発明の「フィールド絶縁膜」に代えて、引用例2に記載される、「溝」にSiO2を埋積された絶縁膜としての素子分離領域を用いることにより、ゲート電極の上面と素子分離領域の上面がほぼ平坦となることは明らかであるので、引用発明1の「フィールド絶縁膜」に代えて、引用例2に示される溝にSiO2を埋め込んだ素子分離領域を用いることにより、ゲート電極の上面、シリコン窒化膜(Si3N4膜)3の上面及び素子分離領域の上面がほぼ平坦とすることは、引用例1及び引用例2に記載される発明に基づいて当業者が何ら困難性なくなしえたものである。

よって、本願発明は、引用例1及び引用例2に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

5.むすび
以上のとおりであるから、本願の請求項2及び3について検討するまでもなく、本願は、特許法第29条第2項の規定により特許を受けることができない。
よって、結論のとおり審決する。
 
審理終結日 2005-11-16 
結審通知日 2005-11-22 
審決日 2005-12-06 
出願番号 特願平3-311700
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 今井 拓也  
特許庁審判長 河合 章
特許庁審判官 瀧内 健夫
岡 和久
発明の名称 半導体装置及びその製造方法  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ