ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 5項独立特許用件 特許、登録しない。 G06F 審判 査定不服 2項進歩性 特許、登録しない。 G06F |
|---|---|
| 管理番号 | 1158622 |
| 審判番号 | 不服2004-14793 |
| 総通号数 | 91 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2007-07-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2004-07-15 |
| 確定日 | 2007-06-07 |
| 事件の表示 | 平成11年特許願第349809号「ネットワークシステムにおけるデータアクセス方法、ネットワークシステムおよび記録媒体」拒絶査定不服審判事件〔平成13年 6月22日出願公開、特開2001-167077〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯と本願発明 本願は、平成11年12月9日の出願であって、原審において平成16年3月12日付けで拒絶理由がなされ、同年4月22日付けで手続補正がなされ、同年6月11日付けで拒絶査定がなされた。 これに対して、平成16年7月15日付けで拒絶査定不服の審判請求がなされ、同年8月16日付けで手続補正がなされたものである。 2.平成16年8月16日付けの手続補正について却下の決定 [補正却下の決定の結論] 平成16年8月16日付けの手続補正を却下する。 [理由] A.本件補正 上記平成16年8月16日付けの手続補正(以下、「本件補正」という。)は、特許請求の範囲を次のように補正することを含むものである。 「【請求項1】 複数のノード装置の夫々が互いに所要の情報を通信可能に構成されると共に、各ノード装置は、前記複数のノード装置内に設けられたメモリやこのメモリよりも読み出し速度が高速なキャッシュメモリからデータを読み出して、所定の処理を実行することが可能に構成されたネットワークシステムにおけるデータアクセス方法において、 各ノード装置は、 システム内に設けられたキャッシュメモリのデータ格納状態に関する情報であるタグ情報をタグメモリから読み出すのと並行して、自ノード装置内のメモリからデータを投機読み出しし、 前記投機読み出しデータ及び前記タグ情報が読み出されると、読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれのキャッシュメモリにおいても存在しないことを示す場合には、この投機読み出しデータを自ノード装置内のプロセッサに送り、 一方、前記読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれかのキャッシュメモリにおいて存在することを示す場合には、このキャッシュメモリに存在するデータを獲得して自ノード装置内のプロセッサに送り、前記投機読み出しデータを廃棄することを特徴とするネットワークシステムにおけるデータアクセス方法。 【請求項2】 複数のノード装置の夫々が互いに所要の情報を通信可能に構成されると共に、各ノード装置は、前記複数のノード装置に設けられたメモリやこのメモリよりもアクセス速度が高速なキャッシュメモリからデータを読み出して、所定の処理を実行することが可能に構成されたネットワークシステムにおけるデータアクセス方法において、 各ノード装置は、 システム内に設けられたキャッシュメモリのデータ格納状態に関する情報であるタグ情報をタグメモリから読み出すのと並行して、他ノード装置内のメモリからデータを投機読み出しし、 前記投機読み出しデータ及び前記タグ情報が読み出されると、読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれのキャッシュメモリにおいても存在しないことを示す場合には、この投機読み出しデータを獲得して自ノード装置内のプロセッサに送り、 一方、前記読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれかのキャッシュメモリにおいて存在することを示す場合には、このキャッシュメモリに存在するデータを獲得して自ノード装置内のプロセッサに送り、前記投機読み出しデータを廃棄する、ことを特徴とするネットワークシステムにおけるデータアクセス方法 【請求項3】 複数のノード装置の夫々が互いに所要の情報を通信可能とする通信機構を備えると共に、各ノード装置は、前記複数のノード装置内に設けられたメモリやこのメモリよりもアクセス速度が高速なキャッシュメモリからデータを読み出して、所定の処理を実行することが可能に構成されたネットワークシステムにおいて、 各ノード装置は、 システム内に設けられたキャッシュメモリのデータ格納状態に関する情報であるタグ情報をタグメモリから読み出すのと並行して、自ノード装置内のメモリからデータを投機読み出しする投機的読み出し手段と、 前記投機読み出しデータ及び前記タグ情報が読み出されると、読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれのキャッシュメモリにおいても存在しないことを示す場合には、この投機読み出しデータを自ノード装置内のプロセッサに送り、 一方、前記読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれかのキャッシュメモリにおいて存在することを示す場合には、このキャッシュメモリに存在するデータを獲得して自ノード装置内のプロセッサに送り、前記投機読み出しデータを廃棄する読み出しデータ処理手段と、を備えたことを特徴とするネットワークシステム。 【請求項4】 複数のノード装置の夫々が互いに所要の情報を通信可能とする通信機構を備えると共に、各ノード装置は、前記複数のノード装置に設けられたメモリやこのメモリよりもアクセス速度が高速なキャッシュメモリからデータを読み出して、所定の処理を実行することが可能に構成されたネットワークシステムにおいて、 各ノード装置は、 システム内に設けられたキャッシュメモリのデータ格納状態に関する情報であるタグ情報をタグメモリから読み出すのと並行して、他ノード装置内のメモリからデータを投機読み出しする投機的読み出し手段と、 前記投機読み出しデータ及び前記タグ情報が読み出されると、読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれのキャッシュメモリにおいても存在しないことを示す場合には、この投機読み出しデータを獲得して自ノード装置内のプロセッサに送り、 一方、前記読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれかのキャッシュメモリにおいて存在することを示す場合には、このキャッシュメモリに存在するデータを獲得して自ノード装置内のプロセッサに送り、前記投機読み出しデータを廃棄する読み出しデータ処理手段と、を備えたことを特徴とするネットワークシステム。 【請求項5】 請求項3および4の内のいずれか一項に記載のネットワークシステムにおいて、 前記タグメモリを前記通信機構に設けたことを特徴とするネットワークシステム。 【請求項6】 複数のノード装置の夫々が互いに所要の情報を通信可能に構成されると共に、各ノード装置は、前記複数のノード装置内に設けられたメモリやこのメモリよりも読み出し速度が高速なキャッシュメモリからデータを読み出して、所定の処理を実行することが可能に構成されたネットワークシステムにおけるデータアクセス方法を実現するためのデータアクセス用プログラムを記録したコンピュータ読み取り可能な記録媒体であって、 システム内に設けられたキャッシュメモリのデータ格納状態に関する情報であるタグ情報をタグメモリから読み出すのと並行して、自ノード装置内のメモリからデータを投機読み出しする処理と、 前記投機読み出しデータ及び前記タグ情報が読み出されると、読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれのキャッシュメモリにおいても存在しないことを示す場合には、この投機読み出しデータを自ノード装置内のプロセッサに送り、 一方、前記読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれかのキャッシュメモリにおいて存在することを示す場合には、このキャッシュメモリに存在するデータを獲得して自ノード装置内のプロセッサに送り、前記投機読み出しデータを廃棄する処理と、を含む処理をコンピュータに実行させるためのデータアクセス用プログラムを記録した記録媒体。」 上記本件補正の前後における各請求項の対応関係については、上記本件補正前の請求項1-6が、上記本件補正後の請求項1-6にそれぞれ対応していると認められる。 請求項1-4、及び6の補正は、各請求項に記載した発明を特定するために必要な事項である「読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれのキャッシュメモリにおいても存在しないことを示す場合には、この投機読み出しデータを自ノード装置内のプロセッサに送」ることについて、「前記投機読み出しデータ及び前記タグ情報が読み出されると、」との限定を付加したものであって、特許法第17条の2第4項第2号の特許請求の範囲の減縮を目的とするものである。 また、請求項1-4、及び6の補正は、出願当初の明細書に記載された事項の範囲内でなされており、特許法第17条の2第3項に規定された要件を満たすものである。 そこで、上記本件補正後の請求項1に記載されている事項により特定される発明(以下、「本願補正発明」という。)が、特許出願の際独立して特許を受けることができるものであるか(特許法第17条の2第5項において準用する同法第126条第5項の規定に適合するか)について以下に検討する。 B.引用例 原審の平成16年3月12日付けの拒絶理由に引用された、本願出願前に頒布された刊行物である特開平8-185359号公報(以下、「引用例」という。)には次の事項が記載されている。 (ア)「【0074】図4に示すように、第2実施例のマルチプロセッサは、4つのプロセッサ81?84が設けられている。プロセッサ81,82は、プロセッサバス85を介して接続されている。また、プロセッサ83,84は、プロセッサバス86を介して接続されている。 【0075】各プロセッサ81?84は、それぞれキャッシュ81a?84aを内蔵している(図17中に示すL1,L2のキャッシュメモリ)。第2実施例ではキャッシュメモリラインサイズを64バイトとする。 【0076】プロセッサバス85,86は、それぞれバスインターフェイス制御回路(バスブリッジ)87,88を介して、システムバス89と接続されている。バスブリッジ87,88は、プロセッサバス85,86とシステムバス89との間のブリッジ機能(双方のバス要求の転送機能)と、主記憶制御装置90,91とのインターフェイス、タグメモリ94,95とのインターフェイス及び制御機能を有する。 【0077】主記憶制御装置90,91は、それぞれ主記憶装置92,93に対するメモリアクセス制御(リード制御、ライト制御)を行なう。主記憶装置92,93は、データを格納するものであり、第2実施例ではそれぞれ64Kバイトの容量を持つものとする。 【0078】タグメモリ94,95は、それぞれ各バスブリッジ87,88が管理する主記憶装置92,93に実装されたメモリ容量分のタグ情報(メモリタグ)を記憶する。タグ情報は、キャッシュ1ライン単位ごとに1ビットの情報である。本実施例ではキャッシュ1ライン64バイト、主記憶装置92,93の容量はそれぞれ64Kバイトであるため、タグメモリ94,95の容量はそれぞれ1Kビットの容量となる。」 (イ)「【0107】次に、第2実施例の動作について説明する。ここでは、プロセッサ81から(1)リード要求、(2)無効化付きリード要求、(3)無効化要求、(4)ライト要求、が発生した場合についての動作をそれぞれ説明する。」 (ウ)「【0112】一方、タグメモリ入出力回路136は、タグメモリ94から、リード要求の対象アドレスのメモリタグの値を読み出し、主記憶装置92中のデータが有効(Valid)であるか否かを判別する(ステップA6)。 【0113】なお、メモリタグの値を判別する処理は、ローカルアクセスの場合にのみ意味があるので、プロセッサバスアドレス比較回路133によって、リード要求がローカルアクセスであると判別されてからタグメモリの読み出しを開始すれば良い。この際、タグメモリ入出力回路136は、プロセッサバスアドレス比較回路133からの判別結果の通知を受けて、タグメモリ94に対するアクセスを開始する。ただし、高速化のために、タグメモリ入出力回路136は、プロセッサバスアドレス比較回路133による判別結果を待たず、プロセッサバス入出力制御回路131からのリード要求受付けの通知(対象とするアドレスを含む)に応じて、タグメモリの読み出し、及び判別を開始するようにしても良い。 【0114】プロセッサバスアドレス比較回路133によるアドレス比較の結果がリモートアクセスであった場合、もしくはメモリタグが無効(Inｖalid)を示す場合には、システムバス入出力制御回路132は、プロセッサバス入出力制御回路131を介して得たリード要求をシステムバス89に発行する(ステップA7)。 【0115】一方、プロセッサバスアドレス比較回路133によるアドレス比較の結果がローカルアクセスであり、かつメモリタグが有効(Valid)を示す場合には、主記憶制御入出力回路134は、主記憶制御装置90にリード要求を通知する。主記憶制御装置90は、主記憶装置92に対してリードアクセスを実行し、該当するデータを読み込み、主記憶制御入出力回路134に出力する。読み出されたデータは、主記憶制御入出力回路134、プロセッサバス入出力制御回路131、プロセッサバス85を介して、プロセッサ81に供給される(ステップA8)。」 (エ)「【0116】なお、タグメモリ94へのアクセスと同様に、高速化のために、主記憶制御入出力回路134は、プロセッサバスアドレス比較回路133でのアドレス比較と、タグメモリ入出力回路136によるメモリタグの判別を待たずに、主記憶装置92に対する読み出し制御を開始して良い。 【0117】また、主記憶制御入出力回路134は、メモリタグの状態に関係なくリード要求に応じて主記憶装置92に対してアクセス制御し、プロセッサバス入出力制御回路131がタグメモリ入出力回路136による判別結果に応じて、プロセッサバス85に出力するか否かを制御しても良い。」 (オ)「【0122】システムバスアドレス比較回路135によるアドレス比較の結果がリモートアクセスであった場合、もしくはメモリタグが無効(Inｖalid)を示す場合には、プロセッサバス入出力制御回路131は、システムバス入出力制御回路132を介して得たリード要求をプロセッサバス86に発行する(ステップA12)。」 (カ)「【0126】ところで、ステップA12において、プロセッサバス86に発行されたリード要求は、プロセッサ83,84によってスヌープされる。プロセッサ83,84は、自キャッシュ83a,84aにリード要求のあったデータを、Mｏdified状態で保持していないかを調べる。もし、あった場合はリトライ応答を行い、リード要求を一度中断させ、該当するデータを主記憶装置へコピーバックする(ステップA14)。 【0127】プロセッサ81は、リード要求をリトライし、その結果、主記憶装置にコピーバックされたデータを読取ることができる。 (2)無効化付きリード要求 プロセッサ81が無効化リード要求を発行した場合の処理の流れを、図11のフローチャートに示している。図10と同様に、フローチャート中に示す括弧内の数字は、その処理を実行する機能ブロックの図4及び図7における参照符号を示している。」 上記(ア)及び図4の記載によると、引用例に記載されたものは、プロセッサバスに接続したキャッシュを内蔵したプロセッサ及びバスブリッジを有し、バスブリッジにタグメモリ及び主記憶制御装置が接続され、主記憶制御装置には主記憶装置が接続された、構成を複数有している。 また、「バスブリッジ87,88は、プロセッサバス85,86とシステムバス89との間のブリッジ機能(双方のバス要求の転送機能)」を有すると記載されていることから、引用例に記載されたものの各「プロセッサバスに接続したキャッシュを内蔵したプロセッサ及びバスブリッジを有し、バスブリッジにタグメモリ及び主記憶制御装置が接続され、主記憶制御装置には主記憶装置が接続された、構成」は、双方が相手に対するバス要求を転送するためのシステムバスを備えている。 さらに、上記(イ)の記載から、引用例に記載されたものは、メモリへのアクセス方法であることがわかる。 上記(ウ)の記載から、引用例に記載されたものは、タグメモリから、リード要求の対象アドレスのメモリタグの値を読み出している。また、この読み出しは、主記憶装置中のデータが有効であるか否かを判別するために行っていることがわかる。 さらに、上記(ウ)の記載から、引用例に記載されたものは、タグメモリから読み出したメモリタグの値によって、主記憶装置の内容をプロセッサバスに出力するか否かを決定している。その決定の仕方は、 (1)上記(ウ)に記載されているように、タグメモリから読み出したメモリタグの値が有効を示す場合はプロセッサバスを介してプロセッサに主記憶装置の内容が供給される。 (2)また、タグメモリから読み出したメモリタグの値が無効を示す場合は、上記(ウ)に記載されているように、要求元である「プロセッサバスに接続したキャッシュを内蔵したプロセッサ及びバスブリッジを有し、バスブリッジにタグメモリ及び主記憶制御装置が接続され、主記憶制御装置には主記憶装置が接続された、構成」が、他の「プロセッサバスに接続したキャッシュを内蔵したプロセッサ及びバスブリッジを有し、バスブリッジにタグメモリ及び主記憶制御装置が接続され、主記憶制御装置には主記憶装置が接続された、構成」にリード要求を発行する。そして、上記(オ)に記載されているように、他の「プロセッサバスに接続したキャッシュを内蔵したプロセッサ及びバスブリッジを有し、バスブリッジにタグメモリ及び主記憶装置制御装置が接続され、主記憶制御装置には主記憶装置が接続された、構成」は、プロセッサバスにリード要求を発行し、上記(カ)に記載されているように、他の「プロセッサバスに接続したキャッシュを内蔵したプロセッサ及びバスブリッジを有し、バスブリッジにタグメモリ及び主記憶制御装置が接続され、主記憶制御装置には主記憶装置が接続された、構成」はプロセッサバスに発行されたリード要求により、自キャッシュに要求対象となるデータが格納されている場合は、該当するデータを、要求元である「プロセッサバスに接続したキャッシュを内蔵したプロセッサ及びバスブリッジを有し、バスブリッジにタグメモリ及び主記憶制御装置が接続され、主記憶制御装置には主記憶装置が接続された、構成」の主記憶装置にコピーバックし、要求元である「プロセッサバスに接続したキャッシュを内蔵したプロセッサ及びバスブリッジを有し、バスブリッジにタグメモリ及び主記憶制御装置が接続され、主記憶制御装置には主記憶装置が接続された、構成」のプロセッサがリード要求を再度出すことにより、主記憶装置からデータを読み出している。 また、上記(エ)には、タグメモリのメモリタグの判別を待たずに、主記憶装置に対して読み出し制御を行い、メモリタグの判別結果に応じて、主記憶装置の読み出し結果をプロセッサに提供するか制御することが記載されているから、引用例に記載されているものは、タグメモリのメモリタグの判別を待たずに、主記憶装置に対して読み出し制御を行うことが可能である。また、その際、引用例に記載されたものは、前記(1)において、タグメモリから読み出したメモリタグの値が有効を示す場合にプロセッサバスを介してプロセッサに主記憶装置の内容が供給されるためには、主記憶装置の内容が読み出され、且つ、タグメモリのメモリタグの判別を行わなければならないことは、明らかであり、更に、前記(2)において、タグメモリのメモリタグの判別を待たずに、主記憶装置に対して読み出し制御を行うことによって得た主記憶装置のデータは、要求元である「プロセッサバスに接続したキャッシュを内蔵したプロセッサ及びバスブリッジを有し、バスブリッジにタグメモリ及び主記憶制御装置が接続され、主記憶制御装置には主記憶装置が接続された、構成」が再度リード要求を出すことから、プロセッサに供給されないことは明らかである。 以上の記載から、引用例には、以下の発明(以下、「引用発明」という。)が記載されている。 プロセッサバスに接続したキャッシュを内蔵したプロセッサ及びバスブリッジを有し、バスブリッジにタグメモリ及び主記憶制御装置が接続され、主記憶制御装置には主記憶装置が接続された、構成を複数有し、各該構成のそれぞれが、相手に対するバス要求を転送するシステムバスを有する、システムにおけるメモリへのアクセス方法において、 該構成は、 主記憶装置中のデータが有効であるか否かを示すタグメモリのメモリタグの判別を待たずに、自構成中の主記憶装置に対して読み出し制御を行い、 主記憶装置の内容が読み出され、且つ、タグメモリからメモリタグの値が読み出され、メモリタグの値が有効である場合には、その主記憶装置の内容を該自構成中のプロセッサに供給し、 一方、タグメモリのメモリタグの値が無効である場合は、その主記憶装置の内容は該自構成中のプロセッサに供給されず、他の構成にリード要求を発行し、該他の構成が自キャッシュに要求対象となるデータが格納されている場合は、該当するデータを該自構成の主記憶装置にコピーバックし、該自構成のプロセッサが再度リード要求を出し、主記憶装置の内容を該自構成中のプロセッサに供給することを特徴とする、システムにおけるメモリへのアクセス方法。 C.対比 本願補正発明と引用例発明とを対比すると、 引用例発明の「プロセッサバスに接続したキャッシュを内蔵したプロセッサ及びバスブリッジを有し、バスブリッジにタグメモリ及び主記憶制御装置が接続され、主記憶制御装置には主記憶装置が接続された、構成」「主記憶装置」「キャッシュ」「メモリへのアクセス方法」は、本願補正発明の「ノード装置」「メモリ」「キャッシュメモリ」「データアクセス方法」に相当する。 また、引用例発明のシステムは複数の「構成」とシステムバスを有し、そのシステムバスが、各「構成」のそれぞれが相手に対するバス要求を転送していることから、ネットワークシステムであると言える。 さらに、引用例発明の「タグメモリ」は、メモリタグの判別を行うことにより、主記憶装置中のデータが有効であるか否かを判別しているが、このことは、タグメモリのメモリタグの値が無効を示す場合は、キャッシュ内に有効な内容があることを示し、タグメモリのメモリタグの値が有効を示す場合は、キャッシュ内に有効な内容がないことを示しているから、引用例発明の「タグメモリ」は、システム内に設けられたキャッシュメモリのデータ格納状態に関する情報を持っていることを示している。このことから、引用例発明の「主記憶装置中のデータが有効であるか否かを判別するために、タグメモリのメモリタグの判別」を行うことは、本願補正発明の「システム内に設けられたキャッシュメモリのデータ格納状態に関する情報であるタグ情報をタグメモリから読み出す」ことに相当する。 加えて、引用例発明の「自構成中の主記憶装置に対して読み出し制御を行」うことにより読み出された主記憶の内容が、「タグメモリからのメモリタグの値が無効である場合」その主記憶装置の内容は該自構成中のプロセッサに供給されないことから、本願補正発明の「データを破棄する」と同様の動作を行っていると認められる。そして、引用例発明の「自構成中の主記憶装置に対して読み出し制御を行」うことは、本願補正発明の「自ノード装置内のメモリからデータを投機読み出し」することに相当する。 そして、引用例発明の「メモリタグの値が有効である場合」及び「タグメモリからのメモリタグの値が無効である場合」は、本願補正発明の「読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれのキャッシュメモリにおいても存在しないことを示す場合」及び「前記読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれかのキャッシュメモリにおいて存在することを示す場合」に相当する。 加えて、引用例発明の「システム内に設けられたキャッシュメモリのデータ格納状態に関する情報であるタグ情報をタグメモリから読み出す」ことを待たずに、「自ノード装置内のメモリからデータを投機読み出し」することは、言い換えれば、「システム内に設けられたキャッシュメモリのデータ格納状態に関する情報であるタグ情報をタグメモリから読み出す」ことと並行して、「自ノード装置内のメモリからデータを投機読み出し」を行うことであるから、このことは、本願補正発明の「システム内に設けられたキャッシュメモリのデータ格納状態に関する情報であるタグ情報をタグメモリから読み出すのと並行して、自ノード装置内のメモリからデータを投機読み出し」することに相当する。 また、引用例発明の「主記憶の内容が読み出され、且つ、タグメモリからメモリタグの値が読み出され」は、本願補正発明の「前記投機読み出しデータ及び前記タグ情報が読み出されると」に相当する。 そして、引用例発明の「読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれのキャッシュメモリにおいて存在しないことを示す場合には、」「主記憶装置の内容を自構成中のプロセッサに供給」することは、本願補正発明の「読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれのキャッシュメモリにおいて存在しないことを示す場合には、投機読み出しデータを自ノード装置内のプロセッサに送」ることに相当する。 さらに、引用例発明の「他の構成にリード要求を発行し、該他の構成が自キャッシュに要求対象となるデータが格納されている場合は、該当するデータを該自構成中の主記装置にコピーバック」することは、該コピーバックにより、ノード装置は、キャッシュメモリに存在するデータを獲得していることから、本願補正発明の「このキャッシュメモリに存在するデータを獲得し」に相当する。 してみると、本願補正発明と引用例発明とは次の点で一致する。 (一致点) 複数のノード装置の夫々が互いに所要の情報を通信可能に構成されると共に、各ノード装置は、前記複数のノード装置内に設けられたメモリやこのメモリよりも読み出し速度が高速なキャッシュメモリからデータを読み出して、所定の処理を実行することが可能に構成されたネットワークシステムにおけるデータアクセス方法において、 各ノード装置は、 システム内に設けられたキャッシュメモリのデータ格納状態に関する情報であるタグ情報をタグメモリから読み出すのと並行して、自ノード装置内のメモリからデータを投機読み出しし、 前記投機読み出しデータ及び前記タグ情報が読み出されると、読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれのキャッシュメモリにおいても存在しないことを示す場合には、この投機読み出しデータを自ノード装置内のプロセッサに送り、 一方、前記読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれかのキャッシュメモリにおいて存在することを示す場合には、このキャッシュメモリに存在するデータを獲得し、前記投機読み出しデータを廃棄することを特徴とするネットワークシステムにおけるデータアクセス方法。 一方、以下の点で相違している。 (相違点) 本願補正発明では、「前記読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれかのキャッシュメモリにおいて存在することを示す場合には、」「このキャッシュメモリに存在するデータを獲得して」「自ノード装置内のプロセッサに送」っているのに対して、引用例発明は、「前記読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれかのキャッシュメモリにおいて存在することを示す場合には、」「このキャッシュメモリに存在するデータを獲得し」た後に、「該自構成中のプロセッサが再度リード要求を出し、主記憶装置の内容を該自構成中のプロセッサに供給」している点で相違する。 D.相違点についての当審判断 引用例に「【0071】尚、本発明実施例では、メモリタグが“ダーティ”の時、ダーティラインの主記憶装置への書き戻しと同時に、プロセッサへのデータ転送とメモリタグ“クリーン”の書き替えを行っているが、制御回路を簡単にするため、ダーティラインの主記憶装置への書き替え後、メモリタグ“クリーン”に変化させ、メモリタグが“クリーン”に書き替えられた後、データを再度主記憶装置から読み出してプロセッサに転送してもよい。つまり、プロセッサからのキャッシュの書き戻しが完了するまで待った後、要求元のプロセッサにレスポンスを返す応用例も考えられる。」と記載されているように、キャッシュ上の情報を主記憶装置へ書き戻す際に、書き戻しと同時に、プロセッサへデータ転送を行うことは周知の技術である。 該周知技術を、引用例発明のキャッシュ上の情報を主記憶装置へ書き戻す際の動作である、「キャッシュメモリに存在するデータを獲得し」た後に、「該自構成中のプロセッサが再度リード要求を出し、主記憶装置の内容を該自構成中のプロセッサに供給」すことに替えて、「キャッシュメモリに存在するデータを獲得して自ノード装置内のプロセッサに送」るようにすることは、当業者が容易に想到し得る事項である。 そして、本願補正発明の作用効果は、引用例及び周知技術から当業者が予測できる範囲のものである。 したがって、本願補正発明は、引用例に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものである。 E.むすび 以上のとおり、本件補正は、特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するものであるから、特許法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 3.本願発明について 平成16年8月16日付けの手続補正は上記のとおり却下されたので、本願の請求項1に係る発明(以下、同項記載の発明を「本願発明」という。)は、平成16年4月22日付け手続補正書の特許請求の範囲の請求項1に記載された事項により特定される、以下のとおりのものである。 「複数のノード装置の夫々が互いに所要の情報を通信可能に構成されると 共に、各ノード装置は、前記複数のノード装置内に設けられたメモリやこのメモリよりも読み出し速度が高速なキャッシュメモリからデータを読み出して、所定の処理を実行することが可能に構成されたネットワークシステムにおけるデータアクセス方法において、 各ノード装置は、 システム内に設けられたキャッシュメモリのデータ格納状態に関する情報であるタグ情報をタグメモリから読み出すのと並行して、自ノード装置内のメモリからデータを投機読み出しし、 読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれのキャッシュメモリにおいても存在しないことを示す場合には、この投機読み出しデータを自ノード装置内のプロセッサに送り、 一方、前記読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれかのキャッシュメモリにおいて存在することを示す場合には、このキャッシュメモリに存在するデータを獲得して自ノード装置内のプロセッサに送り、前記投機読み出しデータを廃棄する、ことを特徴とするネットワークシステムにおけるデータアクセス方法。」 A.引用例 引用例とその記載事項、及び、周知技術は、前記「2.B.」及び前記「2.D.」に記載したとおりである。 B.対比・判断 本願発明は、前記「2.」で検討した本願補正発明を特定するために必要な事項である「読み出したタグ情報が、前記投機読み出し対象となるデータと同一のデータがいずれのキャッシュメモリにおいても存在しないことを示す場合には、この投機読み出しデータを自ノード装置内のプロセッサに送」ることについて、「前記投機読み出しデータ及び前記タグ情報が読み出されると、」との限定事項を省いたものである。 そうすると、本願発明の構成要件を全て含み、さらに特定の限定を施したものに相当する本願補正発明が、前記「2.」に記載したとおり、引用例発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 4.むすび 以上のとおり、本願発明は、引用例に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 2007-04-05 |
| 結審通知日 | 2007-04-10 |
| 審決日 | 2007-04-23 |
| 出願番号 | 特願平11-349809 |
| 審決分類 |
P
1
8・
575-
Z
(G06F)
P 1 8・ 121- Z (G06F) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 清木 泰 |
| 特許庁審判長 |
吉岡 浩 |
| 特許庁審判官 |
相崎 裕恒 小田 浩 |
| 発明の名称 | ネットワークシステムにおけるデータアクセス方法、ネットワークシステムおよび記録媒体 |
| 代理人 | 谷澤 靖久 |
| 代理人 | 机 昌彦 |
| 代理人 | 下坂 直樹 |