• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部無効 2項進歩性  G02F
管理番号 1166236
審判番号 無効2005-80193  
総通号数 96 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2007-12-28 
種別 無効の審決 
審判請求日 2005-06-24 
確定日 2007-10-10 
訂正明細書 有 
事件の表示 上記当事者間の特許第3241708号発明「アクティブマトリクス型表示装置」の特許無効審判事件について、次のとおり審決する。 
結論 訂正を認める。 特許第3241708号の請求項1ないし17に係る発明についての特許を無効とする。 審判費用は、被請求人の負担とする。 
理由 I.手続の経緯
本件特許第3241708号は、平成3年3月25日に特許出願された特願平3-84653号の分割出願である特願平11-371641号の分割出願として平成12年8月7日に特許出願(特願2000-238616号)されたものであって、平成13年9月27日付けで特許査定がなされ、平成13年10月19日に特許権の設定登録がなされたものであり、特許査定時の特許請求の範囲は次のとおりである。

「【請求項1】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲートに酸化物半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項2】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲート及び前記表示部に、酸化物半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項3】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲート及び前記表示部の走査線に、酸化物半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項4】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲート及び前記表示部のデータ線に酸化物半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項5】請求項1乃至請求項4のいずれか一において、前記酸化物半導体膜は、ITO膜であることを特徴とするアクティブマトリクス型表示装置。
【請求項6】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲートに半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項7】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲート及び前記表示部に、半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項8】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲート及び前記表示部の走査線に、半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項9】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲート及び前記表示部のデータ線に半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項10】請求項6乃至請求項9のいずれか一において、前記半導体膜は、シリコン膜であることを特徴とするアクティブマトリクス型表示装置。
【請求項11】請求項1乃至請求項10のいずれか一において、前記基準の電圧の配線は、固定電圧の配線であることを特徴とするアクティブマトリクス型表示装置。
【請求項12】請求項1乃至請求項10のいずれか一において、前記基準の電圧の配線は、接地電圧の配線であることを特徴とするアクティブマトリクス型表示装置。
【請求項13】請求項1乃至請求項12のいずれか一において、前記表示部と同一の基体上に駆動回路部を備えたことを特徴とするアクティブマトリクス型表示装置。
【請求項14】請求項1乃至請求項13のいずれか一において、前記アクティブマトリクス型表示装置は、アクティブマトリクス型の液晶ディスプレイであることを特徴とするアクティブマトリクス型表示装置。
【請求項15】請求項1乃至請求項13のいずれか一において、前記アクティブマトリクス型表示装置は、電気的な信号によって光学特性を制御できる材料を用いた表示装置であることを特徴とするアクティブマトリクス型表示装置。
【請求項16】請求項1乃至請求項15のいずれか一に記載のアクティブマトリクス型表示装置を用いたことを特徴とする投写型装置。
【請求項17】請求項1乃至請求項15のいずれか一に記載のアクティブマトリクス型表示装置を用いたことを特徴とするプロジェクター。」

また、本件審判請求(無効2005-80193号)以降の手続の概要は次のとおりである。
本件審判請求 平成17年 6月24日
答弁書 平成17年 9月12日
口頭審理 平成17年11月22日
無効理由通知送付 平成17年12月20日
意見書・訂正請求書 平成18年 1月19日
訂正請求副本送付 平成18年 2月 1日
弁駁書 平成18年 3月 2日

II.訂正請求についての判断

1.訂正の内容
平成18年1月19日付けで請求された訂正の内容は、特許請求の範囲を次のとおり訂正するものである。

「【請求項1】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項2】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され、
前記電極は、前記表示部に前記酸化物半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項3】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され、
前記電極は、前記表示部の走査線に前記酸化物半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項4】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され、
前記電極は、前記表示部のデータ線に前記酸化物半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項5】請求項1乃至請求項4のいずれか一において、前記酸化物半導体膜は、ITO膜であることを特徴とするアクティブマトリクス型表示装置。
【請求項6】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項7】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され、
前記電極は、前記表示部に前記半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項8】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され、
前記電極は、前記表示部の走査線に前記半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項9】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され、
前記電極は、前記表示部のデータ線に前記半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項10】請求項6乃至請求項9のいずれか一において、前記半導体膜は、シリコン膜であることを特徴とするアクティブマトリクス型表示装置。
【請求項11】請求項1乃至請求項10のいずれか一において、前記基準の電圧の配線は、固定電圧の配線であることを特徴とするアクティブマトリクス型表示装置。
【請求項12】請求項1乃至請求項10のいずれか一において、前記基準の電圧の配線は、接地電圧の配線であることを特徴とするアクティブマトリクス型表示装置。
【請求項13】請求項1乃至請求項12のいずれか一において、前記表示部と同一の基体上に駆動回路部を備えたことを特徴とするアクティブマトリクス型表示装置。
【請求項14】請求項1乃至請求項13のいずれか一において、前記アクティブマトリクス型表示装置は、アクティブマトリクス型の液晶ディスプレイであることを特徴とするアクティブマトリクス型表示装置。
【請求項15】請求項1乃至請求項13のいずれか一において、前記アクティブマトリクス型表示装置は、電気的な信号によって光学特性を制御できる材料を用いた表示装置であることを特徴とするアクティブマトリクス型表示装置。
【請求項16】請求項1乃至請求項15のいずれか一に記載のアクティブマトリクス型表示装置を用いたことを特徴とする投写型装置。
【請求項17】請求項1乃至請求項15のいずれか一に記載のアクティブマトリクス型表示装置を用いたことを特徴とするプロジェクター。」

2.訂正の目的の適否、新規事項の有無及び拡張・変更の存否
訂正事項毎に検討する。
(1)訂正事項1
訂正事項1は、訂正前の特許請求の範囲における請求頂1における「該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲートに酸化物半導体膜を介して電気的に接続され、」なる記載を、訂正後の特許請求の範囲における請求項1において、「該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され、」と訂正するものであり、特許請求の範囲の滅縮及び明りょうでない記載の釈明に該当するものである。
訂正事項1に係る訂正は、本件明細書の【図13】における1301又は1302(不純物が添加された半導体領域)、1304(金属電極)、1307(抵抗として機能する配線)、1303(ゲイト電極)の接続関係、段落【0038】における「…半導体領域1301と1302を形成し、…両半導体領域にまたがるゲイト電極1303を形成し、…良導電体であるアルミニウム等の金属材料によって、両半導体領域にまたがる金属電極1304…を形成する。その後、例えば酸化錫・インジウム等の抵抗性材料…等によって抵抗として機能する配線1307…を形成して、保護回路が形成される。」との記載等を根拠にしており、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内のものである。
また、訂正事項1に係る訂正は、実質上特許請求の範囲を拡張し、又は変更するものではない。
(2)訂正事項2
訂正事項2は、訂正前の特許請求の範囲における請求項2における「該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲート及び前記表示部に、酸化物半導体膜を介して電気的に接続され、」なる記載を、訂正後の特許請求の範囲における請求項2において、「該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され、」(訂正事項2-1)、及び、「前記電極は、前記表示部に前記酸化物半導体膜を介して電気的に接続され、」(訂正事項2-2)と訂正するものであって、特許請求の範囲の減縮及び明りょうでない記載の釈明に該当するものである。
ここで、訂正事項2-1は、訂正前の請求項2における該薄膜トランジスタのソース及びドレインの一方と該薄膜トランジスタのゲートとの接続関係を限定したものであり、訂正事項2-2は、訂正前の請求項2における該薄膜トランジスタのソース及びドレインの一方と表示部との接続関係を規定し直したものである。
訂正事項2に係る訂正は、本件明細書の【図13】における1301又は1302(不純物が添加された半導体領域)、1304(金属電極)、1307(抵抗として機能する配線)、1303(ゲイト電極)、1306(信号線)の接続関係、【図5】の構成、段落【0038】における「…半導体領域1301と1302を形成し、…両半導体領域にまたがるゲイト電極1303を形成し、…良導電体であるアルミニウム等の金属材料によって、両半導体領域にまたがる金属電極1304…を形成する。その後、例えば酸化錫・インジウム等の抵抗性材料…等によって抵抗として機能する配線1307…を形成して、保護回路が形成される。」との記載等を根拠にしており、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内のものである。
また、訂正事項2に係る訂正は、実質上特許請求の範囲を拡張し、又は変更するものではない。
(3)訂正事項3
訂正事項3は、訂正前の特許請求の範囲における請求項3における「該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲート及び前記表示部の走査線に、酸化物半導体膜を介して電気的に接続され、」なる記載を、訂正後の特許請求の範囲における請求項3において、「該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され、」(訂正事項3-1)、及び、「前記電極は、前記表示部の走査線に前記酸化物半導体膜を介して電気的に接続され、」(訂正事項3-2)と訂正するものであって、特許請求の範囲の減縮及び明りょうでない記載の釈明に該当するものである。
ここで、訂正事項3-1は、訂正前の請求項3における該薄膜トランジスタのソース及びドレインの一方と該薄膜トランジスタのゲートとの接続関係を限定したものであり、訂正事項3-2は、訂正前の請求項3における該薄膜トランジスタのソース及びドレインの一方と表示部の走査線との接続関係を規定し直したものである。
訂正事項3に係る訂正は、本件明細書の【図13】における1301又は1302(不純物が添加された半導体領域)、1304(金属電極)、1307(抵抗として機能する配線)、1303(ゲイト電極)、1306(信号線)の接続関係、【図5】の構成、段落【0038】における「…半導体領域1301と1302を形成し、…両半導体領域にまたがるゲイト電極1303を形成し、…良導電体であるアルミニウム等の金属材料によって、両半導体領域にまたがる金属電極1304…を形成する。その後、例えば酸化錫・インジウム等の抵抗性材料…等によって抵抗として機能する配線1307…を形成して、保護回路が形成される。」との記載等を根拠にしており、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内のものである。
また、訂正事項3に係る訂正は、実質上特許請求の範囲を拡張し、又は変更するものではない。
(4)訂正事項4
訂正事項4は、訂正前の特許請求の範囲における請求項4における「該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲート及び前記表示部のデータ線に酸化物半導体膜を介して電気的に接続され、」なる記載を、訂正後の特許請求の範囲における請求項4において、「該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され、」(訂正事項4-1)、及び、「前記電極は、前記表示部のデータ線に前記酸化物半導体膜を介して電気的に接続され、」(訂正事項4-2)と訂正するものであって、特許請求の範囲の減縮及び明りょうでない記載の釈明に該当するものである。
ここで、訂正事項4-1は、訂正前の請求項4における該薄膜トランジスタのソース及びドレインの一方と該薄膜トランジスタのゲートとの接続関係を限定したものであり、訂正事項4-2は、訂正前の請求項4における該薄膜トランジスタのソース及びドレインの一方と表示部のデータ線との接続関係を規定し直したものである。
訂正事項4に係る訂正は、本件明細書の【図13】における1301又は1302(不純物が添加された半導体領域)、1304(金属電極)、1307(抵抗として機能する配線)、1303(ゲイト電極)、1306(信号線)の接続関係、【図5】の構成、段落【0038】における「…半導体領域1301と1302を形成し、…両半導体領域にまたがるゲイト電極1303を形成し、…良導電体であるアルミニウム等の金属材料によって、両半導体領域にまたがる金属電極1304…を形成する。その後、例えば酸化錫・インジウム等の抵抗性材料…等によって抵抗として機能する配線1307…を形成して、保護回路が形成される。」との記載等を根拠にしており、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内のものである。
また、訂正事項4に係る訂正は、実質上特許請求の範囲を拡張し、又は変更するものではない。
(5)訂正事項5
訂正事項5は、訂正前の特許請求の範囲における請求項6における「該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲートに半導体膜を介して電気的に接続され、」なる記載を、訂正後の特許請求の範囲における請求項6において、「該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され、」と訂正するものであり、特許請求の範囲の減縮及び明りょうでない記載の釈明に該当するものである。
訂正事項5に係る訂正は、本件明細書の【図13】における1301又は1302(不純物が添加された半導体領域)、1304(金属電極)、1307(抵抗として機能する配線)、1303(ゲイト電極)の接続関係、段落【0038】における「…半導体領域1301と1302を形成し、…両半導体領域にまたがるゲイト電極1303を形成し、…良導電体であるアルミニウム等の金属材料によって、両半導体領域にまたがる金属電極1304…を形成する。その後、例えば酸化錫・インジウム等の抵抗性材料、あるいは高抵抗アモルファスシリコ等によって抵抗として機能する配線1307…を形成して、保護回路が形成される。」との記載等を根拠にしており、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内のものである。
また、訂正事項5に係る訂正は、実質上特許請求の範囲を拡張し、又は変更するものではない。
(6)訂正事項6
訂正事項6は、訂正前の特許請求の範囲における請求項7における「該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲート及び前記表示部に、半導体膜を介して電気的に接続され、」なる記載を、訂正後の特許請求の範囲における請求項7において、「該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され、」(訂正事項6-1)、及び、「前記電極は、前記表示部に前記半導体膜を介して電気的に接続され、」(訂正事項6-2)と訂正するものであって、特許請求の範囲の減縮及び明りょうでない記載の釈明に該当するものである。
ここで、訂正事項6-1は、訂正前の請求項7における該薄膜トランジスタのソース及びドレインの一方と該薄膜トランジスタのゲートとの接続関係を限定したものであり、訂正事項6-2は、訂正前の請求項7における該薄膜トランジスタのソース及びドレインの一方と表示部との接続関係を規定し直したものである。
訂正事項6に係る訂正は、本件明細書の【図13】における1301又は1302(不純物が添加された半導体領域)、1304(金属電極)、1307(抵抗として機能する配線)、1303(ゲイト電極)、1306(信号線)の接続関係、【図5】の構成、段落【0038】における「…半導体領域1301と1302を形成し、…両半導体領域にまたがるゲイト電極1303を形成し、…良導電体であるアルミニウム等の金属材料によって、両半導体領域にまたがる金属電極1304…を形成する。その後、例えば酸化錫・インジウム等の抵抗性材料、あるいは高抵抗アモルファスシリコ等によって抵抗として機能する配線1307…を形成して、保護回路が形成される。」との記載等を根拠にしており、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内のものである。
また、訂正事項6に係る訂正は、実質上特許請求の範囲を拡張し、又は変更するものではない。
(7)訂正事項7
訂正事項7は、訂正前の特許請求の範囲における請求項8における「該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲート及び前記表示部の走査線に、半導体膜を介して電気的に接続され、」なる記載を、訂正後の特許請求の範囲における請求項8において、「該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され、」(訂正事項7-1)、及び、「前記電極は、前記表示部の走査線に前記半導体膜を介して電気的に接続され、」(訂正事項7-2)と訂正するものであって、特許請求の範囲の減縮及び明りょうでない記載の釈明に該当するものである。
ここで、訂正事項7-1は、訂正前の請求項3における該薄膜トランジスタのソース及びドレインの一方と該薄膜トランジスタのゲートとの接続関係を限定したものであり、訂正事項7-2は、訂正前の請求項3における該薄膜トランジスタのソース及びドレインの一方と表示部の走査線との接続関係を規定し直したものである。
訂正事項7に係る訂正は、本件明細書の【図13】における1301又は1302(不純物が添加された半導体領域)、1304(金属電極)、1307(抵抗として機能する配線)、1303(ゲイト電極)、1306(信号線)の接続関係、【図5】の構成、段落【0038】における「…半導体領域1301と1302を形成し、…両半導体領域にまたがるゲイト電極1303を形成し、…良導電体であるアルミニウム等の金属材料によって、両半導体領域にまたがる金属電極1304…を形成する。その後、例えば酸化錫・インジウム等の抵抗性材料、あるいは高抵抗アモルファスシリコ等によって抵抗として機能する配線1307…を形成して、保護回路が形成される。」との記載等を根拠にしており、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内のものである。
また、訂正事項7に係る訂正は、実質上特許請求の範囲を拡張し、又は変更するものではない。
(8)訂正事項8
訂正事項8は、訂正前の特許請求の範囲における請求項9における「該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲート及び前記表示部のデータ線に半導体膜を介して電気的に接続され、」なる記載を、訂正後の特許請求の範囲における請求項9において、「該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され、」(訂正事項8-1)、及び、「前記電極は、前記表示部のデータ線に前記半導体膜を介して電気的に接続され、」(訂正事項8-2)と訂正するものであって、特許請求の範囲の減縮及び明りょうでない記載の釈明に該当するものである。
ここで、訂正事項8-1は、訂正前の請求項9における該薄膜トランジスタのソース及びドレインの一方と該薄膜トランジスタのゲートとの接続関係を限定したものであり、訂正事項8-2は、訂正前の請求項9における該薄膜トランジスタのソース及びドレインの一方と表示部のデータ線との接続関係を規定し直したものである。
訂正事項8に係る訂正は、本件明細書の【図13】における1301又は1302(不純物が添加された半導体領域)、1304(金属電極)、1307(抵抗として機能する配線)、1303(ゲイト電極)、1306(信号線)の接続関係、【図5】の構成、段落【0038】における「…半導体領域1301と1302を形成し、…両半導体領域にまたがるゲイト電極1303を形成し、…良導電体であるアルミニウム等の金属材料によって、両半導体領域にまたがる金属電極1304…を形成する。その後、例えば酸化錫・インジウム等の抵抗性材料、あるいは高抵抗アモルファスシリコ等によって抵抗として機能する配線1307…を形成して、保護回路が形成される。」との記載等を根拠にしており、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内のものである。
また、訂正事項8に係る訂正は、実質上特許請求の範囲を拡張し、又は変更するものではない。

3.むすび
以上のとおりであるから、本件訂正は、特許法第134条の2第1項ただし書き第1号及び第3号に規定する特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とするものであり、かつ同条第5項において準用する特許法第126条第3項及び第4項の規定に適合するものであるので、当該訂正を認める。

III.特許無効についての判断
1.請求理由の概要
本件特許無効審判2005-80193号事件の請求理由の概要は、本件請求項1?17に係る発明は、甲第1号証?4号証(それぞれ、特開昭63-10558号公報、特開昭60-27154号公報、特開平3-44465号公報、特開昭60-170969号公報)及び甲第5号証(特開昭62-209514号公報)に記載された発明に基づいて当業者が容易に発明できたものであり、特許法第29条第2項の規定により特許を受けることができないものであるから、特許法第123条第1項第2号の規定によりそれらの特許を無効とすべき旨のものである。

2.本件発明
上記のとおり、本件に係る平成18年1月19日付けの訂正は認められ、訂正後の請求項1ないし17に係る発明(以下、それぞれ、「本件発明1」等という。)は、上記II.1に記載したとおりである。

3.甲号証に記載された発明
a.(甲第1号証)
甲第1号証(特開昭63-10558号公報,昭和63年1月18日発行)は、本件特許の出願前に頒布された刊行物であり、甲第1号証の図1,図5,図6にはフラットディスプレイの回路構成図が示されている。
(i)甲第1号証の第2頁右上欄第15行?同左下欄第9行には、「第1図は本発明によるフラットディスプレイの一実施例を示す回路構成図である。同図において、Xは走査線、Yは信号線、TFTはアクティブ素子としての薄膜トランジスタ、LCは例えば液晶表示素子等の表示素子であり、1個の薄膜トランジスタTFTと表示素子LCとで一画素PIXを構成している。また、これらの画素PIXが走査線Xと信号線Yとの間にマトリックス状に接続されて液晶表示装置LCDのパネルPNLが構成されている。LVSはLCD垂直走査回路であり、各薄膜トランジスタTFTのゲート電極に各走査線Xを介して走査スイッチング信号を印加する。LHSはLCD水平走査回路であり、薄膜トランジスタTFTのソース・ドレイン電極に順次選択的にビデオ信号を印加する。」と記載されている。
この記載から、甲第1号証は、「表示部を有するアクティブマトリックス型表示装置」を開示している。
また、甲第1号証は、「アクティブマトリックス型の液晶ディスプレイ」を開示している。
同第2頁左下欄第9?14行には、「EはパネルPNLの周辺部に形成されたアースライン、TFT1は各信号線YとアースラインEとの間に接続された第1の保護用薄膜トランジスタ、TFT2は各走査線XとアースラインEとの間にそれぞれ接続された第2の保護用薄膜トランジスタである。」と記載されている。
甲第1号証のアクティブマトリックス型の表示装置は、保護回路を備えており、その保護回路は薄膜トランジスタを備えている。甲第1号証は、「表示部及び保護回路を有するアクティブマトリックス型表示装置」を開示している。また、「保護回路は薄膜トランジスタを有している」ことを開示している。
(ii)甲第1号証の第2頁右下欄第15行?同第3頁左上欄第3行には、「このような構成において、第1および第2の保護用薄膜トランジスタTFT1およびTFT2は、そのゲート電極およびドレイン電極が共にゲート電極となり、そのソース電極がアースラインEに接続されているので、走査線X、信号線Yに静電気等の高電圧が印加されると、この薄膜トランジスタTFT1およびTFT2はオン状態となってアースラインEに導通され、アクティブ素子としての薄膜トランジスタTFTは保護される。」と記載されている。
上記記載及び図1より、保護用薄膜トランジスタTFT1のドレイン電極は、該トランジスタTFT1のゲート電極に電気的に接続されていることが判明する。
また、該保護用薄膜トランジスタTFT1のソース電極は、アース線Eに接続されていることが判明する。
したがって、甲第1号証には、「保護回路の薄膜トランジスタのドレインが該薄膜トランジスタのゲートに電気的に接続され、該薄膜トランジスタのソースが基準の電圧の配線(具体的にはアース線)に電気的に接続されている」ことが開示されている。なお、図1より明らかなように、該保護用薄膜トランジスタTFT1のドレイン電極は、信号線Yに接続されている。
(iii)また、保護用薄膜トランジスタTFT2のドレイン電極は、該トランジスタTFT2のゲート電極に電気的に接続されている。また、該保護用薄膜トランジスタTFT2のソース電極は、アース線Eに接続されている。
したがって、甲第1号証には、「保護回路の薄膜トランジスタのドレインが該薄膜トランジスタのゲートに電気的に接続され、該薄膜トランジスタのソースが基準の電圧の配線(具体的にはアース線)に電気的に接続されている」ことが開示されている。なお、図1より明らかなように、該保護用薄膜トランジスタTFT2のドレイン電極は、走査線Xに電気的に接続されている。

b.(甲第2号証)
甲第2号証(特開昭60-27154号公報,昭和60年2月12日発行)は本件特許の出願前に頒布された刊行物である。
甲第2号証の第2頁左上欄第15行?第2頁右上欄第3行には、「第2図は、本発明適用の電子機器における静電気保護回路の説明図である。前記同様Anは液晶、Bnは液晶Anを駆動するためのa-SiTFTである。又、1は共通ソース線、Gnはa-SiTFTBnの各ゲート線、2は共通電極、Qnは直列抵抗、Pnは並列抵抗、Rは保護抵抗、Xは保護用a-SiTFT、3は共通ソース端子、Tnはゲート端子、4は共通電極端子、5は保護ゲート端子である(nは正の整数)。」と記載されている。
同第2頁右上欄第4?14行には、「今、ゲート端子Tn’(n’はnまでの任意の正の整数)に正の静電気を帯びた人体の手等が接触した場合、その正の電荷は直列抵抗Qn’を通り並列抵抗Pn’、共通電極2、保護抵抗Rを通り保護用a-SiTFTXをオンし、共通ソース線1へ達する。又、共通電極端子4および、保護ゲート端子5は末接続である。そして、ソース端子3に負の静電気が接触した場合も同様に、液晶駆動a-SiTFT、Bn’のソース・ゲート間は同電位に保たれ、絶縁破壊、特性劣化は起こらない。」と記載されている。
同第2頁左下欄第3?6行には、「実際、駆動するときは、共通電極端子4、保護ゲート端子5を接地することにより、a-SiTFTのソース・ゲート間は高インピーダンスとなる。」と記載されている。

c.(甲第3号証)
甲第3号証(特開平3-44465号公報,平成3年2月26日発行)は、本件特許の出願前に頒布された刊行物である。
甲第3号証の第1頁右欄第14行?第2頁左上欄第1行には、「ITO(Indium-Tin Oxide)膜やネサ膜と呼ばれているSnO2膜、In2O3膜等の酸化物透明導電膜は、通常化学量論的組成からの「ずれ」によりn型の導電性を示す半導体特性を利用し、これに必要に応じてドーパントを添加して10-3?10-4Ω・cmの低い抵抗膜としたものである。特にITO膜は高い導電性と可視光透過性を有するので、透明導電膜として最も広く用いられている。」と記載されている。

d.(甲第4号証)
甲第4号証(特開昭60-170969号公報,昭和60年9月4日発行)は、本件特許の出願前に頒布された刊行物である。
甲第4号証の第2頁左上欄第11行?第15行には、「次に、全面にポリシリコンを被着しリンを拡散することによってPドープドポリシリコン層(8’)に形成する(第3図)。前記Pドープドポリシリコン層(8’)に写真触刻を施して所定形状の抵抗層(8)に形成する(第4図)。」と記載されている。

e.(甲第5号証)
甲第5号証(特開昭62一209514号公報、昭和62年9月14日発行)は、本件特許の出願前に頒布された刊行物である。
甲第5号証の第1頁右下欄から第2頁の左上欄にかけて、従来からアクティブマトリクス型の表示装置のソース線をITO(酸化物半導体)で形成することが記載されている。

4.当審の判断
(1)本件発明1についての対比・判断
a.本件発明1と引用発明との対比
甲第1号証に記載された発明(以下、「引用発明」という。)が表示部及び保護回路を有するアクティブマトリクス型表示装置の発明であることは明らかであり、その「第1の保護用薄膜トランジスタTFT1」や「第2の保護用薄膜トランジスタTFT2」が本件発明1の「保護回路」の「薄膜トランジスタ」に、また、引用発明の「アースラインE」が本件発明1の「基準の電圧の配線」に相当し、引用発明のTFT1、2のソース及びドレインの一方は、信号線Yや走査線Xを経由して電気的にゲートに接続され、また、TFT1、2のソース及びドレインの他方はアースラインEに接続されているから、両者はともに
「表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲートに電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。」の発明である点で一致する。

一方、「該薄膜トランジスタのソース及びドレインの一方」と「該薄膜トランジスタのゲート」との電気的接続について、本件発明1は、これらが「該薄膜トランジスタのソース及びドレインの一方に設けられた電極」と「酸化物半導体膜のみを介して」行われているのに対し、引用発明では、その旨の記載がない点で相違する。

b.相違点についての判断
証拠(甲第3,5号証)等によれば、本件特許発明の出願当時、ITO膜等の酸化物半導体膜を導電膜として用いることは周知の技術であったことが認められる。
そして、本件発明1の目的は、本件明細書段落【0009】に記載されているように、
「【発明が解決しようとする課題】本発明は薄膜トランジスタを保護するための回路を適切な位置に適切な作製方法によって設け、薄膜トランジスタを保護し、上記表示素子の信頼性、寿命を高めることを目的とする。」
であり、
本件発明1の作用効果は、同じく段落【0072】に記載されているように、
「【発明の効果】本発明を用いることによって、液晶、強誘電体、その他、電気光学的な効果を有する材料を用いた表示装置で、表示素子を薄膜トランジスタを用いた方法によって駆動するものにおいて、薄膜トランジスタ等の素子をサージ電圧から保護することができ、よって、上記表示装置の信頼性の向上、耐久性の向上、および長寿命化を達成することができた。」
である。
これらの目的及び作用効果は引用発明と変わるところはない。
また、本件明細書には、
「【0017】同じ効果を有する保護回路は薄膜トランジスタを利用しても作製することが可能である。その例を図6および図7に示す。図6(A)は、正の過大電圧がかかったときにのみ動作して過大電圧をバイパスする回路である。抵抗R1およびR2を選択することによって、Nチャネル型薄膜トランジスタのゲイト電圧および、ソース・ドレイン間の電圧を適当な値となるように設計する。例えば、R1/R2=10とすれば、図中のA点における電位が(B点における電位を基準として)+50Vであるときに、ゲイトの電位を+5Vとすることができる。そして、この薄膜トランジスタのしきい値電圧が+5Vならば、この薄膜トランジスタは動作し、ソース・ドレイン間に電流が流れる。A点における電位が+50V以上であれば、ゲイト電極の電位は+5V以上であるので、薄膜トランジスタは動作して、過大な電圧を除去する効果を示す。ここで、薄膜トランジスタとして、Pチャネル型トランジスタとすれば、負の過大電圧がかかった場合にのみ動作する。一方、A点における電位が+50V以下であれば、薄膜トランジスタは高い抵抗として機能し、電圧はあまり低下しない。したがって、正常な信号電圧はバイパスされない。
・・・
【0024】このような方式を採用する場合には、保護回路で使用される薄膜トランジスタの耐圧が保護回路の耐圧を決定する。薄膜トランジスタにおいて、ゲイト電極とソース電極との電圧の許容値が50Vであれば、以上の回路は±500Vまでの電圧に対して耐えることができ、かつ、保護回路として機能する。もちろん、抵抗の値を選択することによってこの値を変えることは容易にできる。」
との記載があり、被請求人は、酸化物半導体の材料を適宜選択して抵抗を調節することにより、保護回路における薄膜トランジスタの耐圧を制御できる旨主張しているが、上記明細書の記載によれば、当該作用効果は、R1とR2の抵抗比を選択することによって生じるものであるところ、本件請求項には、R1の構成要件は特定されていないから、被請求人の主張は、請求項の記載に基づかないものである。
また、段落【0025】の記載からは、R1とR2とがソース・ドレイン間の抵抗を無視できるほど大きくなければ上記作用を奏することができないとも解されるが、このように抵抗を大きくすれば保護回路として機能しないことは明らかであり、本件明細書の記載からは、R1、R2及びソース・ドレイン間の抵抗の関係を如何に設定すれば、上記作用効果を奏することができるかも不明といわざるを得ない。
さらに、被請求人は、画素電極と保護回路領域における酸化物半導体を同一プロセスによって形成できるという作用効果を奏する旨主張するが、請求項には酸化物半導体とのみ規定されており、画素電極と同一材料で形成するとは規定されていないから、これも請求項の記載に基づかないものである。
以上のことから、引用発明における薄膜トランジスタのソース及びドレインの一方と薄膜トランジスタのゲートとの接続につき、電極と酸化物半導体膜のみを介した接続にすることは、そのこと自体では格別の効果を生ずるものではなく、設計事項として適宜行う程度のものであるから、本件発明1は当業者が引用発明に上記周知技術を組み合わせて容易に発明することができたものと認められる。

(2)本件発明2?4についての判断
本件発明2は、本件発明1において、さらに「前記電極は、前記表示部に前記酸化物半導体膜を介して電気的に接続され、」との構成を有するものであるが、これについても、引用発明における薄膜トランジスタのソース及びドレインの一方と表示部との接続につき、酸化物半導体膜を介した接続にすることには、そのこと自体では格別の効果を生じるものではなく、設計事項として適宜行う程度のものであるから、引用発明に前記周知技術を組み合わせて容易に発明できたものと認められる。
同様に、本件発明3及び4についても、引用発明における薄膜トランジスタのソース及びドレインの一方と信号線や走査線との接続につき、酸化物半導体膜を介した接続にすることには、そのこと自体では格別の効果を生じるものではなく、設計事項として適宜行う程度のものであるから、引用発明に前記周知技術を組み合わせて容易に発明できたものと認められる。

(3)本件発明5についての判断
本件発明5は、本件発明1の酸化物半導体膜をITO膜と限定したものであるが、引用発明における薄膜トランジスタのソース及びドレインの一方と薄膜トランジスタのゲートとの接続につき、ITO膜を介した接続にすることには、そのこと自体では格別の効果を生じるものではなく、設計事項として適宜行う程度のものであるから、引用発明に甲第3,5号証に記載されるようなITO膜を組み合わせて容易に発明できたものと認められる。

(5)本件発明6についての判断
本件発明6は、本件発明1の「酸化物半導体」を「半導体」としたものであるが、酸化物半導体は概念上半導体に含まれるものであるから、本件発明1と同様の理由により当業者が容易に発明できたものと認められる。

(6)本件発明7?9についての判断
酸化物半導体膜も半導体膜であるから、本件発明7ないし9はそれぞれ、本件発明2ないし4におけると同様の理由により、引用発明に基づいて当業者が容易に発明できたものと認められる。

(7)本件発明10についての判断
本件発明10は、薄膜トランジスタのソース及びドレインの一方と薄膜トランジスタのゲートとの電機的接続をシリコン膜を介して行ったものであるが、引用発明における薄膜トランジスタのソース及びドレインの一方と薄膜トランジスタのゲートとの接続につき、シリコン膜を介した接続にすることには、そのこと自体では格別の効果を生じるものではなく、設計事項として適宜行う程度のものであるから、引用発明に甲第4号証に記載されるような周知技術を組み合わせて容易に発明できたものと認められる。

(8)本件発明11及び12についての判断
本件発明11及び12は、基準の電圧の配線をそれぞれ固定電圧の配線及び接地電圧の配線としたものであるが、引用発明においても基準の電圧の配線は、接地電圧の配線となっており、これは固定電圧の配線でもあるから、本件発明11及び12は、本件発明1と同様の理由により、引用発明に基づき当業者が容易に発明できたものである。

(9)本件発明13について
引用発明において、駆動回路部が表示部と同一の基体上に備えられている旨の記載はないが、駆動回路部を表示部と同一の基体上に設けることは、周知の技術事項であるから、本件発明13についても引用発明に基づいて当業者が容易に発明できたものと認められる。

(10)本件発明14及び15について
引用発明もアクテイブマトリックス型の液晶ディスプレイであり、電気的な信号によって光学特性を制御できる材料を用いた表示装置であるから、本件発明14及び15は、本件発明1と同様の理由により、引用発明に基づいて当業者が容易に発明できたものである。
(11)本件発明16及び17について
液晶アクテイブマトリックス型表示装置を投写型装置やプロジェクターに用いることは周知であるから、本件発明16及び17も引用発明に基づき当業者が容易に発明できたものと認められる。

IV.むすび
以上のとおりであるから、本件請求項1ないし17に係る発明は、甲第1号証に記載された発明に周知技術を適用することにより当業者が容易に発明できたものとものと認められ、特許法第29条第2項の規定に違反してなされたものであり、特許法第123条第1項第2号に該当する。
審判に関する費用については、特許法第169条第2項の規定で準用する民事訴訟法第61条の規定により、被請求人が負担すべきものとする。
よって、結論のとおり審決する。
 
発明の名称 (54)【発明の名称】
アクティブマトリクス型表示装置
(57)【特許請求の範囲】
【請求項1】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項2】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され、
前記電極は、前記表示部に前記酸化物半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項3】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され、
前記電極は、前記表示部の走査線に前記酸化物半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項4】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに酸化物半導体膜のみを介して電気的に接続され、
前記電極は、前記表示部のデータ線に前記酸化物半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項5】請求項1乃至請求項4のいずれか一において、前記酸化物半導体膜は、ITO膜であることを特徴とするアクティブマトリクス型表示装置。
【請求項6】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項7】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され、
前記電極は、前記表示部に前記半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項8】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され、
前記電極は、前記表示部の走査線に前記半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項9】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方に設けられた電極は、該薄膜トランジスタのゲートに半導体膜のみを介して電気的に接続され、
前記電極は、前記表示部のデータ線に前記半導体膜を介して電気的に接続され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されることを特徴とするアクティブマトリクス型表示装置。
【請求項10】請求項6乃至請求項9のいずれか一において、前記半導体膜は、シリコン膜であることを特徴とするアクティブマトリクス型表示装置。
【請求項11】請求項1乃至請求項10のいずれか一において、前記基準の電圧の配線は、固定電圧の配線であることを特徴とするアクティブマトリクス型表示装置。
【請求項12】請求項1乃至請求項10のいずれか一において、前記基準の電圧の配線は、接地電圧の配線であることを特徴とするアクティブマトリクス型表示装置。
【請求項13】請求項1乃至請求項12のいずれか一において、前記表示部と同一の基体上に駆動回路部を備えたことを特徴とするアクティブマトリクス型表示装置。
【請求項14】請求項1乃至請求項13のいずれか一において、前記アクティブマトリクス型表示装置は、アクティブマトリクス型の液晶ディスプレイであることを特徴とするアクティブマトリクス型表示装置。
【請求項15】請求項1乃至請求項13のいずれか一において、前記アクティブマトリクス型表示装置は、電気的な信号によって光学特性を制御できる材料を用いた表示装置であることを特徴とするアクティブマトリクス型表示装置。
【請求項16】請求項1乃至請求項15のいずれか一に記載のアクティブマトリクス型表示装置を用いたことを特徴とする投写型装置。
【請求項17】請求項1乃至請求項15のいずれか一に記載のアクティブマトリクス型表示装置を用いたことを特徴とするプロジェクター。
【発明の詳細な説明】
【0001】
【産業上の利用分野】
本発明は、画素の存在する部分に薄膜トランジスタが存在し、これら薄膜トランジスタが画素の駆動装置として機能する表示装置、およびこのような形態の表示装置を利用した各種装置に関する。すなわち、本発明は、ネマチック、コレスチック、スメクチック等の方式を利用した液晶ディスプレーや、液晶ディスプレーと同様な表示装置を有する投射型装置(液晶プロジェクター等)、あるいは液晶以外に電気的な信号によって、光学特性を制御できる材料を用いて静的な、あるいは動的な映像や信号を表示する装置に関する。
【0002】
【従来の技術】
上記に列挙した表示装置は各画素ごとに薄膜トランジスタ等の駆動装置が存在し、画素を制御するという、いわゆるアクティブマトリックス方式を採用している。各画素に割り当てられる薄膜トランジスタの数は図1に示されるものでは1個であり、また図2ないし図4に示されるものでは、2個もしくは必要によってはそれ以上の数の薄膜トランジスタが使用される。また、方式によっては、複数の画素を1つもしくはそれ以上の数の薄膜トランジスタが使用される場合もある。いずれの場合でも、各画素は縦方向と横方向に複数の信号線を配置し、これらの交点に液晶素子のごとき電気光学素子を配置し、薄膜トランジスタによって、縦横の信号線によって送られたデータをもとに電気光学素子を制御する。
【0003】
図1にはこのようなアクティブマトリックス方式の回路を説明するために、1画素の回路を示した。縦方向のデータ駆動回路101からは、複数の信号線103a?dが延びている。また、横方向のデータ駆動回路102からも、同様に、複数の信号線104a?dが延びている。図1には信号線103aと104aが交差する部分の電気光学素子を駆動する回路について書かれている。すなわち、両信号線の交差する部分の近傍に薄膜トランジスタが設けられ、信号線103aは薄膜トランジスタのゲイト電極105に接続され、また、信号線104aは薄膜トランジスタのドレイン電極106に接続されている。そして、薄膜トランジスタのソース電極107は、液晶のごとき電気光学素子108に接続されている。図1では、薄膜トランジスタは、Nチャネル型薄膜トランジスタを使用しているが、Pチャネル型薄膜トランジスタを使用しても構わない。
【0004】
図2はCMOSインバータ型のアクティブマトリックス方式で、図1のアクティブマトリックス方式と同様に、縦方向のデータ駆動回路201からは、複数の信号線203a?dが延びている。また、横方向のデータ駆動回路202からも、同様に、複数の信号線204a?dが延びている。図1の場合とは異なり、信号線204に平行して、配線204’が走っている。そして、図1と同様に、両信号線の交差する部分の電気光学素子を駆動するために2個の薄膜トランジスタが使用される。図に示されているように薄膜トランジスタはPチャネル型トランジスタとNチャネル型トランジスタであり、信号線203aは、両トランジスタのゲイト電極205pおよび205nに接続されている。また、Pチャネル薄膜トランジスタのドレイン電極206pは信号線204aに接続され、Nチャネル薄膜トランジスタのドレイン電極206nは配線204’に接続されている。さらに、PおよびNチャネル型薄膜トランジスタのソース電極207pおよびnはどちらも液晶等の電気光学素子208に接続されている。
【0005】
図2はCMOSバッファー型のアクティブマトリックス方式で、図2のアクティブマトリックス方式と同様に、縦方向のデータ駆動回路301からは、複数の信号線303a?dが延びている。また、横方向のデータ駆動回路302からも、同様に、複数の信号線304a?dおよび配線204’a?dが走っている。そして、図2と同様に、両信号線の交差する部分の電気光学素子を駆動するためにPチャネル型トランジスタとNチャネル型トランジスタが使用され、信号線303aは、両トランジスタのゲイト電極305pおよび305nに接続されている。また、Nチャネル薄膜トランジスタのドレイン電極306nは信号線304aに接続され、Pチャネル薄膜トランジスタのドレイン電極306pは配線304’に接続されている。さらに、PおよびNチャネル型薄膜トランジスタのソース電極307pおよびnはどちらも液晶等の電気光学素子308に接続されている。
【0006】
図4はCMOSトランスファーゲイト型のアクティブマトリックス方式で、図1のアクティブマトリックス方式と同様に、縦方向のデータ駆動回路401からは、複数の信号線403a?dが延びている。また、横方向のデータ駆動回路402からも、同様に、複数の信号線404a?dが延びている。そして、図2および図3と同様に、両信号線の交差する部分の電気光学素子を駆動するためにPチャネル型トランジスタとNチャネル型トランジスタが設けられ、信号線403aは、両トランジスタのソース電極406pおよび406nに接続されている。また、両薄膜トランジスタのゲイト電極405pおよび405nは信号線404aに接続され、両薄膜トランジスタのドレイン電極407pおよびnはどちらも液晶等の電気光学素子408に接続されている。
【0007】
これらの回路に共通の問題点は各駆動回路と薄膜トランジスタの間にサージ(静電気)電圧が発生した場合に、薄膜トランジスタを保護する為の回路が設けられていないことである。特に、薄膜トランジスタのゲイト電極に高い電圧が加わると、ゲイト絶縁膜が破壊され、素子として機能しなくなる。
【0008】
また、薄膜トランジスタのソース・ドレイン間に過大な電圧がかかることによっても、それはゲイト電極とチャネル形成領域との間の電圧が大きくなり、間接的にゲイト絶縁膜の破壊につながるため、薄膜トランジスタは大きなダメージを受け、場合によっては破壊に到る。このような過大な電圧の源泉としては何らかの理由によって生じた静電気が主な理由であり、電流量自体は決して大きくないことがほとんどであり、過大な電圧が発生した場合には速やかに取り除くことが望まれる。
【0009】
【発明が解決しようとする課題】
本発明は薄膜トランジスタを保護するための回路を適切な位置に適切な作製方法によって設け、薄膜トランジスタを保護し、上記表示素子の信頼性、寿命を高めることを目的とする。
【0010】
【課題を解決しようとする手段】
薄膜トランジスタの保護回路は、装置の表示部分の周辺に設けられることが望まれ、また、表示部分の薄膜トランジスタの作製と同時に作製されることが望まれる。さらに、正常な駆動電圧は通過させるが、過大な電圧は通過させず、適切にバイパスさせる必要がある。薄膜トランジスタにおいて過大な電圧とは通常、ゲイト電圧のしきい値電圧の10倍程度であり、50V以上を指すが、この値は薄膜トランジスタの構造によって大きく変化する。一方、通常の駆動電圧は、大きくてもゲイト電圧のしきい値電圧の数倍であり、大抵の場合、10?40Vであるが、この値も薄膜トランジスタの構造によって大きく変化する。
【0011】
以上のような条件を満たすために、本発明では、図5に示すように、表示素子部とその周辺の駆動回路部に保護回路を設ける。保護回路としては、例えば、図8および図9に示されるダイオードの持つツェナー特性を利用して回路を用いることができる。ダイオードとしては、P型とN型の接合であるPN接合以外に、I型(真性)とP型(もしくはN型)の接合であるPI接合(NI接合)、あるいはP型、I型、N型の接合であるPIN接合、さらにこれらを複数組み合わせて得られる、PIPI・・・接合やNINI・・・接合、PINIPIN・・・接合等を用いることができる。また、半導体と金属とのショットキー接合を利用したダイオードを使用することも可能である。
【0012】
図8(A)にはダイオードを用いた保護回路の例を示す。この例ではVDDは正であり、例えば5?50Vの電圧である。一般にダイオードは図8(B)で示されるような電流ー電圧特性を示し、一定以上の逆方向電圧を加えることによって、急激に電流が流れるようになる。このときの特性をツェナー特性という。この急激に電流が流れるようになるしきい電圧Vthの値は、例えば5?20Vである。また、ダイオードを複数個直列に接続することによって、Vthの値をより大きくすることが可能である。
【0013】
図中のA点の電位が適切な正の値であるときには、ダイオードのうち、D1とD3は通常の導体に近い抵抗として機能し、一方、D2とD4は極めて高い抵抗として機能する。したがって、B点の電位はVDDとほぼ同じ電位となる。同様にA点の電位が適切な負の値であるときには、B点の電位は接地電位と同じ電位となる。
【0014】
しかしながら、Vthを越えるような過大な正の電圧がかかった場合には、いずれのダイオードも低い抵抗として機能する。そして、D1とD2の抵抗値がほぼ同じで、R1よりもはるかに小さければ、この電流はほとんどがD2の方向に流れてゆく。過大な負の電圧がかかった場合も同様で、ほとんどの電流がD1を経由し、B点の電位は低く保たれる。このような回路を複数直列に接続することによってより効果的に過大電流を阻止することができる。
【0015】
図9(A)には、ダイオードを使用した別の例を示す。図中に示されるダイオードはツェナーダイオードと呼ばれ、構造としては2つの互いに逆向きのダイオードをつないだもので、例えば、PNP(NPN)接合、NIN(PIP)接合、PINIP(NIPIN)接合、あるいはこれらを組み合わせた接合によって作られる。ツェナーダイオードの特性は図9(B)に示すように、-Vth以上+Vth以下の電圧では極めて大きな抵抗として機能するが、それを越えるような過大な電圧がかかった場合には、抵抗値が下がるというものである。
【0016】
今、A点の電位がVth以下の正または負であるとすれば、このツェナーダイオードD1は極めて大きな抵抗として機能し、B点の電位はA点の電位とほとんどかわらない。しかしながら、A点の電位がVthを越える過大な正または負の値であれば、D1は大きな抵抗として機能し、その抵抗がR1に比べて、十分大きければ、電流はほとんどがD1を経由して流れ、B点の電位は低いままに保たれる。このような回路を複数直列に接続することによって、より効果的に過大電圧を阻止することができる。
【0017】
同じ効果を有する保護回路は薄膜トランジスタを利用しても作製することが可能である。その例を図6および図7に示す。図6(A)は、正の過大電圧がかかったときにのみ動作して過大電圧をバイパスする回路である。抵抗R1およびR2を選択することによって、Nチャネル型薄膜トランジスタのゲイト電圧および、ソース・ドレイン間の電圧を適当な値となるように設計する。例えば、R1/R2=10とすれば、図中のA点における電位が(B点における電位を基準として)+50Vであるときに、ゲイトの電位を+5Vとすることができる。そして、この薄膜トランジスタのしきい値電圧が+5Vならば、この薄膜トランジスタは動作し、ソース・ドレイン間に電流が流れる。A点における電位が+50V以上であれば、ゲイト電極の電位は+5V以上であるので、薄膜トランジスタは動作して、過大な電圧を除去する効果を示す。ここで、薄膜トランジスタとして、Pチャネル型トランジスタとすれば、負の過大電圧がかかった場合にのみ動作する。一方、A点における電位が+50V以下であれば、薄膜トランジスタは高い抵抗として機能し、電圧はあまり低下しない。したがって、正常な信号電圧はバイパスされない。
【0018】
図6(A)の回路は正の過大電圧がかかった場合にのみ動作し、負の過大電圧がかかった場合には動作しなかった。しかしながら、実際には正の過大電圧がかかる場合もあれば、負の過大電圧がかかる場合もあり、どの場合にも対応できる必要がある。図6(B)は、そのための回路を示し、8つの抵抗R1、R2、R3およびR4の値を選択することによって、2つのNチャネル型トランジスタのソース・ドレイン間電圧およびゲイト電極の電圧を適切に制御できる。例えば、R1/R2=10、R4/R3=10とすれば、A点の電位が+50Vであれば、薄膜トランジスタT1のゲイト電極の電位は+5Vであり、T2の電位は+45Vである。このとき、T1にはソース・ドレイン電流が流れることは先に示した通りであるが、T2では、ゲイト絶縁膜をはさんで、チャネル形成領域の電位の方がゲイト電極の電位よりも低いため、バイパス電流は流れない。
【0019】
逆に、A点の電位が-50Vであれば、T1のゲイト電極の電位は-5Vであり、チャネル形成領域の電位(0V)よりも低いため、バイパス電流は流れない。しかしながら、T2のゲイト電極の電位は-45Vであり、チャネル形成領域の電位(-50V)よりも高いため、バイパス電流が流れる。そして、A点の電位が-50Vと+50Vの間であれば、電流はどちらの薄膜トランジスタも電流は流れず、したがって、正常な信号電流はほとんど障害を受けない。
【0020】
図6(C)は、以上の回路を複合させたものであり、第1の保護回路(図上部)において減衰した過大電圧を抵抗R5を経たのちに、さらに第2の保護回路(図下部)によって減衰せしめる。
【0021】
図6は、Nチャネル型薄膜トランジスタもしくはPチャネル型薄膜トランジスタのどちらか一方を使用して構成された保護回路に関するものであった。Pチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタを両方とも用いることによっても図7に示すように保護回路を構成することができる。図7(A)を用いて、この方法による保護回路の基本動作を説明する。
【0022】
図6で示したものと同様に、適切な抵抗R1、R2を選択することによって、ソース・ドレイン間の電圧とゲイト電極の電位を適切な値にすることができる。例えば、R1/R2=10とすることによって、A点における電位が、B点を基準としたときに+50であったとすると、薄膜トランジスタのゲイト電極の電圧はいずれも+5Vとである。そして、薄膜トランジスタのうち、Nチャネル薄膜トランジスタであるT1のみがバイパスとして機能する。
【0023】
逆に、A点の電位が-50Vであった場合には、両薄膜トランジスタのゲイト電極の電位は-5Vであるが、このときにはPチャネル型薄膜トランジスタであるT2のみがバイパスとして機能する。図7(B)は、以上の回路を組み合わせたものである。
【0024】
このような方式を採用する場合には、保護回路で使用される薄膜トランジスタの耐圧が保護回路の耐圧を決定する。薄膜トランジスタにおいて、ゲイト電極とソース電極との電圧の許容値が50Vであれば、以上の回路は±500Vまでの電圧に対して耐えることができ、かつ、保護回路として機能する。もちろん、抵抗の値を選択することによってこの値を変えることは容易にできる。
【0025】
図6および図7ではソース・ドレイン間の抵抗については何ら記述がないが、この値を考慮することはソース・ドレイン間の電圧を決定する上で重要である。一般的な薄膜型トランジスタにおける値としては、例えば、チャネル長が10μm、チャネル幅が10μmのNチャネル型薄膜トランジスタで108?1011Ωが得られている。この値はかなり大きいように思えるが、抵抗率106Ω・cmの高抵抗多結晶シリコン、あるいはアモルファス(セミアモルファス)シリコンを用いて、長さ10μm、幅1μm、厚さ0.1μmの線状体の抵抗は1012Ωとなり、上記の薄膜トランジスタの抵抗はほとんど無視できる。
【0026】
これらの保護回路で使用される抵抗としては、このように珪素を主とする材料を用いてもよいし、金属材料や金属と珪素との合金、各種化合物半導体(例えば酸化錫、酸化インジウム、酸化錫インジウム等)を用いてもよい。
【0027】
次に、本発明の表示装置駆動回路の保護回路の作製方法について述べる。本発明の保護回路の特色としては、回路の作製が、駆動回路(図1?図4で示される薄膜トランジターを含む回路)の作製と平行しておこなえるということであり、その例を以下に示す。
【0028】
図10は、駆動回路に用いられる薄膜トランジスターと、周辺に設けられるツェナーダイオードの作製方法の1例を示す。まず、表示素子を実装するための適切な基板上に、厚さ10nm?10μm、このましくは50nm?1μmの半導体被膜を設け、これを選択的にエッチングして、半導体領域1001と1002を形成する。半導体領域の大きさは、後に形成される素子の大きさによって決定される。通常の薄膜トランッジスタの場合であれば、1辺の長さは100nm?100μmが使用される。このときの基板の材料としては石英ガラス、ANガラス等のガラス材料が選択され、また、必要によっては、基板上に別な被膜が形成されたものが使用される。さらに、半導体被膜の形成方法としては、減圧CVD(LPCVD)法、プラズマCVD法、光CVD法等が使用される。さらに、この成膜の終了直後、もしくは他のプロセスを経たのち、半導体膜は、400?800度C、好ましくは500?650度Cにおいて、熱処理され、あるいは、レーザー光等の強光を照射することによって結晶性を高め、半導体としての特性の向上を計ってもよい。
【0029】
次に、このようにして形成された半導体領域上にゲイト絶縁膜として機能する被膜1003と1004が、厚さ10nm?1μm、このましくは10nm?200nm形成される。この被膜としては酸化珪素、窒化珪素等が使用され、その作製方法は、LPCVD法、プラズマCVD法、光CVD法、熱酸化(窒化)法、光照射酸化(窒化)法、プラズマ酸化(窒化)法等の方法が目的とする被膜の厚さ、特性に応じて選択される。最後にゲイト電極の材料となる厚さ50nm?10μm、好ましくは100nm?2μmの被膜1005がこれらを覆って形成される。ゲイト電極の材料としては、アモルファスシリコン(ゲルマニウム)、セミアモルファスシリコン(ゲルマニウム)、多結晶シリコン(ゲルマニウム)等の半導体材料、タングステンシリサイド、アルミニウムシリサイド、モリブテンシリサイド等の珪化物、タングステンやモリブテン、アルミニウムといった金属あるいは合金の単層、もしくはこれらの材料を多層に構成したものが用いられる。例えば、厚さ10?100nmのリンがドープされたアモルファスシリコン層の上に厚さ100nm?2μmのタングステン層が設けられた構造とすることも可能である。このようにして図10(A)を得る。
【0030】
次に、被膜1005を選択的に絶縁膜の上に残置せしめ、領域1006および1007を形成する。この領域は後にゲイト電極となる場合がある。さらに、公知の不純物導入方法、例えばイオン打ち込み法、熱拡散法、によって半導体領域1001および1002内に選択的に不純物を多く含有し、導電率の大きな領域、いわゆる不純物領域1008?1011を形成する。このとき、領域1006および1007あるいはその上に存在するフォトレジスト等が、不純物導入の際のマスクとして機能するため、その下部には不純物はあまり侵入しない。これは、通常、セルフアライン工程とよばれる工程である。さらに、イオン打ち込み法によって不純物が導入された場合には、半導体領域の結晶性が著しく損なわれるので、400?800度C、好ましくは500?650度Cにおいて、熱処理され、あるいは、レーザー光等の強光を表面から、あるいは裏面から照射することによって結晶性を高め、半導体としての特性の向上を計る必要がある。このようにして図10(B)を得る。
【0031】
最後に領域1006および1007を覆って絶縁膜を形成したのち、領域1007および不純物領域1008?1011に電極形成用の穴を開け、電極1012?1016を形成する。このようにして、ツェナーダイオード1017およびNチャネル型薄膜トランジスタ1018が作製される。このようにして図10(C)を得る。このような、ツェナーダイオードと薄膜トランジスタの混在した装置は、例えば図9で示される保護回路を有する装置である。
【0032】
さて、図10(C)においては、領域1006には電極が設けられず、外部からの信号によって、半導体領域1002の導電性が制御されることがないので、素子1017は薄膜トランジスタとしては機能しないが、最後の工程で電極を設ければ薄膜トランジスタとなる。したがって、図10(B)で示される(未完成)素子を多量に基板上に作製しておき、後に必要に応じて、表示装置領域あるいは周辺領域のこれら素子に電極を設け、あるものは薄膜トランジスタとして、あるものはダイオードとして機能するように設計できる自由度がある。
【0033】
図11は、駆動回路に用いられる薄膜トランジスターと、周辺に設けられる薄膜トランジスタの作製方法の1例を示す。まず、基板上に、厚さ10nm?10μm、好ましくは50nm?1μmの半導体被膜を設け、これを選択的にエッチングして、半導体領域1101?1104を形成する。
【0034】
次に、このようにして形成された半導体領域上にゲイト絶縁膜として機能する被膜1105が形成される。最後にゲイト電極の材料となる被膜1006がこれらを覆って形成される。このようにして図11(A)を得る。
【0035】
次に、被膜1106を選択的に絶縁膜の上に残置せしめ、ゲイト電極1107?1110を形成する。このようにして図11(B)を得る。
【0036】
さらに、半導体領域1101および1104はフォトレッジスト等によってマスクし、半導体領域1102および1103のみを露出させ、公知の不純物導入方法によって半導体領域1102と1103にセルフアライン的にP型の不純物領域1111?1114を形成する(図11(C))。さらに、同様に今度は半導体領域1102と1103にマスクをし、半導体領域1101と1104を露出させ、不純物の導入をおこない、N型の不純物領域1115?1118を形成する。こうして図11(D)を得る。
【0037】
最後にゲイト電極1107?1110を覆って絶縁膜を形成したのち、各ゲイト電極および不純物領域に電極形成用の穴を開け、電極1119?11128形成する。このようにして、Pチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタの混在した回路が作製される。このようにして図11(E)を得る。このような、Pチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタの混在した回路は、例えば図7で示される保護回路を有する装置で使用される。
【0038】
図13は、以上のような作製方法によって作製される保護回路の例である。この作製方法としては、まず、半導体領域1301と1302を形成し、ゲイト絶縁膜として機能する被膜(図には示されていない)を形成したあと、両半導体領域にまたがるゲイト電極1303を形成し、半導体領域1301にP型不純物領域を、半導体領域1302にN型不純物をそれぞれ形成した後、さらに層間絶縁膜(図には示されていない)を形成する。そして、良導電体であるアルミニウム等の金属材料によって、両半導体領域にまたがる金属電極1304と1305、および信号線1306とを同時に形成する。その後、例えば酸化錫・インジウム等の抵抗性材料、あるいは高抵抗アモルファスシリコ等によって抵抗として機能する配線1307と1308を形成して、保護回路が形成される。
【0039】
図12は、駆動回路に用いられる薄膜トランジスターと、周辺に設けられるダイオードの作製方法の1例を示す。まず、基板上に半導体被膜を設け、これを選択的にエッチングして、半導体領域1201?1204を形成する。
【0040】
次に、このようにして形成された半導体領域上にゲイト絶縁膜として機能する被膜1205が形成される。最後にゲイト電極の材料となる被膜1206がこれらを覆って形成される。このようにして図12(A)を得る。
【0041】
次に、被膜1206を選択的に絶縁膜の上に残置せしめ、ゲイト電極1207と1208を形成する。このようにして図12(B)を得る。
【0042】
さらに、半導体領域1201および1202の一部、および1204の全部はフォトレジスト等によってマスクし、半導体領域1201および1202の他の一部、および1203のみを露出させ、公知の不純物導入方法によって、半導体領域1201と1202の一部にP型の不純物領域1209および1210、さらに半導体領域1203にセルフアライン的にP型の不純物領域1211と1212を形成する(図12(C))。さらに、同様に今度は半導体領域1201と1202の不純物領域を含む領域と1203の全部にマスクをし、半導体領域1201と1202の他の一部と1204全部を露出させ、不純物の導入をおこない、N型の不純物領域1213?1216を形成する。こうして図12(D)を得る。
【0043】
最後にゲイト電極1207と1208を覆って絶縁膜を形成したのち、各ゲイト電極および不純物領域に電極形成用の穴を開け、電極1217?1124を形成する。このようにして、PINダイオード1225と1226、Pチャネル型薄膜トランジスタ1227、Nチャネル型薄膜トランジスタ1228の混在した回路が作製される。このようにして図12(E)を得る。このような、ダイオードとPチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタの混在した回路は、例えば図8で示される保護回路を有する装置で使用される。特に電極1218はそれを延在せしめることによって、図8において示される抵抗を含む配線として使用できる。
【0044】
図14には、積層化されたPチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタとを有する装置の作製方法を示す。図10?図12に示した方法を利用して、まず、基板上にN型の不純物領域を有する半導体領域1405、1406、さらに、それらの上にゲイト絶縁膜を介して設けられたゲイト電極1403、1404を作製し、Nチャネル型薄膜トランジスタ1401と1402を得る。この薄膜トランジスタのゲイト電極になる部分を電気的に外部と接続しなかった場合にはこれらの素子はダイオードとして機能することは先に述べたとおりである。こうして、図14(A)を得る。
【0045】
ついで層間絶縁膜1407を形成し、その上にP型の不純物領域を有する半導体領域1408、1409、さらに、それらの上にゲイト絶縁膜を介して設けられたゲイト電極1410、1411を作製し、Pチャネル型薄膜トランジスタ1412と1413を得る。こうして、図14(B)を得る。
【0046】
最後に全体に層間絶縁膜を形成した後、必要な電極、例えば1414?1423を形成する。こうして図14(C)に示されるような、Pチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタの混在した回路が得られる。
【0047】
【実施例】
〔実施例1〕本実施例では、薄膜トランジスタの作製方法を中心に説明する。作製方法は図11をもとに説明する。まず、石英ガラス等の高価でない700度C以下、例えば約600度Cの熱処理に耐えうるガラス基板上に、マグネトロンRF(高周波)スパッタ法を用いてブロッキングとしての酸化珪素膜を基板上に、100?300nmの厚さに作製する。プロセス条件は実質的に酸素100%、99.9%以上の酸素雰囲気、成膜温度15度C、出力400?800W、圧力0.5Paとした。ターゲットに石英または単結晶シリコンを用いた成膜速度は3?10nm/分であった。
【0048】
この上にシリコン膜をLPCVD法、スパッタ法またはプラズマCVD法によって形成した。LPCVD法で形成する場合、結晶化温度よりも100?200度C低い450?550度C、例えば530度Cでジシラン(Si2H6)またはトリシラン(Si3H8)をCVD装置に供給して成膜した。反応炉内圧力は30?300Paとした。成膜速度は5?25nm/分であった。Nチャネル型薄膜トランジスタとPチャネル型薄膜トランジスタのスレシュホールド電圧(Vth)を概略同一に制御するためにホウソをジボランを混入して1×1015?1×1018cm-3の濃度として成膜中に添加してもよい。
【0049】
スパッタ法でおこなう場合、スパッタの背圧を1×10-5Pa以下とし、単結晶シリコンをターゲットとして、アルゴンに水素を20?80%混入した雰囲気でおこなった。例えばアルゴン20%、水素80%とした。成膜温度は150度C、周波数は13.56MHz、スパッタ出力は400?800W、成膜時圧力は0.5Paであった。
【0050】
プラズマCVD法によって珪素膜を形成する場合、温度は例えば300度Cとし、モノシラン(SiH4)またはジシラン(Si2H6)を用いた。これらをPCVD装置内に導入し、13.56MHzの高周波電力を加えて成膜した。
【0051】
これらの方法によって形成された被膜は、酸素が5×1021cm-3以下であることが好ましい。この酸素濃度が高いと結晶化させにくく、熱アニール温度を高く、または熱アニール時間を長くしなければならない。また、少なすぎると、バックライト(表示素子の後方に配置された光源)により、薄膜トランジスタがオフ状態であるにも関わらず、ソース・ドレイン間に電流が流れるというリークが発生する。そのため、酸素の濃度は4×1019?4×1020cm-3の範囲とした。水素の濃度は4×1020cm-3り、珪素の4×1022cm-3と比較すると、1原子%であった。また、ソース、ドレインに対してより結晶化を助長させるため、酸素濃度を7×1019cm-3以下、好ましくは1×1019cm-3以下とし、表示素子を構成する薄膜トランジスタのチャネル形成領域にのみ酸素をイオン注入法によって5×1020?5×1021cm-3となるように添加してもよい。そのとき、周辺回路を構成する薄膜トランジスタには光照射がされないため、この酸素の混入をより少なくし、より大きいキャリヤ移動度を得ることによって、装置の高周波動作をさせることが可能である。
【0052】
次にアモルファス状態の珪素膜を50?500nm、例えば150nmの厚さに作製の後、450?700度Cの温度にて12?70時間非酸化性雰囲気にて中温度の加熱処理、例えば水素雰囲気下にて600度Cの温度で保持した。珪素膜の下の基板表面にアモルファス構造の酸化珪素膜が形成されているため、この熱処理で特定の核が発生せず、全体に均一に加熱アニールされる。すなわち、成膜時はアモルファス構造を有し、また水素は単に混入しているのみである。
【0053】
アニールにより、珪素膜はアモルファス構造から秩序性の高い状態に移り、一部には結晶状態を呈する。特にシリコンの成膜後の状態で比較的秩序性の高い領域では特に結晶化して結晶状態になろうとする。しかしこれらの領域間に存在する珪素により互いの結合がなされるため、珪素同士は互いにひっぱりあう。レーザーラマン分光法による測定の結果、単結晶の珪素のラマンピーク521cm-1より低波数がわいシフトした、例えば、515cm-1程度に中心を有するピークが得られる。それの見掛け上の結晶粒径は、ラマンピークの半値幅から計算すると5?50nmで、マイクロクリスタルと同じ程度であるが、実際にはこの結晶性の高い領域は多数存在して、クラスタ状の構造を形成し、各クラスタ間は互いに珪素同士で結合(アンカリング)されたセミアモルファス構造の被膜を形成させることができた。
【0054】
結果として、被膜は実質的に粒界(グレインバウンダリー、以下GBという)がない状態となる。キャリヤは各クラスタ間をアンカリングされた箇所を通じて互いに容易に移動しうるため、いわゆるGBの明確に存在する多結晶珪素よりも高いキャリヤ移動度を呈する。すなわち、ホール移動度として、10?200cm2/Vs、電子移動度として、15?300cm2/Vsが得られた。
【0055】
他方、上記のごとき中温度でのアニールではなく、900?1200度Cの高温でのアニールにより被膜を多結晶化すると、核からの固相成長により被膜中の不純物の偏析がおきて、GBには酸素、窒素、炭素等の不純物が多くなり、結晶中の移動度は大きいが、GBでのバリヤ(障壁)を作ってそこでのキャリヤの移動を阻害し、あるいはキャリヤをトラップし、結果として10cm2/Vs以下のキャリヤ移動度しか得られない。すなわち、本実施例ではかくのごとき理由により、セミアモルファスまたはセミクリスタル構造を有するシリコン半導体を用いている。して、この半導体膜を第1のフォトマスクを用いてパターニングし、半導体領域1101?1104を形成した。1つの半導体領域の大きさとしては、例えば10μm×50μmとした。
【0056】
この上に酸化珪素膜1105をゲイト絶縁膜として50?200nm、例えば100nmの厚さに形成した。これはブロッキング層としての酸化珪素膜の作製と同じ条件で作製した。この成膜時にフッ素もしくはその化合物(フッ化水素やフッ化珪素等)を混入することにより、被膜中に、1015?1019cm-3、例えば5×1016cm-3の濃度のフッ素を添加し、ナトリウムイオン等の固定化をさせてもよい。
【0057】
この後、この上側にリンが1?5×1021cm-3の濃度に入ったシリコン膜またはこのシリコン膜とその上にモリブテン、タングステン、モリブテンシリサイド、タングステンシリサイドとの多層構造膜1106を形成した。これを第2のフォトマスクにてパターニングし、ゲイト電極1107?1110を形成した。このときのゲイト電極の幅は、例えば10μmとし、その厚さは、リンドープされた珪素膜0,2μmとモリブテン膜0.3μmの計0.5μmとした。
【0058】
さらに、全体にフォトレジストを塗布し、第3のフォトマスクを用いて、フォトレジストのパターニングをおこない、イオン注入をした際に半導体領域1102と1103のみにイオンが注入されるように、半導体領域1101と1104を隠し、ホウソを1?5×1015cm-2のドーズ量でイオン注入法によって添加してP型の不純物領域1111?1114を形成した。同じく、新たに全体にフォトレジストを塗布し、第4のフォトマスクを用いて、フォトレジストのパターニングをおこない、イオン注入をした際に半導体領域1101と1104のみにイオンが注入されるように、半導体領域1102と1103を隠し、リンを1?5×1015cm-2のドーズ量でイオン注入法によって添加して、N型の不純物領域1115?1118を形成した。
【0059】
これらの不純物の導入は酸化珪素膜を通じておこなった。しかし、ゲイト電極をマスクとしてシリコン上の酸化珪素膜を取り除き、その後、ホウソ、リンを直接珪素膜中にイオン注入してもよい。
【0060】
次に600度Cにて10?50時間で再び加熱アニールをおこなった。各薄膜トランジスタのソース、ドレイン領域の不純物を活性化して、P+、N+として作製した。また、ゲイト電極の下にはチャネル形成領域が実質的に真性(I型)のセミアモルファス半導体として形成されている。
【0061】
かくすると、セルフアライン方式でありながらも、700度C以上に全ての工程で温度を加えることなく、Pチャネル型あるいはNチャネル型、あるいはその両方の薄膜トランジスタを作製することができる。そのため、基板材料として高価な石英等を用いることなく装置を作製することができる。よって、例えば、液晶の大型表示装置には極めて適したプロセスであるといえる。
【0062】
本実施例でが熱アニールは、半導体領域形成時(図11(A))およびソース、ドレイン領域へのイオン注入後(図11(D))の2回おこなった。しかし、半導体領域形成前後でのアニールは、求める薄膜トランジスターの特性によって省略し、また、この2回のアニールをイオン注入工程の後の1回で兼ねることにより、製造工程の簡略化、製造時間の短縮を図ってもよい。
【0063】
さて、その後、図11(E)において示すように、全体に前記したスパッタ法により酸化珪素膜を形成し、これを層間絶縁膜とした。この層間絶縁膜は、酸化珪素以外にも、リンガラス、ボロガタラス、あるいはリン・ボロンガラス等を用いてもよい。また、その形成方法はLPCVD法、光CVD法、常圧CVD法のごとき気相成長法が適していたが、ゾルゲル法のごとき、液体・固体の化学反応を利用する方法によって十分な特性を示す材料が得られた。特に後者の方法は、コストの低減と、大面積化に適していることが判明した。この層間絶縁膜の厚さとしては、例えば、0.2?0.6μmを形成したが、これは、薄膜トランジスタの大きさによって決定されるため、これより厚い場合も、また薄い場合もあり得る。
【0064】
その後、前記層間絶縁膜に、第5のフォトマスクを用いて、電極用の窓を形成し、さらに、これら全体にアルミニウムをスパッタ法によって形成した。アルミニウムのかわりにクロムのような耐熱性の金属を用いることも可能である。そして、第6のフォトマスクによって、アルミニウムをパターニングし、電極・リード1119?1128を形成した。こうして、図11(E)が得られた。このとき、図11には示されていないが、駆動回路と薄膜トランジスタとを結ぶ、信号線も同時に形成することが可能である。
【0065】
さらに、その上に抵抗率が102?1012Ωcm、好ましくは104?108Ωcmのアモルファスシリコン膜を、例えば、30?200nmの厚さで形成した。そして、第7のフォトマスクを用いてパターニングをおこない、抵抗として機能する配線1307、1308を形成した。図13において、斜線部は配線間のコンタクトの有ることを示す。図15には、上記の工程によって作製された素子の断面が示されている。図15(A)において、1502は上記のアモルファスシリコンによって形成された抵抗配線を示す。
【0066】
その後、表面を平坦化用有機樹脂1501、例えば透光性ポリイミド樹脂を塗布形成し、表示素子領域の必要な部分に第8のフォトマスクによって電極用穴を形成し、さらに、透明導電性材料の被膜、例えば、酸化錫、酸化インジウム、酸化ニッケル、酸化亜鉛、あるいはそれらの合金・化合物、例えば、酸化インジウム・錫(ITO)の被膜を、スパッタ法によって形成した。そして、これをフォトマスクを使用しない、例えば、レーザースクライブ(レーザーエッチング)法によってパターニングをおこなった。もちろん、通常のようにマスクを用いて、パターニングをおこなうことも可能であるが、特に表示装置の面積が大きな場合にはマスク合わせは高度の技術を要し、マスク合わせの回数が増えることは歩留りの低下につながるため出来れば避けることが望ましい。レーザースクライブ法ではマスク合わせは不必要であり、また、透明導電膜のパターニングはレーザースクライブ法によって可能な最小パターン幅の0.3μmに比べればその10倍以上であるため、歩留りを低下させずにパターニングできる理想的な方法である。このようにしてパターニングして、画素電極1503を形成した。
【0067】
そして、このITOは室温?150度Cで成膜し、200?400度Cの酸素、または大気中でのアニールをおこなった。
【0068】
その後、表示装置、例えば液晶表示装置の作製に必要な各種の工程、例えば対向電極の形成や、液晶表示装置であれば液晶の注入等、を経て、表示装置が作製されたが、本発明とは直接関係ないので詳細については述べない。
【0069】
〔実施例2〕実施例1と同様な手法によって、図11(E)を得た。その後、図15(B)に示されるように表面に平坦化用有機樹脂1504、例えば透光性ポリイミド樹脂を塗布形成し、周辺の保護回路を含む領域、および表示素子領域の必要な部分に第8のフォトマスクによって電極用穴を形成し、さらに、透明導電性材料の被膜、例えば、酸化錫、酸化インジウム、酸化ニッケル、酸化亜鉛、あるいはそれらの合金・化合物、例えば、酸化インジウム・錫(ITO)の被膜を、スパッタ法によって形成した。そして、これを第9のフォトマスクを使用して、パターニングをおこなった。そして、表示素子領域において、画素電極1505を、周辺領域において、抵抗として機能する配線(図13においては、1307や1308に対応する)を形成した。
【0070】
そして、このITOは室温?150度Cで成膜し、200?400度Cの酸素、または大気中でのアニールをおこなった。
【0071】
その後、表示装置、例えば液晶表示装置の作製に必要な各種の工程、例えば対向電極の形成や、液晶表示装置であれば液晶の注入等、を経て、表示装置が作製されたが、本発明とは直接関係ないので詳細については述べない。
【0072】
【発明の効果】
本発明を用いることによって、液晶、強誘電体、その他、電気光学的な効果を有する材料を用いた表示装置で、表示素子を薄膜トランジスタを用いた方法によって駆動するものにおいて、薄膜トランジスタ等の素子をサージ電圧から保護することができ、よって、上記表示装置の信頼性の向上、耐久性の向上、および長寿命化を達成することができた。
【図面の簡単な説明】
【図1】表示素子部の構造の例を示す。
【図2】表示素子部の構造の例を示す。
【図3】表示素子部の構造の例を示す。
【図4】表示素子部の構造の例を示す。
【図5】本発明の保護回路の利用例を示す。
【図6】本発明の保護回路の例を示す。
【図7】本発明の保護回路の例を示す。
【図8】本発明の保護回路の例を示す。
【図9】本発明の保護回路の例を示す。
【図10】本発明の保護回路の作製方法を示す。
【図11】本発明の保護回路の作製方法を示す。
【図12】本発明の保護回路の作製方法を示す。
【図13】本発明の保護回路の例を示す。
【図14】本発明の保護回路の作製方法を示す。
【図15】本発明の保護回路の例を示す。
【符号の説明】
1301・・・N型の不純物領域を含む半導体領域
1302・・・P型の不純物領域を含む半導体領域
1303・・・ゲイト電極
1304・・・不純物領域間を接続する金属電極・リード
1305・・・不純物領域間を接続する金属電極・リード
1306・・・信号線
1307、1308・・・抵抗として機能する配線
 
訂正の要旨 審決(決定)の【理由】欄参照。
審理終結日 2006-05-08 
結審通知日 2006-05-12 
審決日 2006-05-23 
出願番号 特願2000-238616(P2000-238616)
審決分類 P 1 113・ 121- ZA (G02F)
最終処分 成立  
特許庁審判長 豊岡 静男
特許庁審判官 上田 忠
末政 清滋
稲積 義登
平井 良憲
登録日 2001-10-19 
登録番号 特許第3241708号(P3241708)
発明の名称 アクティブマトリクス型表示装置  
代理人 内田 公志  
代理人 特許業務法人快友国際特許事務所  
代理人 後藤 正邦  
代理人 後藤 正邦  
代理人 鮫島 正洋  
代理人 鮫島 正洋  
代理人 内田 公志  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ