• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G09G
審判 査定不服 5項独立特許用件 特許、登録しない。 G09G
管理番号 1173789
審判番号 不服2005-140  
総通号数 100 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2008-04-25 
種別 拒絶査定不服の審決 
審判請求日 2005-01-04 
確定日 2008-02-27 
事件の表示 特願2001-41581号「薄膜トランジスタ液晶ディスプレイのデータドライバ回路」拒絶査定不服審判事件〔平成14年7月19日出願公開、特開2002-202764号〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本件は、西暦2000年12月21日に台湾でされた出願(第89127486号)に基づく優先権を主張して平成13年2月19日にされた特許出願(特願2001-41581号。以下「本件出願」という。)につき、拒絶をすべき旨の査定が平成16年10月18日付けでされたところ、請求人が「原査定を取消す、本願発明は特許すべきものとする」との審決を求めて拒絶査定不服審判を平成17年1月4日に請求するとともに同日付けで手続補正書を提出したものである。

第2 補正の却下の決定
1 補正の却下の決定の結論
平成17年1月4日付け手続補正書による補正を却下する。
2 補正の却下の決定の理由
(1)補正の内容
平成17年1月4日付け手続補正書による補正(以下「本件補正」という。)は、特許請求の範囲について以下のように補正をするものである。
ア 本件補正後の特許請求の範囲
「【請求項1】 タイミングパルスに基いてデジタルディスプレイデータであるシリアルデータを個別にラッチし、ラッチシリアルデータを出力するラッチ回路と、
このラッチ回路に電気接続され、前記ラッチシリアルデータを高圧にして、高圧シリアルデータを出力するレベルシフタと、
このレベルシフタに電気接続され、前記高圧シリアルデータをアナログ信号に変換するデジタルアナログ変換器と、
このデジタルアナログ変換器に電気接続され、前記アナログ信号をサンプリングならびに保持するサンプリング・保持回路と、
このサンプリング・保持回路に電気接続され、パルス信号を発生させるとともに、このパルス信号が前記タイミングパルスに基き前記サンプリング・保持回路を制御し、前記アナログ信号に対してサンプリングを行わせるシフトレジスタと、
前記サンプリング・保持回路に電気接続され、前記サンプリング・保持回路の出力を緩衝する出力バッファと
を具備することを特徴とする薄膜トランジスタ液晶ディスプレイのデータドライバ回路。
【請求項2】 前記サンプリング・保持回路は、
第1端および第2端を備える第1スイッチと、
第1端および第2端を備え、前記第1端が前記第1スイッチの前記第1端に電気接続されるとともに、前記アナログ信号に連結される第2スイッチと、
第1端および第2端を備え、前記第1端が前記第1スイッチの前記第2端に電気接続されるとともに、前記第2端が固定電位に電気接続される第1キャパシタと、
第1端および第2端を備え、前記第1端が前記第1キャパシタの前記第1端に電気接続されるとともに、前記第2端が前記出力バッファに電気接続される第3スイッチと、
第1端および第2端を備え、前記第1端が前記第2スイッチの第2端に電気接続されるとともに、前記第2端が固定電位に電気接続される第2キャパシタと、
第1端および第2端を備え、前記第1端が前記第2キャパシタの第1端に電気接続されるとともに、前記第2端が前記出力バッファに電気接続される第4スイッチと
を含むものであって、
前記パルス信号が、前記第1スイッチおよび前記第4スイッチと前記第2スイッチおよび第3スイッチとの2組を交互に開路および閉路させるものであることを特徴とする請求項1に記載の薄膜トランジスタ液晶ディスプレイのデータドライバ回路。
【請求項3】 前記出力バッファは、非反転入力端と、反転入力端と、出力端とを備える演算増幅器であり、前記非反転入力端が前記第4スイッチの前記第2端に電気接続されるとともに、前記反転入力端が前記出力端に電気接続されるものであることを特徴とする請求項2に記載の薄膜トランジスタ液晶ディスプレイのデータドライバ回路。
【請求項4】 第1時点において、前記第1スイッチと前記第4スイッチとが閉路し、前記第2スイッチと前記第3スイッチとが開路するとともに、前記第1キャパシタが、前記アナログ信号の電位データを保存し、第2時点においては、前記第1スイッチと前記第4スイッチとが開路し、第2スイッチと第3スイッチとが閉路するとともに、前記第1キャパシタが、保存した前記アナログ信号の電位データを前記出力バッファへ出力するものであることを特徴とする請求項2に記載の薄膜トランジスタ液晶ディスプレイのデータドライバ回路。」
イ 本件補正前の特許請求の範囲
「【請求項1】 タイミングパルスに基いてシリアルデータを個別にラッチしてから、ラッチシリアルデータを出力するラッチ回路と、
このラッチ回路に電気接続されるとともに、前記ラッチシリアルデータを高圧にして、高圧シリアルデータを出力するレベルシフタと、
このレベルシフタに電気接続されるとともに、前記高圧シリアルデータをアナログ信号に変換するデジタルアナログ変換器と、
このデジタルアナログ変換器に電気接続されるとともに、前記アナログ信号をサンプリングならびに保持するサンプリング・保持回路と、
このサンプリング・保持回路に電気接続され、パルス信号を発生させるとともに、このパルス信号が前記タイミングパルスに基き前記サンプリング・保持回路を制御し、前記アナログ信号に対してサンプリングを行なうシフトレジスタと、
前記サンプリング・保持回路に電気接続されるとともに、前記サンプリング・保持回路の出力を緩衝する出力バッファと
を具備することを特徴とする薄膜トランジスタ液晶ディスプレイのデータドライバ回路。
【請求項2】 前記サンプリング・保持回路は、
第1端および第2端を備える第1スイッチと、
第1端および第2端を備え、前記第1端が前記第1スイッチの前記第1端に電気接続されるとともに、前記アナログ信号に連結される第2スイッチと、
第1端および第2端を備え、前記第1端が前記第1スイッチの前記第2端に電気接続されるとともに、前記第2端が固定電位に電気接続される第1キャパシタと、
第1端および第2端を備え、前記第1端が前記第1キャパシタの前記第1端に電気接続されるとともに、前記第2端が前記出力バッファに電気接続される第3スイッチと、
第1端および第2端を備え、前記第1端が前記第2スイッチの第2端に電気接続されるとともに、前記第2端が固定電位に電気接続される第2キャパシタと、
第1端および第2端を備え、前記第1端が前記第2キャパシタの第1端に電気接続されるとともに、前記第2端が前記出力バッファに電気接続される第4スイッチと
を含むものであって、
前記パルス信号が、前記第1スイッチおよび前記第4スイッチと前記第2スイッチおよび第3スイッチとの2組を交互に開路および閉路させるものであることを特徴とする請求項1に記載の薄膜トランジスタ液晶ディスプレイのデータドライバ回路。
【請求項3】 前記出力バッファは、非反転入力端と、反転入力端と、出力端とを備える演算増幅器であり、前記非反転入力端が前記第4スイッチの前記第2端に電気接続されるとともに、前記反転入力端が前記出力端に電気接続されるものであることを特徴とする請求項2に記載の薄膜トランジスタ液晶ディスプレイのデータドライバ回路。
【請求項4】 第1時点において、前記第1スイッチと前記第4スイッチとが閉路し、前記第2スイッチと前記第3スイッチとが開路するとともに、前記第1キャパシタが、前記アナログ信号の電位データを保存し、第2時点においては、前記第1スイッチと前記第4スイッチとが開路し、第2スイッチと第3スイッチとが閉路するとともに、前記第1キャパシタが、保存した前記アナログ信号の電位データを前記出力バッファへ出力するものであることを特徴とする請求項2に記載の薄膜トランジスタ液晶ディスプレイのデータドライバ回路。」
(2)本件補正の適否について
本件補正は、その請求項1に係る発明を特定するために必要な事項についてラッチされる「シリアルデータ」を「デジタルディスプレイデータであるシリアルデータ」とし、「ラッチしてから」を「ラッチし」とし、「電気接続されるとともに」を「電気接続され」とし、「サンプリングを行なう」を「サンプリングを行わせる」とするものであり、特許請求の範囲の減縮を目的とするものであるということができる。
そこで、本件補正後の請求項1に記載される発明(以下「本件補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか検討する。
ア 刊行物
原査定の拒絶の理由に引用された刊行物及びその記載事項は、以下のとおりである。
(ア)特開平7-261714号公報(以下「刊行物1」という。)には、図面とともに、「【0001】【産業上の利用分野】本発明はアクティブマトリクス表示素子及びこれを組み込んだディスプレイシステムに関する。より詳しくは、アクティブマトリクス表示素子に内蔵される周辺回路の構成に関する。」、「【0007】【実施例】以下図面を参照して本発明の好適な実施例を詳細に説明する。図1は本発明にかかるアクティブマトリクス表示素子の具体的な構成例を示す回路ブロック図である。本アクティブマトリクス表示素子1は、一対の基板間に電気光学物質として液晶を保持したパネル構造を有する。尚本発明は液晶に限られるものではなく他の電気光学物質を用いる事が可能である。図示する様に、アクティブマトリクス表示素子1は行列配置した液晶画素LCを有している。各液晶画素LCは対向基板(図示せず)に形成された対向電極と、個々の画素電極との間に挟持された液晶からなる。対向電極には所定の対向電圧Vcomが印加される。個々の液晶画素LCと並列して付加容量Csも形成されている。さらに、個々の液晶画素LCを駆動する為のスイッチング素子として薄膜トランジスタTrが集積形成されている。液晶画素LCの行方向に沿ってゲートラインXが配設されているとともに、これと直交する列方向に沿って信号ラインYが配設されている。個々の薄膜トランジスタTrのソース電極は対応する信号ラインYに接続され、ドレイン電極は対応する液晶画素LCの画素電極に接続され、ゲート電極は対応するゲートラインXに接続されている。【0008】本アクティブマトリクス表示素子1は上述した液晶画素LCや薄膜トランジスタTrを含む画素アレイに加え、周辺部に垂直走査回路2及び水平走査回路3を内蔵している。垂直走査回路2はゲートラインXに接続し、行毎に薄膜トランジスタTrを線順次選択する。垂直走査回路2は外部から入力される垂直スタート信号(VST)や垂直クロック信号(VCK1,VCK2)等のタイミングクロックに応じて動作する。具体的には、垂直走査回路2はシフトレジスタを含んでおり、垂直スタート信号VSTを一対の垂直クロック信号VCK1,VCK2に応じて順次転送し、選択パルスを各ゲートラインXに出力する。一方、水平走査回路3は選択された薄膜トランジスタTrを介して各液晶画素LCにアナログ画像信号ANGを分配する。具体的には、個々の画素列に対応してアナログスイッチHSWが設けられており、水平走査回路3はこの開閉制御を一水平期間内で順次行なう。なお各信号ラインYは対応するアナログスイッチHSWを介してアナログ画像信号ANGの供給を受ける。水平走査回路3にも外部から水平スタート信号HSTや水平クロック信号HCK1,HCK2等のタイミングクロックが入力されている。水平走査回路3はシフトレジスタを含んでおり、HCK1,HCK2に同期してHSTを順次転送し、各アナログスイッチHSWの開閉制御を行なう。【0009】本発明の特徴事項として、アクティブマトリクス表示素子1は垂直走査回路2及び水平走査回路3とともにD/A変換回路4が同一基板上に集積形成されている。このD/A変換回路4は外部から入力されたデジタル画像信号DIG(本例では8ビット構成)を内部的にアナログ画像信号ANGに変換し、アナログスイッチHSW及び薄膜トランジスタTrを介して各液晶画素LCに供給する。」、「【0011】図3は、図1に示したアクティブマトリクス表示素子を用いて組み立てられたディスプレイシステムの一例を示す模式的なブロック図である。図示するアクティブマトリクス表示器10は画素アレイ11に加え周辺部に垂直走査回路(Vスキャナ)12、水平走査回路(Hスキャナ)13、D/A変換回路14を内蔵している。本ディスプレイシステムはさらに外付けとして画像処理器20、クロック発生器30、A/D変換器40を備えている。画像処理器20はA/D変換器40を介して元のアナログビデオ信号から画像データをサンプリングし、所定の演算処理を行なってその結果をデジタル画像信号DIGとしてアクティブマトリクス表示器10側に出力する。この画像処理器20は例えば、NTSC規格のアナログビデオ信号でEDTV又はHDTV対応の高精細アクティブマトリクス表示器10を駆動する際、補間信号を作成して倍速処理を行ない、倍速変換されたデジタル画像信号DIGを生成する。画像処理器20の具体的な演算処理内容はこれに限られるものではなく、例えばサンプリングされた画像データを演算して拡大処理、縮小処理、ワイド処理等を行なう事ができる。一方アクティブマトリクス表示器10は前述した様にD/A変換回路14を内蔵しており、画像処理器20から供給されたデジタル画像信号DIGを受け入れ内部的にアナログ画像信号に変換する。従って、本ディスプレイシステムは外付けとしてD/A変換器を用意する必要がない。」等の記載がされている。
(イ)特開昭61-256390号公報(以下「刊行物2」という。)には、図面とともに、「産業上の利用分野 本発明は、サンプルホールド回路を有する液晶パネル駆動回路に制御パルスを供給するための制御パルス発生回路に関するものである。」(1頁左下欄15?18行)、「従来の技術 近年、液晶パネルを表示素子とした液晶テレビジョン受像機が開発されている。この液晶テレビジョン受像機の動作の概要についてまず説明する。第3図に液晶テレビジョン受像機の一般的な構成を示す。放送局から送られたテレビ信号はアンテナ1で受信され、チューナ2で周波数変換され中間周波数となる。中間周波数に変換されたテレビ信号は、信号処理回路部3で増幅、検波され音声信号と映像信号とが得られる。音声信号は音声出力回路4を経てスピーカー5に出力される。映像信号は、クロマ部6に印加される。クロマ部6にはクロマ処理部とクロマ出力部とがあり、映像信号はクロマ処理部でR、G、B信号に復調され、その後クロマ出力部で1フィールド毎に極性を反転させられた信号に変換され、Yドライバー集積回路9に加えられる。(以下集積回路をICと略す)。YドライバーIC9に加えられた映像信号は、サンプルホールドされてアクティブマトリクス液晶パネル8のソースラインに印加される。また映像信号は制御パルス発生回路7に加えられ、ここで各種制御パルスが得られ、XドライバーIC10、及びYドライバーIC9の制御信号入力端子に印加される。XドライバーIC10は、たて方向の走査を行なうためのものであり、この出力はアクティブマトリクス液晶パネル8のゲートラインに加えられる。XドライバーIC10からのたて方向走査パルスとYドライバーIC9からの映像信号とによって、アクティブマトリクス液晶パネル8上にテレビ画像が得られる。」(1頁左下欄19行?2頁左上欄8行)、「次に、第3図に示すYドライバーIC9の動作と制御パルス発生回路7からの制御パルスの関係について説明する。第4図にYドライバーIC9、及び制御パルス発生回路7の構成の一例を示す。本例では制御パルス発生回路からYドライバーIC制御パルスとして、φ_(Y)、G_(1)、G_(2)、Sが加えられている。クロマ部からのR、G、B信号はR、G、B端子に加えられ、アナログマルチプレクサ11により1水平周期毎に切り換えられ3本の映像信号ライン12に導かれる。アナログマルチプレクサ11は、液晶パネルのR、G、B絵素配列に応じた切換動作を行なう。13はシフトレジスタであり、制御パルス発生回路からのクロックφ_(Y)とスタートパルスSを入力とし、サンプリングパルスθ_(1)、θ_(2)……を順次出力する。14はサンプルホールド回路及びオペアンプであり、映像信号ライン12の映像信号をシフトレジスタからのサンプリングパルスθ_(1)、θ_(2)、……によってサンプリングし、制御パルス発生回路から加えられるG_(1)、G_(2)パルスによってホールド動作を行なうものである。サンプルホールド回路及びオペアンプ14の出力はYドライバーICの出力端子Y_(O1)、Y_(O2)……に接続されており、この出力端子Y_(O1)、Y_(O2)……はアクティブマトリクス液晶パネルのソースラインに接続されている。第4図におけるサンプルホールド回路及びオペアンプの1つの回路(n番目)及び制御パルス発生回路を第5図に示し、第6図にそのタイミングチャートを示す。」(3頁左上欄9行?右上欄16行)、「第5図において、7は制御パルス発生回路、15は映像入力端子、16、17、18、19、20はそれぞれ制御信号Qn、G_(1)、G_(2)、G_(2)、G_(1)によって制御されるスイッチング素子、Cna、Cnbはサンプルホールド用コンデンサ、21はバッファアンプ、22は映像出力端子である。」(2頁右上欄17行?左下欄2行)、「以上のように構成された従来の液晶パネル駆動用制御パルス発生回路及びサンプルホールド回路について、第6図のタイミングチャートに基づきその動作を説明する。Vinは映像入力端子15に加えられる入力信号の波形であり1水平周期を1Hで表わしてある(以下、1水平周期は1Hと略す)。G_(1)、G_(2)は制御パルス発生回路7から加えられるサンプルホールド回路の制御パルスであり、G_(1)、G_(2)とも周期は2水平周期であり、位相は互いにπだけずれている。また、G_(1)の立下りとG_(2)の立上がり、及びG_(1)の立上りとG_(2)の立下りとはタイミングが一致している。Qnは1Hの映像信号を時分割したときのn番目のサンプリングパルスであり、液晶パネルのn列目に供給する映像信号の情報をサンプリングするものである。Vna、VnbはそれぞれサンプルホールドコンデンサCna、Cnbにかかる電圧であり、Voutは映像出力端子22の出力信号の波形である。映像出力端子22は液晶パネルのn列目の電極(図示せず)に接続される。タイミングチャートにおいて、tlの期間はG_(1)がオンでG_(2)がオフであるから、サンプルホールドコンデンサCnbの情報が映像出力端子22に伝えられるとともに、サンプルホールドコンデンサCnaにはサンプリングパルスQnによって映像信号情報がサンプリングされる。次に、t_(2)の期間はG_(1)がオフでG_(2)がオンであるから、t_(1)期間にサンプリングされたCnaの情報が映像出力端子22に伝えられるとともにCnbにはQnのサンプリングパルスによって映像信号情報がサンプリングされる。以下t_(3)、t_(4)……の期間はそれぞれt_(1)、t_(2)の期間と同様の動作を繰り返す。」(2頁左下欄3行?右下欄15行)等の記載がされている。
イ 本件補正発明についての当審の判断
本件補正発明と刊行物1に記載された発明とを対比する。
刊行物1に記載されたD/A変換回路4は、デジタル信号をアナログ信号に変換する点で、本件補正発明の「デジタルアナログ変換器」に相当する。
刊行物1に記載された水平走査回路3は、タイミングクロックに同期してアナログスイッチの開閉を行わせるもので、水平スタート信号を順次転送する点で、本件補正発明の「シフトレジスタ」に相当する。
刊行物1に記載されたアクティブマトリクス表示素子1は、液晶画素を有し、薄膜トランジスタが形成されている点で、本件補正発明の「薄膜トランジスタ液晶ディスプレイ」に相当する。
刊行物1に記載された水平走査回路3、D/A変換回路4及びアナログスイッチHSWは、信号ラインYの駆動を行う点で、本件補正発明の「データドライバ回路」に相当する。
そうすると、本件補正発明と刊行物1に記載された発明とは、以下の一致点で一致し、以下の相違点1及び2で相違する。
一致点 「シリアルデータをアナログ信号に変換するデジタルアナログ変換器」と、「パルス信号を発生させるとともに、このパルス信号が」「タイミングパルスに基き」「前記アナログ信号に対してサンプリングを行わせるシフトレジスタ」とを具備する「薄膜トランジスタ液晶ディスプレイのデータドライバ回路」である点。
相違点1 本件補正発明では「タイミングパルスに基いてデジタルディスプレイデータであるシリアルデータを個別にラッチし、ラッチシリアルデータを出力するラッチ回路」と「このラッチ回路に電気接続され、前記ラッチシリアルデータを高圧にして、高圧シリアルデータを出力するレベルシフタ」とを具備し、「レベルシフタに電気接続」された回路への信号が「高圧」となるのに対し、刊行物1にはこのような記載がない点。
相違点2 本件補正発明では「デジタルアナログ変換器に電気接続され、前記アナログ信号をサンプリングならびに保持するサンプリング・保持回路」を具備し、シフトレジスタが「このサンプリング・保持回路に電気接続」されて「前記サンプリング・保持回路を制御」し、また「前記サンプリング・保持回路に電気接続され、前記サンプリング・保持回路の出力を緩衝する出力バッファ」を具備するのに対し、刊行物1にはこのような記載がない点。
相違点1について検討すると、タイミングパルスに基いてシリアルデータをラッチし出力するラッチ回路を用いること、信号を高圧にして出力するレベルシフタを用いることは、いずれも周知であり、刊行物1に記載された発明にこのような技術手段を用い相違点1のようにすることは当業者が適宜に行い得ることである。
相違点2について検討すると、アナログ信号をサンプリング・保持する回路を用いること、出力バッファを用いることは、例えば刊行物2にも記載され、周知であり、刊行物1に記載された発明にこのような技術手段を用い相違点2のようにすることは、当業者が適宜に行い得ることである。
本件補正発明の効果についてみても、刊行物1に記載された発明及び周知の技術手段から予測し得る範囲内のものであって格別のものではない。
したがって、本件補正発明は、当業者が刊行物1に記載された発明及び周知の技術手段に基いて容易に発明をすることができたものであり、特許法29条2項の規定により特許出願の際独立して特許を受けることができない。
ウ 本件補正についてのまとめ
以上のとおりであるから、本件補正は、平成18年法律第55号による改正前の特許法17条の2第5項において準用する同法126条5項の規定に違反するものであり、同法159条1項において準用する同法53条の規定により却下しなければならないものである。

第3 本件出願に係る発明
本件補正は上記のとおり却下したので、本件出願の請求項1に係る発明(以下「本願発明」という。)は、願書に最初に添付した明細書及び図面の記載からみて、上記の本件補正前の請求項1に記載されたとおりのものである。

第4 引用刊行物に記載された発明
原査定の拒絶の理由に引用された刊行物及びその記載事項は、上記のとおりである。

第5 本願発明についての当審の判断
本願発明を限定したものである本件補正発明が、前示のとおり、当業者が刊行物1に記載された発明及び周知の技術手段に基いて容易に発明をすることができたものであるから、本願発明も、同様に、当業者が刊行物1に記載された発明及び周知の技術手段に基いて容易に発明をすることができたものである。

第6 まとめ
以上のとおりであるから、本件出願の請求項1に係る発明である本願発明は特許法29条2項の規定により特許をすることができないものであり、その余の請求項に係る発明についての判断を示すまでもなく、本件出願は、拒絶をすべきものである。
よって、結論のとおり審決する。
 
審理終結日 2007-09-26 
結審通知日 2007-10-02 
審決日 2007-10-15 
出願番号 特願2001-41581(P2001-41581)
審決分類 P 1 8・ 575- Z (G09G)
P 1 8・ 121- Z (G09G)
最終処分 不成立  
前審関与審査官 濱本 禎広  
特許庁審判長 瀧 廣往
特許庁審判官 小川 浩史
山川 雅也
発明の名称 薄膜トランジスタ液晶ディスプレイのデータドライバ回路  
代理人 萩原 誠  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ