• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H02B
管理番号 1186394
審判番号 不服2006-7696  
総通号数 108 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2008-12-26 
種別 拒絶査定不服の審決 
審判請求日 2006-04-21 
確定日 2008-10-16 
事件の表示 特願2000-28120号「配電盤」拒絶査定不服審判事件〔平成13年8月10日出願公開、特開2001-218309号〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本件出願は、平成12年2月4日の出願であって、平成18年3月10日付けで拒絶査定がなされた。
その後、同年4月21日に本件拒絶査定不服審判の請求がなされ、同年5月19日付けで手続補正がなされ、当審において平成20年3月21日付けで拒絶理由が通知され、同年5月7日付けで手続補正がなされ、同年5月26日付けで拒絶理由が通知され、同年7月15日付けで手続補正がなされたものである。

第2.本願発明
本件出願の請求項1に係る発明(以下「本願発明」という。)は、平成20年7月15日付け手続補正書により補正された明細書の特許請求の範囲の請求項1に記載された事項によって特定された、以下のとおりのものと認める。
「【請求項1】
主回路の第1相に挿入された変流器、該変流器の出力電流を変流する補助変流器、該補助変流器の出力を増幅する増幅器、該増幅器の出力側に接続され該増幅器出力をA/D変換するA/D変換器と、
主回路の第2相に挿入された変流器、該変流器の出力電流を変流する補助変流器、該補助変流器の出力を増幅する増幅器、該増幅器の出力側に接続され該増幅器出力をA/D変換する前記A/D変換器と、
前記A/D変換器の出力側に含まれる直流分を除去し商用周波数を通過帯とする帯域通過型のデジタルフィルタと、
前記第1相に挿入された増幅器および前記第2相に挿入された増幅器のゲインを各相毎に記憶するメモリと、該メモリに記憶されたゲインになるように前記増幅器のゲインを個別に制御するゲインコントロール回路を備え、
前記デジタルフィルタ出力に基づいて主回路の各相に流れる電流を計測し、計測した電流値に基づき搭載された主回路機器の保護および制御を行う演算処理装置を備えた配電盤において、
前記演算処理装置は前記デジタルフィルタを構成するとともに、前記演算処理装置は、主回路の第1相に挿入された増幅器のゲインとして初期設定された内部定数を読み出して、主回路の第1相に供給した基準電流と基準電流供給時における前記第1相に挿入されたデジタルフィルタ出力とが一致するように前記第1相に挿入された増幅器のゲインを増減して前記メモリに書き込み、
また、主回路の第2相に挿入された増幅器のゲインとして初期設定された内部定数を読み出して、主回路の第2相に供給した基準電流と基準電流供給時における前記第2相に挿入されたデジタルフィルタ出力とが一致するように前記第2相に挿入された増幅器のゲインを増減して前記メモリに書き込み、
前記第1相に挿入された変流器、補助変流器、A/D変換器およびデジタルフィルタによる変流特性と、前記第2相に挿入された変流器、補助変流器、A/D変換器およびデジタルフィルタによる変流特性のばらつきを前記書き込まれた増幅器のゲインにより補正することを特徴とする配電盤。」

第3.引用刊行物とその記載事項
引用文献1:特開昭62-281716号公報
引用文献2:特開昭63-249410号公報
引用文献3:特開平8-317476号公報
引用文献4:特開平9-92120号公報
引用文献5:特開昭64-3785号公報
引用文献6:特開平9-149536号公報
引用文献7:特開平4-13978号公報
引用文献8:特開平11-32425号公報

1.引用文献1
当審の平成20年5月26日付けで通知した拒絶の理由に引用した引用文献1には、「デイジタル制御装置におけるアナログ入力調整装置」に関し、第1?5図とともに以下の記載がある。
(ア)「(従来の技術)
第4図は、・・・(中略)・・・従来のデイジタル制御装置におけるアナログ入力調整装置であるデイジタル保護リレーを例として示す構成図であり、同図において、10は電力系統の故障を検出するためのPT・CTからの出力信号(以下PCT入力という)、11は電力系統の電圧・電流値が最大値となるときそれらの値が後述のAD変換器のフルスケールに適した値にレベル変換する入カトランス、12はPCT入力10からリレー演算に不必要な高調波等を除去するアナログフイルタ、13は各入力チヤンネル間のゲインの差を補正するゲイン調整部で、アナログフイルタ12を通過した信号が入力される。14は複数のPCT入力10を同一時刻にサンプリングし、AD変換が終了するまでホールドするサンプルホールド回路、15はサンプルホールドされた複数のPCT入力10を順次時間して出力するマルチプレクサ、16はアナログ信号をデイジタルデータに変換するAD変換器、17はCPUで構成されたデイジタル信号処理部で、これはマルチプレクサ15に制御信号であるマルチプレクサアドレス(MPXAD)18を出力すると共に、デイジタルデータ化されたPCT入力10によりリレー演算を行い事故の検出をするとトリツプ信号を出力する。
しかして、ゲイン調整部13は第5図に示すようにオペアンプ19の負帰還回路によって構成されたもので、R_(1),R_(2),R_(3),R_(4)は抵抗、VRは可変抵抗である。」(第1ページ右下欄第8行?第2ページ左上欄第17行)
(イ)「次に動作について説明する。PCT入力10は入カトランス11によりAD変換に適した値に変換され、アナログフイルタ12に入力される。デイジタル保護継電器では種々の継電器特性から要求される総合的フイルタ特性をデイジタル処理とアナログ処理との組合せにより実現するようにしている。一般にアナログフイルタは折返し周波数以上の高調波成分の除去を主目的としている。・・・(中略)・・・アナログフイルタ12を通過したPCT入力10をサンプルホールド回路14でサンプリングし、デイジタル値に変換できるように処理している。・・・(中略)・・・サンプルホールドされた信号はマルチプレクサ15により順次AD変換器16に時分割されて入力され、デイジタルデータに変換されてデイジタル信号処理部17でリレー演算を行い、この演算において事故を検出するとトリップ信号を出力する。」(第2ページ左上欄第18行?左下欄第7行)
(ウ)「しかして、リレー演算アルゴリズムにおいて、例えば、各相の電圧または電流値を入力信号とした場合、各入力チヤンネルのゲインは同じである必要がある。すなわち各相の電圧または電流値の総和が零にて正常と判定するリレー演算アルゴリズムは各入力チヤンネル毎にゲインが異つていると使用できない。したがつて、第5図に示すゲイン調整部13において各入力チヤンネル間のゲインの差を補正している。すなわち、ゲイン調整部13はオペアンプ19の負帰還回路によつて構成され、入力Viに対する出力Vｏは次式により表わされる。
・・・(中略)・・・(1)
このことより(1)式においてV_(R)を変化させることによりゲイン調整が可能となり、各入力チヤンネル間のゲインの差異をなくすことができる。」(第2ページ左下欄第8行?右下欄第5行)
(エ)「(発明が解決しようとする問題点)
従来のデイジタル制御装置におけるアナログ入力調整装置は以上のように構成されているので、ゲインの調整にあたつては各入力チヤンネル毎に設けたゲイン調整部13の抵抗V_(R)を可変させなければならず、調整に時間が掛り、また部品点数が増加するために、コストの増加および信頼性の低下を招き、さらに大きなスペースを占有すると共に、可変抵抗V_(R)を用いることによつて故障が発生するという問題点があった。」(第2ページ右下欄第6?15行)
(オ)「ゲインコントロール部20において、オペアンプ22のゲインは抵抗23と抵抗25との組合せにより決まり、ゲインは(2)式により求められる。ゲインコントロール部20ではマルチプレクサアドレス18により選択された入力信号がオペアンプ22に入力される。ここで、EPROM28には各マルチプレクサアドレス18毎に初期の試験時により標準のゲインとの差異を補正するためのゲインをオペアンプ22にて得るような抵抗23と抵抗25との組合せが格納されており、マルチプレクサアドレス18をEPROM28に入力すると、抵抗23と抵抗25との組合せを示すGCMRXADR27を出力し、入力信号のゲインの差異を補正する。この場合の、各入力チヤンネルの補正量は、例えば次のような方法によりメモリに格納される。すなわち、初期の試験状態でゲインコントロール部20のゲインを”1”に固定し、入力チヤンネルすべてに基準となる信号レベルを入力し、各入力チヤンネル毎にAD変換してデイジタル信号処理部17に入力する。そして、デイジタル信号処理部17では基準となる信号レベルを入力したときに出力されてくるADデータの標準値を持つているので、この標準値と各入力チヤンネル毎にAD変換されたデータを比較し、補正すべきゲインコントロール部20のゲインを求め、このゲインを実現するための抵抗23、抵抗25の組合せを実現するようなデータをEPROM28に格納する。」(第4ページ左上欄第3行?右上欄第10行)

上記記載事項(ア)、(イ)の記載、上記記載事項(ウ)の「各相の電圧または電流値を入力信号とした」及び「各相の電圧または電流値の総和が零にて正常と判定する」の記載、第4図の図示内容から、電力系統の各相にPTを挿入し電圧を入力信号とした場合と、電力系統の各相にCTを挿入し電流を入力信号とした場合があり、後者の場合、CTは電力系統の各相に挿入されたものであり、入力トランス11はCTからのCT入力をレベル変換するものであり、アナログフイルタ12はリレー演算に不必要な高調波等を除去するものであり、ゲイン調整部13は、オペアンプ19の負帰還回路によって構成され、電力系統の各相に挿入され、入力トランス11とアナログフイルタ12を通過したCT入力を調整するものであり、AD変換器16は、サンプルホールド回路14及びマルチプレクサ15を介してゲイン調整部13の出力側に接続され、ゲイン調整部13からのCT入力をAD変換するものといえる。
上記記載事項(ア)の「ゲイン調整部13は第5図に示すようにオペアンプ19の負帰還回路によって構成されたもので、R_(1),R_(2),R_(3),R_(4)は抵抗、VRは可変抵抗である」の記載、上記記載事項(ウ)の「ゲイン調整部13はオペアンプ19の負帰還回路によって構成され」及び「V_(R)を変化させることによりゲイン調整が可能となり、各入力チヤンネル間のゲインの差異をなくすことができる」の記載、第5図の図示内容から、可変抵抗V_(R)はゲイン調整部13のゲインを個別に調整するものといえる。
上記記載事項(ア)の記載、上記記載事項(イ)の「サンプルホールドされた信号はマルチプレクサ15により順次AD変換器16に時分割されて入力され、デイジタルデータに変換されてデイジタル信号処理部17でリレー演算を行い、この演算において事故を検出するとトリツプ信号を出力する」の記載、上記記載事項(ウ)の「各相の電圧または電流値の総和が零にて正常と判定するリレー演算アルゴリズム」の記載、第4図の図示内容から、デイジタル信号処理部17は、AD変換器16で変換されたデイジタルデータを、電力系統の各相の電流値の総和が零にて正常と判定するリレー演算アルゴリズムでリレー演算を行い、この演算において事故を検出するとトリツプ信号を出力するものといえる。

上記記載事項(ア)?(ウ)、図面の第4,5図の図示内容、検討した事項を総合すると、引用文献1には、「電力系統の各相に挿入されたCT、該CTからのCT入力をレベル変換する入力トランス11、リレー演算に不必要な高調波等を除去するアナログフイルタ12、オペアンプ19の負帰還回路によって構成され入力トランス11とアナログフイルタ12を通過したCT入力を調整するゲイン調整部13、サンプルホールド回路14及びマルチプレクサ15を介して該ゲイン調整部13の出力側に接続され該ゲイン調整部13からのCT入力をAD変換するAD変換器16と、
ゲイン調整部13のゲインを個別に調整する可変抵抗V_(R)を備え、
AD変換器16で変換されたデイジタルデータを、電力系統の各相の電流値の総和が零にて正常と判定するリレー演算アルゴリズムでリレー演算を行い、この演算において事故を検出するとトリツプ信号を出力するデイジタル信号処理部17を備えたデイジタル保護リレーにおいて、
可変抵抗V_(R)を変化させることにより各相に挿入されたゲイン調整部13のゲインを調整し、各相間のゲインの差を補正するデイジタル保護リレー。」との発明(以下「引用発明」という。)が記載されている。

また、上記記載事項(イ)の「デイジタル保護継電器では種々の継電器特性から要求される総合的フイルタ特性をデイジタル処理とアナログ処理との組合せにより実現するようにしている」の記載から、引用文献1には、フイルタ特性をデイジタル処理にて実現することが示唆されているといえる。
さらに、上記記載事項(オ)から、引用文献1には、各入力チヤンネル毎に補正するためのゲインをオペアンプ22にて得るような抵抗23と抵抗25との組合せが格納されるEPROM28と、該EPROM28に格納された抵抗23と抵抗25との組合せにより決まるゲインになるようにオペアンプ22のゲインを、各入力チヤンネル毎に補正するマルチプレクサ24,25を備え、各入力チヤンネルの初期の試験状態でオペアンプ22を有するゲインコントロール部20のゲインを”1”に固定し、入力チヤンネルすべてに基準となる信号レベルを入力し、基準となる入力レベルを入力したときに出力されてくるADデータの標準値と各チヤンネル毎にAD変換されたデータとを比較し、オペアンプ22を有するゲインコントロール部20の補正すべきゲインを求め、このゲインを実現するためのデータをEPROM28に格納することが記載されている。

2.引用文献2
上記拒絶の理由に引用した引用文献2には、「閉鎖配電盤」に関し、第1,2図とともに以下の記載がある。
(カ)「第1図において、(1)は閉鎖配電盤の主母線、・・・(中略)・・・(3)は計器用変流器、・・・(中略)・・・(10)は電子式複合保護リレー、・・・(中略)・・・である。」(第2ページ左下欄第18行?右下欄第7行)

3.引用文献3
上記拒絶の理由に引用した引用文献3には、「伝送端末装置」に関し、図1?21とともに以下の記載がある。
(キ)「【0017】
【実施例】以下、本発明の一実施例を図面を参照して説明する。図1は、本発明の第1実施例に係る伝送端末装置のブロック構成図である。・・・(中略)・・・
【0019】11a,11b,…,11nは、各々1組の被監視電路からの電流信号を取込む電流入力部で、12a,12b,12c,12dの4つの端子と、内部変流器13、増幅器14およびサンプルホールド(保持)回路15で構成されている。」

上記記載事項(キ)の記載、及び図1,3の図示内容から、増幅器14は内部変流器13のの出力を直接的に増幅するものといえる。

4.引用文献4
上記拒絶の理由に引用した引用文献4には、「回路遮断器」に関し、図1?6とともに以下の記載がある。
(ク)「【0002】
【従来の技術】図4は従来の回路遮断器のシステム構成を示すブロック図である。図において、3極回路遮断器1の電源側端子116,117,118 から負荷側端子119,120,121 に至る各極電路には開閉接点122,123,124 が構成され、また各々の導体を囲んで電流センサ手段としての変流器113,114,115 が配置されている。電路に通電電流が流れると、変流器113,114,115 の2次側には電流信号が誘起され、この電流信号は全波整流回路110,111,112 により整流され、負担回路107,108,109 を介して信号変換回路104,105,106 に入力されて適切なレベルの直流電圧に変換される。」
(ケ)「【0007】
【発明の実施の形態】以下、図1?図3に基づいてこの発明の実施の形態を説明する。なお、従来例と対応する部分には同一の符号を用いるものとする。図1にシステム構成のブロック図を示す、図1において、信号変換回路104,105,106 からの出力信号129,130,131 は従来例と同様にマイクロコントローラ101 のA/D 変換部150 に入力されるが、その後の動作の詳細を図2のマイクロコントローラ101 の内部構成図により説明する。すなわち、出力信号129,130,131 はA/D 変換部150 によりある一定時間ごとにディジタル変換され、変換後のディジタル値はバタワース、チェビシェフなどの方式のディジタルフィルタ処理部151 により高周波領域の信号がカットされる。これは後述する高速フーリエ変換(FFT) 処理における誤差防止とA/D 変換部150 から侵入するノイズ除去のためである。
【0008】・・・(中略)・・・ディジタルフィルタ処理部151 のもう一つの出力値133 は実効値計算処理部154 に入力され、その実効値が求められる。そして実効値計算処理部154 からの出力値136 は、・・・(中略)・・・、実効値補正部157 により補正される。・・・(中略)・・・そして、時限発生部158 には補正された実効値信号140 が入力され、この実効値140 が定格電流を超えた場合には、その大きさに応じた遅延時間で出力部159 に引外し信号141 が出力される。」
(コ)「【0009】変流器119,120,121 の周波数利得特性から利得補正係数を求める方法の一例を以下に説明する。変流器119,120,121 の各周波数での利得特性を求めるには、電路に周波数可変の電流を流す必要がある。そのため、図1に示すように、情報処理装置5、任意信号発生装置3、パワーアンプ2の組合せで周波数及び電流を可変し、この電流を電子負荷4を接続した回路遮断器1に通流する。情報処理装置5にはパソコンを用いるのがよい。また、情報処理装置5からは回路遮断器に通流させた電流の実効値及び周波数に関する信号128 をマイクロコントローラ101 の通信部160 (図2) に入力する。
【0010】 図2において、通信部160 は信号128 が入力されると、そのアナウンスをA/D 変換部150 に知らせ、それを受けて実効値計算処理部154 は変流器119,120,121で検出された電流信号の実効値を求める。そこで、実効値比較補正部155 は実効値計算処理部154 で求められた実効値と情報処理装置5から入力された実効値と比較し、その時点での周波数及び実効値の比率値138 を補正係数記憶部156 に入力して記憶させる。」
(サ)「【0011】
【発明の効果】この発明によれば、予め計測した電流センサ手段の周波数利得特性に基づく利得補正係数を用いて通電電流の実効値補正を行うことにより、各種の原因による電流センサ手段の特性のばらつきにも関わらず広帯域周波数において一定の利得を得る電流検出を実現でき、高精度で安定した時限引外し動作が可能となる。」

上記記載事項(ク)?(サ)の記載、及び図1,2,4の図示内容を総合すると、引用文献4には、マイクロコントローラ101は、ディジタルフィルタ処理部151を構成するとともに、該ディジタルフィルタ処理部151の出力値133から電路の通電電流の実効値を求めるものであって、マイクロコントローラ101は、各極電路に通流させた電流の実効値と該電流を通流させた時におけるディジタルフィルタ処理部151の出力値133から求めた実効値とを比較し、比率値138を補正係数記憶部156に記憶させ、各種の原因による電流センサ手段の特性のばらつきにも関わらず一定の利得を得ることができるとの事項が開示されている。

5.引用文献5
上記拒絶の理由に引用した引用文献5には、「デイジタル演算処理装置の入力回路」に関し、第1?9図とともに以下の記載がある。
(シ)「第1図は本発明の一実施例を示すブロツク構成図である。
図において、V1?Vnは、電力系統の複数の電圧信号(または電流信号)を表わしている。また、SW2及びSWnは、ゲインおよび位相特性を自動的に調整する場合に各チヤンネルのフイルタに電圧信号V1を印加するための選択スイツチ、1A?1nは電力系統の電圧信号V1?Vnの高調波を除去するためのフイルタ、・・・(中略)・・・、4はアナログ信号をデイジタル信号に変換するためのAD変換器である。・・・(中略)・・・、6は事故検出演算を行うマイクロコンピユータ、・・・(中略)・・・、10はゲインおよび位相の自動調整を行うためにフイルタ1A?1nの回路定数の選択情報を記憶するEEPROM(書替え可能な読出し専用メモリ)、11は入出力部である。なお、この入出力部11から出力される信号のうちg1?gnはフイルタの1A?1nのゲイン調整のための制御信号・・・(中略)・・・である。」(第2ページ左下欄第18行?第3ページ左上欄第6行)
(ス)「第2図(a)は、フイルタ1A?1nの一実施例を示す回路図であり、ここではアナログスイツチ、キヤパシタ及び演算増幅器(以下、OPアンプと略記)から成るスイツチトキヤパシタフイルタ(以下、SCフイルタと略記)の構成を示している。」(第3ページ左上欄第10?14行)
(セ)「以上述べたスイツチト・キヤパシタ回路は基本的な回路であるが、実際には寄生容量の影響を受けにくい第3図(e)、(f)に示す回路などが用いられるものとなつている。」(第3ページ左下欄第15?18行)
(ソ)「第1図に示した実施例の全体の動作について図面を用いた説明する。
まず、ゲイン自動調整について説明する。
第4図は、ゲイン自動調整処理を示すフロー図である。まず、ステツプ100において各チヤンネルのフイルタ1A?1nに共通の電圧信号としてV1を印加する。このため、スイツチSW2?SWnはV1側に切替える。次に、ステツプ101においてどのチヤンネルのフイルタを自動調整するか選択する。次に、ステツプ102においてAD変換器4からのデータ取込み、次のステツプ103でn周期積分する。積分値を求めたら、ステツプ105においてあらかじめ設定した値に対して許容誤差±εの範囲内かどうかを判定する。範囲内であれば、ゲイン調整は必要でないことになるため、全チヤンネル終了かどうか判定し、終了でなければ次のチヤンネルについて同様に処理する。
しかし、ゲイン誤差が±εの範囲内でなければ、ステツプ107において積分値が+εより大きいかどうかを判定し、もし大きければステツプ109においてゲイン調整信号のデータをマイナス側に変更する。逆に積分値が+εより小さいならば、ステツプ108においてゲイン調整信号のデータをプラス側に変更する。以上の変更したデータをノイズ等により変らないようにするため、ステツプ110においてEEPROM10に書込む。入出力部11はこのEEPROM10に記憶されたデータに基づきチヤンネルセレクトしたフイルタへゲイン調整用の制御信号gn(nはセレクトしたチヤンネルの番号)を送る。この信号により、該当のフイルタでは第(9)式で示した利得係数Hによりゲイン調整する。
さらに、これら一連の動作を繰返し、積分値が設定値±誤差ε以内となるようにする。」(第5ページ左上欄第3行?右上欄第17行)
(タ)「また、以上述べたフイルタを集積化する場合、多少の特性誤差があつても、ゲインおよび位相の自動調整処理により、十分に実用に耐え得る保護リレー用を実現できる。」(第6ページ右下欄第1行?第4行)

上記記載事項(シ)?(タ)の記載、及び第1?4図の図示内容を総合すると、引用文献5には、各チヤンネルのフイルタ1A?1nのゲイン調整信号のデータを各チヤンネル毎に記憶するEEPROM10と、該EEPROM10に記憶されたデータに基づきフイルタの利得係数Hを個別にゲイン調整するスイツチト・キヤパシタ回路を備え、あらかじめ設定した値に対して電圧信号V1の印加時におけるAD変換器4からのデータの積分値が許容誤差±εの範囲内になるように、ゲイン調整信号のデータをマイナス側又はプラス側に変更してEEPROM10に書込みゲインを調整し、許容誤差±εの範囲内となるゲイン調整信号のデータをEEPROM10に書込むことにより、多少の特性誤差があっても、ゲインの自動調整処理により、十分に実用に耐え得るとの事項が開示されているといえる。

6.引用文献6
上記拒絶の理由に引用した引用文献6には、「デイジタル保護制御装置」に関し、図1?9とともに以下の記載がある。
(チ)「【0017】アナログ入力基板100は、n個の折り返し誤差防止用のアナログフィルタ110-1,110-2,…,110-nを有しており、入力変成器(CT,PT)10からの信号が入力し、高長波分を除去する。このアナログフィルタ110は、通常、8個若しくは12個から構成され、電力系統の電流信号のA相,B相,C相及び零相用として4個を使用・・・(中略)・・・される。」
(ツ)「【0032】 以上のようにして、オフセット誤差、ゲイン誤差及び位相誤差が検出され、それぞれの補正係数が求められる。この時、マルチプレクサ120により、8チャネンネル若しくは12チャンネルのそれぞれについて、オフセット誤差、ゲイン誤差及び位相誤差の補正係数が求められる。」
(テ)「【0051】図5において、調整時には、高精度発振器510の出力は、精密電力アンプ520によって増幅される。・・・(中略)・・・
【0052】精密電力アンプ520の出力信号が、入力変成器10,アナログフィルタ110及びマルチプレクサ120を介して、アナログ/デイジタル変換器130に取り込まれる間に、これらのアナログ回路によって、ゲイン誤差が重畳され、波高値が変化する。ゲイン誤差の重畳した信号は、デジタルシグナルプロセッサDSP150に取り込まれ、ゲイン誤差量が検出される。なお、ここでは、入力変成器10,アナログフィルタ110及びマルチプレクサ120は、それぞれ、1個づつのみ示しているが、実際には、図1において説明したように、8チャンネル若しくは12チャンネルあり、ここでは、代表して1チャンネル分のみを図示している。
【0053】デジタルシグナルプロセッサDSP150の中には、デイジタルフィルタ手段154aと波高値演算手段154bとゲイン補正係数演算手段154cによって構成される。デイジタルフィルタ手段154aは、図6に示す周波数特性を有している。即ち、高精度発振器510の基本周波数f1の信号成分に対しては、ゲインが1.0であり、他の周波数に対してはゲインが1.0以下であり、特に、直流分に対しては、ゲインが0のバンドパスフィルタの特性を有するように構成する。従って、デイジタルフィルタ手段152aによって、デイジタルフィルタ演算を施すことにより、この出力は、オフセットとなる直流分がカットされ、基本波の交流成分のみがデイジタルフィルタ手段154aの出力に得られる。
【0054】波高値演算手段154bは、1周期の交流信号を電気角30゜ごとに12点サンプリングして、Vd(i)(i=1?12)を求め、波高値Aとして・・・(中略)・・・演算する。
【0055】ゲイン誤差補正係数演算手段154cは、パーソナルコンピュータ400から入力された波高値の設定値Bを読みだし、求められた波高値Aに基づいて、補正係数Kgを、Kg=B/Aとして求める。求められた補正係数は、マスタコントロール基板200の不揮発性メモリ220に格納される。
【0056】運用時には、デイジタル信号に変換された電力系統からの入力信号が、デイジタルシグナルプロセッサDSP150に読み込まれ、高調波除去用のデイジタルフィルタ手段154dによって高調波成分を取り除かれ、また、不揮発性メモリ220に格納されたゲイン誤差の補正係数Kgが読み出される。デイジタルシグナルプロセッサDSP150内の係数乗算手段154eによって、入力信号に補正係数Kgを乗ずることにより、入力信号からゲイン誤差分を補正して、補正済みデータを得ることができる。」

上記記載事項(チ)?(テ)の記載、及び図1?8の図示内容を総合すると、引用文献6には、アナログ/デイジタル変換器130からの信号が取り込まれ、直流分をカットし、基本周波数(50Hｚ又は60Hｚ)成分のみを通過するバンドパスフィルタ特性を有するデイジタルフィルタ手段154aと、A相,B相,C相用のゲイン誤差の補正係数Kgを格納する不揮発性メモリ220を備え、デイジタルシグナルプロセッサDSP150は、デイジタルフィルタ手段154aを有し、デイジタルシグナルプロセッサDSP150は調整時におけるA相,B相,C相用の入力変成器10に入力される波高値の設定値Bとデイジタルフィルタ手段154aの出力から求めた波高値Aとの比により、A相,B相,C相用のゲイン誤差の補正係数Kgを求めて不揮発性メモリ220に格納し、A相,B相,C相用の入力変成器10,アナログフィルタ110及びマルチプレクサ120を介して、アナログ/デイジタル変換器130に取り込まれる間に重畳されたゲイン誤差を補正することが記載されている。

7.引用文献7
上記拒絶の理由に引用した引用文献7には、「電流計測方法および装置ならびに開閉装置遮断部寿命診断装置」に関し、第1?9図とともに以下の記載がある。
(ト)「本実施例の遮断部寿命診断装置は、開閉装置1が接続される主回路40の各相に設けられた、電流計2a用のCT2の2次出力に補助CT3を介して電流計測ユニット30を接続して構成される。なお、第1図には、表記を簡単にするため、および、説明の便宜のため、1チャネル分のみ示すが、実際には、開閉装置の各相に対応するチャネル数を有するものである。・・・(中略)・・・
信号処理部30aは、補助CT3の2次出力を扱いやすい電圧レベルに変換する入力変換器4と、入力信号を増幅する増幅器5と、・・・(中略)・・・を有している。」(第4ページ左下欄第7行?第5ページ左上欄第3行)

8.引用文献8
上記拒絶の理由に引用した引用文献8には、「保護リレー」に関し、図1?4とともに以下の記載がある。
(ナ)「【0012】図1は、本発明の第1の実施の形態を示す図である。同図において、3相の主回路系統1の各相電流が変流器2a,2b,2cでそれぞれ取り出され、補助変成器3a,3b,3cを介して保護リレー10に入力されている。保護リレー10における4a,4b,4cは高域ノイズ等をカットするフィルタ回路、5a,5b,5cは入力信号をCPUの演算レベルまで増幅する信号増幅器、6はマルチプレクサであり、増幅された複数の入力信号を切換えて順次A/D変換器7に送出する。」

第4.本願発明と引用発明との対比
1.両者の対応関係
本願発明と引用発明とを対比する。
本願発明の配電盤は、主回路機器の保護および制御を行う演算処理装置を備えるものであるから、引用発明の「デイジタル保護リレー」と、本願発明の「配電盤」とは、「保護制御装置」である限りにおいて共通する。
引用発明の「電力系統」は、その機能、作用からみて、本願発明の「主回路」に相当し、以下同様に、「CT」は「変流器」に、「CTからのCT入力」は「変流器からの出力電流」に、「入力トランス11」は「補助変流器」に、「AD変換器16」は「A/D変換器」に、「デイジタル信号処理部17」は「演算処理装置」に、各々相当する。
引用発明のCTからのCT入力を「レベル変換する」との事項は、実質的に、本願発明の変流器の出力電流を「変流する」との事項に対応する。
本願発明の「増幅器」は、そのゲインが増減されるものであるので、引用発明の「ゲイン調整部13」と、本願発明の「増幅器」とは、「ゲイン調整器」である限りにおいて共通する。
引用発明のAD変換器16において「サンプルホールド回路14及びマルチプレクサ15を介して該ゲイン調整部13の出力側に接続され該ゲイン調整部13からのCT入力をAD変換する」との事項は、本願発明のA/D変換器において「該増幅器の出力側に接続され該増幅器出力をA/D変換する」との事項と、「該ゲイン調整器の出力側に接続され該ゲイン調整器出力をA/D変換する」との事項の限りにおいて共通する。
そして、引用発明の「電力系統の各相」は、本願発明の「主回路の第1相」及び「主回路の第2相」に相当するものを含むことは明かであるので、引用発明の「電力系統の各相に挿入されたCT」は本願発明の「主回路の第1相に挿入された変流器」及び「主回路の第2相に挿入された変流器」に相当し、引用発明の「電力系統の各相に挿入されたCT、該CTからのCT入力をレベル変換する入力トランス11、リレー演算に不必要な高調波等を除去するアナログフイルタ12、オペアンプ19の負帰還回路によって構成され入力トランス11とアナログフイルタ12を通過したCT入力を調整するゲイン調整部13、サンプルホールド回路14及びマルチプレクサ15を介して該ゲイン調整部13の出力側に接続され該ゲイン調整部13からのCT入力をAD変換するAD変換器16と」を備える事項は、本願発明の「主回路の第1相に挿入された変流器、該変流器の出力電流を変流する補助変流器、該補助変流器の出力を増幅する増幅器、該増幅器の出力側に接続され該増幅器出力をA/D変換するA/D変換器と、主回路の第2相に挿入された変流器、該変流器の出力電流を変流する補助変流器、該補助変流器の出力を増幅する増幅器、該増幅器の出力側に接続され該増幅器出力をA/D変換する前記A/D変換器と」を備える事項と、「主回路の第1相に挿入された変流器、該変流器の出力電流を変流する補助変流器、ゲイン調整器、該ゲイン調整器の出力側に接続され該ゲイン調整器出力をA/D変換するA/D変換器と、主回路の第2相に挿入された変流器、該変流器の出力電流を変流する補助変流器、ゲイン調整器、該ゲイン調整器の出力側に接続され該ゲイン調整器出力をA/D変換する前記A/D変換器と」を備えるとの限りにおいて共通する。
同様に、引用発明の「各相に挿入されたゲイン調整部13のゲインを調整」との事項は、本願発明の「第1相に挿入された増幅器のゲインを増減」及び「第2相に挿入された増幅器のゲインを増減」との事項と、「第1相に挿入されたゲイン調整器のゲインを調整」及び「第2相に挿入されたゲイン調整器のゲインを調整」との事項の限りにおいて共通する。
引用発明の「ゲイン調整部13のゲインを個別に調整する」との事項は、実質的に、本願発明の「増幅器のゲインを個別に制御する」との事項と、「ゲイン調整器のゲインを個別に制御する」との事項の限りにおいて共通する。
引用発明のデイジタル信号処理部17は「事故を検出するとトリツプ信号を出力する」ものであり、その機能、作用からみて、「搭載された主回路機器の保護および制御を行う」ものを含んでいることは当業者に明かであるので、引用発明の「電力系統の各相の電圧または電流値の総和が零にて正常と判定するリレー演算アルゴリズムでリレー演算を行い、この演算において事故を検出するとトリツプ信号を出力するデイジタル信号処理部17」との事項は、実質的に、本願発明の「主回路の各相に流れる電流を計測し、計測した電流値に基づき搭載された主回路機器の保護および制御を行う演算処理装置」との事項に相当する。
すると、両者の一致点、相違点は以下のとおりとなる。

2.両者の一致点
「主回路の第1相に挿入された変流器、該変流器の出力電流を変流する補助変流器、ゲイン調整器、該ゲイン調整器の出力側に接続され該ゲイン調整器出力をA/D変換するA/D変換器と、
主回路の第2相に挿入された変流器、該変流器の出力電流を変流する補助変流器、ゲイン調整器、該ゲイン調整器の出力側に接続され該ゲイン調整器出力をA/D変換する前記A/D変換器とを備え、
主回路の各相に流れる電流を計測し、計測した電流値に基づき搭載された主回路機器の保護および制御を行う演算処理装置を備えた保護制御装置において、
前記第1相に挿入されたゲイン調整器のゲインを調整し、
また、前記第2相に挿入されたゲイン調整器のゲインを調整する保護制御装置。」

3.両者の相違点
(1)相違点1
保護制御装置に関し、本願発明では「配電盤」であるのに対し、引用発明では「デイジタル保護リレー」ある点。
(2)相違点2
ゲイン調整器とその入力に関し、本願発明では、「該補助変流器の出力を増幅する増幅器」であるのに対し、引用発明では、CT入力を調整するオペアンプ19を用いたゲイン調整部13であるものの、増幅するものであるのか否かが明確ではなく、また、リレー演算に不必要な高調波等を除去するアナログフイルタ12を通過したCT入力を調整する点。
(3)相違点3
ゲインに関し、本願発明では、「前記第1相に挿入された増幅器および前記第2相に挿入された増幅器のゲインを各相毎に記憶するメモリ」と、「該メモリに記憶されたゲインになるように前記増幅器のゲインを個別に制御するゲインコントロール回路」を備えるに対し、引用発明では、ゲイン調整部13のゲインを個別に調整する可変抵抗V_(R)を備えるものの、メモリを備えておらず、該メモリに記憶されたゲインになるように制御しない点。
(4)相違点4
デジタルフィルタに関し、本願発明では、「前記A/D変換器の出力側に含まれる直流分を除去し商用周波数を通過帯とする帯域通過型のデジタルフィルタ」を備え、演算処理装置は、「前記デジタルフィルタを構成するとともに」、「前記デジタルフィルタ出力に基づいて」主回路の各相に流れる電流を計測するものであって、「主回路の第1相に供給した基準電流と基準電流供給時における前記第1相に挿入されたデジタルフィルタ出力と」が一致するようにし、「主回路の第2相に供給した基準電流と基準電流供給時における前記第2相に挿入されたデジタルフィルタ出力と」が一致するようにし、「前記第1相に挿入された変流器、補助変流器、A/D変換器およびデジタルフィルタによる変流特性と、前記第2相に挿入された変流器、補助変流器、A/D変換器およびデジタルフィルタによる変流特性のばらつきを前記書き込まれた増幅器のゲインにより補正する」するのに対し、引用発明では、フイルタ特性をデイジタル処理にて実現することが示唆されている(上記記載事項(イ))ものの、そのような構成ではない点。
(5)相違点5
演算処理装置(デイジタル信号処理部17)に関し、本願発明では、「主回路の第1相に挿入された増幅器のゲインとして初期設定された内部定数を読み出して」、主回路の第1相に供給した基準電流と基準電流供給時における前記第1相に挿入されたデジタルフィルタ出力と「が一致するように前記第1相に挿入された増幅器のゲインを増減して前記メモリに書き込み」、また、「主回路の第2相に挿入された増幅器のゲインとして初期設定された内部定数を読み出して」、主回路の第2相に供給した基準電流と基準電流供給時における前記第2相に挿入されたデジタルフィルタ出力と「が一致するように前記第2相に挿入された増幅器のゲインを増減して前記メモリに書き込」むのに対し、引用発明では、各相に挿入されたゲイン調整部13のゲインを調整するものの、デイジタル信号処理部17の構成が異なる点。

第5.相違点についての検討
1.相違点1について
変流器や保護リレーを配電盤として構成することは、周知の技術であり、例えば引用文献2には、計器用変流器3や電子式複合保護リレー10を備えた閉鎖配電盤が記載されている。そして、引用発明のデイジタル保護リレーにおいて、上記周知の技術を採用することを妨げる技術的事情も見あたらないので、引用発明おいて、上記周知の技術を適用して、相違点1に係る本願発明の発明特定事項とすることは、当業者が容易に想到し得たものである。

2.相違点2について
補助変流器の出力を、直接的に又はレベル変換やノイズカット後に、増幅する増幅器は、例えば引用文献3、7、8に記載されており、ともに周知の技術である。また、引用発明のアナログフイルタ12は、高調波等を除去するために設けられたものであり、高調波の発生量やリレー演算への影響の程度に応じて適宜省略可能であることは明かであるので、引用発明おいて、アナログフイルタ12を省略するとともに、入力トランス11を通過したCT入力をオペアンプ19を用いたゲイン調整部13により増幅させて、相違点2に係る本願発明の発明特定事項とすることは、当業者が容易に想到し得たものである。

3.相違点3について
引用文献5には、各チヤンネルのフイルタ1A?1nのゲイン調整信号のデータを各チヤンネル毎に記憶するEEPROM10(メモリ)と、該EEPROM10に記憶されたデータに基づきフイルタの利得係数Hを個別にゲイン調整するスイツチト・キヤパシタ回路(ゲインコントロール回路)を備える事項が記載されている。
そして、引用発明では可変抵抗V_(R)が問題点として認識されている(上記記載事項(エ))ので、引用発明の電力系統の各相において、可変抵抗V_(R)をなくすべく引用文献5に記載されたメモリやゲインコントロール回路を適用することは、当業者にとって容易に想到し得るものであって、その際、メモリに記憶させるデータは増幅器のゲインを制御するためのものであるので、メモリに記憶させるデータを増幅器のゲインそのものにすることは、当業者にとって格別困難とはいえない。
よって、相違点3に係る本願発明の発明特定事項とすることは、当業者が容易に想到し得たものである。

4.相違点4について
引用文献6には、アナログ/デイジタル変換器130(A/D変換器)からの信号が取り込まれ、直流分をカットし、基本周波数(50Hｚ又は60Hｚ)成分のみを通過するバンドパスフィルタ特性を有するデイジタルフィルタ手段154a(デジタルフィルタ)を備え、デイジタルシグナルプロセッサDSP150(演算処理装置)は、デイジタルフィルタ手段154a(デジタルフィルタ)を有し、デイジタルシグナルプロセッサDSP150は調整時にA相,B相,C相用のゲイン誤差の補正係数Kgを求めて不揮発性メモリ220に格納し、A相,B相,C相用の入力変成器10,アナログフィルタ110及びマルチプレクサ120を介して、アナログ/デイジタル変換器130に取り込まれる間に重畳されたゲイン誤差を補正することするとの事項が記載されている。
また、引用文献4には、マイクロコントローラ101(演算処理装置)は、ディジタルフィルタ処理部151(デジタルフィルタ)の出力値133から電路の通電電流の実効値を求めるものであって、各極電路(主回路)に通流させた電流の実効値と該電流を通流させた時におけるディジタルフィルタ処理部151(デジタルフィルタ)の出力値133から求めた実効値とを比較し、各種の原因による電流センサ手段の特性のばらつきにも関わらず一定の利得を得ることができるとの事項が記載されている。
そして、デイジタル保護リレーの技術分野において、演算処理装置がデジタルフィルタを構成することは常套手段であり、また引用発明では可変抵抗V_(R)が問題点として認識されている(上記記載事項(エ))ので、引用発明において、ディジタル信号処理部17に引用文献6に記載されたデイジタルフィルタを構成するとともに、可変抵抗V_(R)をなくすべく引用文献4に記載された構成を適用することは、当業者にとって格別困難とはいえない。引用発明に引用文献6及び4に記載された構成を適用したものは、各相に挿入された変流器、補助変流器、A/D変換器およびデジタルフィルタによる変流特性のばらつきを書き込まれたデータにより補正するものとなることは明かである。なお、メモリに記憶させるデータを増幅器のゲインに限定することは「第5.3.相違点3について」において述べた通り、当業者にとって格別困難とはいえない。
よって、相違点4に係る本願発明の発明特定事項とすることは、当業者が容易に想到し得たものである。

5.相違点5について
引用文献1には、各入力チヤンネルの初期の試験状態でオペアンプ22を有するゲインコントロール部20のゲインを”1”に固定すること、すなわちゲインを初期設定する事項が記載されている(上記記載事項(オ))。
引用文献5には、あらかじめ設定した値に対して電圧信号V1の印加時におけるAD変換器4からのデータの積分値が許容誤差±εの範囲内になるように、ゲイン調整信号のデータをマイナス側又はプラス側に変更してEEPROM10(メモリ)に書込むとの事項が記載されている。
また、メモリに記憶されたデータの値を増減する場合、メモリからデータの値を読み出し、データの値を増減し、増減したデータの値をメモリに書き込むという手順で行うことは、周知の技術といえる。
そして、引用発明では可変抵抗V_(R)が問題点として認識されている(上記記載事項(エ))ので、上記周知の技術をあわせみれば、引用発明において、可変抵抗V_(R)をなくすべく引用文献1及び5に記載された事項を採用するとともに、初期設定された内部定数を読み込むようにすることは、当業者にとって格別困難とはいえない。なお、引用文献5に記載された「許容誤差±εの範囲内になる」との事項と、本願発明の「一致する」との事項とは、表現として誤差を考慮したものか否かの違いであって、実質的に同じ意味と解し得る。
よって、相違点5に係る本願発明の発明特定事項とすることは、当業者が容易に想到し得たものである。

5.まとめ
本願発明の全体構成により奏される作用効果は、引用発明、引用文献1?8に記載された事項及び上記各周知の技術から当業者が予測できる範囲内のものである。
したがって、本願発明は、引用発明、引用文献1?8に記載された事項及び上記各周知の技術に基づいて、当業者が容易に発明をすることができたものである。

第6.むすび
以上のとおり、本願発明については、特許法第29条第2項の規定により特許を受けることができない。
よって、結論のとおり審決する。
 
審理終結日 2008-08-12 
結審通知日 2008-08-19 
審決日 2008-09-02 
出願番号 特願2000-28120(P2000-28120)
審決分類 P 1 8・ 121- WZ (H02B)
最終処分 不成立  
前審関与審査官 山本 忠博、堀川 一郎  
特許庁審判長 藤井 俊明
特許庁審判官 岸 智章
平上 悦司
発明の名称 配電盤  
代理人 武 顕次郎  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ