ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 1項3号刊行物記載 特許、登録しない(前置又は当審拒絶理由) H01L 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L |
|---|---|
| 管理番号 | 1201733 |
| 審判番号 | 不服2005-22509 |
| 総通号数 | 117 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2009-09-25 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2005-11-22 |
| 確定日 | 2009-08-06 |
| 事件の表示 | 特願2000-245498「相互接続の製造方法」拒絶査定不服審判事件〔平成13年 3月30日出願公開、特開2001- 85523〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は、平成12年8月14日の出願(パリ条約による優先権主張1999年8月30日、米国)であって、平成17年8月19日付けで拒絶査定がなされ、これに対し、同年11月22日に拒絶査定に対する審判請求がなされるとともに、同年12月22日付けで手続補正がなされたものであり、その後、当審において、平成20年1月15日付けで審尋がなされ、同年7月16日に回答書が提出され、同年10月6日付けで、平成17年12月22日付けの手続補正が却下され、同年10月20日付けで拒絶の理由が通知され、その指定期間内である平成21年2月23日に手続補正がなされるとともに意見書が提出されたものである。 第2 本願発明 本願の請求項1ないし6に係る発明は、平成21年2月23日付け手続補正書の特許請求の範囲の請求項1ないし6に記載された事項により特定されるとおりのものであって、このうち、本願の請求項1に係る発明(以下、「本願発明」という。)は、次のとおりのものである。 「【請求項1】 (a)第一の誘電層、ストップ層及び第二の誘電層がこの順で積み重ねた構成を含むスタック層を設けるステップ、 (b)前記スタック層上に第1の開口を有する第1のマスク層を形成するステップ、 (c)前記スタック層へ延伸するが貫通しない凹部を形成するステップ (d)前記第1のマスク層上に第2の小開口を有する第2のマスク層を形成するステップ、前記第2の小開口は前記凹部を露出し、前記第1の開口より小さく、 (e)前記スタック層を通って延伸するビアを形成するステップ、 (f)前記凹部および前記ビア中に導電材料を形成して相互接続を形成するステップ とを有することを特徴とする相互接続の製造方法。」 第3 刊行物に記載される発明 刊行物1.特開平8-316309号公報 当審における拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物1(特開平8-316309号公報)には、図1ないし図3とともに、「半導体装置の製造方法」(発明の名称)に関して、以下の事項が記載されている。 「【請求項1】 導電体層の上方に上層配線が形成され、かつ該上層配線と前記導電体層との間に導電性を有する柱状のコンタクト部が介装されてなる多層配線構造を有する半導体装置の製造方法であって、 前記導電体層上に層間絶縁膜を形成し、その後該層間絶縁膜に前記上層配線用の溝を形成する第1工程と、 前記溝の直下の前記層間絶縁膜に前記導電体層に到達するコンタクトホールを形成する第2工程と、 前記溝内と前記コンタクトホール内とを埋め込む状態で前記層間絶縁膜上に導電材料からなる膜を形成する第3工程と、 前記層間絶縁膜の上面が露出する位置まで前記導電材料からなる膜を除去し、前記溝内に前記導電材料を埋め込んでなる前記上層配線と、前記コンタクトホール内に前記導電材料を埋め込んでなりかつ前記導電体層と前記上層配線とにそれぞれ連続する前記コンタクト部とを形成し、前記多層配線構造を得る第4工程とを有していることを特徴とする半導体装置の製造方法。 【請求項2】 前記第1工程は、前記導電体層上に形成された層間絶縁膜上に、所定の幅の溝状の孔を有する第1レジストパターンを形成する工程と、その後該第1レジストパターンをマスクとしたエッチングによって前記溝を形成する工程とからなり、 前記第2工程は、前記孔の幅よりも大きい内寸の開口を有する貫通孔を備えた第2レジストパターンを、前記孔上に前記貫通孔が位置するようにして前記第1レジストパターン上に形成する工程と、その後前記第1レジストパターンと第2レジストパターンとをマスクとしたエッチングによって前記コンタクトホールを形成する工程と、前記エッチング後前記第1レジストパターンと前記第2レジストパターンとを除去する工程とからなることを特徴とする請求項1記載の半導体装置の製造方法。」 「【0015】 【実施例】以下、本発明に係る半導体装置の製造方法の実施例を図面に基づいて説明する。図1(a)?(c)、図2(d)?(f)、図3(e)、(f)は本発明の一実施例を工程順に説明するための図であり、特に本発明の特徴である多層配線構造の形成工程を示す図である。また図1?図3において(イ)は上層配線とコンタクト部とを形成する箇所、(ロ)は上層配線のみを形成する箇所を示している。 【0016】この実施例において、多層配線構造1を形成するには、まず(イ)の箇所、(ロ)の箇所とも同じようにして図1(a)?(c)に示す工程を行う。すなわち、図1(a)に示すごとくSi基板または下層配線からなる導電体層2上に、CVDによって、第1層間絶縁膜3aと、第2層間絶縁膜3bと、第3層間絶縁膜3cとを順次積層し、層間絶縁膜3を形成する。このとき、後の溝5を形成するための異方性エッチングにおいて、第2層間絶縁膜3bのエッチング速度が、第3層間絶縁膜3cのそれに対して小さくなるような絶縁材料を用いて第2層間絶縁膜3bを形成する。 【0017】ここでは、第1層間絶縁膜3aおよび第3層間絶縁膜3cがSiO_(2) 系からなり、第2層間絶縁膜3bが窒化シリコン(SiN)からなる。また第1層間絶縁膜3aを0.05μm?1μm程度の膜厚に、第2層間絶縁膜3bを0.01μm?0.5μm程度の膜厚に、第3層間絶縁膜3cを0.03μm?1μm程度の膜厚にそれぞれ形成する。 【0018】次いで層間絶縁膜3上に、例えば光が照射されると硬化し現像液に対して不溶となるネガ型レジストを用いて第1レジスト膜(図示略)を形成する。その後、リソグラフィによって第1レジスト膜を、後述する上層配線10のパターンが反転した形状にパターニングし、つまり上層配線10のパターン以外の部分を現像液に対して不溶化し、上層配線10の幅と略等しい幅ｔ、この実施例では0.1μm?5μm程度の幅ｔの溝状の孔4aを有する第1レジストパターン4を形成する。 【0019】次に図1(b)に示すように、第1レジストパターン4をマスクとしたRIE等の異方性エッチングによって、層間絶縁膜3に上層配線10用の溝5を形成する。上記異方性エッチングによって、溝5の幅ｓは孔4aの幅ｔに略等しい、0.1μm?5μm程度に形成される。また上記したように第2層間絶縁膜3bは、この異方性エッチングにおけるエッチング速度が第3層間絶縁膜3cのそれに対して小さいことから、この工程において第2層間絶縁膜3bはエッチングストッパー層となる。よって、ここではほとんど第3層間絶縁膜3cのみがエッチングされて、第3層間絶縁膜3cの上面から第2層間絶縁膜3bの上面までの深さの溝5が形成される。 【0020】次に図1(c)に示すごとく、第1レジストパターン4上に後述する第2レジストパターン7形成用の第2レジスト膜6を塗布形成する。このとき第2レジスト膜6を構成するレジスト材料は、溝5内および孔4a内にも埋め込まれる。なお、ここで形成する第2レジスト膜6と上記第1レジストパターン4とは、次工程における第2レジスト膜6のパターニングの際、第1レジストパターン4が影響を受けずその形状が維持されるという条件を満たす関係であることが必要である。本実施例では、上記条件を満たすべくネガ型レジストからなる第1レジストパターン4に対して、第2レジスト膜6を光が照射されると現像液に対する溶解度が高くなるポジ型レジストを用いて形成する。 【0021】次にリソグラフィによって第2レジスト膜6をパターニングし、図2(d)に示すように、貫通孔7aを有する第2レジストパターン7を形成する。ここで、貫通孔7aの形成部分については、(イ)の箇所における第1レジストパターン4の孔4a上に位置させる。また貫通孔7aについては、その開口形状を例えば略円形、四角形等に形成するとともに、その開口の内寸(内径)ｗを、孔4aの幅ｔよりも大きく設定する。この実施例では、0.1μm?5μm程度の孔4aの幅ｔに対して、貫通孔7aの内寸ｗを0.15μm?8μm程度の範囲でしかも孔4aの幅ｔよりも大きく形成する。 【0022】なお、上記したように第2レジスト膜6はポジ型レジストからなり、上記リソグラフィの際、貫通孔7aの形成部分のみが露光されて現像液に対する溶解度が高められるものである。よってリソグラフィの際の現像工程では、貫通孔7aの形成部分の第2レジスト膜6と溝5内および孔4a内に埋め込まれた第2レジスト膜6のレジスト材料とが、現像液に溶解されて除去される。また第1レジストパターン4はネガ型レジストで形成されており、すでに先のリソグラフィで硬化してなるため、上記リソグラフィの影響を受けることがなく、したがってこの工程を経ても第1レジストパターン4の形状は維持される。 【0023】続いて図2(e)に示すように、第2レジストパターン7と第1レジストパターン4とをマスクとしたRIE等の異方性エッチングを行って、(イ)の箇所における溝5の直下の層間絶縁膜3、すなわちここでは第2層間絶縁膜3bと第1層間絶縁膜3aとに、溝5に連通しかつ導電体層2に到達するコンタクトホール8を形成する。上記異方性エッチングは、第2層間絶縁膜3bをエッチングした後、第1層間絶縁膜3aをエッチングするというように、2段階で行っても良い。 【0024】この工程では、第2レジストパターン7の貫通孔7aの直下に、第1レジストパターン4の孔4aが位置しており、この孔4aの幅ｔが貫通孔7aの内寸ｗよりも小さいことから、実質的には第1レジストパターン4がこの工程におけるマスクとなる。よって、形成されるコンタクトホール8の内寸ｒは、孔4aの幅ｔに略等しい、すなわち溝5の幅ｓに略等しい0.1μm?5μm程度に形成される。また実質的にこの工程におけるマスクとなる第1レジストパターン4は上記したように上層配線10形成用であるため、コンタクトホール8は自己整合的に上層配線10の直下位置に形成されることとなる。 【0025】次に、図2(f)に示すように層間絶縁膜3上のすべての第1レジストパターン4と第2レジストパターン7とを剥離する。したがって、(イ)、(ロ)のいずれの箇所においても第1レジストパターン4と第2レジストパターン7とが除去された状態になる。 【0026】次いで(イ)の箇所、(ロ)の箇所とも同様にして図3(g)、(h)に示す工程を行う。すなわち、スパッタリングまたはCVDにより、図3(g)に示すように層間絶縁膜3の上面にAl、W等の導電材料からなる膜(以下、導電材料膜と記す)9を0.03μm?1μmの厚みに形成する。この際、(イ)の箇所においては、溝5内およびこれに連通するコンタクトホール8内が上記導電材料で埋め込まれ、また(ロ)の箇所においては、溝5内が上記導電材料で埋め込まれる。 【0027】そして図3(h)に示すように、CMP(Chemical Mechanical Polishing)またはRIE等の異方性エッチングによって、層間絶縁膜3が露出する位置まで導電材料膜9を除去する。このことにより、(イ)の箇所においては、溝5内に導電材料を埋め込んでなる上層配線10を形成するとともに、コンタクトホール8内に導電材料を埋め込んでなりかつ導電体層2と上層配線10とにそれぞれ連続してこれらに直に接続するコンタクト部11を形成する。また(ロ)の箇所においては、溝5内に導電材料を埋め込んでなる上層配線10を形成する。以上の工程によって、多層配線構造1を得る。」 以上の記載から、刊行物1には、以下の発明が記載されている。 「Si基板または下層配線からなる導電体層2上に、SiO_(2) 系からなる第1層間絶縁膜3aと、窒化シリコン(SiN)からなりエッチングストッパー層である第2層間絶縁膜3bと、SiO_(2) 系からなる第3層間絶縁膜3cとを順次積層して層間絶縁膜3を形成する工程と、 前記層間絶縁膜3上に、所定の幅の溝状の孔4aを有する第1レジストパターンを形成する工程と、 前記第1レジストパターンをマスクとしたエッチングによって前記第2層間絶縁膜3bをエッチングストッパー層として前記第3層間絶縁膜3cに上層配線10用の溝5を形成する工程と、 前記溝状の孔4aの幅よりも大きい内寸の開口を有する貫通孔7aを備えた第2レジストパターンを、前記溝状の孔4a上に前記貫通孔7aが位置するようにして前記第1レジストパターン上に形成する工程と、 前記第1レジストパターンと第2レジストパターンとをマスクとしたエッチングによって前記第2層間絶縁膜3bと前記第3層間絶縁膜3cとに、前記溝5に連通しかつ前記Si基板または前記下層配線からなる導電体層2に到達するその内寸ｒが前記溝5の幅ｓに略等しいコンタクトホール8を形成する工程と、 前記溝5内と前記コンタクトホール8内とを埋め込む状態で前記層間絶縁膜3上に導電材料からなる膜を形成し、前記層間絶縁膜3の上面が露出する位置まで前記導電材料からなる膜を除去し、前記溝5内に前記導電材料を埋め込んでなる前記上層配線10と、前記コンタクトホール8内に前記導電材料を埋め込んでなりかつ前記Si基板または前記下層配線からなる導電体層2と前記上層配線10とにそれぞれ連続するコンタクト部とを形成し、多層配線構造を得る工程とを有していることを特徴とする半導体装置の製造方法。」 刊行物2.特開平11-162982号公報 当審における拒絶の理由に引用され、本願の優先権主張日前に日本国内において頒布された刊行物2(特開平11-162982号公報)には、図1ないし図3とともに、「半導体装置の製造方法」(発明の名称)に関して、以下の事項が記載されている。 「【0002】 【従来の技術】LSIデバイスでは、Al合金膜のドライエッチングによる配線層加工が主流である。しかしながら配線ピッチの微細化に伴い、Al合金膜のドライエッチングによる微細加工が非常に難しくなって来ている。またAl合金に替わる低抵抗配線材料として有望なCｕ膜等のドライエッチングが困難な材料を配線層として用いるため、ドライエッチングに代わる技術として溝配線(ダマシンプロセス)が検討されている。」 「【0011】 【発明の実施の形態】次に、本発明の第1の実施の形態について説明すると、まず、図1(a)に示すように、シリコンなどの半導体基板上のフィールド絶縁膜などの絶縁膜1を選択的に被覆して、複数の配線層,・・・,2i,2j,2k,・・・を形成し、酸化シリコン膜31Aを例えば厚さ1000nm、プラズマ窒化膜32A(エッチング阻止膜)を例えば厚さ50nm、酸化シリコン膜33Aを例えば厚さ500nm順次に堆積して層間絶縁膜を形成する。 【0012】続いて、KｒFエキシマリソグラフィーを用いて、図1(b)に示すように、配線層2jの上方に幅0.3μm程度の開口6Aを有するフォトレジスト膜7Aを形成する。次に、このフォトレジスト膜7Aをマスクとしてドライエッチングにより酸化シリコン膜33Aをプラズマ窒化膜32Aに対し選択的にエッチングすることによって配線溝8Aを形成する。この時のエッチング装置としては平行平板型ナローギャップRIE装置を用い、エッテングガスとしてC_(4 )F_(8 )、CO、Aｒ及びO_(2 )を所定の比率で混合した第1の混合ガスを用いた。従来例では、配線溝8の形成が一応終了した後にもビアホール9を形成するためエッチングを続行しなければならず、そのためにプラズマ窒化膜32がエッチングされてしまうという問題がある。このビアホールを形成するための酸化シリコン膜31のエッチング時に発生する酸素の作用によりプラズマ窒化膜32上にデポジション膜ができても除去されてしまうからである。本実施の形態では、配線溝8Aの形成が終われば直ちにエッチングを停止できるので、このような不具合はない。 【0013】フオトレジスト膜7A除去後、半導体基板表面全面に有機材料を塗布して約180℃のホットプレート上でベークすることにより、図1(c)に示すように、有機塗布膜12を形成する。この有機塗布膜としては、感光剤を含有しない点を除きフォトレジスト膜と同じものでよい。 【0014】引き続き、図2(a)に示すように、所定の配線層2jに目合わせされた開口径0.2μm程度の開口13を有するフォトレジスト膜14を形成し、このフォトレジスト膜14をマスクとしてドライエッチングにより有機塗布膜12、その下層のプラズマ窒化膜32A及び酸化シリコン膜31Aを連続的に異方性エッチングして配線層2jに緊がるビアホール9Aを形成する。ただし、有機塗布膜12のエッチングにはCl_(2 )とO_(2 )の混合ガスを用い(フォトレジスト膜14もエッチングされるので、その厚さは予め十分に厚くしておく)、プラズマ窒化膜32Aのエッチングには前述の第1の混合ガスにおいて、O_(2 )の混合比を大きくした第2の混合ガスを用い、酸化シリコン膜31Aのエッチングには、第1の混合ガスを用いた。このビアホール形成時に配線溝8Aは有機塗布膜で埋められているので底面に穴があくだけでそのほかの形状変化は起きない。 【0015】フォトレジスト膜14及び有機塗布膜12をプラズマアッシング法等によって剥離することによって、図2(b)に示すように、配線溝8A、ビアホール9Aaの形成を終わる。 【0016】次に、図2(c)に示すように、配線溝8Aの幅0.3μmの2分に1以上、例えば0.2μmの厚さのアルミニウム膜(金属膜10A)を堆積して配線溝8A及びビアホール9Aaを埋める。 【0017】次に、酸化シリコン膜33A上の金属膜10AをCMP法又はエッチバック法により除去し、図3に示すように、配線溝8A及びビアホール9Aa内にのみ埋め込み金属11Aとして残す。この埋め込み金属11Aは、ビアホール9Aaを介して配線層2jに繋がる上層の配線層(溝配線)である。こうして、2層配線構造を形成することが出来る。」 第4 対比 本願発明と刊行物1に記載された発明(以下、「刊行物発明」という。)とを以下において対比する。 (a)刊行物発明の「SiO_(2) 系からなる第1層間絶縁膜3a」、「窒化シリコン(SiN)からなりエッチングストッパー層である第2層間絶縁膜3b」、「SiO_(2) 系からなる第3層間絶縁膜3c」、「層間絶縁膜3」は、それぞれ、本願発明の「第一の誘電層」、「ストップ層」、「第二の誘電層」、「スタック層」に相当するので、刊行物発明の「SiO_(2) 系からなる第1層間絶縁膜3aと、窒化シリコン(SiN)からなりエッチングストッパー層である第2層間絶縁膜3bと、SiO_(2) 系からなる第3層間絶縁膜3cとを順次積層して層間絶縁膜3を形成する工程」は、本願発明の「(a)第一の誘電層、ストップ層及び第二の誘電層がこの順で積み重ねた構成を含むスタック層を設けるステップ」に相当する。 (b)さらに、本願の図2において、本願発明の「第一の誘電層、ストップ層及び第二の誘電層がこの順で積み重ねた構成を含むスタック層」が、半導体基板上に形成されており、一方、刊行物発明においても、「SiO_(2) 系からなる第1層間絶縁膜3aと、窒化シリコン(SiN)からなりエッチングストッパー層である第2層間絶縁膜3bと、SiO_(2) 系からなる第3層間絶縁膜3cとを順次積層して層間絶縁膜3」を「Si基板または下層配線からなる導電体層2上に」に形成しているので、刊行物発明の「Si基板または下層配線からなる導電体層2上に、SiO_(2) 系からなる第1層間絶縁膜3aと、窒化シリコン(SiN)からなりエッチングストッパー層である第2層間絶縁膜3bと、SiO_(2) 系からなる第3層間絶縁膜3cとを順次積層して層間絶縁膜3を形成する工程」は、本願発明の「第一の誘電層、ストップ層及び第二の誘電層がこの順で積み重ねた構成を含むスタック層を設けるステップ」に相当する。 (c)刊行物発明の「第1レジストパターン」及び「所定の幅の溝状の孔4a」は、本願発明の「第1のマスク層」及び「第1の開口」にそれぞれ相当するので、刊行物発明の「前記層間絶縁膜3上に、所定の幅の溝状の孔4aを有する第1レジストパターンを形成する工程」は、本願発明の「(b)前記スタック層上に第1の開口を有する第1のマスク層を形成するステップ」に相当する。 (d)刊行物発明の「上層配線10用の溝5」は、本願発明の「凹部」に相当し、刊行物発明の「前記第1レジストパターンをマスクとしたエッチングによって前記第2層間絶縁膜3bをエッチングストッパー層として前記第3層間絶縁膜3cに上層配線10用の溝5」を形成する際に、「上層配線10用の溝5」が「層間絶縁膜3」を貫通しないことは明らかであるから、刊行物発明の「前記第1レジストパターンをマスクとしたエッチングによって前記第2層間絶縁膜3bをエッチングストッパー層として前記第3層間絶縁膜3cに上層配線10用の溝5を形成する工程」は、本願発明の「(c)前記スタック層へ延伸するが貫通しない凹部を形成するステップ」に相当する。 (e)刊行物発明の「貫通孔7a」及び「第2レジストパターン」は、それぞれ本願発明の「第2の」「開口」及び「第2のマスク層」に相当し、刊行物発明において、「貫通孔7a」により「溝状の孔4a」が露出されていることは、刊行物1の図2(d)(イ)から明らかであるから、刊行物発明の「貫通孔7aを備えた第2レジストパターンを、前記溝状の孔4a上に前記貫通孔7aが位置するようにして前記第1レジストパターン上に形成する」ことは、本願発明の「第2のマスク層」の「前記第2の」「開口」が「前記凹部」に「露出」していることに相当する。 したがって、刊行物発明の「開口を有する貫通孔7aを備えた第2レジストパターンを、前記溝状の孔4a上に前記貫通孔7aが位置するようにして前記第1レジストパターン上に形成する工程」は、本願発明の「前記第1のマスク層上に第2の」「開口を有する第2のマスク層を形成するステップ、前記第2の」「開口は前記凹部を露出し」ていることに相当する。 (f)刊行物発明の「第1層間絶縁膜3a」、「前記第2層間絶縁膜3b」及び「前記第3層間絶縁膜3c」からなる「層間絶縁膜3」は、本願発明の「スタック層」に相当し、刊行物発明の「前記第2層間絶縁膜3bと前記第3層間絶縁膜3cとに、前記溝5に連通しかつ前記Si基板または前記下層配線からなる導電体層2に到達する」「コンタクトホール8」が「第1層間絶縁膜3a」をも貫通していることは明らかであって、刊行物発明の「コンタクトホール8」は、本願発明の「ビア」に相当するので、刊行物発明の「前記第2層間絶縁膜3bと前記第3層間絶縁膜3cとに、前記溝5に連通しかつ前記Si基板または前記下層配線からなる導電体層2に到達する」「コンタクトホール8を形成する工程」は、本願発明の「前記スタック層を通って延伸するビアを形成するステップ」に相当する。 (g)刊行物発明の「溝5」、「コンタクトホール8」は、本願発明の「凹部」、「ビア」に相当するから、刊行物発明の「前記溝5内と前記コンタクトホール8内とを埋め込む状態で前記層間絶縁膜3上に導電材料からなる膜を形成し、前記層間絶縁膜3の上面が露出する位置まで前記導電材料からなる膜を除去し、前記溝5内に前記導電材料を埋め込んでなる前記上層配線10と、前記コンタクトホール8内に前記導電材料を埋め込んでなりかつ前記Si基板または前記下層配線からなる導電体層2と前記上層配線10とにそれぞれ連続するコンタクト部とを形成し、多層配線構造を得る工程」は、本願発明の「(f)前記凹部および前記ビア中に導電材料を形成して相互接続を形成するステップ」に相当する。 (h)刊行物発明の「半導体装置」において、「多層配線構造」により、「前記Si基板または前記下層配線からなる導電体層2」と「上層配線10」とを「コンタクトホール8内に」埋め込んだ「導電材料」により導電的に接続するものであって、刊行物発明も、「半導体装置」の「多層配線構造」による接続の形成方法を包含するものであるから、刊行物発明の「半導体装置の製造方法」は、本願発明の「相互接続の製造方法」に相当する。 したがって、本願発明と刊行物発明とは、 「(a)第一の誘電層、ストップ層及び第二の誘電層がこの順で積み重ねた構成を含むスタック層を設けるステップ、 (b)前記スタック層上に第1の開口を有する第1のマスク層を形成するステップ、 (c)前記スタック層へ延伸するが貫通しない凹部を形成するステップ (d)前記第1のマスク層上に第2の開口を有する第2のマスク層を形成するステップ、前記第2の開口は前記凹部を露出し、 (e)前記スタック層を通って延伸するビアを形成するステップ、 (f)前記凹部および前記ビア中に導電材料を形成して相互接続を形成するステップ とを有することを特徴とする相互接続の製造方法。」である点で一致し、以下の点で相違する。 相違点1 本願発明は、「(d)前記第1のマスク層上に第2の小開口を有する第2のマスク層を形成するステップ、前記第2の小開口は前記凹部を露出し、前記第1の開口より小さく、」及び「(e)前記スタック層を通って延伸するビアを形成するステップ 」を備えるのに対して 刊行物発明は、「前記溝状の孔4aの幅よりも大きい内寸の開口を有する貫通孔7aを備えた第2レジストパターンを、前記溝状の孔4a上に前記貫通孔7aが位置するようにして前記第1レジストパターン上に形成する工程」及び「前記第1レジストパターンと第2レジストパターンとをマスクとしたエッチングによって前記第2層間絶縁膜3bと前記第3層間絶縁膜3cとに、前記溝5に連通しかつ前記Si基板または前記下層配線からなる導電体層2に到達するその内寸ｒが前記溝5の幅ｓに略等しいコンタクトホール8を形成する工程」を備えた点、言い換えると、 本願発明の「第2の小開口を有する第2のマスク層」の「第2の小開口」は、「第1の開口を有する第1のマスク層」の「第1の開口」より小さいのに対して、刊行物発明において、「貫通孔7a」の「開口」は、「前記溝状の孔4aの幅よりも大きい内寸」であり、また、本願発明の「第2の開口」に相当する刊行物発明の「コンタクトホール8」の「内寸ｒ」が、本願発明の「第1の開口」に相当する刊行物発明の「上層配線10用の溝5」の「幅ｓに略等しい」点。 第5 当審の判断 以下において、各相違点について検討する。 1.相違点1について(その1) (a)刊行物1の図1(b)(イ)及び「次に図1(b)に示すように、第1レジストパターン4をマスクとしたRIE等の異方性エッチングによって、層間絶縁膜3に上層配線10用の溝5を形成する。上記異方性エッチングによって、溝5の幅ｓは孔4aの幅ｔに略等しい、0.1μm?5μm程度に形成される。」(【0019】段落)の記載から、「溝状の孔4a」は溝であって、溝の長さ方向には、溝の幅と比較して十分な長さに延在していることは明らかである。 (b)また、刊行物1の図2(d)(イ)及び「次にリソグラフィによって第2レジスト膜6をパターニングし、図2(d)に示すように、貫通孔7aを有する第2レジストパターン7を形成する。ここで、貫通孔7aの形成部分については、(イ)の箇所における第1レジストパターン4の孔4a上に位置させる。また貫通孔7aについては、その開口形状を例えば略円形、四角形等に形成するとともに、その開口の内寸(内径)ｗを、孔4aの幅ｔよりも大きく設定する。」(【0021】段落)の記載から、「貫通孔7a」は、その開口形状が「例えば略円形、四角形等に形成」されており、「その開口の内寸(内径)ｗを、孔4aの幅ｔよりも大きく設定」されており、「貫通孔7a」の「内寸(内径)ｗ」は、「溝状の孔4a」の幅方向においては、「孔4aの幅ｔよりも大き」いものの、「溝状の孔4a」の溝の長さ方向(配線長方向)においては、「貫通孔7a」の「内寸(内径)ｗ」は、「溝状の孔4a」の溝の長さより小さいことは明らかである。 (c)さらに、刊行物1の図2(f)(イ)及び「第2レジストパターン7の貫通孔7aの直下に、第1レジストパターン4の孔4aが位置しており、この孔4aの幅ｔが貫通孔7aの内寸ｗよりも小さいことから、実質的には第1レジストパターン4がこの工程におけるマスクとなる。よって、形成されるコンタクトホール8の内寸ｒは、孔4aの幅ｔに略等しい」(【0024】段落)の記載から、「開口形状を例えば略円形、四角形等」である「第2のレジストパターン」を用いて形成される「コンタクトホール8」も同様な形状(略円形、四角形等)となることは明らかであるから、「コンタクトホール8」の「内寸ｒ」は、「溝状の孔4a」の幅方向において、「孔4aの幅ｔ」と同等であるが、「溝状の孔4a」の溝の長さ方向(配線長方向)においては、「コンタクトホール8」の「内寸ｒ」は、「溝状の孔4a」の溝の長さより小さいことは明らかである。 (d)したがって、刊行物発明の「貫通孔7a」の「開口」が、配線長方向においては、「前記溝状の孔4aの幅」よりも小さく、刊行物発明の「コンタクトホール8」の「内寸ｒ」が、配線長方向においては、「上層配線10用の溝5」の「幅」より小さいことは明らかであり、刊行物発明の「上層配線10用の溝5」は、本願発明の「第1の開口」に相当し、刊行物発明の「コンタクトホール8」は、本願発明の「第2の開口」に相当しており、少なくとも、刊行物1の上層配線10の配線長方向においては、刊行物発明の「コンタクトホール8」は、本願発明の「前記第1の開口より小さい第2の開口」に相当することになる。 よって、上記相違点1については、本願発明と刊行物発明とは、実質的に相違しない。 (e)以上のとおり、本願発明は、刊行物1に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。 2.相違点1について(その2) (a)仮に、本願発明の「前記第1の開口よりも小さい第2の開口」が、「第2の開口」の全ての側壁部分が、「第1の開口」よりも内側にある、ということを意味するものであり、この点で本願発明と刊行物発明とが相違するとして以下に検討する。 (b)刊行物2には、本願発明及び刊行物発明と同様な、「二重ダマシン構造」に相当する構造の製造方法に係り、「図1(a)に示すように、シリコンなどの半導体基板上のフィールド絶縁膜などの絶縁膜1を選択的に被覆して、複数の配線層,・・・,2i,2j,2k,・・・を形成し、酸化シリコン膜31Aを例えば厚さ1000nm、プラズマ窒化膜32A(エッチング阻止膜)を例えば厚さ50nm、酸化シリコン膜33Aを例えば厚さ500nm順次に堆積して層間絶縁膜を形成する。」(【0011】段落)こと、「続いて、KｒFエキシマリソグラフィーを用いて、図1(b)に示すように、配線層2jの上方に幅0.3μm程度の開口6Aを有するフォトレジスト膜7Aを形成する。次に、フォトレジスト膜7Aをマスクとしてドライエッチングにより酸化シリコン膜33Aをプラズマ窒化膜32Aに対し選択的にエッチングすることによって配線溝8Aを形成する。」(【0012】段落)こと、「フオトレジスト膜7A除去後、・・・、図1(c)に示すように、有機塗布膜12を形成する。この有機塗布膜としては、感光剤を含有しない点を除きフォトレジスト膜と同じものでよい。」(【0013】段落)こと、「引き続き、図2(a)に示すように、・・・開口13を有するフォトレジスト膜14を形成し、このフォトレジスト膜14をマスクとしてドライエッチングにより有機塗布膜12、その下層のプラズマ窒化膜32A及び酸化シリコン膜31Aを連続的に異方性エッチングして配線層2jに緊がるビアホール9Aを形成する。」(【0014】段落)ことが記載されている。 したがって、刊行物2には、「酸化シリコン膜31A」、「プラズマ窒化膜32A(エッチング阻止膜)」及び「酸化シリコン膜33A」からなる「層間絶縁膜」上に、開口6Aを備えた「フォトレジスト膜7A」をマスクとして「酸化シリコン膜33A」に「配線溝8A」を形成し、「酸化シリコン膜33A」に形成した、開口13を備えた有機塗布膜12とフォトレジスト膜14を用いて、ビアホール9Aを形成することが記載されている。 (c)刊行物2に記載される、「酸化シリコン膜31A」、「プラズマ窒化膜32A(エッチング阻止膜)」、「酸化シリコン膜33A」、「層間絶縁膜」、「開口6A」を備えた「フォトレジスト膜7A」、「配線溝8A」、「開口13」を備えた「有機塗布膜12」と「フォトレジスト膜14」及び「ビアホール9A」は、それぞれ、刊行物発明の「第1層間絶縁膜3a」、「第2層間絶縁膜3b」、「第3層間絶縁膜3c」、「層間絶縁膜3」、「所定の幅の溝状の孔4a」を備えた「第1レジストパターン」、「上層配線10用の溝5」、「貫通孔7a」を備えた「第2レジストパターン」及び「コンタクトホール8」に相当し、また、それぞれ、本願発明の「第一の誘電層」、「ストップ層」、「第二の誘電層」、「スタック層」、「第1の開口」を備えた「第1のマスク層」、「凹部」、「第2」の「開口」を備えた「第2のマスク層」及び「ビア」に相当する。 (d)上記(c)を参照すると、刊行物2に記載の「配線溝8A」は、実質的に、本願発明の「第1の開口」に相当し、刊行物2に記載の「ビアホール9A」は、実質的に、本願発明の「第2の開口」に相当しており、また、刊行物2の図2(b)を参照すると、刊行物2に記載の「配線溝8A」よりも、刊行物2に記載の「ビアホール9A」及び「開口13」が小さいことは、明らかであるので、刊行物2に記載の「ビアホール9A」は、本願発明の「第1の開口より小さい第2の開口」に相当する。 すると、刊行物発明の「前記溝状の孔4aの幅よりも大きい内寸の開口を有する貫通孔7aを備えた第2レジストパターン」に代えて、刊行物2に記載の、「配線溝8A」の幅よりも小さく、「ビアホール9A」と同じ幅の「開口13を有するフォトレジスト膜14」及び「有機塗布膜12」により「第2のレジストパターン」を形成する工程を用いて、刊行物発明が、本願発明の如く、「第1の開口より小さ」い、「第2の開口を形成するステップ」を備えたものとすることは、当業者が適宜なし得た程度のことと認められる。 その際、「前記第1レジストパターンと第2レジストパターンとをマスクとしたエッチングによって前記第2層間絶縁膜3bと前記第3層間絶縁膜3cとに、前記溝5に連通しかつ前記Si基板または前記下層配線からなる導電体層2に到達するその内寸ｒ」(刊行物2記載の「ビアホール9A」に相当)が、刊行物2の配線溝8Aより小さくなることは明らかである。 したがって、本願の請求項1に係る発明は、刊行物1及び刊行物2に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 3.まとめ 本願発明は、刊行物1に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができず、また、本願発明は、刊行物1及び刊行物2に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 第6 むすび 以上のとおり、本願の請求項1に係る発明は、特許法第29条第1項第3号又は同法同条第2項の規定により特許を受けることができないものであるので、本願の他の請求項に係る発明についての検討をするまでもなく、本願は拒絶されるべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2009-03-13 |
| 結審通知日 | 2009-03-16 |
| 審決日 | 2009-03-27 |
| 出願番号 | 特願2000-245498(P2000-245498) |
| 審決分類 |
P
1
8・
113-
WZ
(H01L)
P 1 8・ 121- WZ (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | ▲辻▼ 弘輔、綿引 隆 |
| 特許庁審判長 |
河合 章 |
| 特許庁審判官 |
棚田 一也 近藤 幸浩 |
| 発明の名称 | 相互接続の製造方法 |
| 代理人 | 朝日 伸光 |
| 代理人 | 本宮 照久 |
| 代理人 | 臼井 伸一 |
| 代理人 | 越智 隆夫 |
| 代理人 | 加藤 伸晃 |
| 代理人 | 岡部 正夫 |