• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 特許、登録しない(前置又は当審拒絶理由) B41J
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) B41J
管理番号 1212714
審判番号 不服2006-27386  
総通号数 124 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2010-04-30 
種別 拒絶査定不服の審決 
審判請求日 2006-12-04 
確定日 2010-03-01 
事件の表示 特願2001-182465「インクジェット記録ヘッド用基板、インクジェット記録ヘッド、インクジェット記録装置」拒絶査定不服審判事件〔平成14年12月24日出願公開、特開2002-370363〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯・本願発明
本願は、平成13年6月15日の出願であって、平成18年10月13日付けでなされた拒絶査定に対して、同年12月4日付けで審判請求がなされるとともに、同年12月28日付けで手続補正書が提出され、その後、当審の審尋に対する回答書が平成21年5月18日付けで提出され、更に、同年9月10日付けで当審の拒絶理由が通知され、これに対して、同年11月13日付けで手続補正書及び意見書が提出されたものであって、「インクジェット記録ヘッド用基板、インクジェット記録ヘッド、インクジェット記録装置」に関するものと認める。


第2 当審の拒絶理由通知の概要
平成21年9月10日付けで通知した拒絶理由の概要は、以下のとおりである。

『 2.記載不備について
この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第1号及び同項第2号に規定する要件を満たしていない。

請求項1,2は、「ロジック回路の電圧閾値を、ドライバー回路の電圧閾値よりも低くする」旨を規定するものであるところ、
従来技術の課題とその解決手段について、本願明細書の説明を要約すると、以下のとおりである。
従来、記録装置本体の電源(5V)、ヘッド基板のドライバー回路の電源、ロジック回路の電源の間で、電源の共通化がなされていた。
近年、本体側電源が低電圧化(5V→3.5V)しているが、ヘッド基板の電源も3.5Vとすると問題あり。すなわち、ロジック回路は、3.5Vとすると、画像データの搬送能力が低下する。
そこで、ロジック回路を構成するエンハンスメント型NMOSトランジスタ(TR)の電圧閾値を下げると、搬送能力は改善する。しかしながら、ドライバー回路のTRも同様に電圧閾値を下げると、誤動作(0.5?1.0Vの電圧変動、ノイズを伴うため)が発生しやすくなる。
そのため、本願発明では、「ロジック回路の電圧閾値を、ドライバー回路の電圧閾値よりも低くする」(そのため、ゲート酸化膜厚、又は、TRのチャンネル部分の不純物濃度に差をつけた)。

そこで検討すると、本願の請求項1,2に規定するように、「ロジック回路の電圧閾値を、ドライバー回路の電圧閾値よりも低く」すれば、ロジック回路における画像データの搬送能力の確保及びドライバー回路における誤動作の防止の両者が必ず達成されるという必然性はない。本願明細書では、たまたまそうなっただけであり、直接的な関連はない。
本願発明とは逆に、例えば、条件によっては、ロジック回路の電圧閾値が、ドライバー回路の電圧閾値と同じであっても、また、ドライバー回路の電圧閾値より高くても、ロジック回路における画像データの搬送能力が確保されている場合もあり得る。ドライバー回路の電圧閾値が、ロジック回路の電圧閾値と同じであっても、また、ロジック回路の電圧閾値よりも低くても、ドライバー回路における誤動作が防止されている場合もあり得る。
つまり、ロジック回路における画像データの搬送能力確保の条件、ドライバー回路における誤動作防止の条件としては、「ロジック回路の電圧閾値を、ドライバー回路の電圧閾値よりも低くする」ことが、必要ではないし、十分でもない。
そして、「ロジック回路の電圧閾値を、ドライバー回路の電圧閾値よりも低くする」ことが、必ず、ロジック回路における画像データの搬送能力の確保及びドライバー回路における誤動作の防止につながるのは、特定の条件においてのみである。

したがって、請求項1,2の「ロジック回路の電圧閾値を、ドライバー回路の電圧閾値よりも低くする」旨の規定は、課題解決に至る条件(または発明の前提条件)が示されておらず、その技術的意味が不明確である。
また、当然のことながら、請求項1,2に係る発明は、発明の詳細な説明の記載によりサポートされていない。
請求項1,2に記載された事項を含む請求項3?6に係る発明も同様である。
よって、請求項1,2及びそれを引用する請求項3?6に係る発明は、明確でなく、また、発明の詳細な説明に記載したものでない。

3.進歩性の欠如
本願の請求項1?6に係る発明(以下、順に「本願発明1」等という。)には、上記2.で示した記載不備があるが、ここではそのまま一応認定することとして、進歩性の判断を以下に示す。
この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

・請求項1?6
・刊行物1:特開2000-37870号公報(原査定の引用文献1)

[備考](審決注:[備考]の記載は省略する。)』


第3 手続補正書、意見書の内容
これに対して、平成21年11月13日付けで手続補正書及び意見書が提出されたところ、それには以下の内容が含まれる。

(ア)補正された特許請求の範囲
特許請求の範囲は、次の記載になった。

「【請求項1】
インクを吐出するために利用されるエネルギーを発生する複数のエネルギー発生素子を備えるインクジェット記録ヘッド用基板であって、
エンハンスメント形NMOSトランジスタを有し、該エネルギー発生素子を駆動するためのドライバー回路と、
エンハンスメント形NMOSトランジスタを有し、該ドライバー回路を制御して前記複数のエネルギー素子を所定数毎に時分割駆動するためのロジック回路としてのシフトレジスタとを同一の半導体基板に備え、
前記半導体基板上の前記ドライバー回路に対応する領域に酸化膜を形成する工程と、前記ロジック回路に対応する領域に酸化膜を形成する工程と、を行って、
前記ドライバー回路のエンハンスメント形NMOSトランジスタのゲート酸化膜厚は、前記ロジック回路のエンハンスメント形NMOSトランジスタのゲート酸化膜厚より厚く形成されることで、前記ドライバー回路を形成するエンハンスメント形NMOSトランジスタの電圧閾値が、前記ロジック回路としてのシフトレジスタを形成するエンハンスメント形NMOSトランジスタの電圧閾値より、前記時分割駆動するときに前記ドライバー回路のエンハンスメント形NMOSトランジスタのソース電極が接続されているグランドラインに生じる、予め想定された電圧変動値に対して、所定電圧高くなるように定められることを特徴とするインクジェット記録ヘッド用基板。
【請求項2】
前記ロジック回路は、3.3V以下の電圧で動作することを特徴とする請求項1に記載のインクジェット記録ヘッド用基板。
【請求項3】
インクを吐出する吐出口と、
請求項1または2に記載のインクジェット記録ヘッド用基板と、
を有することを特徴とするインクジェット記録ヘッド。
【請求項4】
前記インクジェット記録ヘッドは、インクを貯留するインクタンクと一体的に形成されたインクカートリッジを構成することを特徴とする請求項3に記載のインクジェット記録ヘッド。
【請求項5】
記録信号をプリント用の記録データに変換する手段と、請求項3又は4に記載のインクジェット記録ヘッドと、を有することを特徴とするインクジェット記録装置。」

(イ)意見書の内容
また、請求人は、意見書にて、上記「第2」で示した拒絶理由の「2.記載不備について」に対して、次のように反論している。

『(4)特許法第36条第6項第1号及び同項第2号(理由1)の解消について
(a)ご指摘事項
拒絶理由通知におきまして、『ロジック回路における画像データの搬送能力確保の条件、ドライバー回路における誤動作防止の条件としては、「ロジック回路の電圧閾値を、ドライバー回路の電圧閾値よりも低くする」ことが、必要ではないし、十分でもない。
そして、「ロジック回路の電圧閾値を、ドライバー回路の電圧閾値よりも低くする」ことが、必ず、ロジック回路における画像データの搬送能力の確保及びドライバー回路における誤動作の防止につながるのは、特定の条件においてのみである。』というご指摘を頂きました。
(b)ご指摘事項の解消
請求項1にかかるインクジェット記録ヘッド用基板の回路構成をより一層明確にするために、
「エンハンスメント形NMOSトランジスタを有し、該ドライバー回路を制御して前記複数のエネルギー素子を所定数毎に時分割駆動するためのロジック回路としてのシフトレジスタとを同一の半導体基板に備え、」と補正しました。
このような回路構成におきまして、
「前記半導体基板上の前記ドライバー回路に対応する領域に酸化膜を形成する工程と、前記ロジック回路に対応する領域に酸化膜を形成する工程と、を行って、前記ドライバー回路のエンハンスメント形NMOSトランジスタのゲート酸化膜厚は、前記ロジック回路のエンハンスメント形NMOSトランジスタのゲート酸化膜厚より厚く形成されることで、前記ドライバー回路を形成するエンハンスメント形NMOSトランジスタの電圧閾値が、前記ロジック回路としてのシフトレジスタを形成するエンハンスメント形NMOSトランジスタの電圧閾値より、前記時分割駆動するときに前記ドライバー回路のエンハンスメント形NMOSトランジスタのソース電極が接続されているグランドラインに生じる、予め想定された電圧変動値に対して、所定電圧高くなるように定められ」ます。
かかる構成により、エネルギー発生素子を駆動するドライバー回路が、時分割駆動を行うときに、ヘッドの電源配線に発生するノイズによる誤動作の抑制(耐ノイズ性の向上)と、高い周波数で時分割駆動を行うロジック回路のドライバビリティーの確保との両立が実現されます。
以上ご説明しました補正後のインクジェット記録ヘッド用基板により、ロジック回路における画像データの搬送能力の確保及びドライバー回路における誤動作防止につながる、特定の条件がより一層明確になったものと思料いたします。かかる特定の条件は、補正の根拠でご説明しましたとおり、出願当初の明細書、図面の記載事項に基づくものであり、特許法第36条第6項第1号および同第2号の記載要件を充足するものと思料致します。』


第4 当審の判断
1.記載不備について
特許請求の範囲の請求項1について上記補正がされたことより、明細書の記載及び意見書の主張を踏まえると、次のことが一応認められる。
(a)ロジック回路(シフトレジスタ)が複数のエネルギー素子を所定数毎に時分割駆動するためのものであり、「ロジック回路における画像データの搬送能力を確保する」ためには、シフトレジスタを形成するエンハンスメント形NMOSトランジスタの電圧閾値をあまり高くすることはできないこと。
(b)ドライバー回路のエンハンスメント形NMOSトランジスタについては、時分割駆動するときに、「ソース電極が接続されているグランドラインに生じる電圧変動」への対処が必要であり、そのために、当該NMOSトランジスタの電圧閾値をあまり低くすることはできないこと。

しかし、この(a)(b)の点からは、請求項1で規定する「前記ドライバー回路を形成するエンハンスメント形NMOSトランジスタの電圧閾値が、前記ロジック回路としてのシフトレジスタを形成するエンハンスメント形NMOSトランジスタの電圧閾値より、前記時分割駆動するときに前記ドライバー回路のエンハンスメント形NMOSトランジスタのソース電極が接続されているグランドラインに生じる、予め想定された電圧変動値に対して、所定電圧高くなるように定められること」(以下、「ドライバー回路の当該NMOSトランジスタの電圧閾値を、ロジック回路の当該NMOSトランジスタの電圧閾値よりも、所定電圧高く設定すること」ということがある。)の必要性が導かれない。
すなわち、上記(a)のロジック回路(シフトレジスタ)の「ロジック回路における画像データの搬送能力を確保する」ことは、上記(b)のドライバー回路における「ソース電極が接続されているグランドラインに生じる電圧変動」への対処とは直接的に関係なく、単にロジック回路(シフトレジスタ)の当該NMOSトランジスタの電圧閾値を適切なものに設定すればよいのである。つまり、ドライバー回路の当該NMOSトランジスタの電圧閾値が、「ロジック回路における画像データの搬送能力」に大きな影響を与えることは通常なく、ロジック回路(シフトレジスタ)の当該NMOSトランジスタの電圧閾値の設定に特に関係しない。
また、上記(b)のドライバー回路の「ソース電極が接続されているグランドラインに生じる電圧変動」への対処は、時分割駆動するときの電圧変動であり、ロジック回路の時分割駆動のための機能と関係があるということができるものの、ロジック回路の時分割駆動のための機能が、「ソース電極が接続されているグランドラインに生じる電圧変動」の大きさ等を決定する支配的な要素であるということまではできない。つまり、現在の請求項1で規定する条件のもとで、ロジック回路(シフトレジスタ)の当該NMOSトランジスタの電圧閾値が、ドライバー回路の当該NMOSトランジスタの電圧閾値の相対的な大きさを決定する要因であるとはいえない。
さらに、請求項1で、ドライバー回路の当該NMOSトランジスタの電圧閾値を、ロジック回路の当該NMOSトランジスタの電圧閾値よりも、所定電圧高く設定することにおいて、「所定電圧高く」には、「前記時分割駆動するときに前記ドライバー回路のエンハンスメント形NMOSトランジスタのソース電極が接続されているグランドラインに生じる、予め想定された電圧変動値に対して」という修飾語が付随しているが、後者の「電圧変動」が前者の「所定電圧高く」にどのように関係するかが不明である。何故なら、後者の「電圧変動」に対しては、ドライバー回路の当該NMOSトランジスタの電圧閾値を適切な値に設定することが必要であって、そのドライバー回路の電圧閾値の設定は、ロジック回路の電圧閾値とは関係ないからである。現在の請求項1に規定する条件のもとでは、ドライバー回路の電圧閾値の適正値が、ロジック回路の電圧閾値よりも高い場合もあれば、低い場合もあることは明らかである。
したがって、請求項1の「前記ドライバー回路を形成するエンハンスメント形NMOSトランジスタの電圧閾値が、前記ロジック回路としてのシフトレジスタを形成するエンハンスメント形NMOSトランジスタの電圧閾値より、前記時分割駆動するときに前記ドライバー回路のエンハンスメント形NMOSトランジスタのソース電極が接続されているグランドラインに生じる、予め想定された電圧変動値に対して、所定電圧高くなるように定められる」は、請求項1の他の発明特定事項を勘案しても、技術的な意味を理解することができない。

さらに、請求項1には、時分割駆動の具体的な内容が何ら規定されておらず、また、上記「ソース電極が接続されているグランドラインに生じる電圧変動」がどの程度のものかも示されていないから、どのような時分割駆動に対してどの程度の所定電圧値を設定すれば、請求項1に係る発明に含まれ、あるいは含まれないのかが皆目わからない。
したがって、請求項1に係る発明は、不明確であり、発明の範囲を特定することができない。

そして、請求項1には、本願の明細書において示された、本願発明に至る課題である「電源の低電圧化」については、何ら規定されておらず、電源電圧の大きさに関係なく、ドライバー回路の当該NMOSトランジスタの電圧閾値を、ロジック回路の当該NMOSトランジスタの電圧閾値よりも、所定電圧高く設定することが規定されているに留まる。
しかし、本願の明細書の説明に沿うと、電源電圧が十分に高い場合(5V)には、電圧閾値について上記のような「所定電圧高く設定すること」をしなくても、請求人主張の効果が得られているということであるから、請求人主張の効果は、請求項1に係る発明に特有のものではないということになる。つまり、請求項1に係る発明が意味があるのは、請求項1に規定されていない特別な条件(なお、その全てが明細書に開示されているわけでもない。)を前提とした場合だけである。

(まとめ)
以上のことから、請求項1に係る発明は、技術的意味が不明確な範囲を広範に含んでいる。
また、請求項1に係る発明は、発明の詳細な説明の記載において効果が確認された範囲を超えて、特許請求している。
請求項1に記載された事項を含む請求項2?5に係る発明も同様である。 よって、請求項1及びそれを引用する請求項2?5に係る発明は、依然として、明確でなく、また、発明の詳細な説明に記載したものでない。


2.進歩性欠如について
上記「1.記載不備について」で検討したとおり、本願の請求項1?5には、依然として記載不備があるが、本願の請求項1に係る発明(以下、「本願発明1」という。)が、上記補正後の記載のとおり(「第3」の「(ア)」参照)と一応認めて、次に進歩性の判断も示す。

(1)刊行物1記載の発明
当審で通知した拒絶理由で引用した、本願出願前に頒布された特開2000-37870号公報(以下、「刊行物1」という。)には、図面とともに次の事項が記載されている。なお、下線は当審で付した。

(1a)「【0001】
【発明の属する技術分野】本発明は、記録ヘッド及び記録装置に係り、特に、画像信号に基づいてインクの吐出を制御して記録媒体に画像を記録する記録ヘッド及び該記録ヘッドを有する記録装置に関する。」

(1b)「【0002】
【従来の技術】図8は、従来のインクジェット方式の記録装置に搭載される記録ヘッドの回路構成を示す図である。この種の記録ヘッドの電気熱変換素子(ヒータ)とその駆動回路は、例えば特開平5-185594号に示されているように、半導体プロセス技術を用いて同一基板上に形成することができる。
【0003】図8において、401は熱エネルギーを発生するための電気熱変換素子(ヒータ)、402はヒータ401に所望の電流を供給するためのパワートランジスタ部、404は各ヒータ401に電流を供給することにより記録ヘッドのノズルからインクを吐出させるか否かを制御する画像データを一時的に格納するシフトレジスタ、407はシフトレジスタ404に設けられた転送クロック(CLK)の入力端子、406はヒータ401のON/OFFを制御する画像データをシリアルに入力する画像データの入力端子、403は各ヒータに対応する画像データをラッチするラッチ回路、408は各ラッチ回路403にラッチ動作のためのタイミング信号(LT)を入力するラッチ信号の入力端子、409はヒータ401に電流を供給するタイミングを制御するスイッチ、405はヒータ401に所定の電圧を印加して電流を供給するための電源ライン、410はヒータ401及びパワートランジスタ402を流れた電流が流れ込むGNDラインである。
【0004】シフトレジスタ404に格納される画像データのビット数とパワートランジスタ402の数とヒータ401の数は同一である。図9は、図8に示す記録ヘッドにおける信号の波形を示す図である。転送クロック入力端子407には、シフトレジスタ404に格納される画像データのビット数分の転送クロック(CLK)が入力され、画像データは、その転送クロック(CLK)の立ち上がりエッジで入力及びシフトされる。
【0005】各ヒータ401のON/OFFを制御する画像データ(DATA)は、画像データ入力端子406から入力される。前述のように、シフトレジスタ404に格納される画像データのビット数とヒータ401の数と電流駆動用パワートランジスタ402の数とは同一であるため、ヒータ401の数と同数の転送クロック(CLK)の入力して画像データ(DATA)をシフトレジスタ404においてシフトされた後に、ラッチ信号入力端子408にラッチ信号(LT)を供給して各ヒータ401に対応した画像データを各ラッチ回路403にラッチさせる。
【0006】その後、スイッチ409を制御するためのヒート信号(HEAT)がヒート信号入力端子411に入力される。この記録ヘッドでは、ヒート信号(HEAT)がHの時にスイッチ409がONになる。ヒート信号(HEAT)411をHにしてスイッチ409をON状態にすると、パワートランジスタ402及びヒータ401を介して電源ライン405からGNDライン410に電流が流れる。これにより、ヒータ401はインクを吐出するために必要な熱を発生して対応するノズルからインクが吐出される。
【0007】図10は、図8に示す記録ヘッドを改良した記録ヘッドである。図10において、502はヒータに所望の電流を供給するためのパワートランジスタである。図8に示す記録ヘッドでは、パワートランジスタとしてダーリントン接続されたNPNトランジスタが採用されているが、図10に示す記録ヘッドでは、パワートランジスタとしてnMOSトランジスタが採用されている。
【0008】一般にシフトレジスタやラッチ等の論理回路にはCMOSゲートを採用することが好適であるため、パワートランジスタとしてNPNトランジスタを採用すると、Bi-CMOSプロセスで記録ヘッドを製造する必要がある。しかし、Bi-CMOSプロセスは、例えば、多数のマスクを要し製造コストが高いという欠点を持っている。そこで、図10に示す記録ヘッドでは、NPNトランジスタの代わりにnMOSトランジスタを採用することにより、CMOSプロセスにより記録ヘッドを製造することを可能にし、製造コストを削減している。
【0009】CMOSプロセスを採用することによる問題点は、MOSトランジスタの電流駆動能力がバイポーラトランジスタの電流駆動能力よりも劣る点である。そこで、図10に示す記録ヘッドでは、nMOSのパワートランジスタ502の電流駆動能力を高めるために、該パワートランジスタ502のゲートに対して、電源電圧よりも高い電圧を供給するために電圧変換部111が設けられている。
【0010】
【発明が解決しようとする課題】しかしながら、図10に示す電圧変換部111では、抵抗531とnMOSトランジスタ532からなるインバータの閾値が抵抗531の抵抗値とnMOSトランジスタ532のON抵抗値との関係で定まる。従って、その閾値は、一般にラッチ回路403やシフトレジスタ404で使用されるCMOSインバータと比較して低く、ノイズに対して弱いという問題がある。特にインクジェットプリンタでは、確実なインク吐出を実現するために大きなヒータ電流をヒータ401に流す必要があり、GND410に流れ込むそのヒータ電流によって大きなGNDラインノイズが生じ易い。従って、ノイズに対して強い回路構成が求められている。
【0011】また、図10に示す電圧変換部111では、抵抗531とnMOS532からなるインバータにおいて、ラッチ回路403の出力がHの状態でスイッチ409がON状態になると、抵抗531とnMOSトランジスタ532とを介して電源ライン120からGNDライン410に電流が流れ続ける。この電流は、出力がHのラッチ回路403の個数が多くなるほど大きくなる。
【0012】プリント処理の高速化、高画質化のために、ヒータの狭ピッチ化、多ノズル化の他、インクを同時に吐出するビット数を増加させることが望まれている。インクを同時に吐出するビット数を増加させることは、出力をHにするラッチ回路403の個数を増加させること、即ち、電圧変換部111の電源ライン120からGNDライン410に流れる電流を増加させることを意味する。この電流が増加すると、電源ライン120の配線抵抗による電圧降下が大きくなる。従って、多数のパワートランジスタ502を同時にON状態にする場合、該パワートランジスタ502のゲートに印加される電圧が低下することになる。
【0013】以上のように、図10に示す記録ヘッドでは、パワートランジスタ502のゲートに印加される電圧がインクを同時に吐出させるビット数に依存するため、パワートランジスタ502を安定して駆動することが困難である。また、図10に示す記録ヘッドでは、パワートランジスタ502の電流駆動能力を高めるために、電圧変換回路111の電源ライン120の電圧を、pMOSトランジスタ533及びnMOSトランジスタ534からなるCMOSインバータのブレークダウン電圧及びパワートランジスタ502のゲート耐圧を超えない範囲で高くすることが好ましい。一般的には、ヒータ電圧は20V以上の高い電圧に設定されることが多い。しかし、CMOSインバータのブレークダウン電圧は15V程度である場合が多く、また、パワートランジスタ502のゲート絶縁膜の耐久性を考慮すると、パワートランジスタ502のゲート電圧を無制限に高くすることは好ましくない。
【0014】(略)
【0015】結局、電圧変換回路111の電源ライン120の最適な電圧と、ヒータ用の電源ライン405の電圧とを一致させることは困難であり、従って、電圧変換用の電源ライン120、ヒータ電源405、更にラッチ回路403やシフトレジスタ404等のための電源ラインを備える必要がある。しかしながら、3系統の電源を設けることはシステムを複雑にすると共にコストの増加をもたらすことになる。
【0016】本発明は、インク吐出部を駆動する電流駆動能力を高めることを目的とする。」

図10は次のとおり。


(1c)「【特許請求の範囲】
【請求項1】 画像信号に基づいてインクの吐出を制御して記録媒体に画像を記録する記録ヘッドであって、
インク吐出部を駆動する駆動部と、
画像信号に基づいて、前記駆動部を制御するための駆動信号を発生する駆動信号発生部と、
を備え、前記駆動信号発生部は、コンデンサを有し、該コンデンサを利用して電源電圧よりも高い電圧の前記駆動信号を発生することを特徴とする記録ヘッド。」

(1d)「【0041】さらに加えて、本発明に係る記録装置の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダ等と組み合わせた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。
<記録ヘッドIJHの回路構成>以下、上記の記録装置の記録ヘッドIJHの回路構成に関して説明する。
【0042】(第1の構成例)図1は、記録ヘッドIJHの第1の構成例を示す図である。図1に示す記録ヘッドは、シフトレジスタ404と、複数個のラッチ回路403と、複数個のスイッチ409と、複数個の電圧変換部(駆動信号発生部)111と、複数個のMOSパワートランジスタ(駆動部)502と、複数個の抵抗(ヒータ)401を備える。ラッチ回路403、スイッチ409、電圧変換部111、MOSパワートランジスタ502及び抵抗401の各個数は、ノズル数と同数である。
【0043】各電圧変換部111は、第1スイッチ615と、第2スイッチ617と、第3スイッチ619と、コンデンサ114とを有し、入力信号、即ち、ラッチ回路403からスイッチ409を介して供給される画像信号620により制御され、電源ライン120から供給される電圧よりも高い電圧の駆動信号630を生成する。電源ライン120の電位は、例えば、ラッチ回路403やシフトレジスタ404等の回路の電源ラインの電位と同一であることが好ましい。」

図1は次のとおり。


これら記載(特に図10のもの)によれば、刊行物1には次の発明(以下、「刊行物1記載の発明」という。)が記載されているものと認められる。

「熱エネルギーを発生するための複数の電気熱変換素子(ヒータ)401を備えるインクジェット方式記録ヘッド用基板であって、
ヒータ401に所望の電流を供給するためのnMOSのパワートランジスタ(駆動部)402と、
各ヒータ401に電流を供給することにより記録ヘッドのノズルからインクを吐出させるか否かを制御する画像データを一時的に格納する、CMOSインバータのシフトレジスタ404とを備えた、
インクジェット方式記録ヘッド用基板。」

(2)対比・判断
そこで、本願発明1と刊行物1記載の発明とを対比すると、

刊行物1記載の発明の「熱エネルギーを発生するための複数の電気熱変換素子(ヒータ)401」「インクジェット方式記録ヘッド用基板」は、それぞれ、本願発明1の「インクを吐出するために利用されるエネルギーを発生する複数のエネルギー発生素子」「インクジェット記録ヘッド用基板」に相当する。

また、刊行物1記載の発明の「ヒータ401に所望の電流を供給するためのnMOSのパワートランジスタ(駆動部)402」と、
本願発明1の「エンハンスメント形NMOSトランジスタを有し、該エネルギー発生素子を駆動するためのドライバー回路」とは、
「NMOSトランジスタを有し、該エネルギー発生素子を駆動するためのドライバー回路」の点で共通する。

刊行物1記載の発明の「各ヒータ401に電流を供給することにより記録ヘッドのノズルからインクを吐出させるか否かを制御する画像データを一時的に格納する、CMOSインバータのシフトレジスタ404」と、
本願発明1の「エンハンスメント形NMOSトランジスタを有し、該ドライバー回路を制御して前記複数のエネルギー素子を所定数毎に時分割駆動するためのロジック回路としてのシフトレジスタ」とは、
「該ドライバー回路を制御して前記複数のエネルギー素子を駆動するためのロジック回路としてのシフトレジスタ」の点で共通する。

そうすると、両発明の一致点、相違点は次のとおりと認められる。

[一致点]
「インクを吐出するために利用されるエネルギーを発生する複数のエネルギー発生素子を備えるインクジェット記録ヘッド用基板であって、
NMOSトランジスタを有し、該エネルギー発生素子を駆動するためのドライバー回路と、
該ドライバー回路を制御して前記複数のエネルギー素子を駆動するためのロジック回路としてのシフトレジスタとを
備える、インクジェット記録ヘッド用基板。」

[相違点]
本願発明1は、
ドライバー回路が、エンハンスメント形NMOSトランジスタを有し、
ロジック回路としてのシフトレジスタが、エンハンスメント形NMOSトランジスタを有し、ドライバー回路を制御して複数のエネルギー素子を所定数毎に時分割駆動するためのものであり、
ドライバー回路とシフトレジスタ(ロジック回路)とを同一の半導体基板に備え、
また、半導体基板上の前記ドライバー回路に対応する領域に酸化膜を形成する工程と、ロジック回路に対応する領域に酸化膜を形成する工程とを、行って、
ドライバー回路のエンハンスメント形NMOSトランジスタのゲート酸化膜厚は、ロジック回路のエンハンスメント形NMOSトランジスタのゲート酸化膜厚より厚く形成されることで、ドライバー回路を形成するエンハンスメント形NMOSトランジスタの電圧閾値が、ロジック回路としてのシフトレジスタを形成するエンハンスメント形NMOSトランジスタの電圧閾値より、時分割駆動するときに前記ドライバー回路のエンハンスメント形NMOSトランジスタのソース電極が接続されているグランドラインに生じる、予め想定された電圧変動値に対して、所定電圧高くなるように定められるのに対し、
刊行物1記載の発明は、そのような特定がない点。

相違点について検討する。

(a)まず、刊行物1記載の発明において、ドライバー回路について、NMOSトランジスタから、エンハンスメント形NMOSトランジスタに変更し、また、ロジック回路としてのシフトレジスタについて、CMOSインバータから、エンハンスメント形NMOSトランジスタに変更するとともに、さらに本願発明1のごとく、ドライバー回路とシフトレジスタ(ロジック回路)とを同一の半導体基板に設け、半導体基板上のドライバー回路に対応する領域に酸化膜を形成する工程と、ロジック回路に対応する領域に酸化膜を形成する工程と、を行うことは、当業者が、半導体回路や半導体プロセスの周知技術や刊行物1の上記(1b)【0002】の記載事項を適用して、容易になし得る程度のことである。

(b)また、インクジェット記録において、複数のエネルギー素子を所定数毎に時分割駆動する技術は、本願出願前に周知又は慣用の技術である。必要ならば、特開平2-289356号公報(特許請求の範囲など)、特開平4-176653号公報(特許請求の範囲など)、特開平4-235044号公報(特許請求の範囲など)を参照。
したがって、刊行物1記載の発明において、複数のエネルギー素子を所定数毎に時分割駆動する技術を適用して、ロジック回路としてのシフトレジスタが、ドライバー回路を制御して複数のエネルギー素子を所定数毎に時分割駆動するためのものとすることは、何ら困難性はない。

(c)さらに、一般に、MOSトランジスタにおいて、グランドラインに生じる電圧変動(ノイズ等)により、誤動作が生じる危険がある場合、閾値電圧を高く設定することは、本願出願前に周知の技術である。例えば、特開平7-273290号公報(特許請求の範囲、【0013】?【0015】、【0018】、【0035】など)、特開平9-162400号公報(【0007】、【0053】?【0057】など)、特開平3-206666号公報(第2頁の(発明が解決しようとする課題)など)を参照されたい。
そして、刊行物1記載の発明におけるドライバー回路のNMOSトランジスタについて、グランドラインに生じる電圧変動(ノイズ等)が危惧される状況に対応して、閾値電圧を調整することは、当業者にとって何ら困難でない。
その上で、上記「1.記載不備について」で検討したとおり、本願発明1で規定している「前記ドライバー回路を形成するエンハンスメント形NMOSトランジスタの電圧閾値が、前記ロジック回路としてのシフトレジスタを形成するエンハンスメント形NMOSトランジスタの電圧閾値より、前記時分割駆動するときに前記ドライバー回路のエンハンスメント形NMOSトランジスタのソース電極が接続されているグランドラインに生じる、予め想定された電圧変動値に対して、所定電圧高くなるように定められること」(以下、「ドライバー回路の当該NMOSトランジスタの電圧閾値を、ロジック回路の当該NMOSトランジスタの電圧閾値よりも、所定電圧高く設定すること」という。)は、相対的な規定に留まり、閾値電圧の値が具体的に特定されず、しかも電源電圧の高低も特定されていないことも勘案すると、
刊行物1記載の発明において、「ドライバー回路の当該NMOSトランジスタの電圧閾値を、ロジック回路の当該NMOSトランジスタの電圧閾値よりも、所定電圧高く設定すること」は、当業者が、グランドラインに生じる電圧変動(ノイズ等)が危惧される状況に対応して、適宜なし得ることといわざるをえない。

また、一般に、トランジスタの電圧閾値を変更する手法として、トランジスタのゲート酸化膜厚を変更することは、本願出願前に周知の手法である。例えば、特開2001-15704号公報(【0030】【0031】)、特開平11-195976号公報(【0074】?【0078】)を参照。 そうすると、「ドライバー回路の当該NMOSトランジスタの電圧閾値を、ロジック回路の当該NMOSトランジスタの電圧閾値よりも、所定電圧高く設定すること」を具体化する手法として、「ドライバー回路のエンハンスメント形NMOSトランジスタのゲート酸化膜厚は、ロジック回路のエンハンスメント形NMOSトランジスタのゲート酸化膜厚より厚く形成される」という手法を採用することに何ら困難性はない。

(d)上記(a)?(c)では個々の構成について検討したが、刊行物1記載の発明において、上記(a)?(c)で検討した構成をまとめて適用して、本願発明1のごとくなすことも、当業者であれば容易に想到し得ることである。

(効果について)
全体としてみて、本願発明1によってもたらされる効果は、格別なものではなく(本願発明1に規定されていない条件によっては、本願発明1の構成でなくとも同様の効果を奏する場合や、本願発明1の構成では適切でない場合があり得る。)、刊行物1記載の事項及び周知技術から、当業者であれば予測し得る程度のものである。

(3)まとめ
よって、本願発明1は、刊行物1記載の発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。


3.むすび
以上のとおりであるから、本願の特許請求の範囲の記載が、特許法第36条第6項第1号及び同項第2号に規定する要件を満たしておらず、また、本願の請求項1に係る発明は、特許法第29条第2項の規定により特許を受けることができないものであるので、本願は拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2009-12-24 
結審通知日 2010-01-05 
審決日 2010-01-18 
出願番号 特願2001-182465(P2001-182465)
審決分類 P 1 8・ 537- WZ (B41J)
P 1 8・ 121- WZ (B41J)
最終処分 不成立  
前審関与審査官 桐畑 幸▲廣▼  
特許庁審判長 木村 史郎
特許庁審判官 一宮 誠
赤木 啓二
発明の名称 インクジェット記録ヘッド用基板、インクジェット記録ヘッド、インクジェット記録装置  
代理人 大塚 康徳  
代理人 木村 秀二  
代理人 大塚 康弘  
代理人 高柳 司郎  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ