ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
---|---|
管理番号 | 1224312 |
審判番号 | 不服2007-17178 |
総通号数 | 131 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 2010-11-26 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 2007-06-20 |
確定日 | 2010-09-28 |
事件の表示 | 特願2001-236005「エミッタ-ベーススペーサ領域中に低K材料を有するバイポーラトランジスタの作製方法」拒絶査定不服審判事件〔平成14年 4月19日出願公開,特開2002-118116〕について,次のとおり審決する。 |
結論 | 本件審判の請求は,成り立たない。 |
理由 |
1 手続の経緯 本願は,平成13年8月3日(パリ条約による優先権主張2000年8月3日,米国)の出願であって,平成18年8月23日付けの拒絶理由通知に対して,平成19年2月28日に手続補正書及び意見書が提出されたが,同年3月19日付けで拒絶査定がされ,これに対し,同年6月20日に審判請求がされるとともに,同年7月19日に手続補正書が提出され,その後当審において,平成21年12月21日付けで審尋がされ,平成22年3月24日に回答書が提出されたものである。 2 補正について 平成19年7月19日に提出された手続補正書による特許請求の範囲についての補正は,補正前の請求項4の「であって」を「であって,」とする補正以外に変更はなく,実質的な補正がなされていない。 そこで,以下では補正後の請求項1について検討する。 3 本願発明の容易想到性について (1) 本願発明 本願の請求項1に係る発明(以下,「本願発明」という。)は,平成19年7月19日に提出された手続補正書における特許請求の範囲の請求項1に記載された,次のとおりのものである。 【請求項1】 「半導体ウエハ基板中に配置されたコレクタ; コレクタ中に配置されたベース及び ベース上に直接配置され,ベースの少くとも一部と接触し,その中に配置された3.9より低い誘電率を有する低誘電率層を有するエミッタを含む半導体ウエハ基板上に配置されたバイポーラトランジスタ。」 (2) 引用例の記載と引用発明 引用例1:特開平6-89900号公報 引用例2:特開平7-202166号公報 (2-1)引用例1の記載 原査定の拒絶の理由に引用された,本願の優先権主張日前に日本国内において頒布された刊行物である特開平6-89900号公報(以下「引用例1」という。)には,図1?8とともに,次の記載がある(下線は当審で付加)。 「【0006】 【発明の概要】SOI(絶縁体上のシリコン)基板上へ採用するための自己整合型のバイポーラ構造について述べている。この構造は単結晶シリコンで停止する多結晶シリコンのエッチングを必要としない。この構造はまた,顕著に表面形状を劣化させることなしにBiCMOS/SOIプロセスのために使用することができる。」 「【0010】望ましくは,本方法はメサの外部コレクタ部分に凹みを作るためにエッチングを行うが,外部ベースに対してはそれは行わない。また本方法はエッチング用レジストのパターン加工を行ってエミッタコンタクト領域よりも大きな面積を持つエミッタポリを得ることを行い,それによってエミッタとベースの重なり領域を作り出している。本方法は更にTEOSを用いて前記エミッタとベースの重なり領域中の酸化物表面上に窒化物を形成し,それによってエミッタコンタクトと外部ベースとの間の容量を低減している。本方法は更にポリ上のエッチング用レジストをパターン加工して,MOSメサ上にポリの露出されたネガのゲート部分を提供し;酸化物表面をエッチストップとして利用して前記ポリの露出されたネガのゲート部分をエッチングし,それによって未エッチポリのゲートを形成し;前記ゲート上にゲート側壁を形成し;前記ゲート側壁を利用してソース/ドレイン領域を前記ゲートに位置合わせし,それによって酸化物表面の部分をゲート酸化物として利用しており,ここにおいて前記酸化物表面はMOSおよびバイポーラの両メサに対するポリのエッチングのエッチストップとして役立ち,更にゲート酸化物としても役だっている。 【0011】本発明はまた,絶縁基板上に完全に自己整合されたバイポーラトランジスタであって,前記トランジスタは:絶縁体上のバイポーラメサ;前記メサ上のエミッタコンタクト;前記エミッタ上のベース側エミッタ側壁とコレクタ側エミッタ側壁;前記ベース側エミッタ側壁に位置合わせされたメサと共通の最上表面を有する外部ベース;外部ベースおよびメサ最上表面よりも低い最上表面を有するメサのコレクタコンタクト部分であって,前記コレクタ側エミッタ側壁に位置合わせされたコレクタコンタクト部分,を含んでいる。望ましくは,本トランジスタはエミッタコンタクト領域よりも大きな面積を持つエミッタポリを有し,それによってエミッタとベースとの重なり領域を作りだし,また酸化物表面が前記重なり領域中のエミッタポリよりも低くなっており,更に本トランジスタは前記エミッタとベースとの重なり領域中の酸化物表面上に誘電体層(例えば,TEOS層および窒化物)を用いて,それによってエミッタと外部ベースとの間の容量を低減している。」 「【0015】図1から図8は本発明の好適実施例を示し,またそれを作製するための方法を示す,断面図である。図1はバイポーラトランジスタの断面図である。バイポーラトランジスタ11はNMOSトランジスタ13を作製するのに使用されるのと同じエピタキシャル層であるエピタキシャル層16中に作製される。この回路には,埋め込み酸化物層10,N形シリコンエピタキシャル層(コレクタ)16,酸化物側壁36,窒化物側壁38,TEOS側壁68,酸化物層44,P形能動ベース48,TEOS層50,窒化物層52,(層50と52はエミッタポリとベースとの間の誘電体厚さを増やすためのオプションである),N+多結晶シリコンエミッタ60,エミッタとゲート内側側壁酸化物(TEOS)とのスペーサ66,エミッタポリ60上の側壁酸化物スペーサ66に自己整合されたP+外部ベース72,エミッタとゲート外側側壁酸化物(TEOS)との間のスペーサ74,エミッタポリの外側上の外側側壁酸化物スペーサ74に自己整合されたN+コレクタコンタクト76,を含んでいる。 【0016】1.0μm CMOS/SOIプロセスの流れの中へバイポーラNPN構造を統合するためのプロセスが図2から図8に示されており,それらにはバイポーラ13およびNMOS11トランジスタの断面が示されている。このプロセスはSOIの母材料(埋め込み酸化物)10からスタートし,その上に0.6ないし0.8μmのエピタキシャル層16が取り付けられる。パッド酸化物20を成長させ,1,000オングストロームの窒化物層22を堆積させた後,バイポーラコレクタ領域の反転像がパターン加工され,窒化物がエッチングされる。図2に示されたように,CMOSトランジスタの設計で要求されるようにエピタキシャルの厚さを約0.33μmへ減らすために酸化物24の成長が行われる。窒化物22の剥離の後,バイポーラコレクタ26へ燐等のイオンが注入され,アニールされる。」 「【0018】メサ表面から不要な酸化物を除去した後,200オングストロームのゲート酸化物44を成長させ,続いて2,000オングストロームの多結晶シリコン46を堆積させる。バイポーラベース48とエミッタ窓54が形成される間にMOSゲート酸化物44が保護されるように,分離した多結晶シリコン工程を採用していることを指摘しておく。ベース48は,それの接合深さを制限するためにゲート酸化の後に形成される。バイポーラベース領域48がパターン加工され,この領域からプラズマエッチングによって多結晶シリコンが除去される。次に,図5に示されたように,バイポーラトランジスタのベースが,残っているゲート酸化物を通して注入される。ベースはそれの接合深さを制限するためにゲート酸化の後に形成される。次に,600オングストロームのTEOS層50が堆積され,続いて200オングストロームの窒化物層52が堆積される。TEOS層50と窒化物層52とはエミッタポリとベースとの間の誘電体厚さを増やすためのオプション層である。(図示されていないが,これらの層は位置合わせをより厳密でなくするために,メサの端部とわずかに重なるようにマスクされることができる。)エミッタコンタクトがパターン加工されて,それによってエミッタ窓54と,バイポーラベース領域の残りの部分上のTEOS/窒化物積層50および52を残したすべてのCMOS領域が開口される。第1の2,000オングストロームの多結晶シリコン膜46がエミッタのエッチング間,CMOSメサを保護する。このプロセスは,なんらGOI(ゲート酸化物完全性)劣化の問題なしにバルクBiCMOS用に用いることができる。図6はエミッタのエッチングの後の断面を示す。 【0019】次に,短時間の酸化物除去の後,2,500オングストロームの多結晶シリコン層が堆積され,砒素(例えば,50keVで1E16/cm^(2) )や燐(例えば,80keVで2E15/cm^(2) )のようなイオンを注入することによってドープされる。この多結晶シリコン層はバイポーラエミッタ60として作用し,また第1の多結晶シリコン層と組み合わせられて4,500オングストロームの多結晶シリコンゲート62を形成する。次に,図7に示すように,ゲートとエミッタがパターン加工され,多結晶シリコンがエッチングされる。パターン加工とP(例えば,0度で,20keVでの1.0E13/cm^(2) のホウ素)およびN(例えば,0度で,80keVでの8.0E13/cm^(2) の燐)のLDD(低濃度にドープされたドレイン)注入の後,2,500オングストロームのTEOS層が堆積され,エッチバックされて側壁酸化物スペーサ,66と68とが形成される。次に300オングストロームのTEOSスクリーン酸化物(図示されていない)が堆積される。次に,P+(図示されていない)およびN+のソース/ドレイン(S/D)領域70がパターン加工され,注入される。P+のS/D領域に対してはホウ素(例えば,0度で,20keVでの3.0E15/cm^(2) )等のイオンが注入される。N+のS/Dに対しては砒素(例えば,0度で,150keVでの3.0E15/cm^(2) )や燐(例えば,0度で,120keVでの5.0E14/cm^(2) )等のイオンが注入される。P+のS/D注入は外部ベース72をも形成する。」 (2-2)引用例1の記載事項の整理 ア 引用例1の段落【0006】の「SOI(絶縁体上のシリコン)基板上へ採用するための自己整合型のバイポーラ構造について述べている。」との記載,段落【0015】の「図1はバイポーラトランジスタの断面図である。」との記載,及び,図1に照らして,引用例1には,SOI基板上にバイポーラトランジスタ11が配置されていることが記載されている。 イ 引用例1の段落【0016】の「SOIの母材料(埋め込み酸化物)10からスタートし,その上に0.6ないし0.8μmのエピタキシャル層16が取り付けられる。」,「バイポーラコレクタ26へ燐等のイオンが注入され,アニールされる。」との記載,及び,図1に照らして,引用例1には,SOI基板中にバイポーラコレクタ26が配置されていることが記載されている。 ウ 引用例1の段落【0015】の「P形能動ベース48」との記載,段落【0018】の「バイポーラトランジスタのベースが,残っているゲート酸化物を通して注入される。」との記載,及び図1,5に照らして,引用例1には,バイポーラコレクタ26中にバイポーラベース48が配置されていることが記載されている。 エ 引用例1の図1に照らして,引用例1には,バイポーラベース48上に直接配置され,バイポーラベース48の少なくとも一部と接触するエミッタ61,及び,エミッタ61上に配置されたエミッタポリ60が記載されている。 オ 引用例1の段落【0010】の「また本方法はエッチング用レジストのパターン加工を行ってエミッタコンタクト領域よりも大きな面積を持つエミッタポリを得ることを行い,それによってエミッタとベースの重なり領域を作り出している。本方法は更にTEOSを用いて前記エミッタとベースの重なり領域中の酸化物表面上に窒化物を形成し,それによってエミッタコンタクトと外部ベースとの間の容量を低減している。」との記載,段落【0011】の「本トランジスタはエミッタコンタクト領域よりも大きな面積を持つエミッタポリを有し,それによってエミッタとベースとの重なり領域を作りだし,また酸化物表面が前記重なり領域中のエミッタポリよりも低くなっており,更に本トランジスタは前記エミッタとベースとの重なり領域中の酸化物表面上に誘電体層(例えば,TEOS層および窒化物)を用いて,それによってエミッタと外部ベースとの間の容量を低減している。」との記載,及び図1に照らして,引用例1には,TEOS層50及び窒化物層52が,エミッタポリ60の側部に配置されていることが記載されている。 (2-3)引用例1に記載された発明 上記(2-2)ア?オによれば,引用例1には次の発明が開示されている。 「SOI基板中に配置されたバイポーラコレクタ26, バイポーラコレクタ26中に配置されたバイポーラベース48及び バイポーラベース48上に直接配置され,バイポーラベース48の少なくとも一部と接触し,その側部に配置されたTEOS層50及び窒化物層52を有するエミッタポリ60及びエミッタ61を含むSOI基板上に配置されたバイポーラトランジスタ。」 (2-4)引用例2の記載 原査定の拒絶の理由に引用された,本願の優先権主張日前に日本国内において頒布された刊行物である特開平7-202166号公報(以下「引用例2」という。)には,図1とともに,次の記載がある(下線は当審で付加)。 「【0024】次に,本発明の第2の実施例について説明する。図1に示す第1の実施例と異なる点はポリサイドベース電極上部および電極側面を覆う絶縁膜がボロンを含む窒化膜(以下SiBN膜と記す)で覆われたことである。窒化膜中にボロンを含ませることにより前記第1の実施例よりも更にSiBN膜/タングステンシリサイド層界面でのボロンの凝集を抑制することができる。この結果タングステンシリサイド層/多結晶シリコン層界面の接触抵抗を低く保つことができ,窒化膜を用いた場合と同等或いはそれ以下の低ベース抵抗が得られる。一方,バイポーラトランジスタの高速スイッチング特性を改善するには寄生容量の低減も重要である。SiBN膜の誘電率はSi,BおよびNの組成比によって異なり,例えばSi_(0.1) B_(0.39)N_(0.51)の誘電率は3.6で酸化膜の4よりも小さくすることができる。従ってタングステンポリサイドのベース電極上の絶縁膜およびサイドウオールにSiBN膜を用いればエミッタ・ベース間容量を低減でき,この寄生容量充放電時間も短縮できる。」 (2-5)引用例2の開示内容 上記(2-4)によれば,引用例2には,誘電率が3.9より低い材料を採用することにより,エミッタ・ベース間の寄生容量を低減する技術が開示されている。 (3)対比 本願発明と,引用例1に記載された発明(以下「引用発明」という。)とを対比する。 ア 引用発明は,「基板上に配置されたバイポーラトランジスタ」である点で,本願発明と共通する。 イ 引用発明における「バイポーラコレクタ26」及び「バイポーラベース48」は,それぞれ,本願発明における「コレクタ」及び「ベース」に相当する。また,引用発明はコレクタを基板中に配置している点で本願と共通する。 ウ 引用例1の段落【0011】の「本トランジスタはエミッタコンタクト領域よりも大きな面積を持つエミッタポリを有し,それによってエミッタとベースとの重なり領域を作りだし」との記載,及び,引用例1の段落【0015】の「この多結晶シリコン層はバイポーラエミッタ60として作用し」との記載からみて,引用発明における「エミッタポリ60」及び「エミッタ61」は,併せてバイポーラトランジスタのエミッタとして作用する領域であると言えるから,本願発明における「エミッタ」に相当する。 エ 本願明細書段落【0006】には,「一実施例において,バイポーラトランジスタは半導体ウエハ中に配置されたコレクタ,コレクタ中に配置されたベース,ベース中に配置され,ベースの少くとも一部と接触したエミッタを含み,エミッタはその中に低K層を有する。一実施例において,低K層はエミッタの側部に近接して配置される。」(下線は当審で付加。)と記載されていることから,引用発明における「その側部に配置されたTEOS層50及び窒化物層52」は,「その中に配置された誘電体層」である点で本願発明と共通する。 そうすると,本願発明と引用発明の一致点及び相違点は,次のとおりとなる。 <一致点> 「基板中に配置されたコレクタ, コレクタ中に配置されたベース及び ベース上に直接配置され,ベースの少くとも一部と接触し,その中に配置された誘電体層を有するエミッタを含む基板上に配置されたバイポーラトランジスタ。」 <相違点1> 本願発明では「半導体ウエハ基板」を用いているのに対し,引用発明では「SOI基板」を用いている点。 <相違点2> 本願発明では,「誘電体層」が「3.9より低い誘電率を有する」のに対し,引用発明では,誘電率についての限定がなされていない点。 (4)相違点についての検討 (4-1)相違点1について 引用例1には,次の記載がある(下線は当審で付加)。 「【0023】ここに,本発明の特定の実施例について説明してきたが,それは本発明を制限する意図のものではないことを理解されたい。例えば,好適実施例に示されたNPNバイポーラトランジスタはPNPバイポーラトランジスタとして作製することも可能である。また,好適実施例はBiCMOS/SOIプロセスについて述べてきたが,本発明はバイポーラ/SOIプロセスにも使用できる。更に,本プロセスはSOIプロセスを伴わないバルクプロセスにも使用できる。本発明の数多くの実施例が,本明細書の教えるところに従って,当業者には明らかであろう。本発明は特許請求の範囲によってのみ制限される。」 すなわち,引用例1には,引用発明において「SOI基板」を「半導体ウエハ基板」に変更することが示唆されているから,引用発明において相違点1に係る構成とすることは,当業者が適宜なし得たことに過ぎない。 (4-2)相違点2について エミッタ-ベース間の寄生容量の低減は,上記(2-1)で摘記した引用例1の段落【0010】及び段落【0011】の記載,上記(2-4)で摘記した引用例2の段落【0024】の記載,及び,以下の周知例1?3の記載からみて,バイポーラトランジスタの技術分野における周知の技術課題であると認められる。 ・周知例1:特開平9-64056号公報 周知例1には,以下の記載がある(下線は当審で付加)。 「【0009】本発明の目的は,エミッタ側壁の絶縁膜による寄生容量の増加を抑制することにより,ベース・エミッタ間接合容量を低減して高速化を妨げる原因をなくすことが可能な技術を提供することにある。」 ・周知例2:特開平6-69215号公報 周知例2には,以下の記載がある(下線は当審で付加)。 「【0008】近年,セルファライン技術の発達によりベース面積の著しい縮小化が図られたが,これに対しエミッタ面積の縮小化はそれ程進展していない。また,エミッタの不純物濃度がコレクタより高いため,ベース?エミッタ間の単位面積当りの寄生容量はベース?コレクタ間に比べ高く,この為面積的に広いベース?コレクタ間の容量CCBが面積的に小さいベース?エミッタ間の寄生容量CCEより大きくなる逆転現象が発生し,最近ではベース?エミッタ容量の低減が重要になってきている。」 ・周知例3:特開平3-99440号公報 周知例3には,以下の記載がある(下線は当審で付加。) 「本第9実施例は第10図に示す如く,第1実施例における薄い酸化膜19に比べ厚い酸化膜72を形成し,多結晶Siとベース層との間で生じるベースエミッタ間の寄生容量を小さくしてある。」(第12頁左上欄第13行?第16行) 「本実施例の構造を採用すれば,寄生容量が減少し,周波数特性が向上する効果がある。したがって,本構造は,高速バイポーラに適用できるばかりでなく,ベース層に光で発生したキャリアを蓄積し,バイポーラ動作によりその蓄積キャリアによる電位を読み出す光電変換装置においてもノイズが減少し,S/Nが増大するため有用である」(第12頁右上欄第5行?第12行) また,誘電体と,誘電体をはさむ2つの導電体層とにより構成されたキャパシタの容量が,誘電体の厚さに反比例し,誘電体材料の誘電率に比例することは,当業者の技術常識である。 一方,引用例1の段落【0010】,【0011】,【0015】,及び【0018】の記載からみて,引用発明では,TEOS層50及び窒化物層52を付加してエミッタとベースとの間の誘電体の厚さを増やすことで,エミッタ-ベース間容量を低減しているものと理解できる。 また,上記(2-5)に記載したとおり,引用例2には,誘電率が3.9より低い誘電体材料を採用することにより寄生容量を低減する技術が記載されている。 そうすると,引用発明の寄生容量をさらに低減するために,引用発明の「TEOS層50及び窒化物層52」に代えて,引用例2に開示された,誘電率が3.9より低い誘電体材料を採用することは,当業者が容易になし得たことである。 (4-3)回答書について なお,審判請求人は,平成22年3月24日提出の回答書において, 「本件発明においては,エミッタがベースに対抗するようにベースの上部表面上に直接配置されます。 これに対して,引用文献1及び2は,エミッタがベース内に配置され,直接ベース上に配置されるものではありません。引用文献1においては,N+エミッタ61はPベース48内に配置され,引用文献2においては,エミッタ拡散層12はベース拡散層8中に配置されます。これらの点において,本件発明と明確に異なります。」と主張している。 しかしながら,平成19年7月19日に提出された手続補正書における特許請求の範囲の請求項1には,「半導体ウエハ基板中に配置されたコレクタ」(下線は当審で付加)と記載されると同時に,「半導体ウエハ基板上に配置されたバイポーラトランジスタ。」(下線は当審で付加)と記載されていることからみて,本願においては「基板中」と「基板上」とは特に区別されていないものと解される。また,引用発明において,「エミッタポリ60」と「エミッタ61」を併せたものがバイポーラトランジスタのエミッタとして作用するものであることは,前記3,(3)ウにおいて記したとおりである。 よって,審判請求人の上記主張は採用できない。 (4-4)検討のまとめ したがって,本願発明は,引用発明及び引用例2の記載並びに周知技術に基いて当業者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない。 4 結言 以上のとおり,本願の請求項1に係る発明は,特許法第29条第2項の規定により特許を受けることができないから,その余の請求項に係る発明について検討するまでもなく,本願は拒絶をすべきものである。 よって,結論のとおり審決する。 |
審理終結日 | 2010-04-27 |
結審通知日 | 2010-04-28 |
審決日 | 2010-05-18 |
出願番号 | 特願2001-236005(P2001-236005) |
審決分類 |
P
1
8・
121-
Z
(H01L)
|
最終処分 | 不成立 |
前審関与審査官 | 増山 慎也、萩原 周治 |
特許庁審判長 |
相田 義明 |
特許庁審判官 |
近藤 幸浩 小川 将之 |
発明の名称 | エミッタ-ベーススペーサ領域中に低K材料を有するバイポーラトランジスタの作製方法 |
代理人 | 朝日 伸光 |
代理人 | 岡部 讓 |
代理人 | 臼井 伸一 |
代理人 | 岡部 正夫 |
代理人 | 越智 隆夫 |
代理人 | 加藤 伸晃 |