• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1227370
審判番号 不服2008-15927  
総通号数 133 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2011-01-28 
種別 拒絶査定不服の審決 
審判請求日 2008-06-23 
確定日 2010-11-17 
事件の表示 特願2004-376945「半導体装置の製造方法」拒絶査定不服審判事件〔平成17年 7月21日出願公開、特開2005-197711〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、平成16年12月27日(パリ条約による優先権主張2003年12月30日、大韓民国)の出願であって、平成18年11月21日付けで手続補正がなされ、平成20年3月13日付けで拒絶査定がなされ、それに対して、同年6月23日に拒絶査定に対する審判請求がなされたものである。

2.本願発明
本願の請求項1ないし5に係る発明は、平成18年11月21日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし5に記載された事項により特定されるとおりのものであって、そのうちの請求項1に係る発明(以下「本願発明」という。)は、その特許請求の範囲の請求項1に記載された事項により特定される以下のとおりのものである。

「【請求項1】
半導体装置の製造方法であって、
基板上の絶縁層内にトレンチパターンを形成するステップと、
上記トレンチパターンを充填するプレーナ化されたCuラインを形成するステップと、
上記プレーナ化されたCuライン上に酸化ハフニウム層を形成するステップと、
上記酸化ハフニウム層及び上記プレーナ化されたCuラインを熱処理するステップと、
上記基板を熱処理するステップと、
を含むことを特徴とする方法。」

3.引用刊行物に記載された発明
(3-1)原査定の拒絶の理由に引用された、本願の優先日前である平成13年10月5日に頒布された刊行物である特開2001-274380号公報(以下「引用刊行物」という。)には、第1?3図とともに、以下の事項が記載されている。(なお、下線は、当審において、特に強調する点に付与したものである。以下同様。)

「【0025】
【発明の実施の形態】以下、図面を参照して本発明の半導体装置の製造方法を詳細に説明する。」
「【0026】(実施例I)図1を参照して、本発明の第1の実施例を説明する。図1においては、実際のトランジスターの製造方法から、素子分離絶縁膜やソース・ドレイン、ウエル、チャネル、およびゲート側壁スペーサーの部分を省略している。
【0027】まず、図1(a)に示す構造を作製する。こうした構造は、次のような手順で得ることができる。半導体基板11上に、素子分離絶縁膜やソース・ドレイン、ウェル、チャネル、ダミーゲート、ゲート側壁スペーサーなどを形成した後、70?200nmの膜厚で絶縁膜12を形成して、その表面を平坦化する。絶縁膜12は、Si酸化膜、SiO_(x)C_(y)またはSiO_(x)N_(y)等で形成することができる。さらに、ゲート電極を埋め込むための溝を絶縁膜12にダミーゲート除去法等により70?200nm程度の深さで形成する。
【0028】溝の底部には、ゲート絶縁膜13を、Si酸化膜、Si窒化膜またはSi酸窒化膜(SiON)により形成する。なお、ゲート絶縁膜13としては、Ta_(2)O_(5)、TiO_(2)、HfO_(2)、ZrO_(2)、CeO_(2)、およびY_(2)O_(3)等の高誘電体を用いてもよい。さらに、バリアメタル膜14および第1の金属を含むゲート電極15を、溝内の全面に順次堆積する。バリアメタル膜14は、例えば、TiN膜、TaN膜、MoN_(x)膜、WN_(x)膜、ZrN膜、HfN膜、またはNbN膜などにより形成することができる。また、ゲート電極15は、低抵抗のW、Mo、Ru、AgおよびCuからなる群から選択して用いることができ、その膜厚は約20?100nm程度とすることができる。
【0029】最後に、化学機械的研磨法(CMP)や機械的研磨法(MP)によって、溝部分以外の不要な金属膜を除去することによって、図1(a)に示す構造が得られる。」
「【0035】(実施例2)図2を参照して、第2の実施例を説明する。なお、図2においては、実際のトランジスタの製造方法から、素子分離絶縁膜やソース・ドレイン、ウエル、チャネル、およびゲート側壁スペーサーの部分を省略している。
【0036】まず、図2(a)に示す構造を作製する。こうした構造は、すでに図1(a)に関してすでに説明したような方法で得ることができる。
【0037】続いて、図2(b)に示すように、ゲート電極15および絶縁膜12の全面に、第2の金属を含む金属膜20を形成する。この第2の金属は、ゲート電極15を構成する第1の金属よりも酸化物を形成しやすいという性質を有し、具体的には、Al、Ti、Zr、Hf、Nb,Ta、Y、Ce、BaおよびSrからなる群から選択された少なくとも1種を用いることができる。また、第2の金属膜20の膜厚は、10nm?100nmとすることが好ましい。10nm未満の場合には、下地の第1の金属との均一反応が起こりにくくなり、一方100nmを越えると、第1の金属との反応量が多くなって、第1の金属の比抵抗が10%以上増加するおそれがある。
【0038】次いで、図2(c)に示すように、第1の金属と第2の金属との合金膜21を、ゲート電極15と金属膜20との界面に形成する。合金膜21は、例えば加熱処理、ヒーター加熱、赤外線加熱、紫外線加熱等、またはこれらの組み合わせにより形成することができる。また、その膜厚は、1?50nmであることが好ましい。1nm未満の場合には、Si酸化膜エッチングの際に除去されやすくなり、一方50nmを越えると、誘電率の大きい絶縁膜の体積が大きくなり、層間および配線間容量が増加するおそれがある。
【0039】さらに、ウェットエッチング等により金属膜20を除去して合金膜21を露出させた後、合金膜21に含有される第2の金属を選択的に酸化して、図2(d)に示すような金属酸化物層23を形成する。第2の金属の選択酸化は、所定の分圧比のH_(2)O/H_(2)もしくはCO_(2)/COガス系を用いて、実施例1の場合と同様の条件で行うことができる。
【0040】上述したような理由から、金属酸化物層23の膜厚は、1nm?50nmとすることが好ましく、5?30nmとすることがより好ましい。また、図2(d)に示すように、バリアメタル膜14の上部にも、同様の厚さの金属酸化物膜21が形成される。
【0041】こうして得られた構造の上にSi酸化膜を層間絶縁膜(図示せず)として形成し、コンタクトホール(図示せず)を設けて、SiO_(2)をエッチングした際のストッパー性能を評価した。その結果、金属酸化物層19として20nm程度の膜厚のAl_(2)O_(3)を形成した場合には、SiO_(2)に対するエッチング選択比は50以上とれることが確認された。また、TiO_(2)、ZrO_(2)、HfO_(2)、Nb_(2)O_(5)、Ta_(2)O_(5)、Y_(2)O_(3)、CeOを20nm程度の膜厚で形成した場合には、SiO_(2)に対する選択比は30以上とれることが確認された。」

(3-2)引用刊行物の「【0028】・・・ゲート電極15は、低抵抗のW、Mo、Ru、AgおよびCuからなる群から選択して用いることができ」るという記載から、「第1の金属を含むゲート電極」の「第1の金属」は、「ゲート電極15」に「用い」られる「低抵抗のW、Mo、Ru、AgおよびCuからなる群から選択」される金属であることは明らかである。
そして、「第1の金属」として「Cu」、「第2の金属」として「Hf」を選択した場合、「第2の金属を選択的に酸化して」「形成」された「金属酸化物層23」は、「HfO_(2)」、すなわち、「酸化ハフニウム」であることは明らかである。

(3-3)上記記載からみて、引用刊行物には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。

「半導体基板11上に、絶縁膜12を形成して、その表面を平坦化し、
ゲート電極15を埋め込むための溝を絶縁膜12に形成し、
溝の底部にゲート絶縁膜13を形成し、
バリアメタル膜14およびCuからなるゲート電極15を、溝内の全面に順次堆積し、
化学機械的研磨法(CMP)や機械的研磨法(MP)によって、溝部分以外の不要な金属膜を除去し、
ゲート電極15および絶縁膜12の全面に、Hfからなる金属膜20を形成し、
CuとHfとの合金膜21を、ゲート電極15と金属膜20との界面に形成し、
ウェットエッチング等により金属膜20を除去して合金膜21を露出させた後、合金膜21に含有されるHfを選択的に酸化して、酸化ハフニウムからなる金属酸化物層23を形成する、
半導体装置の製造方法。」

4.対比
(4-1)刊行物発明の「半導体基板11」及び「絶縁膜12」は、各々本願発明の「基板」及び「絶縁層」に相当する。

(4-2)刊行物発明の「ゲート電極を埋め込むための溝」と本願発明の(Cuライン用の)「トレンチパターン」は、いわゆる「開口部」という点で共通する。

(4-3)刊行物発明の「Cuからなるゲート電極15」と本願発明の「Cuライン」は、「Cu層」という点で共通する。

(4-4)刊行物発明の「ゲート電極15」は、「溝内」に充填されていることは明らかである。また、刊行物発明では、「バリアメタル膜14およびCuからなるゲート電極15を、溝内の全面に順次堆積し、化学機械的研磨法(CMP)や機械的研磨法(MP)によって、溝部分以外の不要な金属膜を除去し」ていることから、「ゲート電極15」は「プレーナ化され」ていることも明らかである。

(4-5)刊行物発明の「酸化ハフニウムからなる金属酸化物層23」は、本願発明の「酸化ハフニウム層」に相当する。そして、刊行物発明の「酸化ハフニウムからなる金属酸化物層23」は、「ゲート電極15」上に形成されていることは明らかである。

(4-6)そうすると、本願発明と刊行物発明とは、
「半導体装置の製造方法であって、
基板上の絶縁層内に開口部を形成するステップと、
上記開口部を充填するプレーナ化されたCu層を形成するステップと、
上記プレーナ化されたCu層上に酸化ハフニウム層を形成するステップと、
を含むことを特徴とする方法。」
である点で一致し、次の3点で相違する。

(相違点1)本願発明では、「基板上の絶縁層内にトレンチパターンを形成」しているのに対して、刊行物発明では、「半導体基板11上に」「形成」された「絶縁膜12に」「ゲート電極15を埋め込むための溝を」「形成し」ている点。

(相違点2)本願発明では、「Cuラインを形成」しているのに対して、刊行物発明では、「Cuからなるゲート電極15」を形成している点。

(相違点3)本願発明では、「上記酸化ハフニウム層及び上記プレーナ化されたCuラインを熱処理するステップと、」「上記基板を熱処理するステップと」を含むのに対して、刊行物発明では、そのような熱処理については特定されていない点。

5.判断
(5-1)相違点1及び2について
本願明細書の「【背景技術】
【0002】
一般的に半導体装置内の金属配線のために使用されてはいるが、ポピュラーなアルミニウム(Al)金属ラインとは異なってRIE(反応性イオンエッチング)によって形成することができないCuラインは、ラインレイアウトを設計し、バイアホール及びトレンチをCuで充填し、そしてCuをプレーナ化するようなダマシン法によって形成される。・・・」という記載からみて、本願発明の「Cuライン」は、金属配線を意味するものと認められる。
一方、基板上の絶縁膜に形成された開口部に導電材料を充填して研磨することにより埋め込み電極・配線を形成する、いわゆるダマシンプロセスを用いて、ゲート電極及びゲート配線を同一工程で一体的に形成することは、以下の周知例1、2に記載されるように従来周知である。

(ア)周知例1:特開2000-31291号公報には、図1及び2とともに、以下の事項が記載されている。
「【0052】
【発明の実施の形態】 以下、図面を参照ながら、本発明による半導体装置およびその製造方法の実施形態を説明する。
(実施形態1)図1(a)および(b)、図2(a)から(e)ならびに図3(a)から(d)を参照しながら、本発明の第1の実施形態を説明する。
【0053】まず、図1(a)および(b)を参照する。
【0054】本実施形態の半導体装置は、半導体領域であるシリコン基板1と、基板1の表面に形成されたソース/ドレイン領域9と、ソース領域とドレイン領域とのに位置するチャネル領域と、シリコン基板1を覆う層間絶縁膜17とを備えている。層間絶縁膜17中にはチャネル領域に達する複数の溝が形成され、その溝内にはゲート電極70が埋められている。より詳細には、層間絶縁膜17の溝底面のうちチャネル領域上に位置する部分にはゲート絶縁膜3が形成されており、そのゲート絶縁膜3を覆うようにゲート電極70が存在する。」
「【0058】なお、図1(b)では、コンタクトホール21の形状を矩形に記載されているが、現実には円形であってもよい。また、本実施形態のゲート電極70はゲート配線をも兼ねている。ひとつのゲート電極70がひとつの活性領域横切るように形成されている、複数のゲート電極がひとつの活性領域を横切っていても良い。」
「【0068】 次に、図2(e)に示すように、例えばKOH等のアルカリ溶液を用いたウェットエッチング法によってゲート状構造7をエッチングし、それによって層間絶縁膜17中に溝12を形成する。・・・ゲート状構造7を除去した後、フッ酸系エッチャントを用いて、溝12の底部に位置する絶縁膜30を除去する。・・・
【0069】次に、図3(a)に示すように、CVD法によってゲート絶縁膜(厚さ:約4nm)3’を形成した後、スパッタ法によってTiN 等の高融点金属化合物からなるバリアメタル(厚さ:約10nm)4’を基板1の全面を覆うように堆積する。ゲート絶縁膜3’は熱酸化法によってシリコン基板1の表面上にのみ形成しても良い。これに続いて、CVD法により、タングステン等の金属膜(厚さ:約120nm)5’をバリアメタル4’上に成長させる。バリアメタル4’および金属膜5’から最終的にゲート電極70が形成される。そのため、低抵抗材料(少なくとも多結晶シリコンよりも低い抵抗を示す材料)を用いて金属膜5を形成することが好ましい。本実施形態では、金属膜5の材料としてタングステンを選択しているが、タングステン以外にアルミニウム、銅、モリブデン、コバルトシリサイドまたはチタンシリサイド等を選択してもよい。なお、本願明細書では、高融点金属シリサイドも「金属」の中に含めるものとする。」
「【0071】次に、CMP法によって、基板1の全面を研磨し、基板1上に形成された構造の上面を平坦化する。この平坦化工程は、図3(b)に示すように、層間絶縁膜17の表面が露出するまで実行する。この際、バリアメタル4’及び金属膜5’のうち溝12内に位置する部分は溝12内に残存する。バリアメタル4’及び金属膜5’のうち層間絶縁膜17の上面のレベルよりも上に位置する部分は除去される。バリアメタル4’及び金属膜5’のうち溝12内に残存する部分(「バリアメタル4」および「金属膜5」)によってゲート電極70を形成することになる。・・・」

(イ)周知例2:特開平9-55499号公報には、図4?6、8?12、14、43?51とともに、以下の事項が記載されている。
「【0056】また、ゲート電極10・・・は、・・・金属膜(W,Mo,Ta,Ni,Ti,Co,Al,Cuなど)であってもよく、これらの任意の組合せの積層膜であってもよい。・・・」
「【0083】(実施の形態8)この実施の形態8では、ゲート電極配線を容易に形成し得る構造および製造プロセスについて説明する。・・・
【0084】まず、図43は、図4に示した実施の形態1の工程後の断面図である。この後、図44に示すように、ゲート電極と接続する配線のパターンを決定するためのフォトレジスト30を形成する。この後、フォトレジスト30をマスクとして第2の絶縁膜3をエッチングすることにより図45に示されるような配線用溝31を形成する。第2の絶縁膜3のエッチング量は100nmとする。第2の絶縁膜3の膜厚は400nmであるため、配線用溝31は第1の絶縁膜2までは達しない。
【0085】この後、図5および図6に示した実施の形態1と同様のプロセスを用いて、図46に示されるようなゲート電極用開口8を形成する。図47は図46に示した製造プロセスにおけるゲート長方向(200-200断面方向)における断面図である。この後、図8に示した実施の形態1の工程と同様の工程を用いて、ゲー-ト絶縁膜9と配線兼ゲート電極32とを形成する。配線兼ゲート電極32は、たとえば多結晶シリコン層からなる導電性膜を形成した後その導電性膜を研磨またはエッチバックすることによりゲート電極用開口部8と配線用溝31とにのみ埋込むように形成する。図49は図48の工程におけるゲート長方向に沿った断面図である。この後、図9?図12に示した実施の形態1と同様のプロセスを用いてソース/ドレイン電極14を形成する。
【0086】・・・上記のように、この実施の形態8では、配線とゲート電極とを同時に形成することができる。
【0087】・・・また、配線兼ゲート電極32は、既に述べたゲート電極10の場合と同様に、金属シリサイド層によって形成してもよいし、金属膜、または金属窒化膜であってもよい。」

したがって、刊行物発明における「絶縁膜12」に「埋め込」まれた「ゲート電極15」を「形成」するための一連の工程において、上記周知の技術を適用し、「ゲート電極15」と当該「ゲート電極15」に接続されるゲート配線を、同一工程で一体的に形成すること、すなわち、「半導体基板11上に」「形成」された「絶縁膜12に」「ゲート電極」「を埋め込むための溝」及び当該「ゲート電極15」に接続されるゲート配線「を埋め込むための」「トレンチパターン」を形成し、当該「溝」及び「トレンチパターン」に「Cu」を埋め込む工程を採用することにより、本願発明のように、「基板上の絶縁層内にトレンチパターンを形成するステップと、上記トレンチパターンを充填するプレーナ化されたCuラインを形成するステップと、」を有する構成とすることは、当業者が容易になし得たものである。
よって、相違点1及び2は、当業者が容易に想到し得た範囲に含まれる程度のものである。

(5-2)相違点3について
一般に、半導体製造工程において、最終的な半導体装置を完成するまでに、複数回の熱処理を行うことは当業者にとって周知の事柄である。そして、通常、熱処理は、半導体装置全体に対して行われるものであり、その際、熱処理の対象となる箇所だけではなく、それ以外の箇所に対しても同時に熱が加わることは、自明の事項である。
一方、本願発明における「上記酸化ハフニウム層及び上記プレーナ化されたCuラインを熱処理するステップ」も、「上記基板を熱処理するステップ」も、具体的な温度条件などが特定されておらず、半導体製造工程における一般的な熱処理であると認められる。
してみれば、刊行物発明において、「酸化ハフニウムからなる金属酸化物層23を形成する」工程のあとに、前述の複数回の熱処理を行うことにより、本願発明のように、「上記酸化ハフニウム層及び上記プレーナ化されたCuラインを熱処理するステップと、上記基板を熱処理するステップと」を含む構成とすることは、当業者が必要に応じて適宜なし得る程度のことと認められる。
よって、相違点3は、当業者が容易に想到し得た範囲に含まれる程度のものである。

(5-3)まとめ
以上検討したとおり、本願発明と刊行物発明との相違点は、当業者が、引用刊行物に記載された発明及び周知技術を勘案することにより容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

6.むすび
以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶されるべきものである。
よって、結論のとおり審決する。
 
審理終結日 2010-06-15 
結審通知日 2010-06-21 
審決日 2010-07-02 
出願番号 特願2004-376945(P2004-376945)
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 河口 雅英早川 朋一  
特許庁審判長 北島 健次
特許庁審判官 小野田 誠
近藤 幸浩
発明の名称 半導体装置の製造方法  
代理人 弟子丸 健  
代理人 熊倉 禎男  
代理人 井野 砂里  
代理人 大塚 文昭  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ