ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1239076 |
| 審判番号 | 不服2008-20074 |
| 総通号数 | 140 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2011-08-26 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2008-08-07 |
| 確定日 | 2011-06-23 |
| 事件の表示 | 特願2006-119723「半導体装置の製造方法及び半導体装置」拒絶査定不服審判事件〔平成19年11月 8日出願公開、特開2007-294618〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1 手続の経緯 本願は,平成18年4月24日の出願であって,平成20年4月9日付けで拒絶理由が通知され,同年6月12日に意見書及び手続補正書が提出されたが,同年7月1日付けで拒絶査定がなされ,それに対して,平成20年8月7日に拒絶査定不服審判が請求されたものである。 2 本願発明の認定 平成20年6月12日付け手続補正書により補正された特許請求の範囲は請求項1ないし11からなるが,その請求項1に係る発明(以下「本願発明」という。)は,明細書及び図面の記載からみて,本願の特許請求の範囲の請求項1に記載されたとおりの次のものであると認められる。 「【請求項1】 半導体基板上に複数のゲート電極を形成する工程と, 前記複数のゲート電極それぞれの上面及び側面を覆う複数の保護絶縁膜を形成する工程と, 前記保護絶縁膜をマスクとして前記半導体基板に不純物を導入することにより前記半導体基板に複数のソース/ドレイン拡散層を形成する工程と, 少なくとも前記保護絶縁膜を覆うブランケット絶縁膜を形成する工程と, 前記保護絶縁膜間及び前記ブランケット絶縁膜上を含む全面に第1層間絶縁膜を形成する工程と, 前記第1層間絶縁膜を前記ブランケット絶縁膜の上面が露出するまで研磨除去する工程と, 前記露出されたブランケット絶縁膜の上面を含む全面に第2層間絶縁膜を形成する工程と, 前記保護絶縁膜の肩部間よりも広い開口幅を有するマスク層を前記第2層間絶縁膜上に形成する工程と, 前記ゲート電極間に形成された前記第1及び第2層間絶縁膜を前記マスク層を用いて自己整合的にエッチングすることにより,複数のコンタクトホールを形成する工程と, 前記第2層間絶縁膜をマスクとして,前記コンタクトホールの底部に形成された前記ブランケット絶縁膜を除去する工程と, 前記複数のコンタクトホールを埋め込むように全面にプラグ用導電膜を形成する工程と, 前記プラグ用導電膜を前記第2層間絶縁膜の上面が露出するまで研磨除去することにより,前記複数のコンタクトホール内に埋め込まれた複数の第1コンタクトプラグを形成する工程とを備えることを特徴とする半導体装置の製造方法。」 3 引用例の記載と引用発明 (1)引用例とその記載内容 原査定の拒絶の理由に引用された,本願の出願前に日本国内において頒布された刊行物である特開平10-135333号公報(以下「引用例」という。)には,「半導体装置のコンタクト製造方法」(発明の名称)について,図22ないし図28とともに,次の記載がある。 「【0001】 【発明の属する技術分野】本発明は半導体装置の製造方法,中でも特に,メモリに有用な層間コンタクトの製造方法に関する。」 「【0004】 【発明が解決しようとする課題】以上の従来技術に着目して本発明の目的は,充分なアラインマージンを確保できるコンタクトの製造方法を提供することにある。また,セルアレイ領域と周辺回路領域間の段差を極力なくすことのできるコンタクトの製造方法を提供することにある。」 「【0049】次に,第3の製法例を図22?図28により説明する。 【0050】図22では,STI法により素子分離領域312と活性領域が区画された半導体基板310の上に,ゲート電極320を形成する。このゲート電極320は,たとえばポリシリコン層とタングステンシリサイド層からなるポリサイド構造を有するものとしてある。その後,後続工程で層間絶縁膜として用いられる酸化膜との蝕刻選択比を考慮してシリコン窒化膜を使用し,ゲート電極320を覆うスペーサ322を形成する。そして,イオン注入工程を実施してゲート電極320の間にソース/ドレイン(図示せず)を形成し,ゲート電極320とソース/ドレインよりなるトランジスタを完成する。 【0051】図23では,トランジスタ形成時に露出した活性領域表面を後続工程で形成される蝕刻阻止層から保護するために,半導体基板310の上に熱酸化膜323を50?150Åの厚さで形成する。そして,全面にシリコン窒化膜からなる蝕刻阻止層325を100Åの厚さで形成する。この蝕刻阻止層325は,酸化膜との蝕刻選択比を考慮した適正な厚さで少なくとも100Åの厚さを維持するようにし,一方で,ゲート電極320の間の空間が埋まらない程度の厚さにする。 【0052】図24では,蝕刻阻止層325を形成した後のゲート電極320の間の空間に第1酸化膜327を形成する。高集積半導体デバイスではゲート電極間が0.15μm以下になり,もし,この微少空間にボイドが存在すれば,そのボイドを通した短絡が誘発される。したがって,ゲート電極間の空間はボイドが存在しないようによく埋めることが重要である。このために,第1酸化膜327を形成するときには,まずリフロー特性が良好な物質,たとえばBPSGやSOGを,蝕刻阻止層325の上に1,000Åの厚さで蒸着した後,その膜を45゜傾斜蝕刻してゲート電極320の間の入口を広げ,またその上にBPSGまたはSOGを5,000Åの厚さで蒸着した後にリフロー工程によって平坦化することにより,BPSG膜あるいはSOG膜を形成する。そして,蝕刻阻止層325を終点としてBPSG膜またはSOG膜をCMP工程によって平坦化し,第1酸化膜327を形成する。 【0053】図25では,第1酸化膜327を形成した後に,低温形成可能なP-TEOS膜などの第2酸化膜329を2,500Åの厚さで形成し,後続工程でランディングパッドコンタクトホール形成のための蝕刻工程を行うときにランディングパッドコンタクトホールの入口が広くなることを防止するため,ポリシリコン膜331を500Åの厚さで形成する。 【0054】図26では,ポリシリコン膜331の上にフォトレジストパターン333を形成してランディングパッドの形成部分を限定する。 【0055】図27では,フォトレジストパターン333をマスクとしてポリシリコン膜331,第2酸化膜329,第1酸化膜327,蝕刻阻止層325,熱酸化膜323を蝕刻し,ポリシリコン膜パターン331a,第2酸化膜パターン329a,蝕刻阻止層パターン325aを形成することにより,半導体基板310の表面及びスペーサ322を露出させるランディングパッドコンタクトホールAを形成する。このとき,ランディングパッドコンタクトホールAを形成するための蝕刻工程で多少の心ズレが発生しても,酸化膜蝕刻条件によって蝕刻を行うので,窒化膜であるスペーサ322及びシリコンである半導体基板310の表面が損傷する心配はない。蝕刻後は,フォトレジストパターン333を除去する。 【0056】図28では,ランディングパッドコンタクトホールAを形成した上に,不純物ドーピングしたポリシリコン膜などの導電層をランディングパッドコンタクトホールAを埋めるに十分な厚さで形成した後,第2酸化膜パターン329aを蝕刻阻止層としたCMP法により導電層及びポリシリコン膜パターン331aを蝕刻し,ランディングパッドコンタクトホールAを埋めて平坦化されたランディングパッド340を形成する。 【0057】その後は,第1の製法例における図9?図14と同様にして半導体メモリを完成する。」 (2)引用発明 上記段落【0055】には,「ランディングパッドコンタクトホールAを形成するための蝕刻工程で多少の心ズレが発生しても,酸化膜蝕刻条件によって蝕刻を行うので,窒化膜であるスペーサ322及びシリコンである半導体基板310の表面が損傷する心配はない。」と記載され,フォトレジストパターン333及びスペーサ322を利用して,スペーサ322間の半導体基板310を正確に露出させるための蝕刻を行っているから,引用例記載の酸化膜の蝕刻は,「自己整合的」であるといえる。 よって,上記記載事項及び図示内容を総合すれば,引用例には,次の発明(以下「引用発明」という。)が記載されている。 「半導体基板310上に複数のゲート電極320を形成する工程と, 前記複数のゲート電極320のそれぞれの上面及び側面を覆う複数のスペーサ322を形成する工程と, 前記スペーサ322をマスクとして前記半導体基板310にイオン注入をすることにより前記半導体基板310に複数のソース/ドレインを形成する工程と, 全面に蝕刻阻止層325を形成する工程と, 前記スペーサ322間及び前記蝕刻阻止層325上を含む全面に第1酸化膜327を形成する工程と, 前記第1酸化膜327を前記蝕刻阻止層325を終点としてCMP法によって平坦化する工程と, 露出された蝕刻阻止層325の上面を含む全面に第2酸化膜329を形成する工程と, 第2酸化膜329上にポリシリコン膜331を形成する工程と, フォトレジストパターン333からなるマスク層を形成する工程と, 前記ゲート電極320間に形成されたポリシリコン膜331,第1酸化膜327及び第2酸化膜329を前記マスク層を用いて自己整合的に蝕刻し,さらに蝕刻阻止層325を蝕刻することにより,複数のランディングパッドコンタクトホールAを形成する工程と, 前記複数のランディングパッドコンタクトホールAを埋め込むように全面に導電膜を形成する工程と, 第2酸化膜パターン329aを蝕刻阻止層としたCMP法により前記導電層及びポリシリコン膜パターン331aを蝕刻することにより,前記複数のランディングパッドコンタクトホールA内に埋め込まれた複数のランディングパッド340を形成する工程とを備えることを特徴とする半導体装置の製造方法。」 4 対比 (1)本願発明と引用発明との対応関係 本願発明と引用発明とを対比すると, ア 引用発明の,「スペーサ322」,「蝕刻阻止層325」,「第1酸化膜327」,「第2酸化膜329」及び「ランディングパッド340」は,それぞれ,本願発明の,「保護絶縁膜」,「ブランケット絶縁膜」,「第1層間絶縁膜」,「第2層間絶縁膜」及び「第1コンタクトプラグ」に相当する。 イ 引用発明の「イオン注入」,「蝕刻」は,本願発明の「不純物を導入すること」,「エッチング」にそれぞれ相当することは技術常識であり,また,引用発明の「ソース/ドレイン」,「ランディングパッドコンタクトホールA」及び「導電膜」は,それぞれ,本願発明の「ソース/ドレイン拡散層」,「コンタクトホール」及び「プラグ用導電膜」に外ならない。 なお,本願発明においては,第1及び第2層間絶縁膜がエッチングされた段階において「コンタクトホール」と称していることから,引用発明においても同様に解することとする。 ウ 上記の各対応関係に基づくと,引用発明の「全面に蝕刻阻止層325を形成する工程」は,本願発明の「少なくとも前記保護絶縁膜を覆うブランケット絶縁膜を形成する工程」に相当し,引用発明の「前記第1酸化膜327を前記蝕刻阻止層325を終点としてCMP法によって平坦化する工程」は,実質的に,本願発明の「前記第1層間絶縁膜を前記ブランケット絶縁膜の上面が露出するまで研磨除去する工程」に相当することは明らかである。また,引用発明の「第2酸化膜パターン329aを蝕刻阻止層としたCMP法により前記導電層及びポリシリコン膜パターン331aを蝕刻すること」は,実質的に,本願発明の「前記プラグ用導電膜を前記第2層間絶縁膜の上面が露出するまで研磨除去すること」に相当する。 (2)一致点及び相違点 したがって,本願発明と引用発明との一致点及び相違点は,次のとおりである。 〈一致点〉 「半導体基板上に複数のゲート電極を形成する工程と, 前記複数のゲート電極それぞれの上面及び側面を覆う複数の保護絶縁膜を形成する工程と, 前記保護絶縁膜をマスクとして前記半導体基板に不純物を導入することにより前記半導体基板に複数のソース/ドレイン拡散層を形成する工程と, 少なくとも前記保護絶縁膜を覆うブランケット絶縁膜を形成する工程と, 前記保護絶縁膜間及び前記ブランケット絶縁膜上を含む全面に第1層間絶縁膜を形成する工程と, 前記第1層間絶縁膜を前記ブランケット絶縁膜の上面が露出するまで研磨除去する工程と, 前記露出されたブランケット絶縁膜の上面を含む全面に第2層間絶縁膜を形成する工程と, マスク層を形成する工程と, 前記ゲート電極間に形成された前記第1及び第2層間絶縁膜を前記マスク層を用いて自己整合的にエッチングすることにより,複数のコンタクトホールを形成する工程と, 前記ブランケット絶縁膜を除去する工程と, 前記複数のコンタクトホールを埋め込むように全面にプラグ用導電膜を形成する工程と, 前記プラグ用導電膜を前記第2層間絶縁膜の上面が露出するまで研磨除去することにより,前記複数のコンタクトホール内に埋め込まれた複数の第1コンタクトプラグを形成する工程とを備えることを特徴とする半導体装置の製造方法。」 〈相違点1〉 マスク層を形成するにあたり,本願発明は,「前記保護絶縁膜の肩部間よりも広い開口幅を有する」マスク層であるのに対して,引用発明のフォトレジストパターン333からなるマスク層は,当該パターンの開口幅がスペーサ322(「保護絶縁膜」に相当)の肩部間よりも広いことが明記されていない点。 〈相違点2〉 本願発明は,マスク層を「前記第2層間絶縁膜上に」形成するのに対して,引用発明は,第2酸化膜329(「第2層間絶縁膜」に相当)上にポリシリコン膜331を形成して,その上にフォトレジストパターン333からなるマスク層を形成しており,その後,ポリシリコン膜331をマスク層を用いた蝕刻及びCMP法により除去している点。 〈相違点3〉 本願発明は,「前記第2層間絶縁膜をマスクとして,前記コンタクトホールの底部に形成された前記ブランケット絶縁膜を除去する」のに対して,引用発明の蝕刻阻止層325(「ブランケット絶縁膜」に相当)を蝕刻する工程は,このことが明記されていない点。 5 相違点についての判断 (1)〈相違点1〉について ア 引用発明において,フォトレジストパターン333の開口幅は,ランディングパッドコンタクトホールAの開口幅を設定するものであり,結果としてランディングパッド340の上表面の大きさを設定するものであることは,全体の工程から明らかである。 そして,引用発明の目的が,「充分なアラインマージンを確保できるコンタクトの製造方法を提供することにある」(段落【0004】)ところ,ランディングパッド340は,引用例の図14に示されるように,その上に配置されるビットラインコンタクト又はストレージ電極コンタクトのための中継パッドとして機能する領域であるから,ビットラインコンタクト又はストレージ電極コンタクトのためのホールを形成する際の合わせずれ余裕を確保することに配慮して,ランディングパッド340の上表面を可能な限り広くなるようにすることは,当業者が当然に考慮することであり,したがって,ランディングパッド340の上表面の大きさを設定するためのフォトレジストパターン333の開口幅を可能な限り広くすることも,当業者が直ちに想起しうることであるといえる。 イ 引用例においても,例えば,図19を参照すると,ランディングパッドコンタクトホールh2の開口幅は露出した半導体基板200の幅よりはるかに大きく,ゲート電極上に残存する第2層間絶縁膜パターン240の幅は,ゲート電極220の幅より狭いことが見て取れ,スペーサ222(保護絶縁膜)の肩部は,概ねゲート電極220の肩部(角部)上から形成されると解されるから,ランディングパッドコンタクトホールh2を決定するフォトレジストパターンの開口幅は,スペーサ222(保護絶縁膜)の肩部間よりも広く形成されていると認められる。 ウ 審判請求人は,【請求の理由】の「3.本願が特許される理由」の「(c)本願発明と引用発明との対比」において,「引用文献1(審決注:引用例と同じ)では,後続工程でランディングパッドコンタクトホールAを形成する蝕刻工程を行うときにランディングパッドコンタクトホールAの入り口が広くなることを防止するため,ポリシリコン膜331を500Åの厚さで形成している(段落[0053]参照)。これらのことから明らかなように,引用文献1には,コンタクトホールAの開口幅を広くするという技術的思想は全く存在しない。すなわち,引用文献1は,コンタクトホールの開口幅に関して,本願発明と全く反対の技術思想を開示しているものであって,本願発明の技術思想を示唆するものではない。」と主張する。 しかしながら,引用例における第2の製法例を参照すると,引用発明と同様の,第2層間絶縁膜の上に形成するポリシリコン膜に関して,以下の説明が記載されている。(下線は審決で付加。) 「【0042】図18では,第2層間絶縁膜240の上に不純物ドーピングしてないポリシリコン層を数百Å程度で形成し,残留防止層245を形成する。この残留防止層245の厚さは,第2層間絶縁膜240に現れる膨出現象の程度に応じて変えられるものであるが,200?1,000Åの範囲にしておくのがよい。残留防止層245はノンドーピングのポリシリコンであり,不純物ドーピングしたポリシリコンに比べて蝕刻によって除去される速度が速いので,後続工程でコンタクト形成のために用いられる不純物ドーピングポリシリコン層をエッチバックするとき,膨出現象の発生している部分に残留物が残るのを防止する役割をもつ。 【0043】また,コンタクト形成のためのフォトリソ工程時に,入射ビームがゲート電極のタングステンシリサイド層で乱反射する現象をも防止することができ,フォトレジストの変形防止の役割ももつ。さらに,後続工程でコンタクトを形成するときに用いられるフォトレジストと第2層間絶縁膜240を構成する酸化膜との蝕刻選択比が優秀でないことに起因するコンタクトサイズの増加現象を防止する役割ももつ。」 そして,引用発明のポリシリコン膜331の機能は,ポリシリコン層からなる上記残留防止層245と同様であると解されるから,上記段落【0043】の記載によれば,審判請求人の指摘する段落【0053】の記載は,「後続工程でランディングパッドコンタクトホール形成のための蝕刻工程を行うときにランディングパッドコンタクトホールの入口が」,蝕刻選択比の不良に起因して,フォトレジストパターンの開口幅,すなわち,設計した開口幅よりも「広くなることを防止するため」に,ポリシリコン膜331を形成することを,説明しているにすぎないと解するのが相当である。 したがって,引用例には,「コンタクトホールAの開口幅を広くするという技術的思想は全く存在しない」との審判請求人の主張は,失当と言わざるを得ない。 エ そして,上記イのとおり,コンタクトホールを決定するフォトレジストパターンの開口幅を,スペーサ(保護絶縁膜)の肩部間よりも広く形成することも格別のことではないから,引用発明において,ランディングパッドコンタクトホールを形成するためのマスク層を,ランディングパッドの上表面の大きさを可能な限り大きくするために,スペーサの肩部間よりも広い開口幅を有するようにして,本願発明のごとく,「前記保護絶縁膜の肩部間よりも広い開口幅を有する」マスク層とすることは,当業者が容易になし得ることである。 (2)〈相違点2〉について ア 引用発明は,第2酸化膜329(「第2層間絶縁膜」に相当)上にポリシリコン膜331を形成し,その上にフォトレジストパターン333からなるマスク層を形成しているが,引用例の段落【0053】に記載されるように,ポリシリコン膜331は,「後続工程でランディングパッドコンタクトホール形成のための蝕刻工程を行うときにランディングパッドコンタクトホールの入口が広くなることを防止するため」に,付加的に形成された層にすぎない。 イ そして,このポリシリコン膜331は,第2酸化膜パターン329aを蝕刻阻止層としたCMP法により蝕刻・除去され(段落【0056】),最終的に製造された半導体装置においては存在しないものであるから,半導体装置において必須のものではなく,製造工程においてこのようなポリシリコン膜331を形成するか否かは,製造工程における効果(段落【0042】【0043】参照。)と製造工程の簡略化とを比較した上で,当業者が必要に応じて適宜選択しうる程度のことと認められる。 ウ したがって,引用発明において,製造工程を簡略化し,ポリシリコン膜331を形成することなくフォトレジストパターン333を形成することにより,本願発明のごとく,マスク層を「前記第2層間絶縁膜上に」形成することは,当業者が容易になし得ることと認められる。 (3)〈相違点3〉について ア 引用発明においては,各酸化膜の蝕刻工程と,蝕刻阻止層325(「ブランケット絶縁膜」に相当)の蝕刻工程との関係が明らかではないが,引用例において,同様に蝕刻阻止層を除去する他の実施例を参照すると,例えば,段落【0024】には,「第1層間絶縁膜パターン114aを形成することにより,その第1層間絶縁膜パターン114aの間で蝕刻阻止層109を露出させるランディングパッドコンタクトホール116を形成する。そして,露出させた蝕刻阻止層109とその下の熱酸化膜を乾式または湿式蝕刻によって除去することで,ランディングパッドコンタクトホール116を通じて半導体基板101の活性領域表面を露出させる。」と記載されており,層間絶縁膜と蝕刻阻止層とを別工程で除去することが開示されている。 イ そして,層間絶縁膜と蝕刻阻止層は異なる材料であるから,それぞれを異なるエッチング手段を用いて除去することは,通常行われることであり,その際に,各材料層のエッチング速度の差を利用し,パターニングされた層間絶縁膜をマスクとして,当該層間絶縁膜から露出した蝕刻阻止層(ブランケット絶縁膜)をエッチング除去することは,当業者が必要に応じて,容易に採用し得る手段にすぎない。 ウ したがって,引用発明において,本願発明と同様に,「前記第2層間絶縁膜をマスクとして,前記コンタクトホールの底部に形成された前記ブランケット絶縁膜を除去する」ことは,当業者が容易になし得ることである。 そして,相違点1ないし3における,本願発明の各構成を組み合わせたことによる,本願発明の奏する作用・効果についても,当業者が予測し得る程度のものにすぎないと認められる。 6 小括 以上検討したとおり,相違点1ないし3における本願発明の構成は,当業者が容易に想到し得たものであるから,本願発明は,引用発明に基づいて当業者が容易に発明することができたものである。 7 結言 以上のとおり,本願発明は,引用発明に基づいて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。 したがって,他の請求項について検討するまでもなく,本願は拒絶をすべきものである。 よって,結論のとおり審決する。 、 |
| 審理終結日 | 2011-04-20 |
| 結審通知日 | 2011-04-26 |
| 審決日 | 2011-05-09 |
| 出願番号 | 特願2006-119723(P2006-119723) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | ▲辻▼ 弘輔 |
| 特許庁審判長 |
齋藤 恭一 |
| 特許庁審判官 |
小川 将之 加藤 浩一 |
| 発明の名称 | 半導体装置の製造方法及び半導体装置 |
| 代理人 | 鷲頭 光宏 |
| 代理人 | 緒方 和文 |