ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1253178 |
| 審判番号 | 不服2009-23988 |
| 総通号数 | 148 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2012-04-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2009-12-04 |
| 確定日 | 2012-03-08 |
| 事件の表示 | 特願2003-573689「半導体デバイス中の異なるシリコン含有領域上に、異なるシリサイド部分を形成する方法」拒絶査定不服審判事件〔平成15年 9月12日国際公開、WO03/75330、平成17年 6月30日国内公表、特表2005-519468〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯 本願は、2002年12月20日(パリ条約による優先権主張外国庁受理2002年2月28日、ドイツ国及び2002年10月29日、米国)を国際出願日とする出願であって、 平成21年6月30日に手続補正がなされ、同年7月27日付けで拒絶査定がなされ、それに対して、同年12月4日に拒絶査定に対する審判請求がなされたものである。 2.本願発明 本願の請求項7に係る発明(以下「本願発明」という。)は、平成21年6月30日付けの手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項7に記載された事項により特定される以下のとおりのものである。 「【請求項7】 基板(201)上に提供される第1シリコン含有領域および第2シリコン含有領域上に、第1金属層(240)を形成するステップと、 前記第1シリコン含有領域を被覆すると共に、前記第2シリコン含有領域を露出させるべく、レジストマスク(250)を形成するステップと、 前記第2シリコン含有領域から、前記第1金属層(240)を除去するステップと、 前記第2シリコン含有領域および前記レジストマスク(250)上に、第2金属層(242)をたい積するステップと、 前記レジストマスク(250)を除去するステップと、 前記第1シリコン含有領域および第2シリコン含有領域中にそれぞれ第1シリサイド部分(241)および第2シリサイド部分(243)を形成すべく、前記第1金属層(240)および第2金属層(242)と、前記第1領域および第2領域中に含まれるシリコンとの間の化学反応を開始するステップとを含み、 前記第2金属層(242)をたい積するステップは、前記レジストマスク(250)のステップカバレッジが最小となるように、前記金属のたい積を制御するステップを含む、半導体デバイスを製造する方法。」 3.引用刊行物に記載された発明 (3-1)原査定の拒絶の理由に引用され、本願の優先日前に日本国内で頒布された特開平4-349660号公報(以下「引用刊行物1」という。)には、図1ないし8とともに、以下の事項が記載されている。(下線は、当合議体にて付加したものである。) 「【0001】 【産業上の利用分野】本発明は半導体装置、特に、シリサイドを用いた低抵抗拡散層を有する半導体装置に関する。」 「【0017】更に、半導体基板表面に第一導電型不純物拡散層と、第二導電型不純物拡散層とを互いに離間して形成する工程と、次に、前記第一型導電型不純物拡散層及び前記第二導電型不純物拡散層上に第一の金属層を形成する工程と、次に、前記第一導電型不純物拡散層上にレジスト層を形成する工程と、次に、少なくとも前記第二導電型不純物拡散層上の前記第一の金属層を除去する工程と、次に、少なくとも前記第二導電型不純物拡散層上に第二の金属層を形成する工程と、次に、前記レジスト層を除去する工程と、次に、前記第一の金属層と、前記第二の金属層とをシリサイド化する工程と、を有することを特徴とする半導体装置の製造方法を提供する。また、半導体基板上に第一導電型不純物拡散層と、第二導電型不純物拡散層とを形成する工程と、次に、前記第一導電型不純物拡散層に第一の金属イオンを導入する工程と、前記第二導電型不純物拡散層に第二の金属イオンを導入する工程と、次に、前記第一の金属イオンと、前記第二の金属イオンとをシリサイド化する工程と、を有することを特徴とする半導体装置の製造方法をも提供する。」 「【0019】 【実施例】 (実施例1)以下、本発明の第1の実施例を図1から図8を参照しながら説明する。 【0020】第1の実施例はMOS型半導体装置について、リフト・オフ法を用い、金属シリサイドを選択的に形成するものである。 【0021】まず、通常のSALICIDE工程と同様に、n型半導体基板8にｐ型ウエル領域9を形成し、選択酸化により素子分離用絶縁膜3を形成した後、素子形成予定領域に酸化膜31を形成する。続けて、図1のように、酸化膜31上にゲート電極4をポリシリコン等で形成し、このゲート電極4をマスクにして、n型半導体基板8にはボロンなどのｐ型不純物を、ｐ型ウエル領域9にはリンなどのn型不純物をイオン注入法等を用いて導入し、ソース/ドレイン領域となる高濃度のｐ型不純物拡散領域11、高濃度のn型不純物拡散領域10を形成する。更に、酸化膜または窒化膜を堆積し、異方性エッチングにより、ゲート電極4の側壁を残し、図2のように、前記酸化膜または窒化膜を除去する。 【0022】次に、全面にn型半導体と接触抵抗の小さいシリサイドを形成する金属として、例えば、チタン膜12を所望の膜厚に形成した後、通常のフォトリソグラフィ工程を用いて、ｐ型ウエル領域9上のフォトレジスト13を残し、図3のように、少なくともn型型半導体基板8表面のｐ型不純物拡散層11上のチタン膜を選択的に除去する。続いて、図4のように、ｐ型半導体と接触抵抗の小さいシリサイドを形成する金属として、例えば、コバルト膜14を堆積する。この後、適当な溶剤を用いて、図5のように、フォトレジスト13とその上のコバルト膜14を同時に除去する。 【0023】以上によって、n型不純物拡散層10上にはチタン膜12が、また、ｐ型不純物拡散層11上にはコバルト膜14が堆積された状態となる。次に、通常のSALICIDE工程のように加熱処理を行うことによって、図6のように、n型不純物拡散層10上にはチタンシリサイド15が、ｐ型不純物拡散層11上にはコバルトシリサイド16がそれぞれ選択的に形成される。 【0024】最後に、図7のように、残った未反応のチタン層12とコバルト層14をそれぞれ、硫酸/過酸化水素水の混合液及び塩酸と過酸化水素水の混合液を用いてエッチングする。必要に応じて、更にシリサイド層を安定化するための熱処理を行ってもよい。以上により、不純物拡散領域上に各々の導電型に対して低抵抗のシリサイドを形成することができる。続いて、絶縁層を形成し、コンタクトを設け、更に、そのコンタクトホールを介して金属配線を形成することによりMOSトランジスタを完成する(図8)。」 上記記載からみて、引用刊行物1には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。 「n型半導体基板8にｐ型ウエル領域9を形成し、n型半導体基板8にｐ型不純物を、ｐ型ウエル領域9にn型不純物を導入し、ソース/ドレイン領域となる高濃度のｐ型不純物拡散領域11、高濃度のn型不純物拡散領域10を形成し、 次に、全面にチタン膜12を形成した後、 ｐ型ウエル領域9上にフォトレジスト13を形成し、 n型半導体基板8表面のｐ型不純物拡散層11上のチタン膜を選択的に除去し、 続いて、コバルト膜14を堆積し、 この後、フォトレジスト13とその上のコバルト膜14を同時に除去し、 n型不純物拡散層10上にチタンシリサイド15を、ｐ型不純物拡散層11上にコバルトシリサイド16を、それぞれ選択的に形成する、 半導体装置の製造方法。」 (3-2)原査定の拒絶の理由に引用され、本願の優先日前に日本国内で頒布された特開平1-116070号公報(以下「引用刊行物2」という。)には、第1図とともに、以下の事項が記載されている。 「この発明は、プラズマを用いるスパッタ装置、具体的にはたとえば、中空陰極強化スパッタリング法を用いた高プラズマ濃度マグネトロン・スパッタ装置の分野に関するものである。この発明は特にシステムの効率と速度とを向上させ、同時にその適用可能性を拡大する方法に用いる装置に関するものである。」(第1頁左下欄第20行?右下欄第6行) 「リフトオフ付着には、付着する材料の流束38が、垂直にきわめて近い角度でサンプル表面に到達することが必要である。そうでないと、リフトオフ構造(マスク)の側壁がコーティングされ、前述のようにマスクの除去が妨げられる。この発明は、粒子コリメート・フィルタ34によって材料の流束が平行になり、かつ中空陰極によるプラズマ強化のため反応チェンバ内の圧力が非常に低くなるので、この要件を溝足する。中空陰極強化を行なわない従来型のマグネトロンでは、この技術を使用するために高い圧力が必要となるので、ガスの逸散のレベルが高くなり過ぎる。」(第4頁右上欄第8?第19行) 4.対比 (4-1)刊行物発明の「n型半導体基板8」、「ｐ型不純物拡散領域11」、「高濃度のn型不純物拡散領域10」及び「チタン膜12」は、各々本願発明の「基板(201)」、「第2シリコン含有領域」、「第1シリコン含有領域」及び「第1金属層(240)」に相当するので、刊行物発明の「n型半導体基板8にｐ型ウエル領域9を形成し、n型半導体基板8にｐ型不純物を、ｐ型ウエル領域9にn型不純物を導入し、ソース/ドレイン領域となる高濃度のｐ型不純物拡散領域11、高濃度のn型不純物拡散領域10形成し、次に、全面にチタン膜12を形成」することは、本願発明の「基板(201)上に提供される第1シリコン含有領域および第2シリコン含有領域上に、第1金属層(240)を形成するステップ」に相当する。 (4-2)刊行物発明の「ｐ型ウエル領域9上のフォトレジスト13」は、本願発明の「第1シリコン含有領域を被覆すると共に、」「第2シリコン含有領域を露出させる」「レジストマスク(250)」に相当するので、刊行物発明の「ｐ型ウエル領域9上にフォトレジスト13を形成」することは、本願発明の「第1シリコン含有領域を被覆すると共に、」「第2シリコン含有領域を露出させるべく、レジストマスク(250)を形成するステップ」に相当する。 (4-3)刊行物発明の「n型半導体基板8表面のｐ型不純物拡散層11上のチタン膜を選択的に除去」することは、本願発明の「第2シリコン含有領域から、」「第1金属層(240)を除去するステップ」に相当する。 (4-4)刊行物発明の「コバルト膜14」は、本願発明の「第2金属層(242)」に相当するので、刊行物発明の「コバルト膜14を堆積し、この後、フォトレジスト13とその上のコバルト膜14を同時に除去」することは、本願発明の「第2シリコン含有領域および」「レジストマスク(250)上に、第2金属層(242)をたい積するステップと、」「レジストマスク(250)を除去するステップ」に相当する。 (4-5)刊行物発明の「n型不純物拡散層10上」の「チタンシリサイド15」及び「ｐ型不純物拡散層11上」の「コバルトシリサイド16」は、各々本願発明の「第1シリコン含有領域」中の「第1シリサイド部分(241)」及び「第2シリコン含有領域中」の「第2シリサイド部分(243)」に相当するので、刊行物発明の「n型不純物拡散層10上にチタンシリサイド15を、ｐ型不純物拡散層11上にコバルトシリサイド16を、それぞれ選択的に形成する」ことは、本願発明の「第1シリコン含有領域および第2シリコン含有領域中にそれぞれ第1シリサイド部分(241)および第2シリサイド部分(243)を形成すべく、」「第1金属層(240)および第2金属層(242)と、」「第1領域および第2領域中に含まれるシリコンとの間の化学反応を開始するステップ」に相当する。 (4-6)刊行物発明の「半導体装置の製造方法」は、本願発明の「半導体デバイスを製造する方法」に相当する。 (4-7)そうすると、本願発明と刊行物発明とは、 「基板(201)上に提供される第1シリコン含有領域および第2シリコン含有領域上に、第1金属層(240)を形成するステップと、 前記第1シリコン含有領域を被覆すると共に、前記第2シリコン含有領域を露出させるべく、レジストマスク(250)を形成するステップと、 前記第2シリコン含有領域から、前記第1金属層(240)を除去するステップと、 前記第2シリコン含有領域および前記レジストマスク(250)上に、第2金属層(242)をたい積するステップと、 前記レジストマスク(250)を除去するステップと、 前記第1シリコン含有領域および第2シリコン含有領域中にそれぞれ第1シリサイド部分(241)および第2シリサイド部分(243)を形成すべく、前記第1金属層(240)および第2金属層(242)と、前記第1領域および第2領域中に含まれるシリコンとの間の化学反応を開始するステップとを含む、 半導体デバイスを製造する方法。」 である点で一致し、次の点で相違する。 (相違点)本願発明では、「第2金属層(242)をたい積するステップ」が、「レジストマスク(250)のステップカバレッジが最小となるように、前記金属のたい積を制御するステップを含む」のに対して、刊行物発明では、そのような特定はなされていない点。 5.判断 以下、上記相違点について検討する。 刊行物発明の「コバルト膜14を堆積し、この後、フォトレジスト13とその上のコバルト膜14を同時に除去」することは、引用刊行物1に「第1の実施例はMOS型半導体装置について、リフト・オフ法を用い、金属シリサイドを選択的に形成するものである。」(【0020】)と記載されているように、リフト・オフ法である。 そして、引用刊行物2には、「リフトオフ付着には、付着する材料の流束38が、垂直にきわめて近い角度でサンプル表面に到達することが必要である。そうでないと、リフトオフ構造(マスク)の側壁がコーティングされ、前述のようにマスクの除去が妨げられる。」(第4頁右上欄第8?12行)のように、リフト・オフ法において、マスクの除去が妨げられないように、マスクの側壁が、付着する材料によってコーティングされないようにすることが記載されており、刊行物発明において、「コバルト膜14を堆積する」際に、このような技術思想を適用することにより、本願発明のように、「第2金属層(242)をたい積するステップ」が、「レジストマスク(250)のステップカバレッジが最小となるように、前記金属のたい積を制御する」構成とすることは、当業者が、容易になし得たものである。 よって、上記相違点は、当業者が容易に想到し得た範囲に含まれる程度のものである。 以上検討したとおり、本願発明と刊行物発明との相違点は、引用刊行物2に記載された技術思想を勘案することにより、当業者が、容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明は、引用刊行物1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 6.むすび 以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2011-10-11 |
| 結審通知日 | 2011-10-12 |
| 審決日 | 2011-10-25 |
| 出願番号 | 特願2003-573689(P2003-573689) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 青鹿 喜芳 |
| 特許庁審判長 |
齋藤 恭一 |
| 特許庁審判官 |
小野田 誠 近藤 幸浩 |
| 発明の名称 | 半導体デバイス中の異なるシリコン含有領域上に、異なるシリサイド部分を形成する方法 |
| 代理人 | 村雨 圭介 |
| 代理人 | 早川 裕司 |
| 代理人 | 佐野 良太 |
| 代理人 | 太田 昌孝 |