拒絶査定不服の審決｜不服2010-19437 - 特許審決データベース

会員機能

ランキング

請求人別審判件数

判例データベース

審決データベース

ポートフォリオ機能

ポートフォリオを新規に作成して保存		追加
既存のポートフォリオに追加保存		追加

この審決の個人情報、企業機密に関する修正依頼をする

PDF	PDFをダウンロード

審決分類	審判査定不服特17条の2、3項新規事項追加の補正特許、登録しない。 G06F 審判査定不服 5項独立特許用件特許、登録しない。 G06F 審判査定不服 2項進歩性特許、登録しない。 G06F
管理番号	1254845
審判番号	不服2010-19437
総通号数	149
発行国	日本国特許庁(JP)
公報種別	特許審決公報
発行日	2012-05-25
種別	拒絶査定不服の審決
審判請求日	2010-08-27
確定日	2012-04-05
事件の表示	特願2002-589945「パーソナルコンピュータの記憶位置用外部ロッキング機構」拒絶査定不服審判事件〔平成14年11月21日国際公開、WO02/93335、平成17年 5月26日国内公表、特表2005-515517〕について、次のとおり審決する。
結論	本件審判の請求は、成り立たない。
理由	第1.手続の経緯本願は、 2002年4月17日(パリ条約による優先権主張外国庁受理2001年5月10日、アメリカ合衆国、2001年5月10日、アメリカ合衆国、2001年5月30日、アメリカ合衆国)を国際出願日とする出願であって、平成15年11月10日付けで特許法第184条の5第1項に規定される書面が提出され、平成16年1月9日付けで国際出願日における明細書、請求の範囲、図面(図面の中の説明に限る。)及び要約の翻訳文が提出され、平成17年10月27日付けで手続補正がなされ、平成20年10月30日付けで最初の拒絶理由通知(同年11月4日発送)がなされ、平成21年4月1日付けで意見書が提出されるとともに、手続補正がなされ、平成22年4月21日付けで拒絶査定(同年同月27日発送)がなされ、同年8月27日付けで審判請求がなされるとともに、手続補正がなされたものである。なお、同年12月13日付けで審査官より同法第164条第3項で規定する報告(前置報告)がなされ、平成23年4月22日付けで当審より審尋(同年同月27日発送)がなされたが、審尋に対する回答書は提出されなかった。第2.補正却下の決定 [補正却下の決定の結論] 平成22年8月27日付けの手続補正を却下する。 [理由] 1.本件補正平成22年8月27日付けの手続補正(以下、「本件補正」という。)は、平成21年4月1日付けの手続補正により補正された特許請求の範囲の記載「【請求項1】バスと、前記バスに接続されるメモリであって、複数のメモリユニットに分割された複数の格納位置を含むメモリと、前記バス経由で前記メモリにアクセスすべく接続されたデバイスとを含むコンピュータシステムであって、前記デバイスは、コンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかを判定するように構成され、前記デバイスは1以上のロックを含み、前記ロックのぞれぞれはコンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかの前記判定に基づいて前記複数のメモリユニットのうちの1以上に対するアクセスを制御するように構成可能である、コンピュータシステム。【請求項2】前記メモリがROMである、請求項1記載のコンピュータシステム。【請求項3】前記ROMがBIOS ROMである、請求項2記載のコンピュータシステム。【請求項4】前記ロックが複数のレジスタを含み、前記複数のレジスタのうちの1以上における1以上のエントリが、前記メモリユニットのうちの1以上に対するアクセス制御設定を示すものである、請求項1記載のコンピュータシステム。【請求項5】前記複数のレジスタのうちの少なくとも1つが前記メモリユニットのうちの1つに対する3つのロックビットを格納するように構成され、これらの3つのロックビットが、読み出しロックビット、書き込みロックビット、ロックダウンビットであり、前記ロックダウンビットが設定されている間は前記読み出しロックビットと前記書き込みロックビットとがリセットまで永続する、請求項4記載のコンピュータシステム。【請求項6】前記複数のレジスタのうちの少なくとも1つが、8ビットを格納するように構成され、これらの8ビットが、前記メモリユニットのうちの1つに対する3つのロックビットと、前記メモリユニットのうちの別の1つに対する別の3つのロックビットとを含み、これら3つのロックビットが、第1の読み出しロックビットと、第1の書き込みロックビットと、第1のロックダウンビットとを含み、前記第1のロックダウンビットが設定されている間は、前記第1の読み出しロックビットと前記第1の書き込みロックビットとがリセットまで永続し、前記別の3つのロックビットが、第2の読み出しロックビットと、第2の書き込みロックビットと、第2のロックダウンビットとを含み、前記第2のロックダウンビットが設定されている間は前記第2の読み出しロックビットと前記第2の書き込みロックビットとがリセットまで永続する、請求項4記載のコンピュータシステム。【請求項7】コンピュータシステムを動作させるための方法であって、 1以上のメモリアドレスに対するメモリトランザクションを要求する処理と、前記1以上のメモリアドレスのロックステータスを判断する処理と、前記1以上のメモリアドレスのロックステータスを返す処理と、コンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかを判定する処理と、コンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかの前記判定に応答して、前記1以上のメモリアドレスに対するメモリトランザクションが許可されていないことを前記ロックステータスが示しているときに前記1以上のメモリアドレスのロックステータスを変更可能であるか否かを判断する処理と、前記1以上のメモリアドレスのロックステータスが変更可能である場合に、前記1以上のメモリアドレスのロックステータスを変更して前記メモリトランザクションを許可する処理とを含む、方法。【請求項8】前記ロックステータスを判断する処理が第1のロックビットを読み出す処理を含み、前記ロックステータスを返す処理が前記第1のロックビットの値を返す処理を含む、請求項7記載の方法。【請求項9】前記1以上のメモリアドレスのロックステータスを変更可能であるか否かを判断する処理が第2のロックビットを読み出す処理を含む、請求項8記載の方法。【請求項10】前記1以上のメモリアドレスのロックステータスを変更してメモリトランザクションを許可する処理が前記第1のロックビットの値を変更する処理を含む、請求項9記載の方法。」 (以下、「補正前の請求項」という。)を、「【請求項1】バスと、前記バスに接続されるメモリであって、複数のメモリユニットに分割された複数の格納位置を含むメモリと、前記バス経由で前記メモリにアクセスすべく接続されたデバイスとを含むコンピュータシステムであって、前記デバイスは、コンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかを判定するように構成され、前記デバイスは1以上のロックを含み、前記ロックのぞれぞれは、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令を前記メモリユニットにロードすべく開放され、前記SMMコード命令の処理の終了後にクローズされることによって、前記複数のメモリユニットのうちの1以上に対するアクセスを制御するように構成可能である、コンピュータシステム。【請求項2】前記メモリがROMである、請求項1記載のコンピュータシステム。【請求項3】前記ROMがBIOS ROMである、請求項2記載のコンピュータシステム。【請求項4】前記ロックが複数のレジスタを含み、前記複数のレジスタのうちの1以上における1以上のエントリが、前記メモリユニットのうちの1以上に対するアクセス制御設定を示すものである、請求項1記載のコンピュータシステム。【請求項5】前記複数のレジスタのうちの少なくとも1つが前記メモリユニットのうちの1つに対する3つのロックビットを格納するように構成され、これらの3つのロックビットが、読み出しロックビット、書き込みロックビット、ロックダウンビットであり、前記ロックダウンビットが設定されている間は前記読み出しロックビットと前記書き込みロックビットとがリセットまで永続する、請求項4記載のコンピュータシステム。【請求項6】前記複数のレジスタのうちの少なくとも1つが、8ビットを格納するように構成され、これらの8ビットが、前記メモリユニットのうちの1つに対する3つのロックビットと、前記メモリユニットのうちの別の1つに対する別の3つのロックビットとを含み、これら3つのロックビットが、第1の読み出しロックビットと、第1の書き込みロックビットと、第1のロックダウンビットとを含み、前記第1のロックダウンビットが設定されている間は、前記第1の読み出しロックビットと前記第1の書き込みロックビットとがリセットまで永続し、前記別の3つのロックビットが、第2の読み出しロックビットと、第2の書き込みロックビットと、第2のロックダウンビットとを含み、前記第2のロックダウンビットが設定されている間は前記第2の読み出しロックビットと前記第2の書き込みロックビットとがリセットまで永続する、請求項4記載のコンピュータシステム。」 (以下、「補正後の請求項」という。) と補正するものである。 2.新規事項追加禁止要件の検討補正後の請求項1には「…(前略)…前記バスに接続されるメモリであって、複数のメモリユニットに分割された複数の格納位置を含むメモリと、…(中略)…を含むコンピュータシステムであって、…(中略)…前記デバイスは1以上のロックを含み、前記ロックのぞれぞれ(当審注:「ぞれぞれ」は明らかな誤記であり、正しくは「それぞれ」である。)は、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令を前記メモリユニットにロードすべく開放され、前記SMMコード命令の処理の終了後にクローズされることによって、前記複数のメモリユニットのうちの1以上に対するアクセスを制御するように構成可能である、コンピュータシステム。」と記載され、補正後の請求項1を引用する補正後の請求項2には「前記メモリがROMである、請求項1記載のコンピュータシステム。」と記載され、補正後の請求項2を引用する補正後の請求項3には「前記ROMがBIOS ROMである、請求項2記載のコンピュータシステム。」と記載されている。つまり、補正後の請求項3に係る発明においては、「コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令を前記メモリユニットにロードすべく」「ロック」のそれぞれが「開放され」、「前記SMMコード命令の処理の終了後に」「ロック」のそれぞれが「クローズされることによって」、「前記複数のメモリユニットのうちの1以上に対するアクセスを制御する」ものである。また、補正後の請求項3に係る発明においては、「メモリ」は「複数のメモリユニットに分割された」ものであり、「メモリ」は「ROM」であり、「ROM」は「BIOS ROM」である。結局のところ、補正後の請求項3に係る発明においては、「コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令を」「BIOS ROM」に「ロードすべく」「ロック」のそれぞれが「開放され」、「前記SMMコード命令の処理の終了後に」「ロック」のそれぞれが「クローズされることによって」、「BIOS ROM」「に対するアクセスを制御する」ものであるということになる。そこで、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令をBIOS ROMにロードすべくロックのそれぞれが開放され、前記SMMコード命令の処理の終了後にロックのそれぞれがクローズされることによって、BIOS ROMに対するアクセスを制御するという技術的事項、そのうちの特に、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令をBIOS ROMにロードするという技術的事項が、平成16年1月9日付けで提出された、国際出願日における国際特許出願の明細書、請求の範囲、図面(図面の中の説明に限る。)の翻訳文、又は、国際出願日における国際特許出願の図面(図面の中の説明を除く。)(以下、「当初翻訳文等」という。)に記載した事項の範囲内であるか否かを検討する。当初翻訳文等において、コンピュータシステムがシステムマネージメントモード(SMM)に入ることとSMMコード命令とロックとの関係については、【0084】乃至【0086】、及び、【図9F】に示されている。このうち当初翻訳文等の【0084】乃至【0086】の記載は下記のとおりである。「【0084】ここで図9Fに移ると、方法900Fは、ブロック905においてRAMメモリ内のSMM空間にプロセッサがコード命令をロードすることを含む。このSMM空間へのコード命令のロードについては、たとえばSMI#に応答して行うようにすることができる。ブロック915ではセキュリティハードウェアに対するアクセスロックを開放する。アクセスロックの開放については、SMMコード命令によって行ってもよいし、ハードウェア機構で行ってもよく、両方で行ってもよい。【0085】ブロック920ではプロセッサがRAMメモリ内のSMM空間からのコード命令を処理する。方法900Fは、ブロック930でセキュリティハードウェア370にアクセスすることを含む。コンピュータシステムがSMMにあり、アクセスロックはブロック915においてすでに開放されているため、コンピュータシステム100のサブシステムの大半またはすべてが必要に応じてセキュリティハードウェアを利用できる状態にある。【0086】方法900Fは、ブロック950でセキュリティハードウェア370へのアクセスロックをクローズすることを含む。ブロック965ではプロセッサが前の状態をリロードし、動作を継続する。ブロック930で説明した動作を行いながらブロック920でのSMMコード命令の処理を継続してもよい点に注意されたい。好ましくは、ブロック920におけるSMMコード命令の処理の終了後にブロック950で説明した動作を行う。」また、当初翻訳文等の【図9F】には、ブロック905、915、920、930、950、965からなる互いに直列に接続された6つのブロックからなるフローチャートが示されている。ブロック905には「RAM内のSMM空間にプロセッサがコード命令をロードする」と記載され、ブロック915には「セキュリティハードウェアに対するアクセスロックを開放する」と記載され、ブロック920には「RAM内のSMM空間からのSMMコード命令をプロセッサが実行する」と記載され、ブロック930には「セキュリティハードウェアにアクセスする」と記載され、ブロック950には「セキュリティハードウェアへのアクセスロックをクローズする」と記載され、ブロック965には「プロセッサが前の状態をリロードし、動作を継続する」と記載されている。当初翻訳文等の【0084】乃至【0086】、及び、【図9F】において、ブロック905では、SMI#に応答して、コード命令をRAM内のSMM空間にロードする。ここで、当初翻訳文等の【0015】、【0016】に「割り込みコントローラは、ブロック174でシステム管理割り込み(SMI#)信号をアサートし、SMMの要求があった旨をプロセッサに伝達する。」、「ブロック176ではプロセッサがSMMの要求を認識し、SMI ACTiｖe(SMIACT#)信号をアサートする。ブロック178では、システムがSMIACT#信号を認識し、システムRAMへのアクセスをディスエーブルにし、システム管理RAM(SMRAM)空間へのアクセスをイネーブルにする。」と記載されていることからも明らかなように、システム管理割り込み(SMI#)信号に応答して、コンピュータシステムはシステムマネージメントモード(SMM)に入るものである。また、当初翻訳文等の【0084】乃至【0086】、及び、【図9F】において、ブロック920では、RAM内のSMM空間からのSMMコード命令をプロセッサが実行するものであるから、ブロック905におけるコード命令はSMMコード命令である。つまり、当初翻訳文等の【0084】乃至【0086】、及び、【図9F】においては、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令をRAM内のSMM空間にロードするものではあるが、当該SMMコード命令をBIOS ROMにロードするものではない。このように、当初翻訳文等の【0084】乃至【0086】、及び、【図9F】には、補正後の請求項3が指し示すような、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令をBIOS ROMにロードすべくロックのそれぞれが開放され、前記SMMコード命令の処理の終了後にロックのそれぞれがクローズされることによって、BIOS ROMに対するアクセスを制御するという技術的事項、そのうちの特に、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令をBIOS ROMにロードするという技術的事項は記載されていない。また、当初翻訳文等における他の箇所にも、補正後の請求項3が指し示すような、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令をBIOS ROMにロードすべくロックのそれぞれが開放され、前記SMMコード命令の処理の終了後にロックのそれぞれがクローズされることによって、BIOS ROMに対するアクセスを制御するという技術的事項、そのうちの特に、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令をBIOS ROMにロードするという技術的事項は記載されていない。よって、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令をBIOS ROMにロードすべくロックのそれぞれが開放され、前記SMMコード命令の処理の終了後にロックのそれぞれがクローズされることによって、BIOS ROMに対するアクセスを制御するという技術的事項、そのうちの特に、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令をBIOS ROMにロードするという技術的事項は、当初翻訳文等に記載した事項の範囲内であるとはいえない。つまり、少なくとも補正後の請求項3に関しては、本件補正は当初翻訳文等に記載した事項の範囲内であるとはいえない。 3.独立特許要件の検討上記「2.新規事項追加禁止要件の検討」で示したように、少なくとも補正後の請求項3に関しては、本件補正は当初翻訳文等に記載した事項の範囲内であるとはいえない。しかしながら、仮に補正後の請求項1に関して、本件補正が平成14年法律第24号改正附則第2条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げる事項を目的としたものであるとして、補正後の請求項1に係る発明が、特許出願の際独立して特許を受けることができるものであるか否か、特に、補正後の請求項1に係る発明が特許法第29条第2項の規定に該当するものであるか否かを検討する。 3の1.補正後の請求項1に係る発明の認定補正後の請求項1には「ぞれぞれ」と記載されている箇所があるが、これは明らかな誤記であり、正しくは「それぞれ」である。そのため、補正後の請求項1に係る発明は次のものであると認める。「バスと、前記バスに接続されるメモリであって、複数のメモリユニットに分割された複数の格納位置を含むメモリと、前記バス経由で前記メモリにアクセスすべく接続されたデバイスとを含むコンピュータシステムであって、前記デバイスは、コンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかを判定するように構成され、前記デバイスは1以上のロックを含み、前記ロックのそれぞれは、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令を前記メモリユニットにロードすべく開放され、前記SMMコード命令の処理の終了後にクローズされることによって、前記複数のメモリユニットのうちの1以上に対するアクセスを制御するように構成可能である、コンピュータシステム。」 3の2.先行技術文献に記載されている技術的事項と先行技術文献に記載されている発明の認定 3の2の1.引用例1に記載されている技術的事項原審が拒絶理由通知において引用した特開平7-6094号公報(平成7年1月10日出願公開。以下、「引用例1」という。)には、図面とともに以下の技術的事項が記載されている。 (1の1) 「【請求項1】コンピュータの主メモリ空間で操作できるシステム管理モードを持つコンピュータシステムの操作方法であって、主メモリ空間の部分が書込保護されたことの指示を形成し、システム管理モードが活性である時を決定し、システム管理モードが活性と決定した時に、主メモリ空間に書込めるように、前記書込保護の指示を上書きする段階を備えたコンピュータシステムの操作方法。」 (1の2) 「【請求項3】コンピュータの主メモリ空間で操作できるシステム管理モードを持つコンピュータシステムであって、主メモリ空間の部分が書込保護されたことの指示を形成する手段と、システム管理モードが活性である時を決定する手段と、システム管理モードが活性と決定した時に、主メモリ空間に書込めるように、前記書込保護の指示を上書きする手段とを備えたコンピュータシステム。」 (1の3) 「【0009】追加的に、インテル社からの80386SL及び80486SLのようなマイクロプロセッサは、SMI即ちシステム管理割り込みを受信した時に入るシステム管理モードとして参照されるモードを含んでいる。最近、インテル社のP5即ちペンティアムプロセッサがこの特徴を追加した。…(中略)… 【0010】SMIピンはSMモードに入るために使用され、SMIACTとして参照される信号がP5即ちペンティアムによって供給されて、SMモードの動作を指示する。SMIがアサートされた時には、インテルのマイクロプロセッサは、システム管理メモリ(SMRAM)として参照されるメモリ部分を主メモリ空間にマップする。その後、全部のCPU状態がSMRAMにスタック状即ち最後に入れたメモリ内容が最初に取り出せるようにセーブされる。CPU状態がセーブされた後に、マイクロプロセッサは特定のデバイスへの電力を減少させるような、特定のシステム管理タスクを形成する割込サービスルーチンであるSMIハンドラルーチンを実行し始める。…(中略)…SMIハンドラがそのタスクを完了した時には、CPU状態がSMRAMから回復されて、主プログラムを続行する。【0011】SMIを用いる第1群のプロセッサ、インテル社の80386SL及び80486SLマイクロプロセッサにおいて、SMRAMは30000h及び3FFFFh間の主メモリ空間にマップされる。CPU状態に関するデータは、3FFFFhから開始して従来のスタックのように下位方向に記憶される。CPU状態がSMRAMにセーブされた後に、マイクロプロセッサは、SMRAM空間に配置されたメモリアドレス38000hでSMIハンドラを開始させる。80386及び80486マイクロプロセッサ世代において、SMI開始アドレスは、プログラマが変更できないように、アクセスできないレジスタに記憶されていた。同様に30000h及び3FFFFh間のメモリ空間の使用がマイクロプロセッサに予めセットされて、変更できないようになっている。…(中略)…SMIがアサートされる前の30000h及び3FFFFh間の主メモリ空間に記憶されたどのデータも、SMIハンドラによって上書きされて、特定のメモリにマップ(転写)し、従来のメモリにマップ(復元)するハードウエアが展開されない限り失ってしまう。…(後略)…」 (1の4) 「【0012】…(中略)…ペンティアム即ちP5マイクロプロセッサがSMIハンドラ開始アドレス及びSMRAM空間の位置を使用者によって変更することを許容している。…(中略)… 【0013】…(中略)… 【0014】SMRAMの再配置力は、プログラマに便利なオプションを提供するが、同時問題も提供する。SMRAMに位置する非常に高レベルのコード及びその敏感な特性故に、SMRAMは、主メモリ空間に配置された時にコードの不注意な上書きを防止するために、メモリのこの領域を書き込み保護することが非常に好ましい。多くの問題は、システムがSMIに好ましく応答しないので、システム管理コードが上書きされたならば起こる。…(中略)…SMRAM領域が主メモリ空間にある時には、書込保護されなければならない。【0015】しかし、このブロックの書込保護は更なる問題を追加する。従来の書込保護は物理アドレスに基づいてなされていた。従って、一度書込保護されると、特定の命令が形成されるまでその領域が書込保護状態に留まる。プロセッサは、これらの命令が自動ステート格納操作に先立って形成されないので、システム管理モードに移行時に内部ステート値を記憶できない。これは、マシーンステートの好ましい回復を妨害する。更に、システム管理コードは、特定の命令が形成される後まで、それ自身のデータ記憶のためにSMRAM内の予約された領域を使用できない。この領域は書込保護され、かくしてメモ帳或いはより永続的な記憶用に使用できない。どこか他のメモリを用いることは、これらの位置にあるアプリケーションコードと可能に干渉するので可能でない。勿論、この書込保護ビットは、システム管理モードに入った時に、ある位置への書込動作を防止することができる。【0016】それ故、SMRAMが主メモリに安全に位置でき、システム管理モード動作中に好ましく動作できるように、SMRAMによる書込保護問題を解決することが好ましい。」 (1の5) 「【0024】更に、このメモリ制御器は、SMIACT信号によって指示されるように、システム管理モードがアクティブの時に、書込保護が上書きされるロジック即ち論理を含んでいる。この様に、SMRAMは主メモリの書込保護領域として定義された領域に配置でき、システム管理モードに入った時に、プロセッサは内部状態を記憶でき、システム管理モードは、制限なしにSMRAM領域を自由に操作できる。…(中略)… 【0025】…(中略)…システム管理モードは、主メモリの書込保護領域に配置でき、システム管理モード操作期間中にフル書込できるメモリとして利用できる。」 (1の6) 「【0027】今図1を参照すると、好ましい実施例に従ったコンピュータシステムCが示される。プロセッサ基板Pは、プロセッサ、キャッシュメモリ及び主メモリ及び協働設備及び好ましくはカード縁のコネクタ100を含む。」 (1の7) 「【0033】今図4を参照して、プロセッサ基板Pは詳細に示される。このプロセッサ基板P上の第一の構成要素は、プロセッサ即ちCPU152で、好ましい実施例でインテル社からの80486後の次世代設計のP5即ちペンティアム・マイクロプロセッサである。…(中略)… 【0034】P5の1つの追加の特徴は、後に長文で説明するシステム管理モード即ちSMMである。【0035】3つのバスは、P5のCPU152、PD即ちプロセッサーデータ・バス、PA即ちプロセッサーアドレス・バス及びPC即ちプロセッサー制御バスに接続している。…(中略)…メモリ制御器156は、メモリ制御器機能を含んで、追加的にL2キャッシュ154を操作するために必要なキャッシュ制御能力を含む単一ASICである。【0036】PDバスには、2つの新規バス、HD即ちホストデータ・バス及びMD即ちメモリデータ・バスを展開するデータバッファ158が接続される。…(中略)…データバッファ158は、メモリ制御器156によって制御される。…(後略)…」 (1の8) 「【0038】勿論、メモリ制御器156は、DDF即ちデータ目標設備164として参照されたユニットに接続されている。このDDF164は、メモリのモジュール化、アドレスの変換及びメモリ区分即ちページ共有記憶を形成する。DDF164は、特定のメモリバンクがイネーブルかを指示するメモリ能力を形成し、128キロバイトの境界毎にアドレスの変換を形成し、それがプロセッサ基板P上の主メモリ或は外部に位置するか、書込保護されたか、高速か、或はキャッシュ化できるかどうか、またその部分がライトバックキャッシュで利用できるかどうかのような、各128キロバイトブロックの特徴の指示を形成する。このDDF164の操作は、1989年11月3日に出願された米国特許出願番号07/431,666及び1991年5月8日に出願公開された欧州特許出願公開0426386でより完全に説明され、両方をここに参照する。DDF164の出力は、一連の、特定のメモリモジュールをイネーブルするRASEN即ちRASイネーブル信号、128キロバイト上のアドレスビットを指示するある変換アドレス、及びHNCA、HCW、HWP、PLOCMEM及びSPD6Oのようなページ特徴ビットである。」 (1の9) 「【0039】プロセッサー基板Pのメモリ部分には、4つの同一モジュールが形成され、各モジュールがアドレス/制御バッファ166、個々のSIMMユニット168を収容する1つのソケット及び基本メモリ170を含んでいる。アドレス/制御バッファ166は、PAバス、DDF164のアドレス及びイネーブル出力、及びメモリ制御器156からの制御信号を受信する。このアドレス/制御バッファ166の出力は、SIMM168或は基本メモリデバイス170に供給されるアドレス及びRAS、CAS及びWE信号である。これらの信号は、SIMM168と基本メモリデバイス170の各々に供給される。更に、各SIMM168或は基本メモリデバイス170はメモリデータ・バスMDに接続している。示されるように4つの同様なモジュールがある。…(後略)…」 (1の10) 【0040】に「今図5を参照すると、メモリ制御器156で利用或は供給される種々の制御信号が関連したバス或はブロックとの適当な接続と共に示される。図5はコンピュータシステムCの残りの構成要素へのメモリ制御器156の接続の概観に有用である。」とも記載されているように、引用例1の図面の【図5】には、メモリ制御器156に入出力される信号について主に示されている。特に、DDF164とメモリ制御器156の間で入出力される信号としてHWPが示されている。また、PCを介してメモリ制御器156に入出力される信号としてSMIとSMIACTが示されている。 (1の11) 「【0055】今図10を参照して、メモリ制御器156の部分が示される。好ましくは、メモリ制御器156が一連の相互依存のブロックとして組織される。…(中略)…最初のブロックは、FECON即ちフロントエンド制御器400として参照される。FECONブロック400は、プロセッサー152からのサイクルスタート信号を受取るためにプロセッサ152と相互作用して、MCONブロック402及びMCONブロック404を活発化する信号を形成する。MCONブロック402及びHCONブロック404からのハンドシェーク信号を受け取る時に適当な時にプロセッサ152に完了信号を供給する。勿論、FECONブロック400はデータバッファ158への信号を形成して、プロセッサ書込データをラッチし、プロセッサ読出データをイネーブルする。MCONブロック402は第2の主なブロックであって、メモリ制御器部分である。このMCONブロック402は、アドレス/制御バッファ166とインターフェイスして必要な制御信号を形成し、データバッファ158とインターフェイスしてメモリからのデータをラッチし、メモリへのデータをイネーブルする。HCONブロック404は、ホストバス制御ブロックであり、ホストバスHとインターフェイスして、その操作に必要な信号を形成する。…(中略)… 【0056】…(中略)… 【0057】簡単のために図10で示されなかった他のブロックは、DDFCON即ちデータ目標(ターゲット)設備制御ブロックである。これは、簡単のために省かれるが、DDF164と協働するに必要な従来信号を形成して、プログラム及び読み出すことを許容する。この操作は、既に参照した特許出願文献及びFECON400の操作に基づいて明白である。」 (1の12) 「【0059】今図11を参照して、FECONブロック400自身は一連のサブブロック即ちモジュールから構成されている。最初のブロックは、PCM即ちプロセッサー制御モジュール410である。このモジュール410は、主にプロセッサー152から状態(ステータス)信号を受信して、サイクルの操作を開始する。第2のブロックは、MCONブロック402と直結してインターフェイスするMCM即ちメモリ制御モジュール412である。HCMブロック414は、HCONブロック404とのインターフェイスに使われる。PNA即ちプロセッサ次のアドレス発生として参照されたブロック416はアドレスパイプラインのフル使用を許すために、プロセッサ152へ次アドレス即ちNA信号を供給するために利用される。PBRDYGEN即ちプロセッサバースト用意発生として参照されたブロック418は、プロセッサ152に用意信号を供給するために使われて、サイクルのデータ部分が完了し、次のデータ部分が処理できることを示す。最後のブロックは、MDバス或いはHDバスからPDバスへのデータ通路を選択するために使われたDPSELCMブロック420である。」 (1の13) 「【0067】今図17に進んで、メモリ制御モジュール412中の最初のステートマシーンは、MPROG即ちメモリ進行ステートマシーンである。…(中略)… …(【0068】?【0077】略)… 【0078】システムのリセット時には、図19に示すMPMLE即ちプロセッサ対メモリラッチ・イネーブルステートマシーンが状態Aでスタートする。…(中略)… …(【0079】略)… 【0080】上記したように、MPMLEステートマシーン中の移行が主にMWEPBRDY信号に存在に基づいている。この信号は、図21で示されたMWEPBRDYステートマシーンによって供給される。…(中略)… …(【0081】?【0082】略)… 【0083】ステートマシーンが状態Cである時には、MWEPRDY信号がこのステートマシーンによってアサートされて、主メモリデータ書込サイクルはデコードされ、ハイのHWP信号又はハイのSMIACT信号によって指示されるように、書込サイクルが書込保護されたメモリロケーションに存在しない。これは、HWP信号がシステム管理モード中に上書きされるように、HWP信号がSMIACTと結合即ち修正する第1の位置である。この場合、もしシステム管理モードに入らず書込保護された位置がアクセスされたならば、HWP信号の項目の故にMWEPBRDY信号が生成されない。しかし、SMIACT信号がHWP信号と合同して、システム管理モードがアクティブになる時に、SMIACT信号(項目)があたかもメモリ位置が書込保護されていないかのように生成されるべきMWEPBRDY信号用に必要な指示を形成するように、それを上書きする。さらにMMEPBRDY信号も、状態Eの間アクティブである。」 (1の14) 「【0113】…(中略)…これら特定のケースのためのEPBRDY信号は、図34で示されたWPEPBRDYステートマシーンによって供給される。このステートマシーンは、リセット時に状態Aから始まり、もしDSPADS信号が真であり、ローカル或は主メモリへのデータ書込が指示され、SMIモードがアクティブでなく、書込保護ステータスがDDF164から指示されたならば、…(中略)…状態Bに遷移(進行)する。プロセッササイクルが進行中において、もしDSPADS信号がアサートされ、ローカル(局所)メモリ書込データ操作が指示され、SMIモードがアクティブでなく、書込保護指示がDDF164から受信されたならば、…(中略)…状態Cに進行する。さもなければ制御は状態Aで留まる。…(中略)…WPEPBRDY信号は、状態Bでアサートされる。…(中略)… 【0114】WPEPBRDYステートマシーンは、もしSMIモードがアクティブならば、SMIACT信号に指示されるように、WPEPBRDY信号を生成しないことが注目され、そうでなければ操作は書込保護位置に指向させられる。WPEPBRDYステートマシーンは単純に状態Aに留まり、この場合、MWEPBRDYステートマシーンが通常の書込ケースとして早期用意信号の発生を扱う。」 (1の15) 「【0116】既に注目されるように、MCYCとHCYCとして参照された2つの信号が利用された。図10で示されるように、MCYC信号はMCONブロック402に供給され、HCYC信号がHCONブロック404に供給されて、実行サイクルを指示する。このデコードがある論理によって行われる。【0117】MCYC論理は、図35で示される。…(中略)…6入力ANDゲート554は、PMIOとPDCとPWRとPLOCALとHLOCMEM信号と、SMIACT及びHWP信号を受信する2入力ORゲート556の出力とを受信する。従って、このANDゲート554は、メモリデータ書込サイクルをデコードする。SMIACTとHWP信号がORゲート556で論理和されることが注目される。これは、2つの信号が合同され、SMRAMのような通常書込保護されたメモリ領域がシステム管理モード期間中に書込保護されないように実行される最後の位置である。通常の書込保護ケースにおいて、MCYC信号は、メモリサイクルが動作せず、WPEPBRDYステートマシーンがサイクルを取り扱うように、発生しない。しかし、SMIACT信号があるならば、HWP信号指示が上書きされ、フル書込サイクルが実行される。この適宜メモリのエリアがSENエリアとして、上書きする危険なしで利用されることができ、しかもSMMモードの間に充分にアクセスすることができる。」 (1の16) 引用例1の図面の【図10】はメモリ制御器156に含まれる各ブロックと、各ブロック間で入出力される信号の種類が示されている。特に、FECON400から出力されMCON402に入力される信号として、MCYCが示されている。 (1の17) 「【0159】それ故、メモリ制御器は、システム管理モードがSMIACT信号によって指示されるようにアクティブな時に、書込保護が上書きされる論理即ちロジックを含んでいる。この様に、SMRAMは、主メモリの書込保護域として定義された領域に配置でき、システム管理モードに入った時に、プロセッサが内部状態を記憶でき、システム管理コードが制限なしに自由にSMRAM領域で操作できる。これは、透明なシステム管理モード及び通常モード操作を許容する。【0160】この明細書において、HWP信号を上書きするSMIACT信号の動作は、メモリ制御器156のメモリ関連部分に関して記載されたことが注目される。」 3の2の2.参考文献1に記載されている技術的事項引用例1の上記(1の8)に「このDDF164の操作は、1989年11月3日に出願された米国特許出願番号07/431,666及び1991年5月8日に出願公開された欧州特許出願公開0426386でより完全に説明され、両方をここに参照する。」と記載されている。その欧州特許出願公開0426386号明細書(1991年5月8日出願公開。以下、「参考文献1」という。)には、DDFとその出力信号であるHWPについて、図面とともに以下の技術的事項が記載されている。なお、仮訳は当審が訳出したものである。 (参考1の1) 「Various other parameters such as write protect status (HWP) …(中略)… are also provided by the RAM.」 (第1頁下から3行目?同頁下から2行目。仮訳:ライトプロテクトステータス(HWP)のような様々な他のパラメータもそのRAMから提供される。) (参考1の2) 「The DDF RAM 126 has 13 address input terminals, 16 data input/output terminals, …(中略)…. The address lines A<10-0> of the DDF RAM 126 are connected respectively to the HA<27-17> signals, thus allowing the appropriate number of 128 kbyte blocks …(中略)… to be addressed.」 (第6頁第10行目?同頁第13行目。仮訳:DDF RAM126はアドレス入力端子を13個とデータ入出力端子を16個を持つ。DDF RAM126のアドレスラインA＜10-0＞はHA＜27-17＞信号にそれぞれ接続される。それにより、適当な個数の128キロバイトのブロックがアドレッシングされることを可能にする。) (参考1の3) 「One of the remaining data terminals of the DDF RAM 126 is connected to the HWP signal, which is connected to an input of the transparent latch 127. The output of the latch 127 is connected to the write protect input of the host memory controller 62.」 (第6頁第37行目?同頁第40行目。仮訳:DDF RAM126のデータ端子の残りのもののひとつは、HWP信号に接続される。HWP信号はトランスペアレントなラッチ127の入力に接続される。ラッチ127の出力はホストメモリコントローラ62のライトプロテクト入力に接続される。) 3の2の3.引用発明の認定上記(1の6)に「図1を参照すると、好ましい実施例に従ったコンピュータシステムCが示される。プロセッサ基板Pは、プロセッサ、キャッシュメモリ及び主メモリ及び協働設備及び好ましくはカード縁のコネクタ100を含む。」と記載されていることから、引用例1においては、コンピュータシステムCにプロセッサ基板Pが含まれ、プロセッサ基板Pに主メモリが含まれると認められる。また、上記(1の9)に「プロセッサー基板Pのメモリ部分には、4つの同一モジュールが形成され、各モジュールがアドレス/制御バッファ166、個々のSIMMユニット168を収容する1つのソケット及び基本メモリ170を含んでいる。」と記載されていることから、引用例1においては、プロセッサ基板Pのメモリ部分としてSIMMユニット168があるのであるから、上記(1の6)について指摘したことと併せると、引用例1には、コンピュータシステムCには主メモリであるSIMMユニット168が備えられていると認められる。なお、SIMMユニット168に複数の格納位置が含まれることは自明である。上記(1の7)及び上記(1の8)にはプロセッサ基板Pに含まれる構成について記載されており、特に上記(1の7)には「図4を参照して、プロセッサ基板Pは詳細に示される。」、「メモリ制御器156は、メモリ制御器機能を含んで、…(中略)…を含む単一ASICである。」と記載され、上記(1の8)には「メモリ制御器156は、DDF即ちデータ目標設備164として参照されたユニットに接続されている。このDDF164は、メモリのモジュール化、アドレスの変換及びメモリ区分即ちページ共有記憶を形成する。DDF164は、特定のメモリバンクがイネーブルかを指示するメモリ能力を形成し、128キロバイトの境界毎にアドレスの変換を形成し、それがプロセッサ基板P上の主メモリ或は外部に位置するか、書込保護されたか、高速か、或はキャッシュ化できるかどうか、またその部分がライトバックキャッシュで利用できるかどうかのような、各128キロバイトブロックの特徴の指示を形成する。」、「DDF164の出力は、一連の、特定のメモリモジュールをイネーブルするRASEN即ちRASイネーブル信号、128キロバイト上のアドレスビットを指示するある変換アドレス、及びHNCA、HCW、HWP、PLOCMEM及びSPD6Oのようなページ特徴ビットである。」と記載されていることから、コンピュータシステムC内のプロセッサ基板Pには、メモリ制御器156及びデータ目標設備(DDF)164が含まれ、これらのメモリ制御器156及びデータ目標設備(DDF)164は、主メモリであるSIMMユニット168にアクセスすべく接続されているものと認められる。上記(1の3)に「SMIピンはSMモードに入るために使用され、SMIACTとして参照される信号がP5即ちペンティアムによって供給されて、SMモードの動作を指示する。」と記載され、上記(1の10)に示したように、【図5】には、PC(上記(1の7)に示されるように、PCとはプロセッサー制御バスである。)を介してメモリ制御器156に入出力される信号として、SMIACTがあることが記載され、上記(1の5)に「このメモリ制御器は、SMIACT信号によって指示されるように、システム管理モードがアクティブの時に、書込保護が上書きされるロジック即ち論理を含んでいる。」と記載され、上記(1の1)に「システム管理モードが活性である時を決定し、」と記載され、上記(1の2)に「システム管理モードが活性である時を決定する手段」と記載され、メモリ制御器156の動作について、上記(1の13)に「HWP信号がシステム管理モード中に上書きされるように、HWP信号がSMIACTと結合即ち修正する第1の位置である。この場合、もしシステム管理モードに入らず書込保護された位置がアクセスされたならば、HWP信号の項目の故にMWEPBRDY信号が生成されない。しかし、SMIACT信号がHWP信号と合同して、システム管理モードがアクティブになる時に、SMIACT信号(項目)があたかもメモリ位置が書込保護されていないかのように生成されるべきMWEPBRDY信号用に必要な指示を形成するように、それを上書きする。」と記載され(なお、上記(1の13)は、メモリ制御器156内のメモリ制御モジュール(MCM)412の動作を示したものである。)、メモリ制御器156の動作について、上記(1の15)に「MCYC論理は、図35で示される。…(中略)…6入力ANDゲート554は、…(中略)…と、SMIACT及びHWP信号を受信する2入力ORゲート556の出力とを受信する。従って、このANDゲート554は、メモリデータ書込サイクルをデコードする。SMIACTとHWP信号がORゲート556で論理和されることが注目される。これは、2つの信号が合同され、SMRAMのような通常書込保護されたメモリ領域がシステム管理モード期間中に書込保護されないように実行される最後の位置である。通常の書込保護ケースにおいて、MCYC信号は、メモリサイクルが動作せず、WPEPBRDYステートマシーンがサイクルを取り扱うように、発生しない。しかし、SMIACT信号があるならば、HWP信号指示が上書きされ、フル書込サイクルが実行される。この適宜メモリのエリアがSENエリアとして、上書きする危険なしで利用されることができ、しかもSMMモードの間に充分にアクセスすることができる。」と記載され(なお、上記(1の16)に示したように、【図10】にはメモリ制御器156内のFECON400から出力されMCON402に入力される信号として、MCYCが示されているのであるから、上記(1の15)に示した【図35】のMCYC論理はメモリ制御器156内のものである。)ていることから、引用例1におけるメモリ制御器156は、SMIACT信号に基づいて、コンピュータシステムCがシステム管理モード(SMM)で動作しているかどうかを判定するように構成されているものと認められる。上記(1の8)に「メモリ制御器156は、DDF即ちデータ目標設備164として参照されたユニットに接続されている。…(中略)…DDF164は、…(中略)…128キロバイトの境界毎にアドレスの変換を形成し、それがプロセッサ基板P上の主メモリ或は外部に位置するか、書込保護されたか、…(中略)…のような、各128キロバイトブロックの特徴の指示を形成する。」、「DDF164の出力は、…(中略)…128キロバイト上のアドレスビットを指示するある変換アドレス、及び…(中略)…HWP…(中略)…のようなページ特徴ビットである。」と記載されていることから、引用例1におけるデータ目標設備(DDF)164は、主メモリであるSIMMユニット168の128キロバイトブロックの書込保護の指示を形成するものであり、また、HWP信号を出力するものである。(なお、上記(1の8)に「このDDF164の操作は、1989年11月3日に出願された米国特許出願番号07/431,666及び1991年5月8日に出願公開された欧州特許出願公開0426386でより完全に説明され、両方をここに参照する。」と記載され、その欧州特許出願公開第0426386号明細書において、上記(参考1の1)に「ライトプロテクトステータス(HWP)のような様々な他のパラメータもそのRAMから提供される。」と記載され、上記(参考1の2)に「DDF RAM126はアドレス入力端子を13個とデータ入出力端子を16個を持つ。DDF RAM126のアドレスラインA＜10-0＞はHA＜27-17＞信号にそれぞれ接続される。それにより、適当な個数の128キロバイトのブロックがアドレッシングされることを可能にする。」と記載され、上記(参考1の3)に「DDF RAM126のデータ端子の残りのもののひとつは、HWP信号に接続される。HWP信号はトランスペアレントなラッチ127の入力に接続される。ラッチ127の出力はホストメモリコントローラ62のライトプロテクト入力に接続される。」と記載されていることからも、引用例1におけるデータ目標設備(DDF)164は、主メモリであるSIMMユニット168の128キロバイトブロックの書込保護の指示を形成するものであり、また、HWP信号を出力するものであることは明らかである。) 上記(1の10)に示されるように、【図5】には、データ目標設備(DDF)164とメモリ制御器156の間で入出力される信号としてHWPが示されている。つまり、データ目標設備(DDF)164はHWP信号をメモリ制御器156に出力するものである。メモリ制御器156の動作として、上記(1の14)に「書込保護ステータスがDDF164から指示され」、「書込保護指示がDDF164から受信された」と記載されていることから、データ目標設備(DDF)164は、書込保護の指示を示す信号をメモリ制御器156に出力するものである。上記(1の13)に「これは、HWP信号がシステム管理モード中に上書きされるように、HWP信号がSMIACTと結合即ち修正する第1の位置である。この場合、もしシステム管理モードに入らず書込保護された位置がアクセスされたならば、HWP信号の項目の故にMWEPBRDY信号が生成されない。しかし、SMIACT信号がHWP信号と合同して、システム管理モードがアクティブになる時に、SMIACT信号(項目)があたかもメモリ位置が書込保護されていないかのように生成されるべきMWEPBRDY信号用に必要な指示を形成するように、それを上書きする。」と記載され、上記(1の15)に「MCYC論理は、図35で示される。…(中略)…6入力ANDゲート554は、…(中略)…と、SMIACT及びHWP信号を受信する2入力ORゲート556の出力とを受信する。従って、このANDゲート554は、メモリデータ書込サイクルをデコードする。SMIACTとHWP信号がORゲート556で論理和されることが注目される。これは、2つの信号が合同され、SMRAMのような通常書込保護されたメモリ領域がシステム管理モード期間中に書込保護されないように実行される最後の位置である。通常の書込保護ケースにおいて、MCYC信号は、メモリサイクルが動作せず、WPEPBRDYステートマシーンがサイクルを取り扱うように、発生しない。しかし、SMIACT信号があるならば、HWP信号指示が上書きされ、フル書込サイクルが実行される。この適宜メモリのエリアがSENエリアとして、上書きする危険なしで利用されることができ、しかもSMMモードの間に充分にアクセスすることができる。」と記載されていることから、引用例1におけるHWP信号は、書込保護の指示を示すものである。(なお、上記(1の8)に「このDDF164の操作は、1989年11月3日に出願された米国特許出願番号07/431,666及び1991年5月8日に出願公開された欧州特許出願公開0426386でより完全に説明され、両方をここに参照する。」と記載され、その欧州特許出願公開第0426386号明細書において、上記(参考1の1)に「ライトプロテクトステータス(HWP)のような様々な他のパラメータもそのRAMから提供される。」と記載され、上記(参考1の3)に「DDF RAM126のデータ端子の残りのもののひとつは、HWP信号に接続される。HWP信号はトランスペアレントなラッチ127の入力に接続される。ラッチ127の出力はホストメモリコントローラ62のライトプロテクト入力に接続される。」と記載されていることからも、引用例1におけるHWP信号は、書込保護の指示を示すものであることは明らかである。) 以上のことを総合すれば、引用例1におけるデータ目標設備(DDF)164は、主メモリであるSIMMユニット168の128キロバイトブロックの書込保護の指示を示すHWP信号をメモリ制御器156に出力するものであると認められる。上記(1の1)に「システム管理モードが活性と決定した時に、主メモリ空間に書込めるように、前記書込保護の指示を上書きする段階」と記載され、上記(1の2)に「システム管理モードが活性と決定した時に、主メモリ空間に書込めるように、前記書込保護の指示を上書きする手段」と記載され、上記(1の4)に「SMRAMは、主メモリ空間に配置された時にコードの不注意な上書きを防止するために、メモリのこの領域を書き込み保護することが非常に好ましい。…(中略)…SMRAM領域が主メモリ空間にある時には、書込保護されなければならない。…(中略)…しかし、このブロックの書込保護は更なる問題を追加する。…(中略)…一度書込保護されると、特定の命令が形成されるまでその領域が書込保護状態に留まる。…(中略)…システム管理コードは、特定の命令が形成される後まで、それ自身のデータ記憶のためにSMRAM内の予約された領域を使用できない。この領域は書込保護され、かくしてメモ帳或いはより永続的な記憶用に使用できない。…(中略)…この書込保護ビットは、システム管理モードに入った時に、ある位置への書込動作を防止する…(中略)…それ故、SMRAMが主メモリに安全に位置でき、システム管理モード動作中に好ましく動作できるように、SMRAMによる書込保護問題を解決することが好ましい。」と記載され、上記(1の5)に「メモリ制御器は、SMIACT信号によって指示されるように、システム管理モードがアクティブの時に、書込保護が上書きされるロジック即ち論理を含んでいる。この様に、SMRAMは主メモリの書込保護領域として定義された領域に配置でき、システム管理モードに入った時に、プロセッサは内部状態を記憶でき、システム管理モードは、制限なしにSMRAM領域を自由に操作できる。…(中略)…システム管理モードは、主メモリの書込保護領域に配置でき、システム管理モード操作期間中にフル書込できるメモリとして利用できる。」と記載され、上記(1の13)に「これは、HWP信号がシステム管理モード中に上書きされるように、HWP信号がSMIACTと結合即ち修正する第1の位置である。この場合、もしシステム管理モードに入らず書込保護された位置がアクセスされたならば、HWP信号の項目の故にMWEPBRDY信号が生成されない。しかし、SMIACT信号がHWP信号と合同して、システム管理モードがアクティブになる時に、SMIACT信号(項目)があたかもメモリ位置が書込保護されていないかのように生成されるべきMWEPBRDY信号用に必要な指示を形成するように、それを上書きする。」と記載され、上記(1の15)に「MCYC論理は、図35で示される。…(中略)…6入力ANDゲート554は、…(中略)…と、SMIACT及びHWP信号を受信する2入力ORゲート556の出力とを受信する。従って、このANDゲート554は、メモリデータ書込サイクルをデコードする。SMIACTとHWP信号がORゲート556で論理和されることが注目される。これは、2つの信号が合同され、SMRAMのような通常書込保護されたメモリ領域がシステム管理モード期間中に書込保護されないように実行される最後の位置である。通常の書込保護ケースにおいて、MCYC信号は、メモリサイクルが動作せず、WPEPBRDYステートマシーンがサイクルを取り扱うように、発生しない。しかし、SMIACT信号があるならば、HWP信号指示が上書きされ、フル書込サイクルが実行される。この適宜メモリのエリアがSENエリアとして、上書きする危険なしで利用されることができ、しかもSMMモードの間に充分にアクセスすることができる。」と記載され、上記(1の17)に「メモリ制御器は、システム管理モードがSMIACT信号によって指示されるようにアクティブな時に、書込保護が上書きされる論理即ちロジックを含んでいる。この様に、SMRAMは、主メモリの書込保護域として定義された領域に配置でき、システム管理モードに入った時に、プロセッサが内部状態を記憶でき、システム管理コードが制限なしに自由にSMRAM領域で操作できる。…(中略)…この明細書において、HWP信号を上書きするSMIACT信号の動作は、メモリ制御器156のメモリ関連部分に関して記載されたことが注目される。」と記載されていることから、引用例1におけるメモリ制御器156は、SMIACT信号とHWP信号に基づいて、コンピュータシステムCがシステム管理モード(SMM)で動作している場合には、HWP信号の如何に関わらず書込保護を行わず、コンピュータシステムCがシステム管理モード(SMM)で動作していない場合には、HWP信号に基づいて書込保護を行うことにより、主メモリであるSIMMユニット168に対する書込アクセスを制御するものである。既に示したように、引用例1におけるデータ目標設備(DDF)164は、主メモリであるSIMMユニット168の128キロバイトブロックの書込保護の指示を示すHWP信号をメモリ制御器156に出力するものであるから、結局のところ、引用例1におけるメモリ制御器156は、SMIACT信号とHWP信号に基づいて、コンピュータシステムCがシステム管理モード(SMM)で動作している場合には、HWP信号の如何に関わらず書込保護を行わず、コンピュータシステムCがシステム管理モード(SMM)で動作していない場合には、HWP信号に基づいて128キロバイトブロックの書込保護を行うことにより、主メモリであるSIMMユニット168のうちの128キロバイトブロックに対する書込アクセスを制御するものであると認められる。上記(1の3)に「SMIピンはSMモードに入るために使用され、SMIACTとして参照される信号がP5即ちペンティアムによって供給されて、SMモードの動作を指示する。SMIがアサートされた時には、インテルのマイクロプロセッサは、システム管理メモリ(SMRAM)として参照されるメモリ部分を主メモリ空間にマップする。その後、…(中略)…特定のシステム管理タスクを形成する割込サービスルーチンであるSMIハンドラルーチンを実行し始める。」、「SMIを用いる第1群のプロセッサ、インテル社の80386SL及び80486SLマイクロプロセッサにおいて、SMRAMは30000h及び3FFFFh間の主メモリ空間にマップされる。」、「CPU状態がSMRAMにセーブされた後に、マイクロプロセッサは、SMRAM空間に配置されたメモリアドレス38000hでSMIハンドラを開始させる。」、「SMIがアサートされる前の30000h及び3FFFFh間の主メモリ空間に記憶されたどのデータも、SMIハンドラによって上書きされ」と記載され、上記(1の4)に「しかし、このブロックの書込保護は更なる問題を追加する。…(中略)…一度書込保護されると、特定の命令が形成されるまでその領域が書込保護状態に留まる。…(中略)…システム管理コードは、特定の命令が形成される後まで、それ自身のデータ記憶のためにSMRAM内の予約された領域を使用できない。この領域は書込保護され、かくしてメモ帳或いはより永続的な記憶用に使用できない。…(中略)…この書込保護ビットは、システム管理モードに入った時に、ある位置への書込動作を防止する…(中略)…それ故、SMRAMが主メモリに安全に位置でき、システム管理モード動作中に好ましく動作できるように、SMRAMによる書込保護問題を解決することが好ましい。」と記載されていることから、引用例1においては、コンピュータシステムCがシステム管理モード(SMM)に入ることに対応して、SMIハンドラを主メモリ空間にマップされた書込保護されているシステム管理メモリ(SMRAM)の部分にロードするものであると認められる。上記引用例1の記載事項及び図面を総合勘案すると、引用例1には、次の発明(以下、「引用発明」という。)が記載されていると認められる。複数の格納位置を含む主メモリであるSIMMユニット168と、主メモリであるSIMMユニット168にアクセスすべく接続されたメモリ制御器156及びデータ目標設備(DDF)164とを含むコンピュータシステムCであって、メモリ制御器156は、SMIACT信号に基づいて、コンピュータシステムCがシステム管理モード(SMM)で動作しているかどうかを判定するように構成され、データ目標設備(DDF)164は、主メモリであるSIMMユニット168の128キロバイトブロックの書込保護の指示を示すHWP信号をメモリ制御器156に出力し、メモリ制御器156は、SMIACT信号とHWP信号に基づいて、コンピュータシステムCがシステム管理モード(SMM)で動作している場合には、HWP信号の如何に関わらず書込保護を行わず、コンピュータシステムCがシステム管理モード(SMM)で動作していない場合には、HWP信号に基づいて128キロバイトブロックの書込保護を行うことにより、主メモリであるSIMMユニット168のうちの128キロバイトブロックに対する書込アクセスを制御するものであり、コンピュータシステムCがシステム管理モード(SMM)に入ることに対応して、SMIハンドラを主メモリ空間にマップされた書込保護されているシステム管理メモリ(SMRAM)の部分にロードする、コンピュータシステムC。 3の3.対比補正後の請求項1に係る発明と引用発明を比較する。引用発明における「主メモリであるSIMMユニット168」と、補正後の請求項1に係る発明における「メモリ」は、複数の格納位置を含むメモリである点で一致する。引用発明における「メモリ制御器156」と「データ目標設備(DDF)164」をあわせた構成と、補正後の請求項1に係る発明における「デバイス」は、メモリにアクセスすべく接続されたデバイスである点で一致する。引用発明における「コンピュータシステムC」と補正後の請求項1に係る発明における「コンピュータシステム」は、複数の格納位置を含むメモリと、メモリにアクセスすべく接続されたデバイスを含むコンピュータシステムである点で一致する。引用発明における「システム管理モード(SMM)」は、補正後の請求項1に係る発明における「システムマネージメントモード(SMM)」に相当する。引用発明における「書込保護」は補正後の請求項1に係る発明における「ロック」に相当する。引用発明では、「データ目標設備(DDF)164は、主メモリであるSIMMユニット168の128キロバイトブロックの書込保護の指示を示すHWP信号をメモリ制御器156に出力」するものであるから、引用発明におけるデータ目標設備(DDF)164は、主メモリであるSIMMユニット168における128キロバイトブロックごとの書込保護を行う機能を有するものである。結局のところ、引用発明における「データ目標設備(DDF)164は、主メモリであるSIMMユニット168の128キロバイトブロックの書込保護の指示を示すHWP信号をメモリ制御器156に出力」することは、補正後の請求項1に係る発明における「前記デバイスは1以上のロックを含」むことに相当する。引用発明における「SMIハンドラ」は、補正後の請求項1に係る発明における「SMMコード命令」に相当する。引用発明では、「メモリ制御器156は、SMIACT信号とHWP信号に基づいて、コンピュータシステムCがシステム管理モード(SMM)で動作している場合には、HWP信号の如何に関わらず書込保護を行わず、コンピュータシステムCがシステム管理モード(SMM)で動作していない場合には、HWP信号に基づいて128キロバイトブロックの書込保護を行うことにより、主メモリであるSIMMユニット168のうちの128キロバイトブロックに対する書込アクセスを制御するものであ」るから、引用発明における書込保護のそれぞれは、コンピュータシステムCがシステム管理モード(SMM)に入ることに対応して、HWP信号に基づく書込保護が無効化され(つまりは、書込保護が開放され)、コンピュータシステムCがシステム管理モード(SMM)から出ることに対応して(つまりは、SMIハンドラの処理の終了後に)HWP信号に基づく書込保護が有効化され(つまりは、書込保護がクローズされ)ることによって、主メモリであるSIMMユニット168のうちの128キロバイトブロックに対する書込アクセスを制御するように構成可能なものである。結局のところ、引用発明における「メモリ制御器156は、SMIACT信号とHWP信号に基づいて、コンピュータシステムCがシステム管理モード(SMM)で動作している場合には、HWP信号の如何に関わらず書込保護を行わず、コンピュータシステムCがシステム管理モード(SMM)で動作していない場合には、HWP信号に基づいて128キロバイトブロックの書込保護を行うことにより、主メモリであるSIMMユニット168のうちの128キロバイトブロックに対する書込アクセスを制御するものであ」ることと、補正後の請求項1に係る発明における「前記ロックのそれぞれは、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応して」「開放され、前記SMMコード命令の処理の終了後にクローズされることによって、前記複数のメモリユニットのうちの1以上に対するアクセスを制御するように構成可能である」ことは、ロックのそれぞれは、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応して開放され、前記SMMコード命令の処理の終了後にクローズされることによって、メモリに対するアクセスを制御するように構成可能であるものである点で一致する。また、引用発明では、「コンピュータシステムCがシステム管理モード(SMM)に入ることに対応して、SMIハンドラを主メモリ空間にマップされた書込保護されているシステム管理メモリ(SMRAM)の部分にロードする」ものであり、また、「コンピュータシステムCがシステム管理モード(SMM)で動作している場合には、HWP信号の如何に関わらず書込保護を行わず、」「主メモリであるSIMMユニット168のうちの128キロバイトブロックに対する書込アクセスを制御するものであ」るから、書込保護のそれぞれは、コンピュータシステムCがシステム管理モード(SMM)に入ることに対応してSMIハンドラを主メモリであるSIMMユニット168にロードすべく、HWP信号に基づく書込保護が無効化され(つまりは、書込保護が開放され)るものである。以上を総合すれば、引用発明における「メモリ制御器156は、SMIACT信号とHWP信号に基づいて、コンピュータシステムCがシステム管理モード(SMM)で動作している場合には、HWP信号の如何に関わらず書込保護を行わず、コンピュータシステムCがシステム管理モード(SMM)で動作していない場合には、HWP信号に基づいて128キロバイトブロックの書込保護を行うことにより、主メモリであるSIMMユニット168のうちの128キロバイトブロックに対する書込アクセスを制御するものであり」かつ「コンピュータシステムCがシステム管理モード(SMM)に入ることに対応して、SMIハンドラを主メモリ空間にマップされた書込保護されているシステム管理メモリ(SMRAM)の部分にロードする」ことと、補正後の請求項1に係る発明における「前記ロックのそれぞれは、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令を前記メモリユニットにロードすべく開放され、前記SMMコード命令の処理の終了後にクローズされることによって、前記複数のメモリユニットのうちの1以上に対するアクセスを制御するように構成可能である」ことは、ロックのそれぞれは、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令をメモリにロードすべく開放され、前記SMMコード命令の処理の終了後にクローズされることによって、メモリに対するアクセスを制御するように構成可能であるものである点で一致する。すると、補正後の請求項1に係る発明と引用発明とは、次の点で一致する。＜一致点＞複数の格納位置を含むメモリと、前記メモリにアクセスすべく接続されたデバイスとを含むコンピュータシステムであって、前記デバイスは、コンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかを判定するように構成され、前記デバイスは1以上のロックを含み、前記ロックのそれぞれは、コンピュータシステムがシステムマネージメントモード(SMM)に入ることに対応してSMMコード命令をメモリにロードすべく開放され、SMMコード命令の処理の終了後にクローズされることによって、メモリに対するアクセスを制御するように構成可能である、コンピュータシステム。一方で、両者は、次の点で相違する。＜相違点1＞補正後の請求項1に係る発明には、「バス」が含まれ、「メモリ」は「前記バスに接続され」、「デバイス」は「前記バス経由で前記メモリにアクセス」するものであるのに対し、引用発明における、「主メモリであるSIMMユニット168」と「メモリ制御器156」の接続手段や「主メモリであるSIMMユニット168」と「データ目標設備(DDF)164」の接続手段について、引用発明に対応する引用例1にはバスであるとは明記されていない点。＜相違点2＞補正後の請求項1に係る発明における「メモリ」は「複数のメモリユニットに分割された」ものであり、「前記ロックのそれぞれは、」「前記複数のメモリユニットのうちの1以上に対する」ものであるのに対し、引用発明においては、「書込保護」のそれぞれは、「主メモリであるSIMMユニット168のうちの128キロバイトブロックに対する」ものである点。これに伴い、補正後の請求項1に係る発明における「SMMコード命令」がロードされる先が「メモリユニット」であるのに対し、引用発明における「SMIハンドラ」がロードされる先が「主メモリ空間にマップされた書込保護されているシステム管理メモリ(SMRAM)の部分」である点。 3の4.判断上記相違点1及び2について検討する。 3の4の1.相違点1についてメモリと当該メモリを制御する手段の間をバスで接続するシステム構成とすることは当業者であれば適宜なし得たことであり、引用発明における「主メモリであるSIMMユニット168」と「メモリ制御器156」の接続手段や「主メモリであるSIMMユニット168」と「データ目標設備(DDF)164」の接続手段をバスにして、引用発明にバスを含むようにし、引用発明における主メモリであるSIMMユニット168をバスに接続されるようにし、メモリ制御器156やデータ目標設備(DDF)164を当該バス経由で主メモリであるSIMMユニット168にアクセスするものとすることに特段の困難性はない。よって、上記相違点1は格別のものではない。 3の4の2.相違点2について書込保護を行う際にその管理単位をどの程度の大きさのメモリ空間とするのかは当業者が適宜設定しえたものである。そのため、引用発明における128キロバイトブロックを管理単位とする書込保護に代えて、メモリユニットを管理単位とする書込保護にすることにより、引用発明において、主メモリのSIMMユニット168を複数のメモリユニットに分割されたものとし、かつ、書込保護のそれぞれを複数のメモリユニットのうちの1以上に対するものとすることに特段の困難性はない。また、引用発明において、主メモリのSIMMユニット168を複数のメモリユニットに分割されたものとすることに伴い、SMIハンドラがロードされる先をメモリユニットとすることにも、特段の困難性はない。よって、上記相違点2は格別のものではない。 3の4の3.判断の小括上記3の4の1.及び上記3の4の2.にて示したように、上記相違点1及び2は格別のものではない。また、補正後の請求項1に係る発明が有する作用効果は、引用発明から当業者が予測できた範囲内のものである。よって、補正後の請求項1に係る発明は、引用発明に基いて、当業者が容易に発明をすることができたものである。つまり、本件補正後の請求項1に記載されている事項により特定される発明は特許出願の際独立して特許を受けることができるものではない。 4.補正却下の決定のむすびしたがって、本件補正は、平成16年1月9日付けで提出された、国際出願日における国際特許出願の明細書、請求の範囲、図面(図面の中の説明に限る。)の翻訳文、又は、国際出願日における国際特許出願の図面(図面の中の説明を除く。)に記載した事項の範囲内においてしたものではないから、本件補正は、平成14年法律第24号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の、特許法第184条の12第2項の規定により読み替える同法第17条の2第3項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。また、本件補正のうち請求項1に係る補正が、平成14年法律第24号改正附則第2条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げる事項を目的としたものであるとしても、本件補正後の請求項1に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものではないから、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。よって、上記補正却下の決定の結論のとおり決定する。第3.本願発明の認定平成22年8月27日付けの手続補正は上記のとおり却下された。また、平成21年4月1日付けの手続補正により補正された、本願の特許請求の範囲の請求項1には「ぞれぞれ」と記載されている箇所がひとつあるが、これは明らかな誤記であり、正しくは「それぞれ」である。よって、本願の請求項1に係る発明(以下、「本願発明」という。)は、次のものと認められる。「バスと、前記バスに接続されるメモリであって、複数のメモリユニットに分割された複数の格納位置を含むメモリと、前記バス経由で前記メモリにアクセスすべく接続されたデバイスとを含むコンピュータシステムであって、前記デバイスは、コンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかを判定するように構成され、前記デバイスは1以上のロックを含み、前記ロックのそれぞれはコンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかの前記判定に基づいて前記複数のメモリユニットのうちの1以上に対するアクセスを制御するように構成可能である、コンピュータシステム。」第4.先行技術文献に記載されている発明の認定引用例1には、図面とともに、上記「第2.補正却下の決定」の「3の2の1.引用例1に記載されている技術的事項」で示される技術的事項が記載されており、参考文献1には、図面とともに、上記「第2.補正却下の決定」の「3の2の2.参考文献1に記載されている技術的事項」で示される技術的事項が記載されており、引用例1には、上記「第2.補正却下の決定」の「3の2の3.引用発明の認定」にて、「引用発明」として認定したとおりの発明が記載されていると認められる。第5.対比本願発明と引用発明を比較する。引用発明における「主メモリであるSIMMユニット168」と、本願発明における「メモリ」は、複数の格納位置を含むメモリである点で一致する。引用発明における「メモリ制御器156」と「データ目標設備(DDF)164」をあわせた構成と、本願発明における「デバイス」は、メモリにアクセスすべく接続されたデバイスである点で一致する。引用発明における「コンピュータシステムC」と本願発明における「コンピュータシステム」は、複数の格納位置を含むメモリと、メモリにアクセスすべく接続されたデバイスを含むコンピュータシステムである点で一致する。引用発明における「システム管理モード(SMM)」は、本願発明における「システムマネージメントモード(SMM)」に相当する。引用発明における「書込保護」は本願発明における「ロック」に相当する。引用発明では、「データ目標設備(DDF)164は、主メモリであるSIMMユニット168の128キロバイトブロックの書込保護の指示を示すHWP信号をメモリ制御器156に出力」するものであるから、引用発明におけるデータ目標設備(DDF)164は、主メモリであるSIMMユニット168における128キロバイトブロックごとの書込保護を行う機能を有するものである。結局のところ、引用発明における「データ目標設備(DDF)164は、主メモリであるSIMMユニット168の128キロバイトブロックの書込保護の指示を示すHWP信号をメモリ制御器156に出力」することは、本願発明における「前記デバイスは1以上のロックを含」むことに相当する。引用発明では、「メモリ制御器156は、SMIACT信号とHWP信号に基づいて、コンピュータシステムCがシステム管理モード(SMM)で動作している場合には、HWP信号の如何に関わらず書込保護を行わず、コンピュータシステムCがシステム管理モード(SMM)で動作していない場合には、HWP信号に基づいて128キロバイトブロックの書込保護を行うことにより、主メモリであるSIMMユニット168のうちの128キロバイトブロックに対する書込アクセスを制御するものであ」るから、引用発明におけるHWP信号に基づく書込保護のそれぞれは、SMIACT信号に基づく、コンピュータシステムCがシステム管理モード(SMM)で動作しているかどうかの判定に基づいて、主メモリであるSIMMユニット168のうちの128キロバイトブロックに対する書込アクセスを制御するように構成可能なものである。結局のところ、引用発明における「メモリ制御器156は、SMIACT信号とHWP信号に基づいて、コンピュータシステムCがシステム管理モード(SMM)で動作している場合には、HWP信号の如何に関わらず書込保護を行わず、コンピュータシステムCがシステム管理モード(SMM)で動作していない場合には、HWP信号に基づいて128キロバイトブロックの書込保護を行うことにより、主メモリであるSIMMユニット168のうちの128キロバイトブロックに対する書込アクセスを制御するものであ」ることと、本願発明における「前記ロックのそれぞれはコンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかの前記判定に基づいて前記複数のメモリユニットのうちの1以上に対するアクセスを制御するように構成可能である」ことは、ロックのそれぞれはコンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかの判定に基づいてメモリに対するアクセスを制御するように構成可能である点で一致する。すると、本願発明と引用発明とは、次の点で一致する。＜一致点＞複数の格納位置を含むメモリと、前記メモリにアクセスすべく接続されたデバイスとを含むコンピュータシステムであって、前記デバイスは、コンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかを判定するように構成され、前記デバイスは1以上のロックを含み、前記ロックのそれぞれはコンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかの前記判定に基づいてメモリに対するアクセスを制御するように構成可能である、コンピュータシステム。一方で、両者は、次の点で相違する。＜相違点1＞本願発明には、「バス」が含まれ、「メモリ」は「前記バスに接続され」、「デバイス」は「前記バス経由で前記メモリにアクセス」するものであるのに対し、引用発明における、「主メモリであるSIMMユニット168」と「メモリ制御器156」の接続手段や「主メモリであるSIMMユニット168」と「データ目標設備(DDF)164」の接続手段について、引用発明に対応する引用例1にはバスであるとは明記されていない点。＜相違点2＞本願発明における「メモリ」は「複数のメモリユニットに分割された」ものであり、「前記ロックのそれぞれは、」「前記複数のメモリユニットのうちの1以上に対する」ものであるのに対し、引用発明においては、「書込保護」のそれぞれは、「主メモリであるSIMMユニット168のうちの128キロバイトブロックに対する」ものである点。第6.判断上記相違点1及び2について検討する。 1.相違点1についてメモリと当該メモリを制御する手段の間をバスで接続するシステム構成とすることは当業者であれば適宜なし得たことであり、引用発明における「主メモリであるSIMMユニット168」と「メモリ制御器156」の接続手段や「主メモリであるSIMMユニット168」と「データ目標設備(DDF)164」の接続手段をバスにして、引用発明にバスを含むようにし、引用発明における「主メモリであるSIMMユニット168」をバスに接続されるようにし、「メモリ制御器156」や「データ目標設備(DDF)164」を当該バス経由で「主メモリであるSIMMユニット168」にアクセスするものとすることに特段の困難性はない。よって、上記相違点1は格別のものではない。 2.相違点2について書込保護を行う際にその管理単位をどの程度の大きさのメモリ空間とするのかは当業者が適宜設定しえたものである。そのため、引用発明における128キロバイトブロックを管理単位とする書込保護に代えて、メモリユニットを管理単位とする書込保護にすることにより、引用発明において、主メモリのSIMMユニット168を複数のメモリユニットに分割されたものとし、かつ、書込保護のそれぞれを複数のメモリユニットのうちの1以上に対するものとすることに特段の困難性はない。よって、上記相違点2は格別のものではない。 3.判断の小括上記1.及び2.にて示したように、上記相違点1及び2は格別のものではない。また、本願発明が有する作用効果は、引用発明から当業者が予測できた範囲内のものである。よって、本願発明は、引用発明に基いて、当業者が容易に発明をすることができたものである。第7.むすびしたがって、本願の請求項1に係る発明は、その優先日前に日本国内又は外国において頒布された刊行物に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、他の請求項について検討をするまでもなく、本願は特許法第29条第2項の規定により特許を受けることができない。よって、結論のとおり審決する。
審理終結日	2011-11-08
結審通知日	2011-11-09
審決日	2011-11-24
出願番号	特願2002-589945(P2002-589945)
審決分類	P 1 8・ 561- Z (G06F) P 1 8・ 575- Z (G06F) P 1 8・ 121- Z (G06F)
最終処分	不成立
前審関与審査官	多賀実
特許庁審判長	山崎達也
特許庁審判官	田中秀人清木泰
発明の名称	パーソナルコンピュータの記憶位置用外部ロッキング機構
代理人	早川裕司

プライバシーポリシーセキュリティーポリシー運営会社概要サービスに関しての問い合わせ