• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1257982
審判番号 不服2010-26738  
総通号数 151 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-07-27 
種別 拒絶査定不服の審決 
審判請求日 2010-11-29 
確定日 2012-06-07 
事件の表示 特願2004-533030「異方性High-Kゲート誘電体を有するトランジスタエレメント」拒絶査定不服審判事件〔平成16年 3月11日国際公開,WO2004/021424,平成17年12月 8日国内公表,特表2005-537670〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 1 手続の経緯
本願は,2003年8月29日(パリ条約による優先権主張外国庁受理2002年9月2日,ドイツ連邦共和国)を国際出願日とする出願であって,平成22年1月28日付けで拒絶理由が通知され,同年7月1日に意見書及び手続補正書が提出されたが,同年7月20日付けで拒絶査定がなされ,それに対して,平成22年11月29日に拒絶査定不服審判が請求されたものである。

2 本願発明の認定
平成22年7月1日付け手続補正書により補正された特許請求の範囲は請求項1ないし21からなるが,その請求項1に係る発明(以下「本願発明」という。)は,明細書及び図面の記載からみて,本願の特許請求の範囲の請求項1に記載された事項により特定される,次のものであると認められる。
「【請求項1】
活性領域上に形成され,high-k誘電体を有するゲート絶縁層を有する電界効果トランジスタであって,
前記high-k誘電体の前記ゲート絶縁層に垂直方向の誘電率は,前記ゲート絶縁層に平行方向の誘電率よりも高く,
前記ゲート絶縁層のキャパシタンス等価厚は2nm未満である,電界効果トランジスタ。」

3 引用例の記載と引用発明
(1)特開2000-260979号公報
原査定の拒絶の理由に引用された,本願の優先権主張日前に日本国内において頒布された刊行物である特開2000-260979号公報(以下「引用例1」という。)には,「半導体装置およびその製造方法」(発明の名称)について,図2,図5ないし図11とともに,次の記載がある。
・「【0001】
【発明の属する技術分野】本発明は半導体装置,特に金属酸化膜をゲート絶縁膜として用いたMISトランジスタの構造,およびその製造方法に関するものである。」
・「【0003】しかしながら,微細化の追求は0.1 μmを境に大きな壁にぶつかることが予想されている。その壁のひとつにゲート酸化膜の薄膜化の限界がある。従来ゲート絶縁膜は,固定電荷をほとんど含有せず,チャネル部のSiとの境界にほとんど界面準位を形成しないという素子動作上不可欠な2つの特性を満足できることからSiO_(2) が用いられてきた。またSiO_(2) は,簡単に制御性良く薄い膜を形成できることから,素子の微細化にも有効であった。しかしながら,SiO_(2) の比誘電率(3.9 )は低くゲート長が0.1 μm以降の世代ではトランジスタの性能を満足するために3nm以下の膜厚が要求される。この膜厚ではキャリアが膜中を直接トンネリングし,ゲート/基板間のリーク電流が増加する問題起こることが予測される。
【0004】そこで,SiO_(2) よりも比誘電率が大きい材料を用いてゲート絶縁膜を厚く形成し,トンネリング現象を防ぐことが研究されている。比誘電率が大きい材料としてTa_(2) O_(5) やTiO_(2) 等の金属酸化膜が検討されている。これらは比誘電率が約20,90と高いためにSiO_(2) に比べ同じゲート容量を得るのに膜厚を5倍,20倍程度まで厚くすることができ,トンネリング現象を押さえられる有望な材料と考えられている。」
・「【0007】
【発明が解決しようとする課題】以上述べたように,高誘電率金属酸化膜をゲート絶縁膜として用いる場合,金属酸化膜形成後の熱処理によって,金属酸化膜とSi基板の間に誘電率の低いSi酸化膜が形成されるという問題があった。このためゲートと基板の容量が減少し,MOSトランジスタの駆動力が低下する問題があった。またゲート長Lが短いトランジスタではonにするためのゲート電圧(しきい値)が減少する“短チャネル効果”が顕著に現れるという問題があった。
【0008】本発明は,上記問題を解決するためになされたもので,金属酸化膜形成後のアニール時にSi基板との間に形成されるSi酸化膜の成長を抑制する半導体装置及びこの製造方法を提供することを目的とする。」
・「【0017】本発明は,このような知見に基づいて成されたもので,酸化されやすい部材を金属酸化膜の一部に接触させて熱処理することによって,TiO_(2) 等の金属酸化膜中の余分な酸化剤を酸化されやすい部材中に取り込むことを要旨とする。このようにすることで,金属酸化膜とSi基板の界面でのSi酸化膜厚が減少し,ゲート/Si基板間の容量の低下は最小限に抑えられる。
【0018】図2は,本発明の半導体装置の断面図である。Si基板10上にTiO_(2) からなるゲート絶縁膜が形成され,この上にゲート電極12が形成されている。ゲート絶縁膜11の側面にはゲート絶縁膜中から酸化剤を吸収する被酸化剤としてSi膜13が形成されている。この状態で熱処理をすることによって,ゲート絶縁膜11中の酸化剤14が被酸化膜13中に拡散され,Si基板10中に酸化剤が拡散しにくくなる。こうしてSi基板10表面に形成されるSiO_(2) 膜は薄く形成できる。」
・「【0021】また図3はTiO_(2) ゲート絶縁膜11内の酸素の拡散が等方的である場合の結果であるが,Si基板10に対し横方向の拡散係数を縦方向のそれに対し大きくすると,酸素の拡散は主に側面に形成されたSi膜13中におこるためSi基板10界面に形成されるSi酸化膜はさらに薄くなる。例えばルチル系のTiO_(2)中の酸素の拡散係数はa,b 軸に対しc軸で10倍ほど大きいとの報告もあり,イオンビームスパッタ等を用いてc軸を基板に対し横方向に向けてゲート絶縁膜を形成することでこの効果は期待される。」
・「【0023】(実施例1)図5から図11を用いて,本発明の第1の実施例の半導体装置の製造方法を説明する。
【0024】先ず,図5に示すように,Si基板10上にSTI(Shallow Trench Isolation)用の溝を約0.4 μm の深さに掘った後,SiO_(2) をCVD法により全面に堆積し,続いてCMP(Chemo- Mechanical Polish)により全面を平坦化して,素子分離領14を形成する。
【0025】次に,TPT(tetra-iso-propyltitanate)(Ti(OC_(3) H_(7) )_(4) )と酸素の混合ガスを流し,成長温度380℃で反応させて,ゲート絶縁膜となるTiO_(2) 膜11を全面に厚さ30nm堆積する。このとき,堆積の際に堆積装置の窓を通してウエハ全面に波長300nm の近紫外光が照射されるように200WのXeランプを動作させることをおこなってもよい。ランプは堆積ガスを流す前から動作させ,堆積が終了するまで照射し続ける。こうすることにより有機ソースガスからのCやHの混入を排除することができ,組成が完全にTiO_(2) となる膜を堆積することができる。
【0026】MOCVD堆積の原材料ガスは,上記のほかに,TET(Ethyltitanate )(Ti(OC_(2) H _(5) ) _(4) ) やTTIP(Titanium-tetrakis-isopropoxide)と酸素の混合ガスを用いてもよい。TTIPの場合には酸素を混合しなくても,TiO_(2) を形成することができる。
【0027】また,原料ガスは,有機ソースではなくTiCl_(4 )のような無機ソースであってもよい。ただしこの場合には反応温度を少し高く,例えば600℃程度に設定することが望ましい。
【0028】また,TiO_(2) 膜11はスパッタ法を用いて堆積してもよい。また,高誘電体膜は,Ta_(2) O_(5) ,Al_(2) O_(3) ,Y_(2) O_(3) ,ZrO_(2) ,(Ba,Sr)TiO_(3)膜等を用いてもよい。
【0029】次に,図6に示すように,TiO_(2) 膜11中の酸素を吸着する材料としてSi膜15をCVD法により全面に堆積する。Si膜15は多結晶でも,アモルファスでもどちらでもよい。また,Si膜15の堆積はCVD法に限定されることは無くスパッタ法等を用いることも可能である。また,酸化剤吸収のための層の材質はSiに限定されることは無く,TiO_(2) を還元しないが酸素と反応する材料である必要があり,例えばCやTa,W,Mo等が考えられる。
【0030】次に,図7に示すように,TiO_(2) 膜11のデンシファイのためのアニール(800℃ N_(2) 中 30分)を行う。このときTiO_(2) 膜11とSi基板10の界面およびTiO_(2) 膜11とSiO_(2 )膜15の界面には,TiO_(2) 膜11中の余分な酸素が拡散することによってSiO_(2) 膜16が形成される。
【0031】本実施例では,デンシファイによるアニールにより,Si基板10だけでなく,上面のSi膜15にも酸素が拡散しているので,Si膜15がない場合に比較して,Si基板10界面に形成されるSiO_(2) 膜16は薄いものとなる。
【0032】この後の工程でも熱処理が必要となるが,このデンシファイの工程で,TiO_(2) 膜11内にある余分な酸化剤を全てSi酸化膜16として消化させることにより,Si基板15界面のSiO_(2) 膜16の膜厚の増加を抑制できる。
【0033】次に,図8に示すように,CF_(4) ガスを用いたプラズマにより,未反応のSi層15とその直下のSiO_(2) 膜16を除去する。次に,図9に示すように,Pt膜をスパッタ法により堆積し,フォトリソグラフィをもちいてゲート電極位置を定義した後,塩素系(例えばBCl_(3) ,あるいはBCl_(3) とHBrの混合ガス)のエッチングガスをもちいてTiO_(2) 膜11まで反応性イオンエッチングにより加工し,ゲート電極12とTiO_(2) ゲート絶縁膜11を形成する。ゲート電極12の材料はPtに限定されることは無いが,高誘電体を還元せず,酸素とも反応しにくい材料が好ましい。例えばAu などの単体金属の他,TiSi_(2) ,MoSi_(2) ,WSi_(2) 等の金属シリサイドやTiN等の金属加工物も考えられる。
【0034】次に,図10に示すように,ゲート電極12,ゲート絶縁膜11の側面にサイドウォール18を形成し,イオン注入によりソース/ドレイン領域17を形成する。
【0035】次に,図11に示すように,SiO_(2) 等の絶縁膜で層間絶縁膜21を形成し,ソース/ドレイン領域17上にコンタクトホールを形成する。その後コンタクト19を形成し,ソース/ドレイン電極20を形成して,本発明の電界効果トランジスタを形成する。
【0036】本実施例により作成した電界効果トランジスタは,高誘電体膜からなるゲート絶縁膜直下のSi酸化膜が非常に薄く形成できたので,トランジスタの駆動能力が格段に向上した。
【0037】本実施例では,ゲート絶縁膜となるTiO_(2) 膜11は,Si基板10上に直接,堆積したが,SiO_(2) ,SiN_(x) 等,その他の絶縁膜を介して堆積してもよい。」

(2)引用発明
引用例1の段落【0030】には,「TiO_(2) 膜11とSiO_(2) 膜15の界面には,TiO_(2) 膜11中の余分な酸素が拡散することによってSiO_(2) 膜16が形成される。」と記載されているが,段落【0029】には,「Si膜15」と記載されているから,上記「SiO_(2) 膜15」は,「Si膜15」の誤記と認められる。
よって,上記(1)の記載事項及び図示内容を総合すれば,引用例1には,次の発明(以下「引用発明」という。)が記載されている。

「Si基板10上ゲート絶縁膜となるTiO_(2) 膜11を全面に厚さ30nm堆積し,
次に,TiO_(2) 膜11中の酸素を吸着する材料としてSi膜15をCVD法により全面に堆積し,
次に,TiO_(2 )膜11のデンシファイのためのアニールを行い,TiO_(2) 膜11とSi基板10の界面およびTiO_(2) 膜11とSi膜15の界面には,TiO_(2) 膜11中の余分な酸素が拡散することによってSiO_(2) 膜16が形成され,
その後,未反応のSi層15とその直下のSiO_(2) 膜16を除去して,ゲート電極12を形成する,
高誘電率金属酸化膜であるTiO_(2)をゲート絶縁膜として用いたMISトランジスタ。」

(3)特開平4-367262号公報
原査定の拒絶の理由に引用された,本願の優先権主張日前に日本国内において頒布された刊行物である特開平4-367262号公報(以下「引用例2」という。)には,「半導体装置」(発明の名称)について,図2とともに,次の記載がある。
・「【0001】
【産業上の利用分野】本発明は,キャパシタを備えた半導体装置に関する。」
・「【0013】すなわち,TiO_(2) の薄膜は,常温でルチルおよびアナターゼの結晶構造が報告されており,アナターゼは,ルチルに対して準安定であると考えられている。また,常誘電体の中でTiO_(2) は,バルクで最も高い比誘電率が得られており,多結晶のルチルの測定例では,110 ?117 の比誘電率の値が報告されている。このルチルは正方晶の結晶構造を持っており,単結晶で評価した場合結晶軸のa軸方向の比誘電率の値は86であるのに対して,c軸方向の比誘電率の値は 170であると報告されている。したがって,ルチルの結晶構造でc軸配向した多結晶膜,あるいは単結晶膜は非常に高い比誘電率を有することになるから,主相の結晶構造がルチルとなるTiO_(2) の薄膜をc軸配向させれば,このようなTiO_(2) 膜を誘電体として用いたキャパシタにおいて小面積で大きな容量を確保することが可能となる。」
・「【0026】実施例1
シリコンウェハー上に砒素(As)を50keVで 1×10^(16)cm^(2) 注入した厚さ100nmのポリシリコン層を形成した基板を成膜装置内に固定し 5×10^(-11) Torrに排気後,チタンを電子ビーム蒸着により蒸発させ,20eVまで減速した酸素イオンビームを20μA/cm^(2) イオン電流密度で照射し反応性成膜を行なった。成膜中の真空度は, 5×10^(-8)Torrであった。成膜後,成膜チャンバより取り出し,X線回折,透過電子顕微鏡により膜質を調べたところ膜厚はほぼ均一でしかもc軸配向の単結晶膜であることを確認した。得られたTiO_(2) 膜上に下層ポリシリコンと同条件で砒素(As)を注入したポリシリコン電極を形成し,比誘電率,破壊電圧および印加電圧とリーク電流の関係(図6)を調べた。比誘電率は 168でリーク電流測定はSiO_(2) 膜と変わらない特性を示し,破壊電圧は 9.5MV/cmであった。」

4 対比
(1)本願発明と引用発明との対応関係
本願発明と引用発明とを対比すると,
引用発明の「MISトランジスタ」,「TiO_(2 )膜」が,本願発明の「電界効果トランジスタ」,「high-k誘電体」に相当する。
また,引用発明のMISトランジスタも,活性領域上に形成されていることは,自明の技術事項である。

(2)一致点及び相違点
したがって,本願発明と引用発明とは,
「活性領域上に形成され,high-k誘電体を有するゲート絶縁層を有する電界効果トランジスタ。」
であることにおいて一致するが,以下の2点で相違している。
〈相違点1〉
本願発明は,「前記high-k誘電体の前記ゲート絶縁層に垂直方向の誘電率は,前記ゲート絶縁層に平行方向の誘電率よりも高」いのに対し,引用発明は,この構成が明らかではない点
〈相違点2〉
本願発明は,「ゲート絶縁層のキャパシタンス等価厚は2nm未満である」のに対し,引用発明は,キャパシタンス等価厚が明記されていない点。

5 相違点についての判断
(1)〈相違点1〉について
ア 引用例1の段落【0021】には,「・・例えばルチル系のTiO_(2)中の酸素の拡散係数はa,b 軸に対しc軸で10倍ほど大きい・・・」との記載があるから,引用発明においても,TiO_(2)膜を結晶軸の配向を考慮して形成することが示唆されているといえる。
イ また,引用例2に,「常誘電体の中でTiO_(2) は,バルクで最も高い比誘電率が得られており,・・・ルチルは正方晶の結晶構造を持っており,単結晶で評価した場合結晶軸のa軸方向の比誘電率の値は86であるのに対して,c軸方向の比誘電率の値は 170であると報告されている。したがって,ルチルの結晶構造でc軸配向した多結晶膜,あるいは単結晶膜は非常に高い比誘電率を有することになるから,主相の結晶構造がルチルとなるTiO_(2) の薄膜をc軸配向させれば,このようなTiO_(2) 膜を誘電体として用いたキャパシタにおいて小面積で大きな容量を確保することが可能となる」と記載されており,c軸配向した多結晶膜,あるいは単結晶膜は非常に高い比誘電率を有していることが分かる。
ウ 引用例1の「SiO_(2) よりも比誘電率が大きい材料を用いてゲート絶縁膜を厚く形成し,トンネリング現象を防ぐことが研究されている。これらは比誘電率が約20,90と高いためにSiO_(2) に比べ同じゲート容量を得るのに膜厚を5倍,20倍程度まで厚くすることができ,トンネリング現象を押さえられる有望な材料と考えられている。」(段落【0004】)との記載から明らかなように,トランジスタの微細化にあたり,引用発明のMISトランジスタのゲート絶縁膜の等価膜厚を薄くするために,より高い誘電率を実現することが求められており,一方,引用例2において,c軸配向したTiO_(2)の多結晶膜,あるいは単結晶膜は非常に高い比誘電率を有することが記載されているので,引用例2に記載のTiO_(2)膜のc軸配向の技術をトランジスタのゲート絶縁膜に用いて,ゲート絶縁膜の等価膜厚に寄与する誘電率を大きくすること,すなわち,ゲート絶縁層に垂直方向の誘電率を,前記ゲート絶縁層に平行方向の誘電率よりも高く形成することは当業者が容易に想到しうるものである。
エ また,引用例1の実施例1においては,TiO_(2) 膜11中の酸素を吸着する材料としてSi膜15をCVD法により全面に堆積(段落【0029】,図6)する実施例が記載されているが,TiO_(2) 膜上にSi膜を形成した場合,酸素を吸着させるために,拡散係数の大きいc軸を,酸素を吸着する材料であるSi膜15のある上方に,即ち,基板表面に対して垂直になるようにTiO_(2)を形成することは,当業者が適宜なし得ることであり,このとき,TiO_(2)膜の配向において,ゲート絶縁層に垂直方向の誘電率が,前記ゲート絶縁層に平行方向の誘電率よりも高くなる配向となることは,TiO_(2)膜の結晶軸と誘電率の関係から,容易に予測し得ることである。
オ よって,上記ウ及びエに基づき,引用発明において,ゲート絶縁膜であるTiO_(2) 膜の結晶軸の配向を調整して,「ゲート絶縁層に垂直方向の誘電率は,前記ゲート絶縁層に平行方向の誘電率よりも高」くすることは,当業者が容易になし得るものである。

(2)〈相違点2〉について
ア 引用例1の従来技術(段落【0003】)において,「ゲート長が0.1 μm以降の世代ではトランジスタの性能を満足するために3nm以下の膜厚が要求される」と記載されており,トランジスタの微細化とともに,より薄いゲート絶縁膜が要求されていることが記載されている。
イ そして,ゲート絶縁層のキャパシタンス等価厚を2nm未満とすることは,以下の周知例1,2に記載されているように,周知の技術事項である。
ウ よって,トランジスタを微細化する上で,本願発明のごとく「ゲート絶縁層のキャパシタンス等価厚を2nm未満」とすることは,周知技術に基づいて,当業者が適宜なし得るものである。

周知例1:特開2000-58831号公報(原審の拒絶理由で引用)
・「【0062】本実施形態によれば,積層全体の換算膜厚T_(all,eff )が1.5nmであり,電圧V_(all )が0.5Vのとき,チタン酸化膜3の単層膜及びシリコン窒化膜2の単層膜それぞれに流れるトンネル電流密度J(T_(all,eff ),0)=4.2×10^(-10) A/cm^(2 )及びJ(0,T_(all,eff ) )=3.9×10^(-5)A/cm^(2 )である。・・・」

周知例2:特開2002-184978号公報(原審の拒絶査定において引用)
・「【0002】
【従来の技術】ゲート長が0.1μm以下となる電界効果トランジスタの世代では,ゲート絶縁膜がSiO_(2)換算膜厚で1.5nm以下で駆動する性能が要求されている。従来どおりゲート絶縁膜にSiO_(2)を用いると,厚さが1.5nm以下であるのでトンネル電流が主となるリーク電流が多くなる問題がある。このリーク電流は,比較的消費電力が高くても高速性を求めるロジック回路ですら無視できないほど高く,リーク電流を防止し消費電力を低下することが課題となっている。」

(3)請求人の主張について
ア 審判請求人は,請求の理由において,「本願請求項1に係る発明は,ゲート絶縁層に垂直方向の誘電率がゲート絶縁層に平行方向の誘電率よりも高いhigh-k誘電体,すなわち,平行方向及び垂直方向に著しい異方性を有する誘電体を導入することによって,ゲート絶縁層のキャパシタンス等価厚を2nm未満とした場合であっても,トランジスタのチャネル領域における電荷担体(キャリア)の移動度を著しく低下させることなしに,短チャネルトランジスタのリーク電流を低減するための解決策を提供するものです。」と指摘し,本願発明が進歩性を有することを主張している。
イ しかしながら,本願明細書及び図面には,図1b及び図1cとしてゲート電極の単純化モデルが記載され,それに基づいて電子の運動に関する定性的な説明がなされているのみであって,本願発明の効果を実証するデータは何ら記載されていないから,本願発明の奏する作用・効果については,格別のものということはできず,当業者が予測し得る程度のものにすぎないと認められる。

6 小括
以上検討したとおり,相違点1ないし2における本願発明の構成は,当業者が容易に想到し得たものであるから,本願発明は,引用発明,引用例2及び周知技術に基づいて当業者が容易に発明することができたものである。

7 結言
以上のとおり,本願発明は,引用発明,引用例2及び周知技術に基づいて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
したがって,他の請求項について検討するまでもなく,本願は拒絶をすべきものである。

よって,結論のとおり審決する。
 
審理終結日 2012-01-06 
結審通知日 2012-01-11 
審決日 2012-01-24 
出願番号 特願2004-533030(P2004-533030)
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 松嶋 秀忠  
特許庁審判長 齋藤 恭一
特許庁審判官 松田 成正

近藤 幸浩
発明の名称 異方性High-Kゲート誘電体を有するトランジスタエレメント  
代理人 早川 裕司  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ