• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G09G
審判 査定不服 5項独立特許用件 特許、登録しない。 G09G
管理番号 1261091
審判番号 不服2008-32301  
総通号数 153 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-09-28 
種別 拒絶査定不服の審決 
審判請求日 2008-12-22 
確定日 2012-08-10 
事件の表示 特願2004-349822「データ駆動集積回路及びその駆動方法と、それを利用した液晶表示装置及びその駆動方法」拒絶査定不服審判事件〔平成17年 6月30日出願公開、特開2005-173591〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1 手続の経緯

平成16年12月 2日 特許出願(パリ条約による優先権主張2003年12月11日、大韓民国、2004年4月28日、大韓民国)
平成19年12月12日 拒絶理由通知(同年12月17日発送)
平成20年 3月17日 意見書・手続補正書
平成20年 9月16日 拒絶査定(同年9月22日送達)
平成20年12月22日 本件審判請求・手続補正書
平成22年 2月19日 審尋(平成22年2月22日発送)
平成22年 5月24日 回答書

2 平成20年12月22日付け手続補正についての補正却下の決定

[補正却下の決定の結論]

平成20年12月22日付け手続補正を却下する。

[理由]独立特許要件違反

平成20年12月22日付け手続補正(以下「本件補正」とする。)により、本件補正前の請求項は、
「【請求項1】
表示装置の多数のデータラインと接続されたデータ駆動集積回路において、
多数の出力チャンネルと、
前記多数のN番目データ出力チャンネルから選択する選択部と、ここで、Nは整数であり、前記表示装置の所望の解像度に従い、画素データを前記多数のデータラインの対応する数へ供給し、前記出力チャネルの残りは画素データを供給されず、
サンプリング信号を順次供給するシフトレジスタ部と、ここで、前記サンプリング信号は、ソースサンプリングクロック信号に応答してタイミングコントローラから供給されるソーススタートパルスを順次シフトすることにより発生し、及び
前記シフトレジスタ部から前記サンプリング信号に応答して前記画素データをラッチするためのラッチ部を含み、ここで、前記画素データは前記タイミングコントローラから供給され、
前記選択部は、第1及び第2のチャネル選択信号に応答して前記シフトレジスタ部から次のデータ駆動集積回路へ前記サンプリング信号を供給する
ことを特徴とするデータ駆動集積回路。
・・・
【請求項3】
前記選択部は、前記N番目データ出力チャンネルを決定するためのチャネル選択信号が入力されるために配置された第1及び第2のオプションピンを決めるためのチャンネル選択信号を発生する第1及び第2オプションピンを具備する
ことを特徴とする請求項1記載のデータ駆動集積回路。
【請求項4】
前記選択部は、前記チャンネル選択信号に従って前記N番目データ出力チャンネルを調節する
ことを特徴とする請求項1又は2記載のデータ駆動集積回路。
【請求項5】
前記選択部は第1乃至第4論理値を発生し、
前記第4論理値の場合には前記選択部は前記出力チャネルの総数Nより小さな I個を、ここでNは定数であり、
前記第3論理値の場合には前記 I より小さな J個を、
前記第2論理値の場合には前記 J より小さな K個を、
前記第1論理値の場合には前記 K より小さな M個を前記データ出力チャンネルとして選択する
ことを特徴とする請求項4記載のデータ駆動集積回路。
・・・
【請求項11】
前記データ出力チャンネルの数はプログラム化されたことを特徴とする請求項1又は2記載のデータ駆動集積回路。
・・・」から
「【請求項1】
表示装置の多数のデータラインと接続されたデータ駆動集積回路において、
多数の出力チャンネルと、
前記多数のN番目データ出力チャンネルから選択する選択部と、ここで、Nは整数であり、前記表示装置の所望の解像度に従い、画素データを前記多数のデータラインの対応する数へ供給し、前記出力チャネルの残りは画素データを供給されず、
サンプリング信号を順次供給するシフトレジスタ部と、ここで、前記サンプリング信号は、ソースサンプリングクロック信号に応答してタイミングコントローラから供給されるソーススタートパルスを順次シフトすることにより発生し、及び
前記シフトレジスタ部から前記サンプリング信号に応答して前記画素データをラッチするためのラッチ部を含み、ここで、前記画素データは前記タイミングコントローラから供給され、
前記選択部は、第1及び第2のチャネル選択信号に応答して前記シフトレジスタ部から次のデータ駆動集積回路へ前記サンプリング信号を供給し、 前記選択部は、前記N番目データ出力チャンネルを決定するためのチャネル選択信号が入力されるために配置された第1及び第2のオプションピンを決めるためのチャンネル選択信号を発生する第1及び第2オプションピンを具備し、
前記選択部は、前記チャンネル選択信号に従って前記N番目データ出力チャンネルを調節し、
前記選択部は第1乃至第4論理値を発生し、
前記第4論理値の場合には前記選択部は前記出力チャネルの総数Nより小さなI個を、ここでNは定数であり、
前記第3論理値の場合には前記Iより小さなJ個を、
前記第2論理値の場合には前記Jより小さなK個を、
前記第1論理値の場合には前記Kより小さなM個を前記データ出力チャンネルとして選択し、
前記データ出力チャンネルの数はプログラム化された
ことを特徴とするデータ駆動集積回路。
・・・」
に補正された。 (下線は、補正箇所を明示するために請求人が付した。)

そして、この補正は、本件補正前の請求項1を削除して、本件補正前の請求項3を請求項1とし、該請求項1に対して、本件補正前の請求項4、5、11に記載された発明特定事項をさらに限定するものである。
したがって、この補正は、特許請求の範囲の減縮を目的とするものに該当する。

そこで、本件補正後の請求項1に係る発明が特許出願の際独立して特許を受けることができるものであるか(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する特許法第126条第5項の規定に適合するか)について検討する。

(1)本件補正後の本願発明

まず、本願の本件補正後の請求項1に係る発明の記載について検討する。

ア 請求項1には、「出力チャンネル」なる用語と「データ出力チャンネル」なる用語とが混在している。しかしながら、「多数の出力チャンネル」との記載の直後に「前記多数のN番目データ出力チャンネル」と記載されているから、両用語は同一の技術事項を意味するものと解される。したがって、請求項1の「出力チャンネル」なる記載は「データ出力チャンネル」を意味するものと、2行目の「多数の出力チャンネル」なる記載は「N個のデータ出力チャンネル」を意味するものと解される。

イ 請求項1の「前記多数のN番目データ出力チャンネルから選択する選択部と、ここで、Nは整数であり、前記表示装置の所望の解像度に従い、画素データを前記多数のデータラインの対応する数へ供給し、前記出力チャネルの残りは画素データを供給されず」なる記載は、日本語として不明りょうであり、かつ、その前後の記載との接続関係が不明りょうであって、その意味するところは必ずしも明らかではないが、発明の詳細な説明やこの箇所の前後の記載を参酌すれば、該記載は「前記N個のデータ出力チャンネルから、一部のデータ出力チャンネルを、画素データを出力するデータ出力チャンネルとして選択する選択部であって、Nは整数であり、前記表示装置の所望の解像度に従い、画素データを前記N個のデータラインの中の対応する数へ供給し、前記データ出力チャネルの残りは画素データを供給されないようにする選択部と」を意味するものと解するのが妥当である。
以下同様に、請求項1の「サンプリング信号を順次供給するシフトレジスタ部と、ここで、前記サンプリング信号は、ソースサンプリングクロック信号に応答してタイミングコントローラから供給されるソーススタートパルスを順次シフトすることにより発生し」なる記載は、「サンプリング信号を順次供給するシフトレジスタ部であって、前記サンプリング信号は、ソースサンプリングクロック信号に応答してタイミングコントローラから供給されるソーススタートパルスを順次シフトすることにより発生するシフトレジスタ部と」を意味し、請求項1の「前記シフトレジスタ部から前記サンプリング信号に応答して前記画素データをラッチするためのラッチ部を含み、ここで、前記画素データは前記タイミングコントローラから供給され」なる記載は、「前記シフトレジスタ部から前記サンプリング信号に応答して前記画素データをラッチするためのラッチ部であって、前記画素データは前記タイミングコントローラから供給されるラッチ部とを含み」を意味し、請求項1の「前記選択部は、前記チャンネル選択信号に従って前記N番目データ出力チャンネルを調節し」なる記載は、「前記選択部は、前記チャネル選択信号に従って前記N個のデータ出力チャンネルを調節し」を意味するものと解される。

ウ 次に、「前記選択部は、前記N番目データ出力チャンネルを決定するためのチャネル選択信号が入力されるために配置された第1及び第2のオプションピンを決めるためのチャンネル選択信号を発生する第1及び第2オプションピンを具備し」なる記載は、「第1及び第2のオプションピンを決めるためのチャンネル選択信号を発生する第1及び第2オプションピン」と「第1及び第2のオプションピン」を特定するのに「第1及び第2のオプションピン」を用いており、日本語として不明りょうであるから、その意味するところについて検討する。
本願の発明の詳細な説明の段落【0070】?【0072】には、「一方、本発明の第1実施例による液晶表示装置のデータIC(116)などのそれぞれは外部から入力される第1及び第2チャンネル選択信号(P1,P2)に応答してデータラインなど(DL1乃至DLm)に画素信号を供給するための出力チャンネルを変更するようになる。このために、データIC(116)などのそれぞれは第1及び第2チャンネル選択信号(P1,P2)が供給される第1及び第2オプションピン(OP1,OP2)とを具備する。第1及び第2オプションピン(OP1,OP2)のそれぞれは電圧源(VCC)及び基底電圧源(GND)に選択的に接続されて2ビット2進論理値を有するようになる。これにつれて、第1及び第2オプションピン(OP1,OP2)を通してデータIC(116)に供給される第1及び第2チャンネル選択信号(P1,P2)は”00”、”01”、”10”及び”11”の値を有するようになる。これにつれて、データIC(116)などのそれぞれは第1及び第2オプションピン(OP1,OP2)を通して供給される第1及び第2チャンネル選択信号(P1,P2)につれて液晶パネル(102)の解像図(当審注:「解像度」の誤記と認める。)につれてすでに設定された出力チャンネルを有するようになる。」と記載されており、また、段落【0077】には、「 第1及び第2オプションピン(OP1,OP2)のそれぞれが基底電圧源(GND)に接続されてデータIC(116)に供給される第1及び第2チャンネル選択信号(P1,P2)の値が”00”である場合にデータIC(116)は図5に示されたところのように642個のデータ出力チャンネルの中の第1乃至第600データ出力チャンネルを通して画素電圧信号を出力するようになる。この際、第601乃至第642出力チャンネルはダミー出力チャンネルになる。また、第1オプションピン(OP1)が基底電圧源(GND)に接続されると共に第2オプションピン(OP2)が電圧源(VCC)に接続されてデータIC(116)に供給される 第1及び第2チャンネル選択信号(P1,P2)の値が”01”である場合にデータIC(116)は図6に示されたところのように642個のデータ出力チャンネルの中の第1乃至第618データ出力チャンネルを通して画素電圧信号を出力するようになる。この際、第619乃至第642出力チャンネルはダミー出力チャンネルになる。そして、第1オプションピン(OP1)が電圧源(VCC)に接続されると共に第2オプションピン(OP2)が 基底電圧源(GND)に接続されてデータIC(116)に供給される第1及び第2チャンネル選択信号(P1,P2)の値が”10”である場合にデータIC(116)は図7に示すように642個のデータ出力チャンネルの中の第1乃至第630データ出力チャンネルを通して画素電圧信号を出力するようになる。この際、第631乃至第642出力チャンネルはダミー出力チャンネルになる。最後に、第1及び第2オプションピン(OP1、OP2)のそれぞれが電圧源(VCC)に接続されてデータIC(116)に供給される第1及び第2チャンネル選択信号(P1,P2)の値が”11”である場合にデータIC(116)は図8に示されたところのように第1乃至第642データ出力チャンネルを通して画素電圧信号を出力するようになる。」と記載されている。
すなわち、本願の発明の詳細な説明には、「データIC(116)などのそれぞれは第1及び第2チャンネル選択信号(P1,P2)が供給される第1及び第2オプションピン(OP1,OP2)とを具備する。」との、「第1及び第2オプションピン」が「チャネル選択信号が入力されるために配置された」ことを支持する記載と、「第1及び第2オプションピン(OP1,OP2)のそれぞれは電圧源(VCC)及び基底電圧源(GND)に選択的に接続されて2ビット2進論理値を有するようになる。」等の、「第1及び第2オプションピン」が「チャンネル選択信号を発生する」ことを支持する記載の双方が記載されている。
よって、「第1及び第2オプションピン」は、外部から入力されるチャネル選択信号を受信するための機能と、受信したチャネル選択信号に応じて、電圧源(VCC)か基底電圧源(GND)に接続されることにより、受信したチャネル選択信号を保持して、それ自体が、チャネル選択信号を発生する機能を有しているものと認められる。
したがって、「前記選択部は、前記N番目データ出力チャンネルを決定するためのチャネル選択信号が入力されるために配置された第1及び第2のオプションピンを決めるためのチャンネル選択信号を発生する第1及び第2オプションピンを具備し」なる記載は、発明の詳細な説明に促して最も限定的に解釈して、「前記選択部は、前記N個のデータ出力チャンネルから、画素データを出力するデータ出力チャンネル数を決定するためのチャネル選択信号が入力されるために配置されており、かつ、入力されたチャネル選択信号を保持して、保持したチャネル選択信号を発生する、第1及び第2オプションピンを具備し」を意味するものと解するのが妥当である。

エ 次に、「前記データ出力チャンネルの数はプログラム化された」なる記載の意味するところを検討する。
本願の発明の詳細な説明において、「プログラム化」なる記載は、出願当初の特許請求の範囲に対応した箇所である、段落【0026】、【0039】に、「前記データ出力チャンネルの数はプログラム化される。」との記載があるのみであり、その余に関連する記載は見いだせない。
しかしながら、請求項1は「前記選択部は、第1及び第2のチャネル選択信号に応答して前記シフトレジスタ部から次のデータ駆動集積回路へ前記サンプリング信号を供給し」との発明特定事項を有しており、本発明の第2実施例(段落【0095】?【0106】、【図10】参照。)を基にしたものと認められる。
そして、段落【0099】、【0100】に、「このような、シフト・レジスタ部(184)ではシフト・レジスタなど(SR1乃至SR642)の中の第600、第618、第630及び第642シフト・レジスタ(SR600、SR628、SR630、SR642)のそれぞれのチャンネル選択部(180)の第1入力信号へ供給されると共に第610シフト・レジスタ(SR610)の入力信号に供給される。(当審注:【図10】に図示された事項、及び、前後の記載からして、「第600、第618、第630及び第642シフト・レジスタ(SR600、SR628、SR630、SR642)のそれぞれのチャンネル選択部(180)の第1入力信号へ供給されると共に第610シフト・レジスタ(SR610)の入力信号に供給される。」なる記載は、「第600、第628、第630及び第642シフト・レジスタ(SR600、SR628、SR630、SR642)の出力信号はそれぞれ、チャンネル選択部(180)へ第1入力信号から第4入力信号として供給されると共に、第600シフト・レジスタ(SR600)からの出力信号は第601シフト・レジスタ(SR601)への入力信号として、第628シフト・レジスタ(SR628)からの出力信号は第629シフト・レジスタ(SR629)への入力信号として、第630シフト・レジスタ(SR630)からの出力信号は第631シフト・レジスタ(SR631)の入力信号として供給される。」を意味するものと認める。)これにつれて(当審注:「これに対応して」の誤記と認める。)、チャンネル選択部(180)は第1及び第2出力選択信号(P1,P2)の2進論理値につれて(当審注:「2進論理値に対応して」の誤記と認める。)第600、第618(当審注:「第628」の誤記と認める。)、第630及び第642シフト・レジスタ(SR600、SR628、SR630、SR642)の出力信号の中のいずれか一つをキャリ信号(Caｒｒｙ)として次の段のデータIC(116)に供給するようになる。」と記載されているように、本発明の第2実施例は、「チャンネル選択部(180)」(請求項1の「選択部」に相当)には、第600シフト・レジスタ(SR600)、第628シフト・レジスタ(SR628)、第630シフト・レジスタ(SR630)及び第642シフト・レジスタ(SR642)のみから出力信号を受け取り、第1及び第2出力選択信号(P1,P2)(請求項1の「第1及び第2のチャネル選択信号」に相当)に応じてそのうちの1つの出力信号を選択して、次の段のデータIC(116)(請求項1の「データ駆動集積回路」に相当)に供給するものである。
すなわち、発明の詳細な説明には、予め、チャンネル選択部(180)に対し、第i番目のシフト・レジスタの出力信号が入力されるようにパス(信号線)が形成されている場合に、1番目から第i番目のシフト・レジスタに対応するデータ出力チャンネルを、画素データを出力するデータ出力チャンネルとして選択可能であることは記載されているものの、そのようなパスが形成されていない段のシフト・レジスタに対応するデータ出力チャンネルについても、1番目からその段までのデータ出力チャンネルを、画素データを出力するデータ出力チャンネルとして選択可能であることは、記載されておらず、かつ、優先日当時の技術常識から見て自明な事項であるとも認められない。また、予め、4個より多い個数のシフト・レジスタからチャンネル選択部(180)に対し出力信号が入力されるようにパスを形成しておいて、所定の信号に応じてそれらのシフト・レジスタから4個のシフト・レジスタを選択しておき、選択された4個のシフト・レジスタとチャンネル選択部(180)間のパスの1本を第1及び第2出力選択信号に応じて選択可能とすることも、発明の詳細な説明には記載されておらず、かつ、優先日当時の技術常識から見て自明な事項であるとも認められない。
よって、「前記データ出力チャンネルの数はプログラム化された」なる記載は、「画素データの供給される前記データ出力チャンネルの数は、I個、J個、K個、M個の間で変更可能とされた」と解するのが適当である。

オ 以上アないしエを踏まえ、本件補正後の請求項1に係る発明を以下のとおり認定する。
「表示装置の多数のデータラインと接続されたデータ駆動集積回路において、
N個のデータ出力チャンネルと、
前記N個のデータ出力チャンネルから、一部のデータ出力チャンネルを、画素データを出力するデータ出力チャンネルとして選択する選択部であって、Nは整数であり、前記表示装置の所望の解像度に従い、画素データを前記N個のデータラインの中の対応する数へ供給し、前記データ出力チャネルの残りは画素データを供給されないようにする選択部と、
サンプリング信号を順次供給するシフトレジスタ部であって、前記サンプリング信号は、ソースサンプリングクロック信号に応答してタイミングコントローラから供給されるソーススタートパルスを順次シフトすることにより発生するシフトレジスタ部と、及び
前記シフトレジスタ部から前記サンプリング信号に応答して前記画素データをラッチするためのラッチ部であって、前記画素データは前記タイミングコントローラから供給されるラッチ部とを含み、
前記選択部は、第1及び第2のチャネル選択信号に応答して前記シフトレジスタ部から次のデータ駆動集積回路へ前記サンプリング信号を供給し、
前記選択部は、前記N個のデータ出力チャンネルから前記画素データを出力するデータ出力チャンネル数を決定するためのチャネル選択信号が入力されるために配置されており、かつ、入力されたチャネル選択信号を保持して、保持したチャネル選択信号を発生する、第1及び第2オプションピンを具備し、
前記選択部は、前記チャネル選択信号に従って前記N個のデータ出力チャンネルを調節し、
前記選択部は第1乃至第4論理値を発生し、
前記第4論理値の場合には前記選択部は前記データ出力チャンネルの総数Nより小さなI個を、ここでNは定数であり、
前記第3論理値の場合には前記Iより小さなJ個を、
前記第2論理値の場合には前記Jより小さなK個を、
前記第1論理値の場合には前記Kより小さなM個を前記画素データを出力するデータ出力チャンネルとして選択し、
前記画素データの供給される前記データ出力チャンネルの数は、I個、J個、K個、M個の間で変更可能とされた
ことを特徴とするデータ駆動集積回路。」(以下、「本願補正発明」という。)

(2)引用発明
(2A-1)引用刊行物1の記載事項
原査定の拒絶の理由に引用され、本願の優先日前に頒布された刊行物である特開平06-043424号公報(以下「引用刊行物1」という。)には、「ドライバー回路」(発明の名称)の発明に関して、以下の事項が記載されている。

＜記載事項1＞
「【0001】
【産業上の利用分野】この発明は、液晶などを駆動するドライバーICに関し、特に、ドライバーICを構成する直列シフトレジスタについて、そのレジスタ段数を任意に設定することのできるドライバー回路に関する。」

＜記載事項2＞
「【0002】
【従来の技術】ドライバーIC(回路)の一種である液晶駆動用ICは、従来、例えば図2のような回路構成をしていた。すなわち、図2に示す液晶駆動用ICは、80ビットの直列データを記憶する双方向シフトレジスタ21と、双方向シフトレジスタ21の80ビットデータを一時記憶するラッチ回路22と、ラッチ回路22の出力を受けるレベルシフタ23と、レベルシフタ23の出力を受けて液晶を駆動する液晶駆動回路24と、ロジック回路25a,25bとで構成されている。
【0003】この液晶駆動用ICの各端子と回路動作とを説明すると、DI端子には直列入力データが入力され、この直列入力データはロジック回路25aに供給される。そして、直列入力データが80ビットを越えた場合には、越えた分の直列入力データがロジック回路25bを通してDO端子に出力される。SHL端子には、シフト方向を選択する方向選択信号が入力され、CL2端子には、シフトレジスタのシフト動作のタイミングをとるシフトクロック信号が入力される。そして、SHL端子に加わる方向選択信号のレベルに応じて、双方向シフトレジスタ21中のデータが左から右に、或いは右から左に、シフトクロック信号(CL2端子)に同期してシフトされる。
【0004】CL1端子にはラッチクロック信号が入力され、このラッチクロック信号に同期して双方向シフトレジスタ21中の80ビットデータがラッチ回路22に記憶される。ラッチ回路22に記憶された80ビット並列信号は、レベルシフタ23によってレベルシフトされ、液晶駆動回路24によって液晶駆動出力信号に変換されて、Y_(1) 端子……Y_(80)端子に出力される。ここで、M端子には交流化信号が供給され、V端子には液晶駆動回路電源V_(1) ,V_(2) ,V_(3) ,V_(4) が供給される。なお、V_(CC),GND,V_(EE)はこのICの電源供給端子である。
【0005】図2に示す液晶駆動用ICを縦列接続する場合には、前段ICのDO端子を次段ICのDI端子に接続する。そして、例えば8個の液晶駆動用ICを縦列接続すると、80×8=640ドットの液晶駆動出力信号を得ることができる。80ドットの整数倍ではないドット数の場合には、必要なドット数を各液晶駆動用ICで等分して負担する方法(以下、A方式という)と、各液晶駆動用ICを80ドット出力として使用し、半端な出力数を1個の液晶駆動用ICで負担する方法(以下、B方式という)とがある。
【0006】いま、スタティックの文字表示を実施する場合において、24×24ドット=576ドットを想定すると、A方式の場合には、例えば図3のような回路構成となり、B方式の場合には、例えば図4のような回路構成となる。A方式の場合には(図3参照)、各ICの出力端子中の8ビット分の出力端子を接続せず、全8個のIC各々を72ドット用ICとして使用している。一方、B方式の場合は(図4参照)、7個のICを80ドット用ICとして使用し、8個目のICを16ドット用ICとして使用している。
【0007】文字表示のドット数が異なる場合も同様であり、16×16=256ドットの場合には、A方式なら64出力×4の合計4個のICで構成され、B方式なら80出力×3+16出力×1の合計4個のICで構成される。また、32×32=1024ドットの場合には、A方式なら64出力×16の合計16個のICで構成され、B方式なら80出力×12+64出力×1の合計13個のICで構成される。更に、48×48=2304ドットの場合には、A方式なら72出力×32の合計32個のICで構成され、B方式なら80出力×28+64出力×1の合計29個のICで構成される。
【0008】
【発明が解決しようとする課題】しかし、上記した従来の回路構成法(A方式、B方式)には、それぞれ以下の問題点がある。A方式から説明すると、例えば、図3に示すように回路構成した場合、必要なデータは72×8ビットであるが、ICに供給される直列ビットデータは全体で80×8ビットであり、その内の8×8ビットデータは不要であることになる。従って、80×8ビットのデータの中に、8×8ビットのダミーデータを混入しなければならず、その為の制御が煩雑であるという問題点がある。ここで、図2に示すICを用いるのではなく、72ドット出力用のICを別に作ることも考えられるが、むやみにICの種類を増やすのは妥当でない。
【0009】次にB方式について説明すると、この方式はICの使用個数がA方式より一般に少ない点では優れるが、中途半端な出力のICが発生してしまい、配線の引回しが不均等になってしまう等の問題点がある。液晶駆動回路の組み立て工数を減らすには、使用するIC数を減らし、且つ各ICを同一種類とするのが望ましいが、B方式の場合には、特別な出力数のICが存在する分だけ不利があるのである。
【0010】この発明は、この問題点に着目してなされたものであって、いかなるドット数のパネルに対しても、同一種類のICによって液晶駆動回路などを構成することのでき、しかもデータを供給する為の制御が容易なドライバー回路を提供することを目的とする。」

＜記載事項3＞
「【0012】
【作用】シフト段数選択回路には、n段からなるシフトレジスタ中の、任意に設定された段数における記憶データが複数個加わっており、この複数個の記憶データのうちの1つが、選択信号によって選択される。選択された記憶データは、直列データ出力端子に導出されるので、このシフトレジスタは、最高でn段のシフトレジスタとして使用できる一方、n段以下の任意の段数からなるシフトレジスタとしても使用することもできる。」

＜記載事項4＞
「【0013】
【実施例】以下、実施例に基づいて、この発明を更に詳細に説明する。図1は、この発明の一実施例である液晶駆動用ICの特徴部分のみを図示したものである。この回路は、80個のフリップフロップFF_(1) ?FF_(80)からなるシフトレジスタ1と、シフトレジスタ1が記憶する80ビットデータを取り込むラッチ回路2と、シフト段数選択回路3と、レベルシフタ及び液晶駆動回路(共に図示せず)などで構成されている。図示しないレベルシフタや液晶駆動回路は、図2に示す従来回路と同じものであり、結局、図1に示す液晶駆動用ICは、図2の回路にシフト段数選択回路3を追加したものとなっている。
【0014】シフト段数選択回路3は、72段目のフリップフロップFF_(72)の出力と72出力選択信号SELECT1とを受けるANDゲート4と、80段目のフリップフロップFF_(80)の出力と80出力選択信号SELECT2とを受けるANDゲート5と、ANDゲート4,5の出力を受けるORゲート6とで構成されている。図1の液晶駆動用ICは、シフトレジスタ1を80段または72段のシフトレジスタに設定できる回路であり、80出力選択信号SELECT2がHレベル、72出力選択信号SELECT1がLレベルであれば、シフトレジスタ1は80段に設定される。つまり、入力端子INへの直列ビットデータは、CLK端子へのシフトクロックに同期してフリップフロップFF_(1) ?FF_(80)に順次に記憶されてゆき、81番目以降のシフトクロックによって、ANDゲート5、ORゲート6を介して出力端子OUTに導出される。
【0015】一方、80出力選択信号SELECT2がLレベル、72出力選択信号SELECT1がHレベルであれば、このシフトレジスタ1は72段に設定され、73番目以降のシフトクロックによって、フリップフロップFF_(72)のデータが出力端子OUTに導出される。このように構成される図1の回路を用いて、例えば24×24=576ドットの文字表示をしようとする場合には、各々72段のシフトレジスタに設定された図1のICを8個用意し、これらを図3のように接続すればよい。
【0016】この場合、同一構成の8個のICそれぞれを、同一段数のシフトレジスタに設定すれば足りるので、従来例のB方式のように、半端なデータを出力するICを別に用意する必要はない。また、各ICは、それぞれ72段のシフトレジスタに設定されているので、従来例のA方式のように、データ供給時にダミーデータを混入する必要もない。」

＜記載事項5＞
「【0017】なお、図1の回路では、シフトレジスタ1を80段または72段に設定できるだけであるが、これは一例を示したものに過ぎず、例えば、16段,32段,48段,64段,80段の内の任意の段数に設定できるようにしてもよい。この場合のシフト段数選択回路3としては、例えばデータセレクタを用いればよく、16段,32段,48段,64段,80段の5種類のフリップフロップ出力を受け、この内のいずれか1種類の出力データのみを、3ビットの選択信号によって選択して出力端子OUTに導出するようにすれば良い。」

＜記載事項6＞
「【0019】
【発明の効果】以上説明したように、この発明に係るドライバー回路では、選択信号によってドライバー回路内のシフトレジスタ段数を任意の数に設定することができる。従って、このドライバー回路を液晶駆動用ICに適用した場合、1種類のICであらゆるドット数のパネルを駆動することができ、組み立て工数の削減や組み立てコストの低減を図ることができる。また、前述した従来例のA方式と比較した場合には、データ供給時にダミーデータを混入する必要がないという有利さがある。」

(2A-2)引用刊行物1に記載された発明
(2A-2-1)
上記記載事項4には、「【0013】・・・図1は、この発明の一実施例である液晶駆動用ICの特徴部分のみを図示したものである。・・・」と記載されている。
この記載によれば、引用刊行物1には、「液晶駆動用IC」の発明が記載されている。

(2A-2-2)
上記記載事項6には、「【0019】・・・このドライバー回路を液晶駆動用ICに適用した場合、1種類のICであらゆるドット数のパネルを駆動することができ、・・・」と記載されている。
この記載によれば、引用刊行物1の「液晶駆動用IC」は、「パネルを駆動することができる液晶駆動用IC」である。

(2A-2-3)
上記記載事項4には、「【0013】・・・図示しないレベルシフタや液晶駆動回路は、図2に示す従来回路と同じものであり、結局、図1に示す液晶駆動用ICは、図2の回路にシフト段数選択回路3を追加したものとなっている。」と、図2に示す従来回路を説明する上記記載事項2には、「【0004】・・・液晶駆動回路24によって液晶駆動出力信号に変換されて、Y_(1) 端子……Y_(80)端子に出力される。・・・」と記載されている。
これらの記載によれば、引用刊行物1の「液晶駆動用IC」は、「液晶駆動信号を出力するY_(1) 端子……Y_(80)端子」を含んでいる。

(2A-2-4)
上記記載事項4には、「【0013】・・・この回路は、80個のフリップフロップFF_(1) ?FF_(80)からなるシフトレジスタ1と、シフトレジスタ1が記憶する80ビットデータを取り込むラッチ回路2と、シフト段数選択回路3と、・・・で構成されている。・・・」と記載されている。
これらの記載によれば、引用刊行物1の「液晶駆動用IC」は、「80個のフリップフロップFF_(1) ?FF_(80)からなるシフトレジスタ1と、シフトレジスタ1が記憶する80ビットデータを取り込むラッチ回路2と、シフト段数選択回路3」を含んでいる。

(2A-2-5)
上記記載事項4には、「【0014】シフト段数選択回路3は、72段目のフリップフロップFF_(72)の出力と72出力選択信号SELECT1とを受けるANDゲート4と、80段目のフリップフロップFF_(80)の出力と80出力選択信号SELECT2とを受けるANDゲート5と、ANDゲート4,5の出力を受けるORゲート6とで構成されている。図1の液晶駆動用ICは、シフトレジスタ1を80段または72段のシフトレジスタに設定できる回路であり、80出力選択信号SELECT2がHレベル、72出力選択信号SELECT1がLレベルであれば、シフトレジスタ1は80段に設定される。つまり、入力端子INへの直列ビットデータは、CLK端子へのシフトクロックに同期してフリップフロップFF_(1) ?FF_(80)に順次に記憶されてゆき、81番目以降のシフトクロックによって、ANDゲート5、ORゲート6を介して出力端子OUTに導出される。」と、「【0015】一方、80出力選択信号SELECT2がLレベル、72出力選択信号SELECT1がHレベルであれば、このシフトレジスタ1は72段に設定され、73番目以降のシフトクロックによって、フリップフロップFF_(72)のデータが出力端子OUTに導出される。・・・」と、上記記載事項6には「【0019】・・・1種類のICであらゆるドット数のパネルを駆動することができ・・・」と記載されている。
これらの記載によれば、引用刊行物1の「液晶駆動用IC」が含む「シフト段数選択回路3」は、「1種類のICであらゆるドット数のパネルを駆動するために、シフトレジスタ1を80段または72段のシフトレジスタに設定できる」ものである。
また、引用刊行物1の「液晶駆動用IC」が含む「シフトレジスタ1」は、「入力端子INへの直列ビットデータをCLK端子へのシフトクロックに同期してフリップフロップFF_(1) ?FF_(80)に順次に記憶する」ものである。

(2A-2-6)
上記記載事項4には、「【0013】・・・図1に示す液晶駆動用ICは、図2の回路にシフト段数選択回路3を追加したものとなっている。」と、図2に示す従来回路を説明する上記記載事項2には、「【0004】CL1端子にはラッチクロック信号が入力され、このラッチクロック信号に同期して双方向シフトレジスタ21中の80ビットデータがラッチ回路22に記憶される。・・・」と記載されている。
また、(2A-2-5)によれば、引用刊行物1の「液晶駆動用IC」が含む「シフト段数選択回路3」は、「シフトレジスタ1を80段または72段のシフトレジスタに設定できる」ものであるから、引用刊行物1の「液晶駆動用IC」が含む「シフトレジスタ1」は、72、もしくは、80ビットデータを記憶するものである。
よって、これらの記載事項、及び、上記事項によれば、引用刊行物1の「液晶駆動用IC」が含む「ラッチ回路2」は、「シフトレジスタ1中の72、もしくは、80ビットデータを記憶する」ものである。

(2A-2-7)
上記記載事項4には、「【0014】シフト段数選択回路3は、72段目のフリップフロップFF_(72)の出力と72出力選択信号SELECT1とを受けるANDゲート4と、80段目のフリップフロップFF_(80)の出力と80出力選択信号SELECT2とを受けるANDゲート5と、ANDゲート4,5の出力を受けるORゲート6とで構成されている。・・・80出力選択信号SELECT2がHレベル、72出力選択信号SELECT1がLレベルであれば、シフトレジスタ1は80段に設定される。つまり、入力端子INへの直列ビットデータは、CLK端子へのシフトクロックに同期してフリップフロップFF_(1) ?FF_(80)に順次に記憶されてゆき、81番目以降のシフトクロックによって、ANDゲート5、ORゲート6を介して出力端子OUTに導出される。」と、「【0015】一方、80出力選択信号SELECT2がLレベル、72出力選択信号SELECT1がHレベルであれば、このシフトレジスタ1は72段に設定され、73番目以降のシフトクロックによって、フリップフロップFF72のデータが出力端子OUTに導出される。・・・」と記載されている。
これらの記載によれば、引用刊行物1の「液晶駆動用IC」が含む「シフト段数選択回路3」は、「80出力選択信号SELECT2及び72出力選択信号SELECT1に応じて、80段目のフリップフロップFF_(80)及び72段目のフリップフロップFF_(72)の出力の一方を出力端子OUTに導出する」ものである。
また、引用刊行物1の「液晶駆動用IC」が含む「シフト段数選択回路3」は、「80出力選択信号SELECT2がHレベル、72出力選択信号SELECT1がLレベルであれば、シフトレジスタ1を80段に設定し、80出力選択信号SELECT2がLレベル、72出力選択信号SELECT1がHレベルであれば、シフトレジスタ1を72段に設定する」ものである。

(2A-2-8)
(2A-2-1)?(2A-2-7)によれば、引用刊行物1には、以下の発明が記載されている。
「パネルを駆動することができる液晶駆動用ICにおいて、
液晶駆動信号を出力するY_(1) 端子……Y_(80)端子と、
80個のフリップフロップFF_(1) ?FF_(80)からなるシフトレジスタ1であって、入力端子INへの直列ビットデータをCLK端子へのシフトクロックに同期してフリップフロップFF_(1) ?FF_(80)に順次に記憶するシフトレジスタ1と、
前記シフトレジスタ1が記憶する80ビットデータを取り込むラッチ回路2であって、前記シフトレジスタ1中の72、もしくは、80ビットデータを記憶するラッチ回路2と、
1種類のICであらゆるドット数のパネルを駆動するために、前記シフトレジスタ1を80段または72段のシフトレジスタに設定できるシフト段数選択回路3とを含み、
前記シフト段数選択回路3は80出力選択信号SELECT2及び72出力選択信号SELECT1に応じて、80段目のフリップフロップFF_(80)及び72段目のフリップフロップFF_(72)の出力の一方を出力端子OUTに導出し、80出力選択信号SELECT2がHレベル、72出力選択信号SELECT1がLレベルであれば、シフトレジスタ1を80段に設定し、80出力選択信号SELECT2がLレベル、72出力選択信号SELECT1がHレベルであれば、シフトレジスタ1を72段に設定する
液晶駆動用IC。」(以下、「引用発明1」という。)

(2B-1)引用刊行物2の記載事項
本願の優先日前に頒布された刊行物である特開昭61-292127号公報(以下「引用刊行物2」という。)には、「液晶駆動用集積回路」(発明の名称)の発明に関して、以下の事項が記載されている。

＜記載事項7＞
「〔発明の技術分野〕
この発明は、液晶表示器の駆動用集積回路に係わるもので、特に大形ドットマトリックス液晶表示器を駆動するための液晶駆動用集積回路に関する。」(第1頁右下欄第5?9行)

＜記載事項8＞
「〔発明の技術的背景〕
従来、液晶駆動用集積回路は、例えば第2図に示すように構成されている。第2図において、11はシフトレジスタで、ここでは64ビットのビット長を持つものとする。上記シフトレジスタ11には、図示しないCPUあるいはコントローラからの同期信号SCが同期信号入力回路12を介して供給される。また、上記シフトレジス夕11には、CPUあるいはコントローラからの同期信号シフトクロックパルスSPがシフトクロック入力回路13を介して供給され、この同期信号シフトクロックパルスSPに同期して上記同期信号SCがシフトレジスタ11中を順次転送される。そして、上記シフトレジスタ11の最終段ビットへ転送された同期信号SCは、同期信号出力回路15を介して次段の液晶用駆動回路に同期信号として供給される。14はバッファとしての駆動回路で、この駆動回路14には上記シフトレジスタ11の各ビット毎の転送データ(同期信号SC)が並列的に供給され、これらの転送データに基づいて液晶駆動信号LCを得るようになっている。
第3図は、上記第2図の液晶駆動用集積回路を用いて形成した液晶表示装置の構成例を示している。液晶表示器(640X200ドット)16には、表示信号線駆動装置11および時分割信号線駆動装置18の出力が供給され、これら信号線駆動装置17、18の出力に基づいて上記液晶表示器16の点灯、非点灯位置が設定される。上記表示信号線駆動装置17は、8個の表示信号線駆動用集積回路17_(1)?17_(8)から構成されており、これら集積回路17_(1)?17_(8)にはそれぞれ表示信号SDを順次シフトするためのシフトクロックパルスSCPが供給される。
上記表示信号SDは、上記シフトクロックパルスSCPに同期して集積回路17_(1)から17_(8)に向かって順次転送されて行く。
一方、上記時分割信号線駆動装置18は、時分割信号線駆動用集積回路18_(1)?18_(4)から構成され、これらの集積回路18_(1)?18_(4)はそれぞれ、前記第1図に示した回路に対応している。上記集積回路18_(1)?18_(4)にはそれぞれ、シフトクロックパルスSPが供給され、集積回路18_(1)に供給される時分割駆動信号としての同期信号8Cを順次次段の集積回路18_(2)、18_(3)、・・・へと転送するようになっている。
〔背景技術の問題点〕
ところで、上記第3図に示すような640×200ドツトの液晶表示器16を駆動する際に、液晶表示器16における時分割信号線が200本であるのに対し、時分割信号線駆動用集積回路18_(1)?18_(4)として各々64の駆動出力端を有するものを用いると、最終段の集積回路18_(4)の駆動出力は8本しか使用しないことになる。このため、集積回路、18_(1)、18_(2)、18_(3)と集積回路18_(4)との間で駆動する負荷の間に大きな差が生じ、この差によって駆動信号の立上がりおよび立下がり時間に差ができる。このように駆動信号の立上がり、立下がり時間に差が生ずると、液晶表示器16に印加される実効電圧が部分的に異なることになり1表示コントラストが不均一となる欠点がある。このため、均一な表示コントラストを得るためには、液晶表示器16の信号線数に適した出力数の液晶駆動用集積回路を何種類も用意する必要がある。
〔発明の目的〕
この発明は上記のような事情に鑑みてなされたもので、その目的するところは、一種類の集積回路を信号線数の異なる種々のサイズの液晶表示器に対しても表示コントラストを不均一にすることなく適用でき、汎用化を図れる液晶駆動用集積回路を提供することである。」(第1頁右下欄第10行?第2頁右下欄第2行)

＜記載事項9＞
「〔発明の実施例〕
以下、この発明の一実施例について図面を参照して説明する。第1図において、前記第2図と同一構成部には同じ符号を付してその詳細な説明は省略する。シフトレジスタ16における選択した所定ビット例えば40ビット、48ビット、50ビットおよび64ビット目の出力端にはそれぞれ、アンドゲ-ト21a?21dの一方の入力端が接続される。これらアンドゲ-ト21a?21dの他方の入力端にはそれぞれ、デコード回路19の出力が供給される。このデコード回路19には、ビット数選択端子23_(1)、23_(2)を介して外部からのビット数選択信号GS_(1)、GS_(2)が供給されており、これらのビット数選択信号GS_(1)、GS_(2)に基づいてシフトレジスタ11の所定のビット数に対応するアンドゲートへの出力をハイレペルに設定するようになっている。上記アンドゲート21a?21dの出力はそれぞれ、オアゲート22に供給され、このオアゲート22の出力が同期信号出力回路15を介して、同期信号SCとして次段の同期信号入力回路12に供給されるようにして成る。なお、上記アンドゲート21a?21dおよびオアゲ-ト22は、マルチプレクサ20を構成している。
上記のような構成において、前記第3図に示した液晶表示装置の時分割信号線駆動用集積回路18_(1)?18_(4)として第1図の回路を用いる場合には、ビット数設定信号GS_(1)、GS_(2)をデコード回路19に供給してアンドゲート21bを選択する。これによって、アンドゲート21bの一方の入力端がハイレベルに設定され、同期信号SCがシフトレジスタ11の50ビット目まで達すると、この同期信号SCはアンドゲート21b、オアゲート22および同期信号出力回路15を介して次段に供給される。
従って、集積回路18_(1)?18_(4)はそれぞれ50本分の駆動出力負荷を持つことになり、駆動能力を同じにできるので均一な表示コントラストが得られる。このように、ビット数設定信号SG_(1)、SG_(2)(当審注:「GS_(1)、GS_(2)」の誤記と認める。)によりシフトレジスタ11のビット長を可変できることとなり、一種類の集積回路を種々の表示器に適用できる。」(第2頁右下欄第14行?第3頁右上欄第16行)

＜記載事項10＞
「なお、上記実施例では、シフトレジスタ11の40ビット目、48ビット目、50ビット目、および64ビット目のいずれかを選択するようにしたが、これらのビット数に限られないのはもちろんである。」(第3頁右上欄第17行?左下欄第1行)

(2B-2)引用刊行物2に記載された発明
(2B-2-1)
上記記載事項7には、「・・・この発明は、液晶表示器の駆動用集積回路に係わるもので、大形ドットマトリックス液晶表示器を駆動するための液晶駆動用集積回路に関する。」と記載されている。
この記載によれば、引用刊行物2には、「液晶駆動用集積回路」の発明、特に、「大形ドットマトリックス液晶表示器を駆動するための液晶駆動用集積回路」の発明が記載されている。

(2B-2-2)
上記記載事項9には、「・・・第1図において、前記第2図と同一構成部には同じ符号を付してその詳細な説明は省略する。・・・」と、背景技術を説明する上記記載事項8には、「・・・時分割信号線駆動用集積回路181?184として各々64の駆動出力端を有するものを用いる・・・」と記載されている。
これらの記載によれば、引用刊行物2の「液晶駆動用集積回路」は、「64の駆動出力端」を有する。

(2B-2-3)
上記記載事項9には、「・・・このデコード回路19には、ビット数選択端子23_(1)、23_(2)を介して外部からのビット数選択信号GS_(1)、GS_(2)が供給されており、これらのビット数選択信号GS_(1)、GS_(2)に基づいてシフトレジスタ11の所定のビット数に対応するアンドゲートへの出力をハイレペルに設定するようになっている。上記アンドゲート21a?21dの出力はそれぞれ、オアゲート22に供給され、このオアゲート22の出力が同期信号出力回路15を介して、同期信号SCとして次段の同期信号入力回路12に供給されるようにして成る。なお、上記アンドゲート21a?21dおよびオアゲ-ト22は、マルチプレクサ20を構成している。」、「・・・このように、ビット数設定信号GS_(1)、GS_(2)によりシフトレジスタ11のビット長を可変できることとなり、一種類の集積回路を種々の表示器に適用できる。」と記載されている。
これらの記載によれば、引用刊行物2の「液晶駆動用集積回路」は、「種々の表示器に適用するために、ビット数設定信号GS_(1)、GS_(2)によりシフトレジスタ11のビット長を可変できるデコード回路19及びマルチプレクサ20」を有している。

(2B-2-4)
上記記載事項9には「・・・第1図において、前記第2図と同一構成部には同じ符号を付してその詳細な説明は省略する。・・・」と、背景技術を説明する上記記載事項8には、「・・・上記シフトレジスタ11には、図示しないCPUあるいはコントローラからの同期信号SCが同期信号入力回路12を介して供給される。上記シフトレジス夕11には、CPUあるいはコントローラからの同期信号シフトクロックパルスSPがシフトクロック入力回路13を介して供給され、この同期信号シフトクロックパルスSPに同期して上記同期信号SCがシフトレジスタ11中を順次転送される。そして、上記シフトレジスタ11の最終段ビットへ転送された同期信号SCは、同期信号出力回路15を介して次段の液晶用駆動回路に同期信号として供給される。14はバッファとしての駆動回路で、この駆動回路14には上記シフトレジスタ11の各ビット毎の転送データ(同期信号SC)が並列的に供給され、これらの転送データに基づいて液晶駆動信号LCを得るようになっている。」と記載されている。
これらの記載によれば、引用刊行物2の「液晶駆動用集積回路」は、「駆動回路14に各ビット毎の転送データ(同期信号SC)を並列的に供給するシフトレジスタ11であって、コントローラから供給される同期信号SCを同期信号シフトクロックパルスSPに同期してシフトレジスタ11中を順次転送することにより、シフトレジスタ11の各ビット毎の同期信号SCを生成するシフトレジスタ11」を具備している。
また、引用刊行物2の「液晶駆動用集積回路」は、「シフトレジスタ11の転送データに基づいて液晶駆動信号LCを得る駆動回路14」を具備している。

(2B-2-5)
上記記載事項9には「・・・ビット数設定信号GS_(1)、GS_(2)をデコード回路19に供給してアンドゲート21bを選択する。これによって、アンドゲート21bの一方の入力端がハイレベルに設定され、同期信号SCがシフトレジスタ11の50ビット目まで達すると、この同期信号SCはアンドゲート21b、オアゲート22および同期信号出力回路15を介して次段に供給される。・・・」と記載されている。
この記載によれば、引用刊行物2の「液晶駆動用集積回路」が具備する「デコード回路19及びマルチプレクサ20」は、「ビット数設定信号GS_(1)、GS_(2)に応じてシフトレジスタ11からの同期信号SCを次段に供給」するものである。

(2B-2-6)
上記記載事項9には「・・・シフトレジスタ16における選択した所定ビット例えば40ビット、48ビット、50ビットおよび64ビット目の出力端にはそれぞれ、アンドゲ-ト21a?21dの一方の入力端が接続される。これらアンドゲ-ト21a?21dの他方の入力端にはそれぞれ、デコード回路19の出力が供給される。このデコード回路19には、ビット数選択端子23_(1)、23_(2)を介して外部からのビット数選択信号GS_(1)、GS_(2)が供給されており、これらのビット数選択信号GS_(1)、GS_(2)に基づいてシフトレジスタ11の所定のビット数に対応するアンドゲートへの出力をハイレペルに設定するようになっている。・・・」と記載されている。
この記載によれば、引用刊行物2の「液晶駆動用集積回路」が具備する「デコード回路19及びマルチプレクサ20」は、「外部からのビット数選択信号GS_(1)、GS_(2)が供給されるビット数選択端子23_(1)、23_(2)を具備し、これらのビット数選択信号GS_(1)、GS_(2)に基づいてシフトレジスタ11の、例えば40ビット、48ビット、50ビットおよび64ビット目の出力端に接続されたアンドゲ-ト21a?21dへの出力をハイレベルに設定」するものである。

(2B-2-7)
(2B-2-1)?(2B-2-6)によれば、引用刊行物2には、以下の発明が記載されている。
「大形ドットマトリックス液晶表示器を駆動するための液晶駆動用集積回路であって、
64の駆動出力端と、
種々の表示器に適用するために、ビット数設定信号GS_(1)、GS_(2)により後述するシフトレジスタ11のビット長を可変できるデコード回路19及びマルチプレクサ20と、
後述する駆動回路14に各ビット毎の転送データ(同期信号SC)を並列的に供給するシフトレジスタ11であって、コントローラから供給される同期信号SCを同期信号シフトクロックパルスSPに同期してシフトレジスタ11中を順次転送することにより、シフトレジスタ11の各ビット毎の同期信号SCを生成するシフトレジスタ11と、
前記シフトレジスタ11の転送データに基づいて液晶駆動信号LCを得る駆動回路14とを具備し、
前記デコード回路19及びマルチプレクサ20は、ビット数設定信号GS1、GS2に応じて前記シフトレジスタ11からの同期信号SCを次段に供給し、外部からの前記ビット数選択信号GS_(1)、GS_(2)が供給されるビット数選択端子23_(1)、23_(2)を具備し、前記ビット数選択信号GS_(1)、GS_(2)に基づいて前記シフトレジスタ11の、例えば40ビット、48ビット、50ビットおよび64ビット目の出力端に接続されたアンドゲ-ト21a?21dへの出力をハイレベルに設定する
液晶駆動用集積回路。」(以下、「引用発明2」という。)

(3)対比
本願補正発明と引用発明1とを比較する。

(3-1)
引用発明1は、80個のフリップフロップFF_(1) ?FF_(80)からなるシフトレジスタ1に、入力端子INへの直列ビットデータをCLK端子へのシフトクロックに同期してフリップフロップFF_(1) ?FF_(80)に順次に記憶させ、シフト段数選択回路3によって、シフトレジスタ1のフリップフロップの1段目から80段目まで記憶したデータ、もしくは、1段目から72段目まで記憶したデータのいずれかを一括してラッチ回路2に出力した後、液晶駆動信号に変換して、Y_(1) 端子……Y_(80)端子に対して出力することにより、Y_(1) 端子……Y_(80)端子の80個の端子の全部、もしくは、そのうちの72個の端子に対して液晶駆動信号を出力することを切り替え可能とするものである。
すなわち、引用発明1の「液晶駆動用IC」は、パネルのデータ側の駆動ICであり、Y_(1) 端子……Y_(80)端子はパネルのデータラインに接続されている。
よって、引用発明1の「パネルを駆動することができる液晶駆動用IC」は、本願補正発明の「表示装置の多数のデータラインに接続されたデータ駆動集積回路」に相当し、以下同様に、「パネル」は「表示装置」に、「Y_(1) 端子……Y_(80)端子」は「N個のデータ出力チャンネル」のN=80の場合に、「直列ビットデータ」は「画素データ」に相当する。また、引用発明1の「シフトクロック」と本願補正発明の「ソースサンプリングクロック信号」とは、共に「クロック信号」である点で共通する。

(3-2)
引用発明1の「シフト段数選択回路3」は、1種類のICであらゆるドット数のパネルを駆動するために、前記シフトレジスタ1を80段または72段のシフトレジスタに設定できるものである。そして、(3-1)で述べたことから、「前記シフトレジスタ1を80段または72段のシフトレジスタに設定できる」とは、シフトレジスタ1のフリップフロップの1段目から80段目まで記憶したデータ、もしくは、1段目から72段目まで記憶したデータのいずれかを一括してラッチ回路2に出力した後、液晶駆動信号に変換して、Y_(1) 端子……Y_(80)端子に対して出力することにより、Y_(1) 端子……Y_(80)端子の80個の端子の全部、もしくは、そのうちの72個の端子に対して液晶駆動信号を出力することを切り替え可能とすることを意味する。
そして、(3-1)の相当関係から、引用発明1の「Y_(1) 端子……Y_(80)端子」は本願補正発明の「N個のデータ出力チャンネル」のN=80の場合に、引用発明1の「直列ビットデータ」は本願補正発明の「画素データ」に相当するから、引用発明1の、1種類のICであらゆるドット数のパネルを駆動するために、Y_(1) 端子……Y_(80)端子の80個の端子の全部、もしくは、そのうちの72個の端子に対して液晶駆動信号を出力することを切り替え可能とする、「シフト段数選択回路3」は、本願補正発明の、前記表示装置の所望の解像度に従い、前記N個のデータ出力チャンネルから、一部のデータ出力チャンネルを、画素データを出力するデータ出力チャンネルとして選択し、画素データを前記N個のデータラインの中の対応する数へ供給し、前記データ出力チャネルの残りは画素データを供給されないようにする、「選択部」のN=80の場合に相当する。

(3-3)
(3-1)の相当関係から、引用発明1の「直列ビットデータ」は本願補正発明の「画素データ」に相当し、引用発明1の「シフトクロック」と本願補正発明の「ソースサンプリングクロック信号」とは、共に「クロック信号」である点で共通するから、引用発明1の「シフトクロックに同期して直列ビットデータを順次に記憶するシフトレジスタ1」と、本願補正発明の「ソースサンプリングクロック信号に応答してソーススタートパルスを順次シフトするシフトレジスタ部」とは、共に、「クロック信号に応答して所定の信号をシフトするシフトレジスタ部」である点で共通する。

(3-4)
引用発明1において、「ラッチ回路2」は、シフトレジスタ1が記憶する80ビットデータを取り込むものであるが、シフトレジスタ1に記憶されたビットデータは、直列ビットデータである。
そして、(3-1)の相当関係から、引用発明1の「直列ビットデータ」は本願補正発明の「画素データ」に相当するから、引用発明1の「直列ビットデータを取り込むラッチ回路2」と、本願補正発明の「画素データをラッチするラッチ部」とは、共に、「画素データをラッチするラッチ部」である点で共通する。

(3-5)
引用発明1において、「シフト段数選択回路3」は80出力選択信号SELECT2及び72出力選択信号SELECT1に応じて、シフトレジスタ1の80段目のフリップフロップFF_(80)及び72段目のフリップフロップFF_(72)の出力の一方を出力端子OUTに導出するものであるが、出力端子OUTに導出されたデータは、次に接続された液晶駆動用IC内のシフトレジスタ1の入力端子INに入力されるものである。
したがって、引用発明1の「80出力選択信号SELECT2」及び「72出力選択信号SELECT1」はそれぞれ、本願補正発明の「第1及び第2のチャネル選択信号」のいずれか一方に相当する。
そして、(3-2)の相当関係から、引用発明1の「シフト段数選択回路3」は、本願補正発明の「選択部」に相当するから、引用発明1の「シフト段数選択回路3が、80出力選択信号SELECT2及び72出力選択信号SELECT1に応じて、次に接続された液晶駆動用ICに、シフトレジスタ1からの出力を入力する」ことと、本願補正発明の「選択部が、第1及び第2のチャネル選択信号に応答して前記シフトレジスタ部から次のデータ駆動集積回路へ前記サンプリング信号を供給する」こととは、共に、「選択部が、第1及び第2のチャネル選択信号に応答して、次のデータ駆動集積回路へ、前記シフトレジスタ部からの出力信号を供給する」ことである点で共通する。

(3-6)
また、引用発明1において、「シフト段数選択回路3」は、80出力選択信号SELECT2及び72出力選択信号SELECT1に応じて、シフトレジスタ1を80段もしくは72段に設定するものであり、このことにより、Y_(1) 端子……Y_(80)端子のうち、80個の端子を液晶駆動信号を出力する端子とするか、72個の端子を液晶駆動信号を出力する端子とするかを切り換えている。
すなわち、引用発明1の「シフト段数選択回路3が、80出力選択信号SELECT2及び72出力選択信号SELECT1に応じて、Y_(1) 端子……Y_(80)端子のそれぞれに対して液晶駆動信号を出力する端子とするか否かを調節し」、「液晶駆動信号を出力する端子数が72個と80個の間で切り換え可能とされた」ことと、本願補正発明の「選択部が、前記チャネル選択信号に従って前記N個のデータ出力チャンネルを調節し」、「前記画素データの供給される前記データ出力チャンネルの数は、I個、J個、K個、M個の間で変更可能とされた」こととは、共に、「選択部が、前記チャネル選択信号に従って前記N個のデータ出力チャンネルを調節し」、「前記画素データの供給される前記データ出力チャンネルの数は、所定の個数の間で変更可能とされた」ことである点で共通する。

(3-7)
したがって、本願補正発明と引用発明1の両者は、
「表示装置の多数のデータラインと接続されたデータ駆動集積回路において、
N個のデータ出力チャンネルと、
前記N個のデータ出力チャンネルから、一部のデータ出力チャンネルを、画素データを出力するデータ出力チャンネルとして選択する選択部であって、前記表示装置の所望の解像度に従い、画素データを前記80個のデータラインの中の対応する数へ供給し、前記データ出力チャンネルの残りは画素データを供給されないようにする選択部と、
クロック信号に応答して所定の信号をシフトするシフトレジスタ部と、及び
画素データをラッチするラッチ部とを含み、
前記選択部は、第1及び第2のチャネル選択信号に応答して、次のデータ駆動集積回路へ、前記シフトレジスタ部からの出力信号を供給し、
前記選択部が、前記チャネル選択信号に従って前記N個のデータ出力チャンネルを調節し、
前記画素データの供給される前記データ出力チャンネルの数は、所定の個数の間で変更可能とされた
データ駆動集積回路(N=80の場合)。」の点で一致し、以下の点で相違する。

[相違点1]
シフトレジスタ部とラッチ部に関し、本願補正発明では「サンプリング信号を順次供給するシフトレジスタ部であって、前記サンプリング信号は、ソースサンプリングクロック信号に応答してタイミングコントローラから供給されるソーススタートパルスを順次シフトすることにより発生するシフトレジスタ部」と「シフトレジスタ部からサンプリング信号に応答して画素データをラッチするためのラッチ部であって、前記画素データはタイミングコントローラから供給されるラッチ部」であるのに対し、引用発明1では「80個のフリップフロップFF_(1) ?FF_(80)からなるシフトレジスタ1であって、入力端子INへの直列ビットデータをCLK端子へのシフトクロックに同期してフリップフロップFF_(1) ?FF_(80)に順次に記憶するシフトレジスタ1」と「シフトレジスタ1が記憶する80ビットデータを取り込むラッチ回路2であって、前記シフトレジスタ1中の72、もしくは、80ビットデータを記憶するラッチ回路2」である点。これに付随して、シフトレジスタ部から次のデータ駆動集積回路に供給される信号に関し、本願補正発明では「サンプリング信号」であるのに対し、引用発明1では「ビットデータ」である点。

[相違点2]
チャネル選択信号に関し、本願補正発明では「選択部に、チャネル選択信号が入力されるために配置されており、かつ、入力されたチャネル選択信号を保持して、保持したチャネル選択信号を発生する、第1及び第2オプションピンを具備する」のに対し、引用発明1では、単に、シフト段数選択回路(選択部)に80出力選択信号SELECT2及び72出力選択信号SELECT1(第1及び第2のチャネル選択信号)が入力されていることが特定されているにとどまる点。

[相違点3]
画素データを出力するデータ出力チャンネルの選択に関し、本願補正発明では「前記選択部は第1乃至第4論理値を発生し、前記第4論理値の場合には前記選択部は前記データ出力チャンネルの総数Nより小さなI個を、ここでNは定数であり、前記第3論理値の場合には前記Iより小さなJ個を、前記第2論理値の場合には前記Jより小さなK個を、前記第1論理値の場合には前記Kより小さなM個を前記画素データを出力するデータ出力チャンネルとして選択し、前記画素データの供給される前記データ出力チャンネルの数は、I個、J個、K個、M個の間で変更可能とされ」ているのに対し、引用発明1では「80出力選択信号SELECT2がHレベル、72出力選択信号SELECT1がLレベルであれば、シフトレジスタ1を80段に設定し、80出力選択信号SELECT2がLレベル、72出力選択信号SELECT1がHレベルであれば、シフトレジスタ1を72段に設定して、液晶駆動信号を出力する端子数が72個と80個の間で切り換え可能とされ」ている点。

(4)当審の判断
上記相違点について検討する。

相違点1について
「液晶表示装置の制御」の技術分野において、データ側駆動回路におけるシフトレジスタ部とラッチ部として、「サンプリング信号を順次供給するシフトレジスタ部であって、前記サンプリング信号は、ソースサンプリングクロック信号に応答してタイミングコントローラから供給されるソーススタートパルスを順次シフトすることにより発生するシフトレジスタ部と、前記シフトレジスタ部から前記サンプリング信号に応答して画素データをラッチするためのラッチ部であって、前記画素データは前記タイミングコントローラから供給されるラッチ部」は、例えば、
・特開平04-170515号公報の第2頁左下欄第12行?右下欄第18行、第6A、6B図に、シフトデータ入力信号SI(「ソーススタートパルス」に相当)とクロック信号CLK(「ソースサンプリングクロック信号」に相当)が入力され、クロック信号CLKに応じてシフトデータ入力信号SIをシフトするシフトレジスタ61(「シフトレジスタ部」に相当)と、三原色のデータ(「画素データ」に相当)をシフトレジスタ61からの信号(「サンプリング信号」に相当)によりオンオフされるサンプリングスイッチ63とサンプルホールド回路64(「ラッチ部」に相当)として記載され、
・特開平10-214061号公報の段落【0003】、【0004】、【図6】、【図7】に、スタート信号(「ソーススタートパルス」に相当)とクロック信号(「ソースサンプリングクロック信号」に相当)が入力され、スタート信号がクロック信号の立ち上がりで読み込まれて各段でサンプリング信号(「サンプリング信号」に相当)を順次出力する4段のフリップフロップ20(「シフトレジスタ部」に相当)と、各段のフリップフロップ20からのサンプリング信号に応じてデータ(「画素データ」に相当)を取り込む4段のデータレジスタ30(「ラッチ部」に相当)として記載され、
・特開2003-208135号公報の段落【0005】?【0009】、【図2】に信号制御部(10)(「タイミングコントローラ」に相当)からのソース・スタート・パルス(SSP)(「ソーススタートパルス」に相当)をソース・サンプリング・クロック信号(SSC)(「ソースサンプリングクロック信号」に相当)により順次シフトさせ、サンプリング信号(「サンプリング信号」に相当)として出力するシフトレジスタ部(14)(「シフトレジスタ部」に相当)と、シフトレジスタ部(14)からのサンプリング信号に応じて信号制御部(10)からの画素データ(VD)(「画素データ」に相当)を一定の単位ずつ順次サンプリングしてラッチするラッチ部(16)(「ラッチ部」に相当)として記載されているように、
周知技術である。
よって、引用発明1において、データ側の液晶駆動用ICにおけるシフトレジスタ部とラッチ部として、上記周知技術を適用し、サンプリング信号を順次供給するシフトレジスタ部であって、前記サンプリング信号は、ソースサンプリングクロック信号に応答してタイミングコントローラから供給されるソーススタートパルスを順次シフトすることにより発生するシフトレジスタ部と、前記シフトレジスタ部から前記サンプリング信号に応答して画素データをラッチするためのラッチ部であって、前記画素データは前記タイミングコントローラから供給されるラッチ部からなる構成を採用することは、当業者が容易になし得たことである。
そして、かかる上記周知技術の適用に伴い、シフトレジスタ1(シフトレジスタ部)から次の液晶駆動用IC(データ駆動集積回路)に供給される信号は、サンプリング信号となる。

相違点2について
一般に、信号入力部に、入力される信号を保持するバッファを設け、信号の入力後も、入力された信号の値を出力可能とすることは、例示するまでもなく、周知・慣用の技術である。
よって、引用発明1において、それぞれがHレベルとLレベルの2値を有する80出力選択信号SELECT2と72出力選択信号SELECT1が入力されているところ、それぞれの入力端に上記周知・慣用の技術を適用して、入力される信号を保持・出力するためのバッファであるオプションピンを設けることは、当業者が容易になし得たことである。

相違点3について
(2B-2-7)で述べたとおり、引用刊行物2には、以下の引用発明2が記載されている。
「大形ドットマトリックス液晶表示器を駆動するための液晶駆動用集積回路であって、
64の駆動出力端と、
種々の表示器に適用するために、ビット数設定信号GS_(1)、GS_(2)により後述するシフトレジスタ11のビット長を可変できるデコード回路19及びマルチプレクサ20と、
後述する駆動回路14に各ビット毎の転送データ(同期信号SC)を並列的に供給するシフトレジスタ11であって、コントローラから供給される同期信号SCを同期信号シフトクロックパルスSPに同期してシフトレジスタ11中を順次転送することにより、シフトレジスタ11の各ビット毎の同期信号SCを生成するシフトレジスタ11と、
前記シフトレジスタ11の転送データに基づいて液晶駆動信号LCを得る駆動回路14とを具備し、
前記デコード回路19及びマルチプレクサ20は、ビット数設定信号GS_(1)、GS_(2)に応じて前記シフトレジスタ11からの同期信号SCを次段に供給し、外部からの前記ビット数選択信号GS_(1)、GS_(2)が供給されるビット数選択端子23_(1)、23_(2)を具備し、前記ビット数選択信号GS_(1)、GS_(2)に基づいて前記シフトレジスタ11の、例えば40ビット、48ビット、50ビットおよび64ビット目の出力端に接続されたアンドゲ-ト21a?21dへの出力をハイレベルに設定する
液晶駆動用集積回路。」
そして、引用発明1と引用発明2とは「液晶表示装置の制御」という同一の技術分野に属し、「異なる解像度の表示装置に対して同一の駆動ICで対応する」との課題も共通する。
よって、引用発明1は、シフト段数選択回路3(選択部)により液晶駆動信号を出力するY端子(画素データを出力するデータ出力チャンネル)を選択しているところ、「シフト段数選択回路3(選択部)」に対して、引用発明2の、シフトレジスタ11のビット長を可変できる「デコード回路19及びマルチプレクサ20」に関する技術を適用することにより、2つのチャネル選択信号をデコードして、シフトレジスタ部の4個の異なる段における出力を選択する論理値を発生させ、各論理値に応じて、ラッチ部に対して4個の異なる段に対応する数の画素データを保持させることにより、画素データを出力するデータ出力チャンネルの数を4個の異なる数の間で変更可能とすることは、当業者が容易になし得たことである。

ここで、画素データを出力するデータ出力チャンネルの数をデータ駆動集積回路が具備するデータ出力チャンネルの総数(N)よりも小さい数とすることの技術的意義について検討する。
本願の発明の詳細な説明において、第1ないし第3実施例の画素データを出力するデータ出力チャンネルの数とデータ駆動集積回路が具備するデータ出力チャンネルの総数は、共に642個で同数であり、画素データを出力するデータ出力チャンネルの数をデータ駆動集積回路が具備するデータ出力チャンネルの総数(N)よりも小さい数とすることを支持する記載は、段落【0120】、【0121】における「本発明の第1及び第3実施例による液晶表示装置では第1及び第2チャンネル選択信号(P1,P2)につれて642個の出力チャンネルを有するデータIC(116,216,1016)の出力チャンネルを変更することに限り限定されることではなく、642個の以下及び以上の出力チャンネルを有するデータIC(116,216,1016)に同一に適用されることができる。また、第1及び第2チャンネル選択信号(P1,P2)につれて設定されるデータIC(116,216,1016)の出力チャンネルは600,618,630及び642個の出力チャンネルにだけ限定されることではなく、どんな場合にも適用することができる。」なる記載のみである。すなわち、本願の発明の詳細な説明においては、画素データを出力するデータ出力チャンネルの数とデータ駆動集積回路が具備するデータ出力チャンネルの総数の関係に関して、適宜変更可能であることが記載されているものの、画素データを出力するデータ出力チャンネルの数をデータ駆動集積回路が具備するデータ出力チャンネルの総数よりも小さい数とすることにより奏される効果に関する記載は無い。また、優先日当時の技術常識を考慮しても、そのような構成により奏される有利な効果は見いだせない。
そして、引用発明1の認定の根拠となった上記記載事項5に「【0017】なお、図1の回路では、シフトレジスタ1を80段または72段に設定できるだけであるが、これは一例を示したものに過ぎず、例えば、16段,32段,48段,64段,80段の内の任意の段数に設定できるようにしてもよい。・・・」と、また、引用発明2の認定の根拠となった上記記載事項10に「なお、上記実施例では、シフトレジスタ11の40ビット目、48ビット目、50ビット目、および64ビット目のいずれかを選択するようにしたが、これらのビット数に限られないのはもちろんである。」と記載されているように、異なる解像度の表示装置に同一の駆動ICで対応するために、シフトレジスタで切り換え可能とされる段数としては、任意のものが設定可能であるとの技術思想が開示されている。
したがって、引用発明1に引用発明2の技術を適用するに際し、画素データを出力するデータ出力チャンネルの数をデータ駆動集積回路が具備するデータ出力チャンネルの総数内で適宜設定可能であるところ、画素データを出力するデータ出力チャンネルの数をデータ駆動集積回路が具備するデータ出力チャンネルの総数よりも小さい数とすることに格別の困難性は認められない。また、そのような構成を採用したことによりもたらされる効果も、引用発明1、引用発明2から想定することができない格別のものと認めることもできない。

したがって、上記相違点3に係る本願補正発明の発明特定事項は、当業者が引用発明1及び引用発明2に基づいて容易に想到し得たことである。

そして、本願補正発明によってもたらされる効果は、引用発明1、引用発明2、並びに、上記周知技術及び上記周知・慣用の技術から想定することができない格別のものと認めることもできない。

したがって、本願補正発明は、引用発明1、引用発明2、並びに、上記周知技術及び上記周知・慣用の技術に基づいて当業者が容易に発明をすることができたものである。

よって、本願補正発明は、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。

(5)まとめ
以上のとおり、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する特許法第126条第5項の規定に違反するから、特許法第159条第1項で読み替えて準用する特許法第53条第1項の規定により却下されるべきものである。

3 本願発明について

本件補正は上記のとおり却下されたので、本願の請求項1に係る発明は、平成20年3月17日付けの手続補正により補正された特許請求の範囲、明細書及び図面の記載、及び、前記「2(1)」で検討した事項から、次のとおりのものと認める。
「表示装置の多数のデータラインと接続されたデータ駆動集積回路において、
N個のデータ出力チャンネルと、
前記N個のデータ出力チャンネルから、一部のデータ出力チャンネルを、画素データを出力するデータ出力チャンネルとして選択する選択部であって、Nは整数であり、前記表示装置の所望の解像度に従い、画素データを前記N個のデータラインの中の対応する数へ供給し、前記データ出力チャンネルの残りは画素データを供給されないようにする選択部と、
サンプリング信号を順次供給するシフトレジスタ部であって、前記サンプリング信号は、ソースサンプリングクロック信号に応答してタイミングコントローラから供給されるソーススタートパルスを順次シフトすることにより発生するシフトレジスタ部と、及び
前記シフトレジスタ部から前記サンプリング信号に応答して前記画素データをラッチするためのラッチ部であって、前記画素データは前記タイミングコントローラから供給されるラッチ部とを含み、
前記選択部は、第1及び第2のチャネル選択信号に応答して前記シフトレジスタ部から次のデータ駆動集積回路へ前記サンプリング信号を供給する
ことを特徴とするデータ駆動集積回路。」(以下、「本願発明」という。)

4 引用刊行物

引用刊行物1に記載された引用発明1は、前記「2 (2A-2-7)」に記載されたとおりである。

5 対比・判断

本願発明は、前記「2」で検討した本願補正発明から、選択部に関し、「前記選択部は、前記N個のデータ出力チャンネルから、画素データを出力するデータ出力チャンネル数を決定するためのチャネル選択信号が入力されるために配置されており、かつ、入力されたチャネル選択信号を保持して、保持したチャネル選択信号を発生する、第1及び第2オプションピンを具備し、前記選択部は、前記チャネル選択信号に従って前記N個のデータ出力チャンネルを調節し、前記選択部は第1乃至第4論理値を発生し、前記第4論理値の場合には前記選択部は前記データ出力チャンネルの総数Nより小さなI個を、ここでNは定数であり、前記第3論理値の場合には前記Iより小さなJ個を、前記第2論理値の場合には前記Jより小さなK個を、前記第1論理値の場合には前記Kより小さなM個を前記画素データを出力するデータ出力チャンネルとして選択する」との発明特定事項を省き、かつ、「前記画素データの供給される前記データ出力チャンネルの数は、I個、J個、K個、M個の間で変更可能とされた」との発明特定事項を省いたものである。
そうすると、本願発明と引用発明1とを比較すると、両者は検討済みの相違点1においてのみ相違し、その余の点で一致する。
したがって、本願発明は、前記「2 (4)当審の判断」の「相違点1について」において示した理由により、引用発明1及び上記周知技術に基づいて当業者が容易に発明をすることができたものである。

6 むすび
以上のとおり、本願発明は、引用発明1及び上記周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。
よって、結論のとおり、審決する。
 
審理終結日 2010-08-24 
結審通知日 2010-08-25 
審決日 2010-09-08 
出願番号 特願2004-349822(P2004-349822)
審決分類 P 1 8・ 575- Z (G09G)
P 1 8・ 121- Z (G09G)
最終処分 不成立  
前審関与審査官 濱本 禎広、武田 悟  
特許庁審判長 飯野 茂
特許庁審判官 森 雅之
後藤 亮治
発明の名称 データ駆動集積回路及びその駆動方法と、それを利用した液晶表示装置及びその駆動方法  
代理人 岡部 讓  
代理人 越智 隆夫  
代理人 加藤 伸晃  
代理人 岡部 正夫  
代理人 朝日 伸光  
代理人 臼井 伸一  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ