ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 1項3号刊行物記載 特許、登録しない。 H01L 審判 査定不服 2項進歩性 特許、登録しない。 H01L 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1261135 |
| 審判番号 | 不服2010-14575 |
| 総通号数 | 153 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2012-09-28 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2010-07-01 |
| 確定日 | 2012-08-06 |
| 事件の表示 | 特願2003-523012「不揮発性半導体メモリ」拒絶査定不服審判事件〔平成15年 3月 6日国際公開、WO03/19664、平成17年 1月13日国内公表、特表2005-501419〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯 本願は、2002年8月26日(パリ条約による優先権主張外国庁受理2001年8月28日、ドイツ連邦共和国)を国際出願日とする出願であって、平成22年2月25日付けで拒絶査定がなされ、それに対して、同年7月1日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正がなされ、その後当審において、平成23年10月20日付けで審尋がなされたものである。 2.補正の却下の決定 【補正の却下の決定の結論】 平成22年7月1日になされた手続補正を却下する。 【理由】 (1)補正の内容 平成22年7月1日になされた手続補正(以下「本件補正」という。)は、補正前の特許請求の範囲の請求項1ないし4を、補正後の特許請求の範囲の請求項1ないし3に補正するものであり、補正前後の請求項は、以下のとおりである。 (補正前) 「【請求項1】 フローティングゲート・トランジスタと結合コンデンサとを含む少なくとも一つのEPROM/EEPROMメモリ・セルを含む不揮発性半導体メモリであって、前記フローティングゲート・トランジスタは電界効果トランジスタと多結晶シリコン層とを含み、 前記結合コンデンサは第1の電極と第2の電極と前記電極間に介在する誘電体とを含み、 前記結合コンデンサの前記第1電極は前記フローティングゲート・トランジスタの前記多結晶シリコン層と電気的に接続されており、 前記フローティングゲート・トランジスタの制御電極は前記結合コンデンサの前記第2電極を形成することを特徴とする、不揮発性半導体メモリ。 【請求項2】 請求項1記載の不揮発性半導体メモリにおいて、 前記結合コンデンサはMIM(金属・絶縁体・金属)コンデンサであることを特徴とする不揮発性半導体メモリ。 【請求項3】 フローティングゲート・トランジスタと結合コンデンサとを有する少なくとも一つのEPROM/EEPROMメモリ・セルを含む不揮発性半導体メモリを含む、表示装置を制御するための機構を装備した表示装置であって、 前記フローティングゲート・トランジスタは電界効果トランジスタと多結晶シリコン層とを含み、 前記結合コンデンサは第1の電極と第2の電極と前記電極間に介在する誘電体とを含み、 前記結合コンデンサの前記第1電極は前記フローティングゲート・トランジスタの前記多結晶シリコン層と電気的に接続されており、 前記フローティングゲート・トランジスタの制御電極は前記結合コンデンサの前記第2電極を形成することを特徴とする、表示装置。 【請求項4】 フローティングゲート・トランジスタと結合コンデンサとを含む少なくとも一つのEPROM/EEPROMメモリ・セルを有する不揮発性半導体メモリを含む、表示装置を制御するための機構であって、 前記フローティングゲート・トランジスタは電界効果トランジスタと多結晶シリコン層とを含み、 前記結合コンデンサは第1の電極と第2の電極と前記電極間に介在する誘電体とを含み、 前記結合コンデンサの前記第1電極は前記フローティングゲート・トランジスタの前記多結晶シリコン層と電気的に接続されており、 前記フローティングゲート・トランジスタの制御電極は前記結合コンデンサの前記第2の電極を形成することを特徴とする、表示装置を制御するための機構。」 (補正後) 「【請求項1】 フローティングゲート・トランジスタと結合コンデンサとを含む少なくとも一つのEPROM/EEPROMメモリ・セルを含む不揮発性半導体メモリであって、前記フローティングゲート・トランジスタは電界効果トランジスタと多結晶シリコン層とを含み、 前記結合コンデンサは第1の金属電極と第2の金属電極と前記金属電極間に介在する誘電体とを含み、 前記結合コンデンサの前記第1の金属電極は前記フローティングゲート・トランジスタの前記多結晶シリコン層と電気的に接続されており、 前記フローティングゲート・トランジスタの制御電極は前記結合コンデンサの前記第2の金属電極を形成し、 前記結合コンデンサはMIM(金属・絶縁体・金属)コンデンサであることを特徴とする、不揮発性半導体メモリ。 【請求項2】 フローティングゲート・トランジスタと結合コンデンサとを有する少なくとも一つのEPROM/EEPROMメモリ・セルを含む不揮発性半導体メモリを含む、表示装置を制御するための機構を装備した表示装置であって、 前記フローティングゲート・トランジスタは電界効果トランジスタと多結晶シリコン層とを含み、 前記結合コンデンサは第1の金属電極と第2の金属電極と前記金属電極間に介在する誘電体とを含み、 前記結合コンデンサの前記第1の金属電極は前記フローティングゲート・トランジスタの前記多結晶シリコン層と電気的に接続されており、 前記フローティングゲート・トランジスタの制御電極は前記結合コンデンサの前記第2の金属電極を形成し、 前記結合コンデンサはMIM(金属・絶縁体・金属)コンデンサであることを特徴とする、表示装置。 【請求項3】 フローティングゲート・トランジスタと結合コンデンサとを含む少なくとも一つのEPROM/EEPROMメモリ・セルを有する不揮発性半導体メモリを含む、表示装置を制御するための機構であって、 前記フローティングゲート・トランジスタは電界効果トランジスタと多結晶シリコン層とを含み、 前記結合コンデンサは第1の金属電極と第2の金属電極と前記金属電極間に介在する誘電体とを含み、 前記結合コンデンサの前記第1の金属電極は前記フローティングゲート・トランジスタの前記多結晶シリコン層と電気的に接続されており、 前記フローティングゲート・トランジスタの制御電極は前記結合コンデンサの前記第2の金属電極を形成し、 前記結合コンデンサはMIM(金属・絶縁体・金属)コンデンサであることを特徴とする、表示装置を制御するための機構。」 (2)補正事項の整理 (補正事項a) 補正前の請求項1を、補正後の請求項1の 「【請求項1】 フローティングゲート・トランジスタと結合コンデンサとを含む少なくとも一つのEPROM/EEPROMメモリ・セルを含む不揮発性半導体メモリであって、前記フローティングゲート・トランジスタは電界効果トランジスタと多結晶シリコン層とを含み、 前記結合コンデンサは第1の金属電極と第2の金属電極と前記金属電極間に介在する誘電体とを含み、 前記結合コンデンサの前記第1の金属電極は前記フローティングゲート・トランジスタの前記多結晶シリコン層と電気的に接続されており、 前記フローティングゲート・トランジスタの制御電極は前記結合コンデンサの前記第2の金属電極を形成し、 前記結合コンデンサはMIM(金属・絶縁体・金属)コンデンサであることを特徴とする、不揮発性半導体メモリ。」 と補正すること。 (補正事項b) 補正前の請求項2を削除すること。 (補正事項c) 補正前の請求項3を、補正後の請求項2の 「【請求項2】 フローティングゲート・トランジスタと結合コンデンサとを有する少なくとも一つのEPROM/EEPROMメモリ・セルを含む不揮発性半導体メモリを含む、表示装置を制御するための機構を装備した表示装置であって、 前記フローティングゲート・トランジスタは電界効果トランジスタと多結晶シリコン層とを含み、 前記結合コンデンサは第1の金属電極と第2の金属電極と前記金属電極間に介在する誘電体とを含み、 前記結合コンデンサの前記第1の金属電極は前記フローティングゲート・トランジスタの前記多結晶シリコン層と電気的に接続されており、 前記フローティングゲート・トランジスタの制御電極は前記結合コンデンサの前記第2の金属電極を形成し、 前記結合コンデンサはMIM(金属・絶縁体・金属)コンデンサであることを特徴とする、表示装置。」 と補正すること。 (補正事項d) 補正前の請求項4を、補正後の請求項3の 「【請求項3】 フローティングゲート・トランジスタと結合コンデンサとを含む少なくとも一つのEPROM/EEPROMメモリ・セルを有する不揮発性半導体メモリを含む、表示装置を制御するための機構であって、 前記フローティングゲート・トランジスタは電界効果トランジスタと多結晶シリコン層とを含み、 前記結合コンデンサは第1の金属電極と第2の金属電極と前記金属電極間に介在する誘電体とを含み、 前記結合コンデンサの前記第1の金属電極は前記フローティングゲート・トランジスタの前記多結晶シリコン層と電気的に接続されており、 前記フローティングゲート・トランジスタの制御電極は前記結合コンデンサの前記第2の金属電極を形成し、 前記結合コンデンサはMIM(金属・絶縁体・金属)コンデンサであることを特徴とする、表示装置を制御するための機構。」 と補正すること。 (3)新規事項追加の有無及び補正の目的の適否についての検討 (3-1)補正事項a、c及びdについて 補正事項a、c及びdは、補正前の請求項1、3および4の発明特定事項である「第1の電極」、「第2の電極」、「電極間」、「第1電極」及び「第2電極」を、各々「第1の金属電極」、「第2の金属電極」、「金属電極間」、「第1の金属電極」及び「第2の金属電極」と限定的に減縮するとともに、同じく補正前の請求項1、3および4の発明特定事項である「結合コンデンサ」について、「結合コンデンサはMIM(金属・絶縁体・金属)コンデンサである」と限定的に減縮する補正であり、平成14年法律第24号改正附則第2条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項(以下「特許法第17条の2第4項」という。)第2号に掲げられた特許請求の範囲の減縮を目的とするものである。そして、「第1の金属電極」、「第2の金属電極」、「金属電極間」、「第1の金属電極」、「第2の金属電極」及び「結合コンデンサはMIM(金属・絶縁体・金属)コンデンサである」ことは、本願の願書に最初に添付した明細書の段落【0013】の記載に基づく補正であり、平成14年法律第24号改正附則第2条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項(以下「特許法第17条の2第3項」という。)に規定された新規事項の追加禁止の要件を満たしている。 (3-2)補正事項bについて 補正事項bは、特許法第17条の2第4項第1号に掲げられた請求項の削除を目的とする補正である。 (4)独立特許要件について (4-1)はじめに 上記(3)において検討したとおり、本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正が、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項(以下「特許法第17条の2第5項」という。)において準用する同法第126条第5項の規定に適合するか否かについて、検討する。 (4-2)補正後の請求項1に係る発明 本件補正による補正後の請求項1ないし3に係る発明は、平成22年7月1日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし3に記載されている事項により特定されるとおりのものであって、そのうちの補正後の請求項1に係る発明(以下「補正後の発明」という。)は、その特許請求の範囲の請求項1に記載されている事項により特定される上記2.(1)の補正後の請求項1として記載したとおりのものである。 (4-3)引用刊行物に記載された発明 (4-3-1)原査定の拒絶の理由に引用され、本願の優先日前である平成8年6月11日に日本国内で頒布された刊行物である特開平8-153811号公報(以下「引用刊行物」という。)には、図1、2とともに、以下の事項が記載されている。なお、下線は、当合議体において付加したものである。 「【0001】 【産業上の利用分野】本発明は半導体装置に関し、特に不揮発性半導体記憶装置のメモリセル・アレイ部の構造に関する。 【0002】 【従来の技術】半導体記憶装置として種々のタイプのものが開発され製造されているが、その中で現在フラッシュEEPROMすなわちフラッシュメモリが注目されている。これは、この不揮発性記憶装置のメモリセルが1個の浮遊ゲート型トランジスタで構成できるため、半導体素子の高密度化が容易になり記憶装置の高集積化が行われ易いためである。しかし、この不揮発性記憶装置はその他の記憶装置たとえばDRAMあるいはSRAM等の揮発性記憶装置に比し、動作電圧が高くなる。これは浮遊ゲート型トランジスタの特性から避けられないこととなっている。」 「【0026】 【実施例】次に本発明について図面を参照して説明する。図1は本発明のフラッシュメモリセル・アレイの平面図である。また、図2(a)は図1に示すA-Bで切断した本発明のメモリセル構造を説明するための断面図であり、図2(b)は図1に示すC-Dで切断した同様の断面図である。 【0027】図1に示すように、シリコン基板の表面に素子分離絶縁膜2が形成される。そして、この素子分離絶縁膜2の形成された領域以外の領域は半導体素子の活性領域として前述の浮遊ゲート型トランジスタのゲート電極およびソース・ドレイン領域が形成される。更に、書込み/読出し用ビット線3,3a,3bとワード線4,4a,4bとが、メモリセルの記憶動作に必要な信号伝達用の配線として縦横に配設される。更に共通拡散層5は消去用ビット線に接続される(図示せず)。ここで、ワード線4,4a,4bは、書込み/読出し用ビット線3,3a,3bの上層に位置するように配設される。 【0028】メモリセルの浮遊ゲート型トランジスタの浮遊ゲート電極は第1の浮遊ゲート電極6,6a,6b等とその上層に位置する第2の浮遊ゲート電極7,7a,7b等がそれぞれ対になり形成される。ここで第1の浮遊ゲート電極と第2の浮遊ゲート電極とは、浮遊ゲート接続部7,7a,7b等で電気的にそれぞれ接続される。そして、前述の書込み/読出し用ビット線は、この第1の浮遊ゲート電極の層と第2の浮遊ゲート電極の層との中間層に配設される。 【0029】次に本発明のメモリセルの構造について図2の断面図で説明する。図2(a)に示すように、シリコン基板1表面に選択的に素子分離絶縁膜2が形成される。そして、膜厚が5?10nmのシリコン酸化膜により第1のゲート絶縁膜9が形成され、第1の浮遊ゲート電極6,6a’,6b’等が形成される。ここで、これらの第1の浮遊ゲート電極は膜厚が50nm程度のリン不純物を含有するポリシリコンと、このポリシリコンに積層したTiNとの積層導体膜で形成される。なおこのTiN膜の膜厚も50nm程度に設定される。 【0030】次に、これらの第1の浮遊ゲート電極を被覆する第1の層間絶縁膜10が形成され、この第1の層間絶縁膜10上に書込み/読出し用ビット線3,3a,3b等が形成される。ここで、これらのビット線はW、Ti等の高融点金属あるいはこれらのシリサイドで形成される。そして、これらの書込み/読出し用ビット線3,3a,3b等を被覆して第2の層間絶縁膜11が形成される。 【0031】なお、これらの層間絶縁膜は、CVD(化学的気相成長)法により堆積されたシリコン酸化膜をCMP(化学的機械研磨)法で平坦化して形成される。あるいは、熱軟化性のあるBPSG(ボロンガラス、リンガラスを含むシリコン酸化物)膜が用いられる。 【0032】次に、この層間絶縁膜にドライエッチングでコンタクト孔が形成される。ここで、第1の浮遊ゲート電極がポリシリコンのみで形成されている場合には、この層間絶縁膜にコンタタクト孔を形成する工程で、このポリシリコンの結晶粒界に沿い化学薬液が浸透し第1のゲート絶縁膜の一部が食刻される。しかし、本実施例のように第1の浮遊ゲート電極にTiNの層が挿入されていると、このような化学薬液による第1ゲート絶縁膜の食刻は防止される。 【0033】次に、前述のコンタクト孔に浮遊ゲート接続部7,7a’,7b’等が形成される。ここで、これらの浮遊ゲート接続部はリン不純物を含有するポリシリコンで形成される。そして、これらの浮遊ゲート接続部に電気接続して第2の浮遊ゲート電極8,8a’,8b’等が形成される。次に、これらの第2の浮遊ゲート電極を被覆するようにしてシリコン酸化膜とシリコン窒化膜との複合した絶縁膜で第2のゲート絶縁膜12が形成される。そして、この第2のゲート絶縁膜12上に制御ゲート電極が形成され、配線として配設されて、前述のワード線4,4a,4bとなる。なお、この制御ゲート電極あるいはワード線は、膜厚が200nmのポリシリコンと膜厚が200nmのタングステン・シリサイドの積層した導電体材で形成される。ここで、ポリシリコンは、成膜温度が550℃?650℃で成膜中にリン不純物を添加するCVD法で形成され、タングステン・シリサイドはスパッタ法で成膜され、またその熱処理温度は650℃以下である。最後に、このワード線4を被覆して第3の層間絶縁膜13が形成される。 【0034】次に、上述の構造を図2(b)で補足して説明する。図2(b)に示すように、シリコン基板1の表面に浮遊ゲート型トランジスタのソース・ドレイン領域となる共通拡散層5および拡散層14が形成される。そして、第1のゲート絶縁膜9上に第1の浮遊ゲート電極6,6a,6bが形成される。 【0035】そして、書込み/読出し用ビット線3は拡散層14に接続して形成される。これらのビット線は、図2(a)で説明したように第2の層間絶縁膜11で被覆される。次に、この第1および第2の層間絶縁膜にドライエッチングでコンタクト孔が形成され、このコンタクト孔に浮遊ゲート接続部7,7a,7b等が形成される。そして、これらの浮遊ゲート接続部に電気接続する第2の浮遊ゲート電極8,8a,8b等が形成される。次に、これらの第2の浮遊ゲート電極を被覆するようにしてシリコン酸化膜とシリコン窒化膜との複合した絶縁膜で第2のゲート絶縁膜12が形成される。そして、この第2のゲート絶縁膜12上に制御ゲート電極が形成され、配線として配設されて、前述の図1に示したワード線4,4a,4bとなる。最後に、これらのワード線4,4a,4bを被覆して第3の層間絶縁膜13が形成される。 【0036】以上に説明したように本発明においては、書込み/読出し用ビット線の上層に層間絶縁膜を介して第2の浮遊ゲート電極が形成され、この第2の浮遊ゲート電極と制御ゲート電極(ワード線)間に先述した第2のキャパシタが形成される。このために、シリコン基板1と第1の浮遊ゲート電極6とを対向電極とする第1のキャパシタの面積S_(1 )より前述の第2のキャパシタの面積S_(2 )を大幅に増加させることが可能になる。例えば、従来の技術でS_(2) /S_(1 )比が1程度のものが、本実施例ではこのS_(2 )/S_(1 )比は4程度になる。そして、フラッシュメモリの動作電圧は従来の1/2程度に低減する。 【0037】更に、従来の技術の場合と異り、第2のキャパシタの形成工程が半導体デバイス製造工程の最後の工程であり、その熱処理温度は先述したように650℃以下となる。このために、第2のゲート絶縁膜12に先述した高誘電率膜あるいは強誘電体膜の適用が容易となる。ここで、これらの誘電体膜としてタンタル酸化膜(五酸化タンタル膜)、チタン酸ストロンチウム膜、チタン酸バリウムストロンチウム膜あるいはチタン酸ジルコン酸鉛が用いられる。このような金属酸化物で第2ゲート絶縁膜12が形成される場合には、その上層の電極すなわち制御ゲート電極にはこれらの金属酸化物と化学反応しない材料が選択される。例えば、TiN、Pｔ、イリジウム酸化物あるいはルテニウム酸化物等が使用される。 【0038】この場合には、先述のS_(2 )/S_(1 )の増大効果も加味されて、不揮発性半導体記憶装置の動作電圧は従来の場合の1/4程度に低減されるようになる。 【0039】また図2(b)で示したように、第2の浮遊ゲート電極、第2のゲート絶縁膜およびワード線は第2の層間絶縁膜11上に形成されているため、これらのドライエッチングによる微細加工で、先述したような第1のゲート絶縁膜およびシリコン基板表面へのエッチング・ダメージの導入はなくなる。更に、第2の層間絶縁膜は平坦化されている。このために、先述したような下地段差部でのエッチング残渣残りも発生しなくなる。」 「【0056】以上、本発明の実施例では浮遊ゲート型トランジスタを半導体記憶素子とするフラッシュメモリについて説明した。しかし、本発明のようなワード線とビット線の配設の方法は、フラッシュメモリに限定されるものではない。不揮発性半導体記憶装置として、この他、PROM、EPROMなどへの本発明の適用も効果的である。」 (4-3-2)そうすると、引用刊行物には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。 「浮遊ゲート型トランジスタを含むフラッシュメモリセルであって、 前記浮遊ゲート型トランジスタは、浮遊ゲート電極およびソース・ドレイン領域から構成され、 前記浮遊ゲート電極は、第1のゲート絶縁膜9上に形成された第1の浮遊ゲート電極6,6a,6bとその上層に位置する第2の浮遊ゲート電極8,8a,8bがそれぞれ対になり形成され、前記第1の浮遊ゲート電極6,6a,6bと前記第2の浮遊ゲート電極8,8a,8bとは、浮遊ゲート接続部7,7a,7bで電気的にそれぞれ接続され、 前記第1の浮遊ゲート電極6,6a,6bは、リン不純物を含有するポリシリコンと該ポリシリコンに積層したTiNとの積層導体膜で形成され、 前記第2の浮遊ゲート電極8,8a,8bを被覆するようにしてシリコン酸化膜とシリコン窒化膜との複合した絶縁膜で第2のゲート絶縁膜12が形成され、 前記第2のゲート絶縁膜12上にポリシリコンとタングステン・シリサイドの積層した導電体材で形成された制御ゲート電極4,4a,4bが形成され、 前記第2の浮遊ゲート電極8,8a,8bと制御ゲート電極4,4a,4b間にキャパシタが形成されている、 フラッシュメモリセル。」 (4-4)対比・判断 (4-4-1)刊行物発明の「浮遊ゲート型トランジスタ」は、補正後の発明の「フローティングゲート・トランジスタ」に相当する。また、引用刊行物の「本発明は半導体装置に関し、特に不揮発性半導体記憶装置のメモリセル・アレイ部の構造に関する。」(【0001】)及び「半導体記憶装置として種々のタイプのものが開発され製造されているが、その中で現在フラッシュEEPROMすなわちフラッシュメモリが注目されている。」(【0002】)という記載から、刊行物発明の「フラッシュメモリ」は、「少なくとも一つのEPROM/EEPROMメモリ・セルを含む不揮発性半導体メモリ」に相当する。 (4-4-2)刊行物発明の「キャパシタ」及び「シリコン酸化膜とシリコン窒化膜との複合した絶縁膜で第2のゲート絶縁膜12」は、補正後の発明の「結合コンデンサ」及び「誘電体」に相当する。また、刊行物発明の「第2の浮遊ゲート電極8,8a,8b」及び「ポリシリコンとタングステン・シリサイドの積層した導電体材で形成された制御ゲート電極4,4a,4b」と補正後の発明の「第1の金属電極」及び「第2の金属電極」は、各々「第1の電極」及び「第2の電極」という点で共通する。そして、刊行物発明の前記「ポリシリコンとタングステン・シリサイドの積層した導電体材で形成された制御ゲート電極4,4a,4b」は、補正後の発明の「制御電極」にも相当することは明らかである。 (4-4-3)刊行物発明の「浮遊ゲート型トランジスタ」は、「電界効果トランジスタ」であることは明らかである。また、刊行物発明の「第1の浮遊ゲート電極6,6a,6b」を構成する「リン不純物を含有するポリシリコンと該ポリシリコンに積層したTiNとの積層導体膜」のうち、「リン不純物を含有するポリシリコン」は、補正後の発明の「多結晶シリコン」に相当する。 (4-4-4)そうすると、補正後の発明と刊行物発明とは、 「フローティングゲート・トランジスタと結合コンデンサとを含む少なくとも一つのEPROM/EEPROMメモリ・セルを含む不揮発性半導体メモリであって、前記フローティングゲート・トランジスタは電界効果トランジスタと多結晶シリコン層とを含み、 前記結合コンデンサは第1の電極と第2の電極と前記電極間に介在する誘電体とを含み、 前記結合コンデンサの前記第1の電極は前記フローティングゲート・トランジスタの前記多結晶シリコン層と電気的に接続されており、 前記フローティングゲート・トランジスタの制御電極は前記結合コンデンサの前記第2の電極を形成している、 不揮発性半導体メモリ。」である点で一致し、次の点で相違する。 (相違点)補正後の発明では、「結合コンデンサ」が「MIM(金属・絶縁体・金属)コンデンサであ」って、「第1の金属電極」及び「第2の金属電極」を含むのに対して、刊行物発明では、「キャパシタ」の電極である「第2の浮遊ゲート電極8,8a,8bと制御ゲート電極4,4a,4b」のうち、「第2の浮遊ゲート電極8,8a,8b」の材料は特定されておらず、「制御ゲート電極4,4a,4b」は「ポリシリコンとタングステン・シリサイドの積層した導電体材」である点。 (4-5)判断 以下、上記相違点について、検討する。 半導体装置に用いられるコンデンサにおいて、電極材料に金属を用いたMIM構造のコンデンサは、例えば、以下の周知例に記載されているように周知の技術であり、当該MIM構造のコンデンサはDRAMのメモリセルキャパシタやロジックの周辺回路キャパシタに広く用いられている。 (周知例)特開2001-36010号公報には、以下の記載がなされている。 「【0001】 【発明の属する技術分野】本発明は同一基板上に回路とMIMキャパシタを有する半導体装置の製造方法に関する。 【0002】 【従来の技術】アナログ/ロジック混載製品等、回路と同一基板上にMIM(Meｔal-Inｓｕlaｔｏｒ-Meｔal)キャパシタを有する半導体装置の従来の製造方法はキャパシタ上部電極、キャパシタ下部電極と下層配線、上層配線をパターニングされたフォトレジストをマスクとしてエッチングすることにより形成していた。」 したがって、刊行物発明において、上記周知の技術を勘案し、キャパシタの電極材料として金属を用いることにより、補正後の発明のように、「結合コンデンサはMIM(金属・絶縁体・金属)コンデンサである」構成とすることは、当業者が適宜なし得たことである。 よって、上記相違点は、当業者が容易になし得た範囲に含まれる程度のものである。 (4-6)独立特許要件についてのまとめ 以上、検討したとおり、補正後の発明と刊行物発明との相違点は、周知の技術を勘案することにより、当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際、独立して特許を受けることができない。 (5)補正の却下についてのむすび 本件補正は、平成14年法律第24号改正附則第2条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に適合しないものである。 したがって、本件補正は、特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 3.本願発明 平成22年7月1日になされた手続補正は上記のとおり却下されたので、本願の請求項1ないし4に係る発明は、本願の願書に最初に添付した明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1ないし4に記載された事項により特定されるとおりのものであって、そのうちの請求項1に係る発明(以下「本願発明」という。)は、その特許請求の範囲の請求項1に記載された事項により特定される上記2.(1)の補正前の請求項1として記載したとおりのものである。 4.刊行物に記載された発明 これに対して、原査定の拒絶の理由に引用された刊行物には、上において検討したとおり、上記2.(4-3-1)に記載したとおりの事項及び上記2.(4-3-2)において認定したとおりの発明(刊行物発明)が記載されているものと認められる。 5.判断 上記2.(3)において検討したとおり、補正後の発明は、補正前の請求項1の発明特定事項である「第1の電極」、「第2の電極」、「電極間」、「第1電極」及び「第2電極」を、各々「第1の金属電極」、「第2の金属電極」、「金属電極間」、「第1の金属電極」及び「第2の金属電極」と限定的に減縮するとともに、同じく補正前の請求項1の発明特定事項である「結合コンデンサ」について、「結合コンデンサはMIM(金属・絶縁体・金属)コンデンサである」と限定的に減縮したものである。逆に言えば本件補正前の請求項1に係る発明(本願発明)は,補正後の発明から上記の限定事項をなくしたものである。そして、上記限定事項は、上記2.(4-4-4)において検討したとおり、補正後の発明と刊行物発明との相違点である。 そうすると、本願発明と刊行物発明との間には相違点は存在せず、本願発明は、引用刊行物に記載された発明であるといえる。 したがって、本願発明は、特許法第29条第1項第3号に該当するので特許を受けることができない。 6.むすび 以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2012-03-13 |
| 結審通知日 | 2012-03-16 |
| 審決日 | 2012-03-27 |
| 出願番号 | 特願2003-523012(P2003-523012) |
| 審決分類 |
P
1
8・
113-
Z
(H01L)
P 1 8・ 575- Z (H01L) P 1 8・ 121- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 吉田 安子 |
| 特許庁審判長 |
齋藤 恭一 |
| 特許庁審判官 |
近藤 幸浩 小野田 誠 |
| 発明の名称 | 不揮発性半導体メモリ |
| 代理人 | 関根 毅 |
| 代理人 | 川崎 康 |
| 代理人 | 赤岡 明 |
| 代理人 | 佐藤 泰和 |
| 代理人 | 勝沼 宏仁 |