• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) G09G
管理番号 1266924
審判番号 不服2010-21435  
総通号数 157 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2013-01-25 
種別 拒絶査定不服の審決 
審判請求日 2010-09-24 
確定日 2012-11-30 
事件の表示 特願2006-178455「オーバードライビング回路及びオーバードライビング方法」拒絶査定不服審判事件〔平成19年1月18日出願公開、特開2007-11364〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由
【第1、手続の経緯】
本願について手続の経緯の概要は、次のとおりである。
平成18年 6月28日:特許出願
(優先日:平成17年 6月28日:韓国)
平成18年 7月28日:審査請求
平成21年12月 9日:拒絶理由通知
(発送日:平成21年12月16日)
平成22年 3月15日:意見書・手続補正書提出
平成22年 5月19日:拒絶査定
(送達日:平成22年 5月24日)
平成22年 9月24日:審判請求・手続補正書提出
平成23年 6月29日:審尋
(発送日:平成23年 7月 4日)
平成23年10月 4日:回答書提出
平成24年 3月22日:拒絶理由通知
(発送日:平成24年 3月26日)
平成24年 3月22日:補正却下の決定
(平成22年9月24日付けの手続補正の却下)
(送達日:平成24年 4月 4日)
平成24年 6月22日:意見書・手続補正書提出

【第2、本願発明】
本願の請求項1?8に係る発明は、平成24年6月22日付け補正により補正された特許請求の範囲に記載されたとおりのものであり、その請求項1に係る発明(以下、本願発明という)は、次のとおりのものと認める。
【請求項1】
「フレームメモリに貯蔵されている以前のフレームデータを利用して映像データを処理することによって、現在のフレームデータを生成するシステム信号処理部と、
以前のフレームデータとルックアップテーブルの変調データとを利用して、現在のフレームデータを変調するオーバードライビングユニットと、
変調されたフレームデータの入力を受け取って画像を具現する液晶パネルと、
前記液晶パネルに搭載され、前記ルックアップテーブルを貯蔵するEEPROMとを含み、
前記フレームメモリは、前記システム信号処理部に搭載され、
前記オーバードライビングユニットは、前記現在のフレームデータの最上位値と以前のフレームデータの最上位値との間に差があるときには、現在のフレームデータを変調することを特徴とする液晶表示装置用オーバードライビング回路。」

【第3、当審拒絶理由の概要】
平成24年3月26日に通知された拒絶理由は、平成22年3月15日付け補正により補正された特許請求の範囲に記載された発明の進歩性欠如を指摘するもので、その請求項1に係る発明についての拒絶理由の概要は、次のとおりである。
本件出願の平成22年3月15日付け補正により補正された請求項1に係る全発明は、本願優先日である平成17年6月28日より前の平成11年5月11日に日本国内において頒布された刊行物である特開平11-126050号公報(以下、刊行物Aという)に記載された発明と、本願優先日である平成17年6月28日より前の平成16年10月28日に日本国内において頒布された刊行物である特開2004-304390号公報(以下、刊行物Bという)と、本願の優先日前の周知技術(特開2004-240273号公報参照)等に基づいて、その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

【第4、刊行物に記載された事項・引用発明】
(4-1、刊行物Aに記載された事項:抜粋)
刊行物Aには、次のことが記載されている。
「【発明の属する技術分野】
本発明は液晶表示パネルにおける表示特性を改善した液晶表示パネル駆動装置および駆動方法に関するものである。
【0002】
また、本発明は液晶表示パネルにおける応答速度改善回路に関するものである。
【0003】
【従来の技術】
・・・
【0004】
【発明が解決しようとする課題】
しかしながら、これらの従来例では、応答速度を改善するために加減算を行う補正量が表示を行うデータの信号レベルとは無関係であるという問題があった。
【0005】
例えば、PDLC液晶を用いた表示装置では、前記フレームの信号レベルと現フレームの信号レベルの絶対値により応答速度は大きく異なる。
【0006】
ここで、最大輝度レベルの0%?100%までの応答速度は十分に速いが、0%から10%までの応答速度は非常に遅い。
【0007】
この様に、前フレームの信号レベルと現フレームの信号レベルの値により、応答速度は大きく異なるため、従来例の様に信号レベルによらない一定の補正方法では、最適な応答速度の改善ができなかった。
【0008】
例えば、応答速度の速い信号レベルに合わせて調整を行うと応答速度の遅い信号レベルでは十分な改善効果が得られず、逆に応答速度の遅い信号レベルに合わせて調整を行うと応答速度の速い信号レベルでは過度に補正するためノイズの目立つ映像となるという問題があった。
【0009】
【課題を解決するための手段】
本発明による液晶表示パネル駆動装置は、入力映像信号の信号レベルを検出する第1の信号レベル検出手段と、前記入力映像信号を任意の一定時間だけ遅延させるメモリ手段と、該メモリ手段の出力の信号レベルを検出する第2の信号レベル検出手段と、前記第1の信号レベル検出手段と前記第2の信号レベル検出手段との出力と、前記任意の一定時間とをもとにして、前記入力映像信号を補正して出力する補正表示映像信号演算手段と、を備えることを特徴とする。
【0010】
また、本発明による液晶表示パネル駆動装置は、入力映像信号の信号レベルをエンコードする第1のエンコード手段と、前記入力映像信号を任意の一定時間だけ遅延させるメモリ手段と、該メモリ手段の出力の信号レベルをエンコードする第2のエンコード手段と、前記第1および第2のエンコード手段の出力を基に補正値を得る補正映像信号演算手段と、前記入力映像信号に前記補正値を加減算する加減算手段と、を備えることを特徴とする。
・・・
【0013】
更に、本発明による液晶表示パネル駆動装置は、前記補正表示映像信号演算手段が、液晶表示パネルの駆動電圧対表示輝度のステップ応答出力の前記任意の一定時間後の値のステップ前後のレベルへの依存性に基づき、前記第1の信号レベル検出手段の出力と前記第2の信号レベル検出手段の出力との差と、前記液晶表示パネルの表示輝度のステップレベルとの間に線形関係が保たれるように前記入力映像信号を補正することを特徴とする。
【0014】
更に、本発明による液晶表示パネル駆動装置は、前記補正映像信号演算手段がルックアップテーブルよりなることを特徴とする。
【0015】
更に、本発明による液晶表示パネル駆動装置は、前記任意の一定時間が前記入力映像信号が液晶表示パネルの同一画素を再度駆動するまでの時間であることを特徴とする。
【0016】
本発明による液晶表示パネル駆動方法は、液晶表示パネルの駆動電圧対表示輝度のステップ応答出力の任意の一定時間後の値のステップ前後のレベルへの依存性に基づき、映像信号のステップレベルと前記液晶表示パネルの表示輝度のステップレベルとの間に線形関係が保たれるように補正した前記映像信号で駆動することを特徴とする。
【0017】
また、本発明による液晶表示パネル駆動方法は、上記の液晶表示パネル駆動方法において、現在の前記映像信号のレベルが低いときに、該レベルが高いときよりも細かく補正することを特徴とする。
【0018】
更に、本発明による液晶表示パネル駆動方法は、前記任意の一定時間は前記映像信号が液晶表示パネルの同一画素を再度駆動するまでの時間であることを特徴とする。
【0019】
[作用]
動画表示をした場合においても、残像のより少ない映像を表示することが可能となるため、応答速度の遅い液晶表示パネルであっても、動画表示を行う用途に用いることが可能となる。
【0020】
【発明の実施の形態】
[実施形態1]
図1は、実施形態1による液晶表示パネル駆動装置の構成を示すブロック図である。図1において1は現在の入力映像の入力端子、2は、現在の入力映像信号を入力とする第1のレベル検出手段、3は一定時間前の映像信号を一定時間遅らせるためのメモリ手段、4はメモリ手段3より出力される一定時間前の映像信号を入力とする第2のレベル検出手段であり、5は前記現在の入力映像信号と前記第1のレベル検出手段1と前記第2のレベル検出手段2に接続され、それらの入力信号をもとにして、表示する映像信号を演算する補正表示映像信号演算手段である。6は補正表示映像信号演算手段5の出力が接続される出力端子である。
【0021】
まず、図6を参照して本発明の液晶表示パネルにおける応答速度補正回路で行われている応答速度補正の原理について説明する。
【0022】
図6においてSiは液晶表示パネルによって表示されるべき映像信号の入力信号である。
【0023】
一般に液晶表示パネルに使用されている液晶が持つ粘性により、液晶分子の配向の変化が電界の変化に対して遅れて起こるため、液晶表示パネルに例えばステップ上の電圧状の信号Siが入力された場合にも液晶の過度応答特性により、液晶表示パネルの表示の状態が図6(a)のSｏで示されるように立上りが遅れる。
【0024】
立ち下がりも同様に遅れるが図示は省略する。
【0025】
また、本実施形態では、図6(b)は前記した図6(a)に示されている液晶表示素子における表示の状態が図中のSｏのように、液晶の過度応答特性によって入力信号Siの時間軸上での変化状態に対して遅れる分が図6(b)におけるSｏ′のように実質的に補正された状態になるように、補正表示映像信号演算手段5が、補正表示映像手段ステップ上の入力信号Siを予め信号Scに変換する。
【0026】
ここで補正済の映像出力Scとしては、1フィールドの期間内に所望の信号レベルに到達する信号レベルが選ばれる。
【0027】
例えば、リフレッシュレートが60Hｚの映像信号を表示する場合、約16.6mｓ以内に液晶の応答が所望の最終値に到達しなければ、正確な表示を行うことができず、残像が発生する。
【0028】
従って、液晶表示パネルに出力される映像信号レベルとしては、前記16.6mｓ前後に液晶の応答が所望の値に到達する信号レベルを用いる。
【0029】
図7を用いて、補正済映像出力信号Scの演算方法について説明する。
【0030】
図7に液晶の入力電圧対表示輝度のステップ応答における過度特性を示す。
【0031】
線aは、表示輝度が0%から30%に変化する場合の過度特性を示す。
【0032】
線bは、表示輝度が0%から50%に変化する場合の過度特性、線cは、表示輝度が0%から70%に変化する場合の過度特性である。
【0033】
例えば、NTSCのTV映像の1フィールド期間は約16.6mｓ(=1/60[ｓec])であるため、液晶表示パネルの応答速度は16.6mｓ以内であることが望まれる。
【0034】
リフレッシュレート60Hｚにて輝度30%を表示しようとする場合には、約16.6mｓ以内に最終値に到達しなければならないが、実際には図7に示す様に約16.6mｓでは最終値の約30%(表示輝度10%)までしか到達することができない。
【0035】
そのため、動画表示の場合に残像を発生するという問題があった。
【0036】
ここで、図7の線bは16.6mｓにて表示輝度の30%に到達することができる。
【0037】
従って、1フィールド後に表示すべき輝度が0%から30%に変化する場合は、表示輝度が0%から50%に変化するような表示信号を印加する。
【0038】
これにより、16.6mｓで表示輝度30%に到達することができる。
【0039】
本例では、表示輝度が0%からの場合についてのみ説明したが、他の表示輝度から別の表示輝度に変化する場合においても同様の方法にて補正済映像出力信号を算出する。
【0040】
以上のように、補正後の映像出力信号Scは入力信号のレベルと一定時間前の入力信号のレベルと、その時間により決定される。
【0041】
このように演算された補正後の映像出力信号を出力端子6を介して、液晶表示パネルに印加することにより、図6(b)のSｏ′のような最適な表示を得ることができる。
【0042】
ここで、補正済映像出力Scの演算結果は、目的とする輝度に完全に一致する必要はなく、必要な演算精度および補正効果の好み等により適宜調整される。
【0043】
補正表示映像信号演算手段は、例えば、現在フィールドの入力映像信号レベルと1フィールド前の入力映像信号レベルとをアドレスとし、補正後の映像出力信号Scをデータとするルックアップテーブル(以下、LUTと称する)で構成することができる。
【0044】
また、本実施形態では、NTSC信号の1フィールド時間(16.6mｓ)の周期で液晶パネルの同一画素を駆動するとしたが、周期はこれに限定されるものではなく、NTSC信号の1フレーム周期、PAL/SECOM信号のフィールド周期又はフレーム周期、VGA信号やSVGA信号のリフレッシュレートに対応した周期であってもよい。この場合、各種の信号に対応した補正表示映像信号手段5の特性を予め用意しておいて、信号の種類に応じて特性を切り替えることにより各種の信号に対応することができる。
【0045】
また、各々のリフレッシュレートに対して独立にLUTを持つのではなく、平均的な補正値を持つLUTで代用してもよい。
【0046】
[実施形態2]
図2は実施形態2による液晶表示パネル駆動装置の構成を示すブロック図である。これは実施形態1の液晶表示パネル駆動装置の詳細な回路構成の一例である。
【0047】
201は現在の映像信号を入力するための入力端子、202は現在の映像信号を入力とする第1のエンコーダ回路(エンコーダ1)、203は1フレームまたは1フィールドだけ映像信号を遅延させるためのフレームメモリ、204はフレームメモリ203より出力される1フレームまたは1フィールド前の映像信号を入力とする第2のエンコーダ回路(エンコーダ2)であり、205は第1のエンコーダ回路201と第2のエンコーダ回路203に接続されるLUT、206は現在の映像信号とLUT205より出力される補正データを加減算するための加算器であり、207は出力端子である。LUT205と加減算器206で実施形態1の補正表示映像信号演算手段5を形成する。
【0048】
以下、本実施形態を詳細に説明する。
【0049】
映像入力端子201より入力された映像信号Siは、第1のエンコーダ回路202に入力される。
【0050】
ここで、現在の映像信号Siは8biｔの信号とする。
【0051】
図3に第1のエンコーダ回路の詳細回路を示す。
【0052】
入力端子301よりエンコーダ回路に入力された映像信号Siは、比較器302?316にて各々比較レベル322?336と比較される。本実施例では15個の比較器を用いることにより入力8biｔを16状態に変換し、その出力をエンコーダ317にて4biｔの信号に変換する。318は出力端子である。
【0053】
ここで、比較レベルは、演算精度が要求される信号レベル範囲では細かく設定され、演算精度が要求されない信号レベル範囲では荒く設定される。例えば、信号レベルが低い範囲では比較レベルを細かく設定し、信号レベルが高い範囲では比較レベルを粗く設定する。
【0054】
これにより、入力の信号レベルにより演算精度の重み付けをすることが可能となる。
【0055】
図2において、第1のエンコーダ回路202より出力された信号は、LUT205に入力される。
【0056】
また、フレームメモリ203には、映像入力端子201より入力される映像信号を書込まれ、次のフレームまたはフィールドが映像入力端子より入力されるときに、以前に書込みした1フレームまたは1フィールド前の映像信号がフレームメモり203から読み出される。203より読み出された1フレームまたは1フィールド前の映像信号は、第2のエンコーダ回路204に入力される。
【0057】
第2のエンコーダ回路204の構成は図3に示す第1のエンコード回路202の構成と同一であるので重複する説明は省略する。
【0058】
フレームメモリより出力された1フレームまたは1フィールド前の映像信号は、第2のエンコーダ回路204に入力され、入力信号のレベルにより重み付けされた信号に変換される。ここでは、第1のエンコーダ回路と同様に8biｔの入力信号を4biｔに変換するものとして説明する。
【0059】
第2のエンコーダ回路204により重み付けをされた信号は、LUT205に入力される。
【0060】
従って、LUT205には、第1のエンコーダ回路より出力される4biｔの信号と第2のエンコーダ回路より出力される4biｔの信号の計8biｔの信号が入力される。
【0061】
LUT205はアドレス8biｔを入力して、そのアドレスにより選択されるデータ8biｔを出力する。
【0062】
本例では、第1のエンコーダ回路202からの出力4biｔがLUT205のアドレス入力の上位4biｔに接続され、第2のエンコーダ回路204からの出力4biｔがLUT205のアドレス入力の下位4biｔに入力される。
【0063】
LUT205のデータには、各々のアドレスに対応した補正値を入力しておく。
【0064】
図8はLUT205の一例であり、アドレスの上位4biｔ(現在の映像信号レベル)とアドレスの下位4biｔ(1フレームまたは1フィールド前の映像信号レベル)から現在の映像信号に加減算する補正量を選択し出力される。
【0065】
例えば、1フレームまたは1フィールド前の信号レベルが0000bであり、現在の映像信号レベルが0111bである場合には、補正値として+31(0001 1111b)が選択される。
【0066】
補正値+31と現在の映像信号を加減算器206にて、加算し、液晶表示パネルに印加することにより、表示速度の劣化の無い映像を表示することが可能となる。
【0067】
本実施形態では入力映像信号を8biｔとし、エンコーダ回路にて4biｔに圧縮した後、補正データを演算する構成としたが、入力信号およびエンコーダによる圧縮されるbiｔ数は、要求される演算精度および使用可能なハード量との兼ね合いから適当なbiｔ数を選べばよい。
【0068】
また、入力映像信号8biｔの上位4biｔのみを使うなどの簡単な構成で実現することもできる。
【0069】
また、入力映像信号8biｔを圧縮せずにそのまま演算回路に入力する構成をとることも可能である。
【0070】
また、本実施形態では、補正表示映像信号演算手段5の一例として、予め演算した結果を入力したLUT205と加減算器206を用いたが、補正表示映像信号演算手段5としては、演算を行う演算回路を別途設けてもよい。203のフレームメモリは特殊なビデオメモリである必要はなく、メモリ手段であればSRAM,DRAM,EDORAM,SDRAM,FIFOなどメモリ機能があれば何でも良い。
【0071】
・・・
【0077】
【発明の効果】
以上説明したように本発明によれば、現在の入力映像信号のレベルと同一画素を駆動した過去の入力映像信号のレベルに応じて液晶表示パネルの駆動信号を最適値に補正することにより液晶表示パネルの表示特性の改善を行うことができる。
【0078】
それにより、動画表示をした場合においても、残像のより少ない映像を表示することが可能となるため、応答速度の遅い液晶表示パネルであっても、動画表示を行う用途に用いることが可能となる。
【図面の簡単な説明】
【図1】
本発明の実施形態1による液晶表示パネル駆動装置の構成を示すブロック図である。
【図2】
本発明の実施形態2による液晶表示パネル駆動装置の構成を示すブロック図である。
【図3】
エンコーダ回路の構成を示すブロック図である。
・・・
【図6】
本発明による液晶表示パネルの応答速度補正の原理を説明する図である。
【図7】
補正済映像出力信号Scの演算方法の基礎となる液晶表示パネルの応答の説明図である。
【図8】
LUT(ルックアップテーブル)のデータ配列の一例である。
【符号の説明】
1 現在の入力映像の入力端子
2 第1のレベル検出手段
3 メモリ手段
4 第2のレベル検出手段
5 補正表示映像信号演算手段
6 出力端子
201 映像信号入力端子
202 第1のエンコーダ回路
203 フレームメモリ
204 第2のエンコーダ回路
205 LUT(ルックアップテーブル)
206 加減算器
207 出力端子」

(4-2、刊行物Aに記載された技術的事項の認定)
刊行物Aの[実施の形態2]に関して記述された【0046】?【0070】の記載事項に基づいて主たる技術的事項を列記すると、次のとおりである。
(技術的事項1)
刊行物Aの記載「【0047】201は現在の映像信号を入力するための入力端子・・・」、「【0049】映像入力端子201より入力された映像信号Siは、第1のエンコーダ回路202に入力される。【0050】ここで、現在の映像信号Siは8biｔの信号とする。」等から、次の技術的事項が読み取れる。
《現在の映像信号Siを入力するための入力端子201》

(技術的事項2)
刊行物Aの記載「【0047】201は現在の映像信号を入力するための入力端子、202は現在の映像信号を入力とする第1のエンコーダ回路(エンコーダ1)、203は1フレームまたは1フィールドだけ映像信号を遅延させるためのフレームメモリ、204はフレームメモリ203より出力される1フレームまたは1フィールド前の映像信号を入力とする第2のエンコーダ回路(エンコーダ2)であり、205は第1のエンコーダ回路201と第2のエンコーダ回路203に接続されるLUT、206は現在の映像信号とLUT205より出力される補正データを加減算するための加算器であり、207は出力端子である。LUT205と加減算器206で実施形態1の補正表示映像信号演算手段5を形成する。」、「【0056】また、フレームメモリ203には、映像入力端子201より入力される映像信号を書込まれ、次のフレームまたはフィールドが映像入力端子より入力されるときに、以前に書込みした1フレームまたは1フィールド前の映像信号がフレームメモり203から読み出される。・・・」、「【0070】・・・203のフレームメモリは特殊なビデオメモリである必要はなく、メモリ手段であれば・・・,SDRAM,・・・などメモリ機能があれば何でも良い。」等から、次の技術的事項が読み取れる。
《現在の映像信号Siを入力とする第1のエンコーダ回路(エンコーダ1)202と、1フレームまたは1フィールドの現在の映像信号Siが書込みされるとき以前に書込みされた1フレームまたは1フィールド前の映像信号が読み出されるSDRAM型フレームメモリ203より出力される1フレームまたは1フィールド前の映像信号を入力とする第2のエンコーダ回路(エンコーダ2)204とに、接続されるLUT205より出力される補正データと、現在の映像信号Siとを、加減算するための加減算器206》

(技術的事項3)
刊行物Aの記載「【0047】・・・206は現在の映像信号とLUT205より出力される補正データを加減算するための加算器であり、207は出力端子である。LUT205と加減算器206で実施形態1の補正表示映像信号演算手段5を形成する。・・・【0066】補正値+31と現在の映像信号を加減算器206にて、加算し、液晶表示パネルに印加することにより、表示速度の劣化の無い映像を表示することが可能となる。」及び【図2】等から、次の技術的事項が読み取れる。
《補正後の映像出力信号Scを液晶表示パネルに印加するための出力端子207》

(技術的事項4)
刊行物Aの記載「【0060】従って、LUT205には、第1のエンコーダ回路より出力される4biｔの信号と第2のエンコーダ回路より出力される4biｔの信号の計8biｔの信号が入力される。【0061】LUT205はアドレス8biｔを入力して、そのアドレスにより選択されるデータ8biｔを出力する。【0062】本例では、第1のエンコーダ回路202からの出力4biｔがLUT205のアドレス入力の上位4biｔに接続され、第2のエンコーダ回路204からの出力4biｔがLUT205のアドレス入力の下位4biｔに入力される。【0063】LUT205のデータには、各々のアドレスに対応した補正値を入力しておく。【0064】図8はLUT205の一例であり、アドレスの上位4biｔ(現在の映像信号レベル)とアドレスの下位4biｔ(1フレームまたは1フィールド前の映像信号レベル)から現在の映像信号に加減算する補正量を選択し出力される。【0065】例えば、1フレームまたは1フィールド前の信号レベルが0000bであり、現在の映像信号レベルが0111bである場合には、補正値として+31(0001 1111b)が選択される。【0066】補正値+31と現在の映像信号を加減算器206にて、加算し、液晶表示パネルに印加することにより、表示速度の劣化の無い映像を表示することが可能となる。【0067】本実施形態では入力映像信号を8biｔとし、エンコーダ回路にて4biｔに圧縮した後、補正データを演算する構成としたが、入力信号およびエンコーダによる圧縮されるbiｔ数は、要求される演算精度および使用可能なハード量との兼ね合いから適当なbiｔ数を選べばよい。【0068】また、入力映像信号8biｔの上位4biｔのみを使うなどの簡単な構成で実現することもできる。【0069】また、入力映像信号8biｔを圧縮せずにそのまま演算回路に入力する構成をとることも可能である。」及び【図8】等のうち特に【0067】及び【0068】から、入力映像信号8biｔをエンコーダ回路にて4biｔに圧縮することに代えて、エンコーダ回路による入力映像信号8biｔの上位4biｔのみを使うことが示唆されているので、次の技術的事項が読み取れる。
《現在の映像信号Siを入力とする第1のエンコーダ回路(エンコーダ1)202により変換された映像信号8biｔの上位4biｔが現フレームデータとしてLUT205のアドレス入力の上位4biｔに入力され、SDRAM型フレームメモリ203より出力される1フレームまたは1フィールド前の映像信号を入力とする第2のエンコーダ回路(エンコーダ2)204により変換された映像信号8biｔの上位4biｔが前フレームデータとしてLUT205のアドレス入力の下位4biｔに入力され、LUT205の各々のアドレスに対応した補正データが選択され、LUT205より出力される補正データと、現在の映像信号Siとが、加減算器206により加減算されること》

(技術的事項5)
刊行物Aの記載「【0046】[実施形態2]図2は実施形態2による液晶表示パネル駆動装置の構成を示すブロック図である。これは実施形態1の液晶表示パネル駆動装置の詳細な回路構成の一例である。」等から、次の技術的事項が読み取れる。
《液晶表示パネル駆動装置》

(4-3、引用発明A)
上記(4-2、刊行物Aに記載された技術的事項の認定)に記載した(技術的事項1)?(技術的事項5)を総合すると、刊行物Aには、次の発明(引用発明A)が記載されていると認められる。
「現在の映像信号Siを入力するための入力端子201と、
現在の映像信号Siを入力とする第1のエンコーダ回路(エンコーダ1)202と、1フレームまたは1フィールドの現在の映像信号Siが書込みされるとき以前に書込みされた1フレームまたは1フィールド前の映像信号が読み出されるSDRAM型フレームメモリ203より出力される1フレームまたは1フィールド前の映像信号を入力とする第2のエンコーダ回路(エンコーダ2)204とに、接続されるLUT205より出力される補正データと、現在の映像信号Siとを、加減算するための加減算器206と、
補正後の映像出力信号Scを液晶表示パネルに印加するための出力端子207と、
現在の映像信号Siを入力とする第1のエンコーダ回路(エンコーダ1)202により変換された映像信号8biｔの上位4biｔが現フレームデータとしてLUT205のアドレス入力の上位4biｔに入力され、SDRAM型フレームメモリ203より出力される1フレームまたは1フィールド前の映像信号を入力とする第2のエンコーダ回路(エンコーダ2)204により変換された映像信号8biｔの上位4biｔが前フレームデータとしてLUT205のアドレス入力の下位4biｔに入力され、LUT205の各々のアドレスに対応した補正データが選択され、LUT205より出力される補正データと、現在の映像信号Siとが、加減算器206により加減算される、
液晶表示パネル駆動装置。」

【第5、本願発明と引用発明Aとの対比】
本願発明と引用発明Aとを比較する。
(比較1)
本願発明の「フレームメモリに貯蔵されている以前のフレームデータを利用して映像データを処理することによって、現在のフレームデータを生成するシステム信号処理部」と、引用発明Aの「現在の映像信号Siを入力するための入力端子201」とを比較する。
本願明細書の記載「【実施例】【0019】・・・システム信号処理部210は、映像データの入力を受け取ってコントラスト エンハンスメント(contrast enhancement)、デインターレーシング(deinterlacing)等の信号処理をして、最終的に、赤色R、緑色G、青色Bを示すデータ、すなわち、現在のフレームデータを出力して、オーバードライビングユニット214に伝送する。」からみて、本願発明の「システム信号処理部」から「現在のフレームデータ」が「オーバードライビングユニット」に入力されていると言える。
よって、引用発明Aの「現在の映像信号Siを入力するための入力端子201」と、本願発明の「フレームメモリに貯蔵されている以前のフレームデータを利用して映像データを処理することによって、現在のフレームデータを生成するシステム信号処理部」の出力部とは、共に「現在のフレームデータを入力する入力部」である点で共通する。
ただし、引用発明Aには、本願発明の「フレームメモリに貯蔵されている以前のフレームデータを利用して映像データを処理することによって、現在のフレームデータを生成するシステム信号処理部」に相当するものが存在するか否か明らかではない。

(比較2)
本願発明の「以前のフレームデータとルックアップテーブルの変調データとを利用して、現在のフレームデータを変調するオーバードライビングユニット」と、引用発明Aの「現在の映像信号Siを入力とする第1のエンコーダ回路(エンコーダ1)202と、1フレームまたは1フィールドの現在の映像信号Siが書込みされるとき以前に書込みされた1フレームまたは1フィールド前の映像信号が読み出されるSDRAM型フレームメモリ203より出力される1フレームまたは1フィールド前の映像信号を入力とする第2のエンコーダ回路(エンコーダ2)204とに、接続されるLUT205より出力される補正データと、現在の映像信号Siとを、加減算するための加減算器206」とを比較する。
刊行物Aの【図6】に関する箇所や【0066】の記載からみて、引用発明Aの「加減算器206」は、液晶の応答性の遅れを改善するための機能を有するもので、本願発明の「オーバードライビングユニット」と同様の機能を果たすものである。
そして、引用発明Aの「現在の映像信号Si」については、「現在の映像信号Siを入力するための入力端子201」から「1フレームまたは1フィールドの現在の映像信号Siが書込みされるとき以前に書込みされた1フレームまたは1フィールド前の映像信号」が「SDRAM型フレームメモリ203」から「読み出される」こと、及び引用刊行物Aの【図8】に関する箇所に、現在の映像信号Siの映像信号8biｔの上位4biｔが現フレームデータとしてLUT5に入力されていることからみて、実質的に、本願発明の「現在のフレームデータ」に相当するものである。
さらに、引用発明Aの「1フレームまたは1フィールド前の映像信号」、「LUT205」、「補正データ」、「加減算する」の各々は、技術上の実質的な意味を考慮すると、本願発明の「以前のフレームデータ」、「ルックアップテーブル」、「変調データ」、「変調する」の各々に相当する。
そうすると、引用発明Aの「現在の映像信号Siを入力とする第1のエンコーダ回路(エンコーダ1)202と、1フレームまたは1フィールドの現在の映像信号Siが書込みされるとき以前に書込みされた1フレームまたは1フィールド前の映像信号が読み出されるSDRAM型フレームメモリ203より出力される1フレームまたは1フィールド前の映像信号を入力とする第2のエンコーダ回路(エンコーダ2)204とに、接続されるLUT205より出力される補正データと、現在の映像信号Siとを、加減算するための加減算器206」は、本願発明の「以前のフレームデータとルックアップテーブルの変調データとを利用して、現在のフレームデータを変調するオーバードライビングユニット」に相当すると言える。

(比較3)
本願発明の「変調されたフレームデータの入力を受け取って画像を具現する液晶パネル」と、引用発明Aの「補正後の映像出力信号Scを液晶表示パネルに印加するための出力端子207」とを比較する。
引用発明Aの「液晶表示パネル」は、本願発明の「変調されたフレームデータの入力を受け取って画像を具現する液晶パネル」に相当する。

(比較4)
本願発明の「前記液晶パネルに搭載され、前記ルックアップテーブルを貯蔵するEEPROM」と、引用発明Aの「LUT205」とを比較する。
引用発明Aの「LUT205」は、本願発明の「ルックアップテーブル」に相当する。
しかし、本願発明の「EEPROM」に相当するものが、引用発明Aには無く、引用発明Aの「LUT205」が、本願発明のように「液晶パネルに搭載され」た「EEPROM」に「貯蔵」されているとは言えない。

(比較5)
本願発明の「前記フレームメモリは、前記システム信号処理部に搭載され」る点は、上記(比較1)と同様に、引用発明Aにおいては明示されていない。

(比較6)
本願発明の「前記オーバードライビングユニットは、前記現在のフレームデータの最上位値と以前のフレームデータの最上位値との間に差があるときには、現在のフレームデータを変調することを特徴とする液晶表示装置用オーバードライビング回路」と、引用発明Aの「現在の映像信号Siを入力とする第1のエンコーダ回路(エンコーダ1)202により変換された映像信号8biｔの上位4biｔが現フレームデータとしてLUT205のアドレス入力の上位4biｔに入力され、SDRAM型フレームメモリ203より出力される1フレームまたは1フィールド前の映像信号を入力とする第2のエンコーダ回路(エンコーダ2)204により変換された映像信号8biｔの上位4biｔが前フレームデータとしてLUT205のアドレス入力の下位4biｔに入力され、LUT205の各々のアドレスに対応した補正データが選択され、LUT205より出力される補正データと、現在の映像信号Siとが、加減算器206により加減算される、液晶表示パネル駆動装置」とを比較する。
引用発明Aの「加減算器206」、「現在の映像信号Si」、「1フレームまたは1フィールド前の映像信号」、「加減算され」、「液晶表示パネル駆動装置」の一部である「加減算器206」の各々は、上記(比較2)を踏まえ技術上の実質的な意味を考慮すると、本願発明の「オーバードライビングユニット」、「現在のフレームデータ」、「以前のフレームデータ」、「変調する」、「液晶表示装置用オーバードライビング回路」の各々に相当する。
本願発明が「前記現在のフレームデータの最上位値と以前のフレームデータの最上位値との間に差があるときには、現在のフレームデータを変調することを特徴」としているのに対し、引用発明Aは「現在の映像信号Si」の「8biｔの上位4biｔ」と「1フレームまたは1フィールド前の映像信号」の「8biｔの上位4biｔ」とに「対応した補正データが選択され」「現在の映像信号Si」に「加減算される」ものであるから、両者は、「前記現在のフレームデータの上位ビットと以前のフレームデータの上位ビットとに基づいて、現在のフレームデータを変調する」点で共通する。

(対比結果)
以上の(比較1)?(比較6)を総合すると、本願発明と引用発明Aとは、次の点で一致し、下記の4点で相違する。
(一致点)
「現在のフレームデータを入力する入力部と、
以前のフレームデータとルックアップテーブルの変調データとを利用して、現在のフレームデータを変調するオーバードライビングユニットと、
変調されたフレームデータの入力を受け取って画像を具現する液晶パネルと、
前記ルックアップテーブルとを含み、
前記オーバードライビングユニットは、前記現在のフレームデータの上位ビットと以前のフレームデータの上位ビットとに基づいて、現在のフレームデータを変調する
液晶表示装置用オーバードライビング回路。」

(相違点1)
本願発明が「フレームメモリに貯蔵されている以前のフレームデータを利用して映像データを処理することによって、現在のフレームデータを生成するシステム信号処理部」を有しているのに対し、引用発明Aには「フレームメモリに貯蔵されている以前のフレームデータを利用して映像データを処理することによって、現在のフレームデータを生成するシステム信号処理部」が存在するか否か明らかではない点。

(相違点2)
本願発明では「ルックアップテーブル」が「液晶パネルに搭載され」た「EEPROM」に「貯蔵」されているのに対し、引用発明Aでは「LUT205」を記憶する記憶手段とその設置場所が明らかでない点。

(相違点3)
本願発明では「前記フレームメモリは、前記システム信号処理部に搭載され」ているのに対し、引用発明Aにおいては、この発明特定事項は明らかではない点。

(相違点4)
「前記現在のフレームデータの上位ビットと以前のフレームデータの上位ビットとに基づいて、現在のフレームデータを変調する」する処理に関し、本願発明では「前記オーバードライビングユニット」が「前記現在のフレームデータの最上位値と以前のフレームデータの最上位値との間に差があるときには、現在のフレームデータを変調する」のに対し、引用発明Aでは「加減算器206」によって「現在の映像信号Si」の「8biｔの上位4biｔ」と「1フレームまたは1フィールド前の映像信号」の「8biｔの上位4biｔ」とに「対応した補正データが選択され」「現在の映像信号Si」に「加減算される」点。

【第6、相違点についての当審の判断】
以下、上記(相違点1)?(相違点4)について検討する。
(相違点1及び相違点3についての当審の判断)
相違点1と相違点3は、何れも、「システム信号処理部」に関係する相違点であるから、以下まとめて判断する。
刊行物Bには、「【0005】【発明が解決しようとする課題】液晶素子などを用いた表示装置において、動きに適応したインターレース-プログレッシブ変換(以後、IP変換と呼ぶ)を実施する場合には、例えばフレームメモリなどのフィールド遅延器を使用する必要がある。また、前記のようなデータ強調手段(以後、オーバードライブと呼ぶ)を実施する場合にもフレームメモリを使用する。つまり、IP変換とオーバードライブを別個に実施しようとした場合、2つのフレームメモリが必要となり、表示装置の原価向上につながってしまう。【0006】本発明の目的は、動きに適応したIP変換とオーバードライブとに使用するフレームメモリを共通化することで、フレームメモリ数を削減する信号処理装置を提供することである。」との記載があり、フレームメモリを削減する目的で、信号処理装置のIP変換手段が使用するIP変換用のフレームメモリと、オーバードライブ手段が使用するオーバードライブ用のフレームメモリを共通化する発明(以下、引用発明Bという)が記載されている。ここで、IP変換手段が出力する信号は、液晶パネル等のプログレッシブ形式の信号である(刊行物Bの【0002】等参照)から、IP変換手段は、本願発明の「システム信号処理部」に相当する。なお、表示制御の技術分野において「IP変換」と、本願明細書に記載された「デインターレーシング」とは、同義ないし類似の映像信号処理であることは技術常識である。
そして、引用発明Aにおいて、「入力端子201」には、「現在の映像信号Si」が入力されているところ、前記「現在の映像信号Si」が、フレームメモリを備えた「システム信号処理部」から供給されることは、当該技術分野において、自明な事項である。そうすると、引用発明Aにおいて、引用発明Bを組み合わせて、オーバードライブ用SDRAM型フレームメモリ203と、現在のフレームデータを生成するシステム信号処理部に設けられるフレームメモリとを共通化することは、当業者が容易に想到し得ることである。
したがって、引用発明Aに引用発明Bとを組み合わせて、上記相違点1及び上記相違点3に係る本願発明の発明特定事項と成すことは、当業者が容易に想到し得たことである。

(相違点2についての当審の判断)
液晶表示パネルのオーバーシュートやアンダーシュートにおいて利用されるルックアップテーブルをEEPROMで構成することは、当審の拒絶理由に周知例として引用された、特開2004-240273号公報の【0005】の記載「このような液晶の応答速度の問題を改善するために、1フレーム前の入力画像信号と現フレームの入力画像信号の組み合わせに応じて、予め決められた現フレームの入力画像信号に対する階調電圧より高い(オーバーシュートされた)駆動電圧或いはより低い(アンダーシュートされた)駆動電圧を液晶表示パネルに供給する液晶駆動方法が知られている(特開平4-365094号公報等)。以下、本願明細書においては、この駆動方式をオーバーシュート(OS)駆動と定義する。」、【0032】の記載「また、液晶表示装置100には、強調変換部3が参照する強調変換パラメータを書き換え可能に記憶するOSテーブルメモリ(EEPROM)11と、当該装置を識別するための装置識別情報を格納した装置識別情報格納部20と、通信ネットワーク200上のサーバ300と通信を行うための通信制御部(モデム)30と、温度センサー8により検出された装置内温度に対応した強調変換パラメータを、サーバ300から取得するように通信制御部30を制御するとともに、取得した強調変換パラメータをOSテーブルメモリ(EEPROM)11に更新記憶するための制御CPU40を備えている。」、及び【0033】の記載「ここで、書き換え可能な不揮発性のOSテーブルメモリ(EEPROM)11は、図6に示したものと同様、現垂直表示期間の画像信号と1垂直表示期間前の画像信号とから指定される強調変換パラメータを記憶する2次元テーブルメモリである。また、温度センサー8は、なるべく液晶表示パネル5そのものの温度を検出することが可能に設けられるのが望ましく、1個のみならず複数個をそれぞれ異なるパネル面内位置に設けて構成しても良い。」からみて、本願優先日前の周知技術である。
なお、上記周知技術を例示する文献として示した特開2004-240273号公報の「オーバーシュート(OS)駆動」は、この文献の【0005】から明らかなように、本願発明の「オーバードライビング」に相当するものである。
そうすると、引用発明Aの「LUT5」を記憶する記憶手段に関して、上記本願優先日前の周知技術を適用して、本願発明のようにEEPROMに記憶することは、当業者が容易に成し得たことである。さらに、引用発明Aの「LUT5」の設置場所についても、本願明細書の図1に関する箇所に示される従来技術からしても、液晶表示パネルに搭載することは、当業者が容易に設計できる事項と言わねばならない。

(相違点4についての当審の判断)
まず、引用発明Aの「現在の映像信号Si」の「8biｔの上位4biｔ」と「1フレームまたは1フィールド前の映像信号」の「8biｔの上位4biｔ」について考察する。
「現在の映像信号Si」の「8biｔの上位4biｔ」は、「現在の映像信号Si」を16進数で表した場合の最上位値で、「現在の映像信号Si」の8biｔの下位4biｔは、「現在の映像信号Si」を16進数で表した場合の最下位値であるとも言える。
また、「1フレームまたは1フィールド前の映像信号」の「8biｔの上位4biｔ」は、「1フレームまたは1フィールド前の映像信号」を16進数で表した場合の最上位値で、「1フレームまたは1フィールド前の映像信号」の8biｔの下位4biｔは、「1フレームまたは1フィールド前の映像信号」を16進数で表した場合の最下位値であるとも言える。
さらに、引用発明Aの「現在の映像信号Si」の「8biｔの上位4biｔ」と「1フレームまたは1フィールド前の映像信号」の「8biｔの上位4biｔ」は、刊行物Aの【0067】の記載から、LUT205の容量が少ないものとした設計事項であるとも言える。
そうすると、引用発明Aの「現在の映像信号Si」の「8biｔの上位4biｔ」は、本願発明の「現在のフレームデータの最上位値」に相当し、また、引用発明Aの「1フレームまたは1フィールド前の映像信号」の「8biｔの上位4biｔ」は、本願発明の「以前のフレームデータの最上位値」に相当すると言える。

次に、引用発明Aの「現在の映像信号Si」の「8biｔの上位4biｔ」と「1フレームまたは1フィールド前の映像信号」の「8biｔの上位4biｔ」とに「対応した補正データ」を格納した「LUT205」を、刊行物Aの【図8】を参照しつつ考察する。
現フレームデータと前フレームデータが一致する場合、例えば、両フレームデータが「0000」、「0001」、「0010」、「0111」、「1000」、「1111」等の場合、即ち両フレームデータに差がない場合は「対応した補正データ」は「0」であり、「現在の映像信号Si」に補正の必要がないことが概略読み取れる。
また、現フレームデータと前フレームデータが一致しない場合、例えば、現フレームデータが「0000」で、前フレームデータが各々「0001」、「0010」、「0111」、「1000」である場合、「対応した補正データ」は各々「-8」、「-10」、「-34」、「-10」であり、前フレームデータが「0000」で、現フレームデータが各々「0001」、「0010」、「0111」、「1000」である場合、「対応した補正データ」は各々「6」、「15」、「31」、「20」であり、両フレームデータに差がある場合には「現在の映像信号Si」に補正の必要があることが概略読み取れる。

そうすると、引用発明Aにおいても、概略、「加減算器206」によって「現在の映像信号Si」の最上位値と「1フレームまたは1フィールド前の映像信号」の最上位値との間に差があるときは「対応した補正データが選択され」「現在の映像信号Si」に「加減算される」ことになる。そして、引用発明Aにおいて「補正データ」は、液晶表示パネルの固有の器差・特性に応じて適宜設定すべきものであると解される。

以上のことを総合すると、引用発明Aにおいて「加減算器206」によって「現在の映像信号Si」の「8biｔの上位4biｔ」と「1フレームまたは1フィールド前の映像信号」の「8biｔの上位4biｔ」とに「対応した補正データが選択され」「現在の映像信号Si」に「加減算される」ことと、本願発明において「前記オーバードライビングユニット」が「前記現在のフレームデータの最上位値と以前のフレームデータの最上位値との間に差があるときには、現在のフレームデータを変調する」こととは、液晶の応答性を改善するためのオーバードライビング手段としてみると、実質的な差にはならない。

(作用効果等を加味した検討)
また、本願発明が奏する作用効果も、引用発明Aと引用発明Bと本願優先日前の周知技術等に基づいて当業者が容易に予測しうる程度のものである。 したがって、本願発明は、引用発明Aと引用発明Bと本願優先日前の周知技術等に基づいて、当業者が容易に発明をすることができたものである。

【第7、審判請求人の主張について】
審判請求人は、当審拒絶理由に対する意見書において、概略、引用発明Aと引用発明Bとの組み合わせの動機付けの欠如と、本願発明の「システム信号処理部」及び「前記液晶パネルに搭載され、前記ルックアップテーブルを貯蔵するEEPROM」の容易想到性の否定を主張している。
しかしながら、これらの点については、前記【第6、相違点についての当審の判断】の特に相違点1?3についての当審の判断で説示したように、いずれも当業者が容易に成し得ることである。
したがって、審判請求人の主張は採用できない。

【第8、むすび】
以上のとおり、本願発明は、引用発明A、引用発明B及び本願優先日前の周知技術等に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2012-07-06 
結審通知日 2012-07-09 
審決日 2012-07-23 
出願番号 特願2006-178455(P2006-178455)
審決分類 P 1 8・ 121- WZ (G09G)
最終処分 不成立  
前審関与審査官 武田 悟、福村 拓  
特許庁審判長 飯野 茂
特許庁審判官 森 雅之
▲高▼木 真顕
発明の名称 オーバードライビング回路及びオーバードライビング方法  
代理人 加藤 伸晃  
代理人 朝日 伸光  
代理人 岡部 讓  
代理人 岡部 正夫  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ