• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条4項詳細な説明の記載不備 特許、登録しない(前置又は当審拒絶理由) G01R
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) G01R
管理番号 1267922
審判番号 不服2010-19954  
総通号数 158 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2013-02-22 
種別 拒絶査定不服の審決 
審判請求日 2010-09-06 
確定日 2012-12-25 
事件の表示 特願2005-374490「MISFETの寿命予測方法」拒絶査定不服審判事件〔平成18年7月27日出願公開、特開2006-194875〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
この審判事件に関する出願(以下、「本願」という。)は、2005年(平成17年)1月10日にアメリカ合衆国でされた特許出願に基づくパリ条約の優先権を主張して、平成17年12月27日にされた特許出願である。そして、平成21年2月17日付けの手続補正により明細書、特許請求の範囲及び図面についての補正がされ、平成22年1月12日付けの手続補正により明細書及び特許請求の範囲についての補正がされ、同年4月26日付けで拒絶査定がされた。査定の謄本は、同年5月6日に送達され、これに対して、同年9月6日に拒絶査定不服審判が請求された。さらに、平成24年3月22日付けで当審により拒絶の理由が通知され、同年6月25日付けで意見書が提出され、同日付けの手続補正により明細書及び特許請求の範囲についての補正がされた。

第2 当審が通知した拒絶の理由
当審が平成24年3月22日付けで通知した拒絶理由は、概略以下のとおりである。

(理由1)
本願は、発明の詳細な説明及び特許請求の範囲の記載が特許法第36条第4項第1号及び第6項第1号に規定する要件を満たしていない。

(理由2)
本願の請求項1から11までのそれぞれに係る発明は、いずれも、その優先日前に日本国内又は外国において頒布された刊行物1から3までのそれぞれに記載された発明に基づき、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けことができない。

刊行物1:
M. Takayanagi et al., "Investigation of Hot Carrier Effects in n-MISFETs with HfSiON Gate Dielectric", Proceedings of IEEE 42^(nd) Annual International Reliability Physics Symposium, 2004, pp. 13-17

刊行物2:
藤本昌宏、中島唯之、中野真治、「ｐ^(+)ポリシリコンゲートｐMOSFETのHC劣化検討」、電子情報通信学会技術研究報告(信学技報)、2000年、第100巻、第445号、第7ページから第12ページまで

刊行物3:
E. Li et al., "Process Dependence of Hot Carrier Degradation in PMOSFETS", 2004 IEEE International Integrated Reliability Workshop Final Report, 2004, pp. 166-168

第3 本願に係る発明
本願の請求項1から10までのそれぞれに係る発明は、平成21年2月17日付け、平成22年1月12日付け及び平成24年6月25日付けの手続補正により補正された特許請求の範囲の請求項1から10までのそれぞれに記載された事項によって特定されるとおりのものである。特に、請求項1に係る発明(以下、「本願発明」という。)は、以下のとおりのものである。

「【請求項1】
7より大きいk値を有するゲート誘電体を備えたMISFETの寿命予測方法であって、
スレッショルド電圧(V_(ｔ))、リニアトランスコンダクタンス(G_(,lin))、飽和トランスコンダクタンス(G_(m,ｓaｔ))、リニアドレイン電流(I_(DLIN))および飽和ドレイン電流(I_(DSAT))から成る一群から選択された前記MISFETのホットキャリア注入(HCI)劣化を観測するためのパラメータを決定し、
前記MISFETのゲートへ、当該MISFETの動作電圧よりも大きな負荷バイアスを印加し、
前記MISFETのドレイン電圧を前記負荷バイアスと等しい値に維持し、
前記負荷バイアスが予め選択されたパラメータシフトを引き起こすために必要とされた累積時間から被加速デバイスHCI寿命を測定し、
前記被加速デバイスHCI寿命と前記負荷バイアスとの間の関数関係を導き出し、
前記被加速デバイスHCI寿命と前記負荷バイアスとの間の前記関数関係へ前記MISFETのゲートバイアスを入力すると共に前記MISFETの前記ゲートバイアスに対応する時間を推定することによりMISFETのHCI寿命を予測することを特徴とするMISFETの寿命予測方法。」

第4 理由1(特許法第36条第4項第1号及び第6項第1号)について
1.判断
発明の詳細な説明の記載によれば、本願発明の実施例では、ドレインバイアスの電圧V_(D)と負荷バイアスであるゲートバイアスの電圧V_(G)とを等しくした状態(V_(D)=V_(G))で、被加速デバイスであるMISFETに負荷を与え、被加速デバイス寿命(HC寿命)の対数をゲートバイアスの電圧V_(G)の関数としてプロットし、その結果に基づいて動作条件に対応するデバイス寿命を予測している(段落0024、0031から0033まで及び図2)。このとき、負荷バイアスであるゲートバイアスの電圧V_(G)は、デバイスの動作電圧より大きくする(具体的には、動作電圧が1.2Vのデバイスに対して、1.2＜V_(G)(V)＜3とする)のがよいとされている(段落0023)。実際、図2に示されたプロットからは、1.6≦V_(G)(V)≦2.1としたことが読み取れる。そして、このプロットから、動作条件を1.2Vとした場合(V_(G)=1.2V、すなわちV_(D)=1.2Vの場合)のデバイス寿命を「8年」と予測している。
一方、発明の詳細な説明には、本願発明が奏する「高誘電率半導体デバイスの寿命についての予測値を桁違いに正確なものとすることができる」(段落0015)という効果を説明するために、HC寿命をドレインバイアスの電圧V_(D)の逆数の関数としてプロットした従来の加速負荷試験の結果が記載されている(段落0031及び0034並びに図3)。ここで、図3に示されたプロットは、上記実施例と同じ状態(V_(D)=V_(G))で行われた測定に基づくものである(段落0034)。また、図3に示されたプロットからは、0.45≦1/V_(D)(V)≦0.63としたことが読み取れる。上述のとおりV_(D)=V_(G)であるから、これは、1.6≦V_(G)(V)≦2.2に相当する。そして、このプロットから、動作条件を1.2Vとした場合(1/V_(D)=0.83V^(-1)、すなわちV_(D)=1.2Vの場合)のデバイス寿命を「10000年」と予測している。
ところで、実施例においても、従来の加速負荷試験においても、ドレインバイアスの電圧V_(D)と負荷バイアスであるゲートバイアスの電圧V_(G)とは等しくされている(V_(D)=V_(G))し、その具体的な値も同じような範囲にある。すなわち、実施例においても、従来の加速負荷試験においても、被加速デバイスには同じ電圧が印加されている。印加された電圧が同一であれば、被加速デバイスの振る舞いも同一であると考えられるから、実施例で得られた測定値(例えば、ドレイン電流)と従来の加速負荷試験において得られた測定値とに違いはないはずである。そうすると、実施例でも従来の加速負荷試験でも同じ測定結果が得られることになり、この同じ測定結果から導かれる関数によって予測されるデバイス寿命も同じになるはずである。
この点について、発明の詳細な説明には、例えば「好ましい実施例に基づいて、HCIのNMOSがデバイス寿命へ与える影響は、ドレインバイアスの代わりにゲートバイアスに対する被加速デバイス寿命をプロットすることにより、さらに正確に予測される。」(段落0039)という記載はあるものの、被加速デバイスに同じ電圧を印加しても、実施例と従来の加速負荷試験とで測定結果が異なる理由は、具体的に説明されていない。
以上のとおりであるから、被加速デバイスに同じ電圧を印加しているにもかかわらず、本願発明の実施例では予測寿命が8年とされ、従来の加速負荷試験では予測寿命が10000年とされることの技術的裏付けが依然として不明である。

2.請求人の主張について
請求人(出願人)は、上述の点に関し、原審で通知された拒絶の理由に対する平成21年2月17日付け意見書の「(4)記載不備な点について」において、以下のように主張している。

「また何故、「好ましい実施例に基づいて、HCIのNMOSがデバイス寿命へ与える影響は、ドレインバイアスの代わりにゲートバイアスに対する被加速デバイス寿命をプロットすることにより、さらに正確に予測される」(原明細書段落番号[0039])のかについては、原明細書段落番号[0037]?[0038]にかけての記載や、それに対応した図面[図6]を用いて説明しておりますが、その理由は、「電子捕獲は主にゲートバイアスよって推進されることを意味する」からであります。つまり、従来のようなドレインバイアスに対してではなく、電子捕獲を主に推進できるゲートバイアスに対して、被加速デバイス寿命をプロットすれば、デバイス寿命をさらに正確に予測することが可能になります。」

しかし、この主張を参酌しても、ドレインバイアスの電圧V_(D)と負荷バイアスであるゲートバイアスの電圧V_(G)とが等しくされている(V_(D)=V_(G))状態で、ドレインバイアスの電圧V_(D)に代えてゲートバイアスの電圧V_(G)に対して被加速デバイス寿命をプロットするとデバイス寿命の予測が正確になる理由を理解することができない。
また、請求人は、当審が通知した拒絶の理由に対する平成24年6月25日付け意見書の「(6)記載不備な点について」において、以下のように主張している。下線は、請求人が付したものである。

「上述のように、本願の請求項1に係る発明では、『前記MISFETのゲートへ、当該MISFETの動作電圧よりも大きな負荷バイアス』を印加するという技術的特徴を明らかにするために補正されました。
それに対して、従来の方法と、本願の出願当初図面[図3]に示す結果は、そうした条件の提供を欠いております。
本願の[図3]に示す従来の方法は、最も厳しい負荷条件とされるV_(G)=V_(D)の条件下で、ドレインバイアスの逆数1/V_(d)に対する被加速デバイス寿命をプロットしたもので、プロットされたドレインバイアスの逆数1/V_(d)の値は0.45?0.63であり、これをゲートへの負荷バイアスに換算するとV_(G)=約1.6?2.2Vに相当します。
しかし従来の方法において、被測定デバイスのゲートに印加する負荷バイアスVGが、『MISFETの動作電圧よりも大きな』値であるとする記載は一切なされておりません。」

しかし、以下に述べるとおり、この主張は、図3に示された事項と整合していないから、採用することができない。
図3に示されたプロットは、請求人も認めているように、負荷バイアスであるゲートバイアスの電圧VGを1.6≦V_(G)(V)≦2.2とした場合に相当する。そして、図3に基づいてデバイス寿命を「10000年」と予測しているのは、プロットから導き出された関係を表す直線を用いて1/V_(D)=0.83V^(-1)(V_(D)=1.2V)に対応する被加速デバイス寿命を読み取った結果が「10000年」になるからである。ところで、この「10000年」という数値は、本願発明の実施例で得られた「8年」という数値と比較されているから、通常の動作条件における予測デバイス寿命であることが明らかである。そうすると、図3に示された従来の加速負荷試験は、負荷バイアスであるゲートバイアスの電圧V_(G)を1.6≦V_(G)(V)≦2.2として得たプロットから、V_(D)=1.2Vに対応する被加速デバイス寿命を読み取り、それを通常の動作条件における予測デバイス寿命としていることになる。
すなわち、従来の加速負荷試験においても、被加速デバイスのゲートに印加する負荷バイアスV_(G)は、被加速デバイスの動作電圧(V_(D)=1.2V)より大きな値(1.6≦V_(G)(V)≦2.2)である。

3.理由1についてのまとめ
以上のとおりであるから、発明の詳細な説明の記載からは、本願発明が「高誘電率半導体デバイスの寿命についての予測値を桁違いに正確なものとすることができる」という効果を奏するかどうかが明らかでない。
したがって、本願の発明の詳細な説明は、当業者が本願発明の実施をすることができる程度に明確かつ十分に記載したものでない。

第5 理由2(特許法第29条第2項)について
1.刊行物、刊行物に記載された事項、引用発明
(1)刊行物
以下に列挙する刊行物は、いずれも本願の優先日前に頒布された刊行物である。刊行物1及び2は、上記「第2」で述べたとおり、当審が通知した拒絶理由で引用された刊行物であり、刊行物4は、原審で通知された拒絶理由(平成21年10月1日付け)で引用された刊行物である。

刊行物1(再掲):
M. Takayanagi et al., "Investigation of Hot Carrier Effects in n-MISFETs with HfSiON Gate Dielectric", Proceedings of IEEE 42^(nd) Annual International Reliability Physics Symposium, 2004, pp. 13-17

刊行物2(再掲):
藤本昌宏、中島唯之、中野真治、「ｐ^(+)ポリシリコンゲートｐMOSFETのHC劣化検討」、電子情報通信学会技術研究報告(信学技報)、2000年、第100巻、第445号、第7ページから第12ページまで

刊行物4:
特開2001-77111号公報

(2)刊行物1に記載された事項、引用発明
刊行物1には、以下の記載がある。なお、原文の引用の後に、当審が作成した日本語訳を記載する。

ア.第13ページ左欄
「ABSTRACT
This paper reports the hot carrier reliability of n-MISFET with HfSiON gate dielectrics and n^(+) polysilicon gate electrode. It is found that generation of electron traps is the main cause of device degradation. The worst hot carrier stress condition is found to be V_(d)=V_(g) condition rather than the well-known condition of V_(g) giving maximum substrate current (I_(sub)^(max)), which is the worst condition for n-MOSFET with conventional SiO_(2).」
「要約
この論文では、HfSiONゲート誘電体およびn^(+)ポリシリコンゲート電極を備えたn-MISFETのホットキャリア信頼性を報告する。電子トラップの生成がデバイス劣化の主要因であることが分かる。最も厳しいホットキャリア負荷条件は、従来のSiO_(2)を備えたn-MOSFETにとって最も厳しい条件としてよく知られた最大の基板電流(I_(ｓｕb)^(maｘ))を与えるV_(g)の条件ではなく、V_(d)=V_(g)の条件であることが分かる。」

イ.第13ページ左欄
「Since high-k materials usually shows severe charge trapping, hot carrier degradation mechanism and the worst HC stress condition not need to be exclusively the same as that of n-MOSFET with conventional SiO_(2).」
「高k材料は、通常、深刻な電荷トラップを示すので、ホットキャリア劣化メカニズム及び最も厳しいHC負荷条件は、従来のSiO_(2)を備えたn-MOSFETのものと全く同じでなくてもよい。」

ウ.第14ページ左欄から右欄にかけて
「a) Worst HC Stress Condition
To investigate the worst HC stress condition, two typical conditions, which are V_(d)=V_(g) and I_(sub)^(max) condition, are applied to L_(g)=180 nm MISFET for cases of V_(d)=2.2 V and 2.4 V. In Figure 4, degradation in I_(d) (ΔI_(d)/I_(d0)) is shown. …(略)… The large amount of electron trap generation during the stress under V_(d)=V_(g) condition is basically unchanged for different V_(d) bias which results in several orders of magnitude shorter lifetime for V_(d)=V_(g), condition compared to I_(sub)^(max) condition as shown in Figure 6. Therefore, the worst HC stress condition must be V_(d)=V_(g) rather than I_(sub)^(max) condition for n-MISFET with HfSiON gate dieleceics.」
「a)最も厳しいHC負荷条件
最も厳しいHC負荷条件を調べるために、L_(g)=180nmのMISFETに対し、V_(d)=2.2V及び2.4Vで、2つの典型的な条件、V_(d)=V_(g)及びI_(ｓｕb)^(maｘ)条件を適用する。図4では、I_(d)の低下(ΔI_(d)/I_(d0))が示されている。…(略)…図6に示されるように、V_(d)=V_(g)条件での負荷における大量の電子トラップ生成は、様々なV_(d)バイアスに対して基本的に変化せず、その結果、V_(d)=V_(g)条件では、寿命がI_(ｓｕb)^(maｘ)条件と比較して数桁短くなる。したがって、最も厳しいHC負荷条件は、HfSiONゲート誘電体を備えたn-MISFETでは、I_(ｓｕb)^(maｘ)条件ではなくV_(d)=V_(g)条件である。」

エ.図4
図4からは、V_(d)=V_(g)の負荷条件で、負荷時間(stress time)によるI_(d)の低下(ΔI_(d)/I_(d0)(%)の上昇)を読み取ることができる。

オ.図6
図6からは、I_(d)が10%低下することを寿命と定義し、V_(d)=V_(g)のHC負荷条件で、Y軸を寿命の対数とし、X軸を1/V_(d)としてプロットすることにより、寿命の対数と1/V_(d)との間の関係が直線として導き出され、そこからn-MISFETの寿命を予測できることが読み取れる。

以上の記載を勘案すると、刊行物1には、以下の発明(以下、「引用発明」という。)が記載されている。

「HfSiONゲート誘電体を備えたn-MISFETの寿命予測方法であって、
前記n-MISFETのホットキャリア劣化をI_(d)により観測するものとし、
Vd=Vgの負荷条件で前記n-MISFETに負荷バイアスを印加し、
前記負荷バイアスの印加によりI_(d)が10%低下するまでの負荷時間から前記n-MISFETの寿命を求め、
縦軸を寿命の対数とし、横軸を1/V_(d)としてプロットすることにより、寿命の対数と1/V_(d)との間の関係が直線として導き出されるn-MISFETの寿命予測方法。」

(3)刊行物2に記載された事項
刊行物2の図9には、横軸を負荷バイアスとし、縦軸を被加速デバイス寿命としてプロットしたグラフが示されている。

(4)刊行物4に記載された事項
刊行物4には、以下の記載がある。

ア.段落0063
「【0063】図10および図11は、膜中の電荷トラップの存在にもかかわらず、図6の膜の信頼性を示す。図10において、ストレス電圧を挿入表に記載する。約1.3Vより低い動作電圧では、誘電体ブレイクダウン時間依存性(TDDB)の寿命は10年以上あると推定され得る。図11において、TDDBの外挿はゲート電圧を関数とした場合の破損までの時間を意味する。動作電圧が1.3V以下の場合、10年以上平均寿命が得られ得る。」

イ.図11
図11に示されたグラフには、ゲート電圧と寿命との間の関係を表す直線が示されている。そして、この直線は、ゲート電圧を2V以上にした場合について、ゲート電圧とそれ対応する寿命とをプロットしたものから導き出したものであること、及び、その直線を用いて、プロットに用いたゲート電圧より低い動作電圧(1.3V以下)における平均寿命が10年以上と予測されることが読み取れる。

2.対比
本願発明と引用発明とを比較すると、以下のとおりである。

引用発明の「HfSiONゲート誘電体を備えたn-MISFET」及び「寿命予測方法」は、それぞれ、本願発明の「7より大きいk値を有するゲート誘電体を備えたMISFET」及び「寿命予測方法」に相当する。
引用発明の「前記n-MISFETのホットキャリア劣化をI_(d)により観測するものとし」と、本願発明の「スレッショルド電圧(V_(ｔ))、リニアトランスコンダクタンス(G_(,lin))、飽和トランスコンダクタンス(G_(m,ｓaｔ))、リニアドレイン電流(I_(DLIN))および飽和ドレイン電流(I_(DSAT))から成る一群から選択された前記MISFETのホットキャリア注入(HCI)劣化を観測するためのパラメータを決定し」とは、観測するためのパラメータを決定している点で共通している。
引用発明の「V_(d)=V_(g)の負荷条件で前記n-MISFETに負荷バイアスを印加し」は、本願発明の「前記MISFETのゲートへ、…負荷バイアスを印加し、前記MISFETのドレイン電圧を前記負荷バイアスと等しい値に維持し」に相当する。
引用発明の「前記負荷バイアスの印加によりI_(d)が10%低下する」は、本願発明の「前記負荷バイアスが…パラメータシフトを引き起こす」に相当し、引用発明の「前記n-MISFETの寿命」は、本願発明の「被加速デバイスHCI寿命」に相当する。したがって、引用発明の「前記負荷バイアスの印加によりIdが10%低下するまでの負荷時間から前記n-MISFETの寿命を求め」は、本願発明の「前記負荷バイアスが…パラメータシフトを引き起こすために必要とされた累積時間から被加速デバイスHCI寿命を測定し」に相当する。
引用発明の「縦軸を寿命の対数とし、横軸を1/V_(d)としてプロットすることにより、寿命の対数と1/V_(d)との間の関係が直線として導き出される」と、本願発明の「前記被加速デバイスHCI寿命と前記負荷バイアスとの間の関数関係を導き出し、前記被加速デバイスHCI寿命と前記負荷バイアスとの間の前記関数関係へ前記MISFETのゲートバイアスを入力すると共に前記MISFETの前記ゲートバイアスに対応する時間を推定することによりMISFETのHCI寿命を予測する」とは、被加速デバイスHCI寿命と負荷バイアスとの関数関係を導き出し、その関数関係に基づいてMISFETのHCI寿命を予測する点で共通している。

以上のことから、本願発明と引用発明とは、

「7より大きいk値を有するゲート誘電体を備えたMISFETの寿命予測方法であって、
観測するためのパラメータを決定し
前記MISFETのゲートへ、負荷バイアスを印加し、
前記MISFETのドレイン電圧を前記負荷バイアスと等しい値に維持し、
前記負荷バイアスがパラメータシフトを引き起こすために必要とされた累積時間から被加速デバイスHCI寿命を測定し、
被加速デバイスHCI寿命と負荷バイアスとの関数関係を導き出し、その関数関係に基づいてMISFETのHCI寿命を予測するMISFETの寿命予測方法。」

である点で一致し、以下の点で相違する。

(相違点1)
ホットキャリア注入劣化を観測するためのパラメータの決定に関し、本願発明では、「スレッショルド電圧(V_(ｔ))、リニアトランスコンダクタンス(G_(,lin))、飽和トランスコンダクタンス(G_(m,ｓaｔ))、リニアドレイン電流(I_(DLIN))および飽和ドレイン電流(I_(DSAT))から成る一群から選択」するのに対し、引用発明では、パラメータの選択をしておらず、また、パラメータとしてI_(d)を用いてはいるものの、このI_(d)がリニアドレイン電流又は飽和ドレイン電流であるのか明らかではない点。

(相違点2)
MISFETのゲートへ印加する負荷バイアスに関し、本願発明では、「MISFETの動作電圧より大きな負荷バイアス」であるのに対し、引用発明では、負荷バイアスとMISFETの動作電圧との大小関係が不明である点。

(相違点3)
被加速デバイスHCI寿命の関数関係に関し、本願発明では、ゲートに印加する負荷バイアスとの関数関係であるのに対し、引用発明では、ドレインに印加するバイアスとの関数関係である点。

(相違点4)
ホットキャリア(HCI)寿命の予測に関し、本願発明では、導き出された関数関係へゲートバイアスを入力すると共に前記ゲートバイアスに対応する時間を推定することによりHCI寿命を予測するのに対し、引用発明では、関数関係として直線を導き出しているものの、ゲートバイアスを入力することで寿命を予測するのか不明である点。

3.判断
相違点についての判断は、以下のとおりである。

(1)相違点1について
HCI劣化を観測するためのパラメータとして何を選択するかは、当業者が適宜決定し得る事項であるし、例えば本願の明細書の段落0005の記載からも裏付けられるように、スレッショルド電圧、リニアトランスコンダクタンス、飽和トランスコンダクタンス、リニアドレイン電流及び飽和ドレイン電流は、劣化のパラメータとして一般的であるから、これらの中からパラメータを選択することは、当業者が容易に思い付くことである。

(2)相違点2について
被測定デバイスの動作電圧より大きな負荷バイアスを印加して被加速デバイス寿命を測定し、その結果から動作電圧における被測定デバイスの寿命を予測することは、例えば刊行物4に記載されているように、周知技術である。したがって、引用発明において、MISFETのゲートへ印加する負荷バイアスをそのMISFETの動作電圧より大きなものにすることは、当業者が容易に思い付くことである。

(3)相違点3及び4について
相違点3及び4について、併せて検討する。
被加速デバイスの寿命の予測は、最も厳しい負荷条件で行うのが通常であるところ、引用発明では、MISFETに対する最も厳しい負荷条件をV_(d)=V_(g)としており、この負荷条件のもとでMISFETの寿命と負荷バイアスとの関数関係を導き出している。そして、MISFETのドレインの電圧となるV_(d)とゲートの電圧となるV_(g)とは同一であるから、引用発明においてMISFETの寿命と負荷バイアスとの関数関係を導き出す際、負荷バイアスであるV_(d)をプロットすることは、負荷バイアスとしてV_(g)をプロットすることと違いがない。
また、寿命を予測する際、関数関係を導き出すために用いた負荷バイアスの値を入力するとともに、この値に対応する時間を推定することは、通常行われることである。
さらに、引用発明では、前記プロットにおいて、横軸を負荷バイアスの逆数としているが、横軸を負荷バイアスとすることも周知技術である(例えば、刊行物2の図9)から、横軸を負荷バイアスとしてプロットすることは当業者が適宜行い得る設計的事項である。
そうすると、引用発明において、寿命との関数関係を導き出す際、横軸をV_(g)としてプロットし、導き出した関数関係にV_(g)を入力すると共に前記V_(g)に対応する時間を推定することにより寿命を予測することは、当業者が容易に思い付くことである。

4.理由2についてのまとめ
以上のとおりであるから、本願発明は、刊行物1に記載された発明(引用発明)と例えば刊行物2及び4のそれぞれに記載された周知技術とに基づいて、当業者が容易に発明をすることができたものである。

第6 むすび
本願の発明の詳細な説明の記載は、当業者が本願の発明の実施をすることができる程度に明確かつ十分に記載したものでないから、特許法第36条第4項第1号の要件を満たしていない。
また、本願発明は、刊行物1に記載された発明と例えば刊行物2及び4のそれぞれに記載された周知技術とに基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶をすべきものである。
よって、結論のとおり審決する。
 
審理終結日 2012-07-24 
結審通知日 2012-07-30 
審決日 2012-08-10 
出願番号 特願2005-374490(P2005-374490)
審決分類 P 1 8・ 536- WZ (G01R)
P 1 8・ 121- WZ (G01R)
最終処分 不成立  
前審関与審査官 関根 洋之  
特許庁審判長 飯野 茂
特許庁審判官 小林 紀史
中塚 直樹
発明の名称 MISFETの寿命予測方法  
代理人 牛木 護  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ