ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 4号2号請求項の限定的減縮 特許、登録しない。 H01L 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L 審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1276224 |
| 審判番号 | 不服2012-9226 |
| 総通号数 | 164 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2013-08-30 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2012-05-18 |
| 確定日 | 2013-07-03 |
| 事件の表示 | 特願2005- 42948「トリプルゲートトランジスタを有する半導体素子」拒絶査定不服審判事件〔平成17年 9月 2日出願公開、特開2005-236305〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯 本願は、平成17年2月18日(パリ条約による優先権主張2004年2月20日、大韓民国、2004年12月29日、米国)の出願であって、平成23年10月3日付けの拒絶理由通知に対して、平成24年1月10日に手続補正書及び意見書が提出されたが、同年1月31日付けで拒絶査定がなされ、それに対して、同年5月18日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正がなされ、その後当審において、同年7月24日付けで審尋がなされ、同年9月25日に回答書が提出されたものである。 2.補正の却下の決定 【補正の却下の決定の結論】 平成24年5月18日になされた手続補正を却下する。 【理由】 (1)補正の内容 平成24年5月18日になされた手続補正(以下「本件補正」という。)は、補正前の特許請求の範囲の請求項1ないし6を、補正後の特許請求の範囲の請求項1ないし6に補正するものであって、補正前後の請求項は以下のとおりである。 (補正前) 「【請求項1】 半導体ウェーハと、 前記半導体ウェーハ上に形成されたトリプルゲートトランジスタと、を含み、 前記トリプルゲートトランジスタは、 第1方位の結晶面で形成されている上面及び両側面を備え、第1方向に形成されている活性領域と、 前記活性領域の上面及び両側面上にあるゲート絶縁膜と、 前記上面及び両側面に各々位置される上面チャンネル及び両側面チャンネルからなり、 前記第1方向に形成されたチャンネルと、 前記上面チャンネル及び両側面チャンネルに対応して前記ゲート絶縁膜上に形成され、上面チャンネル及び両側面チャンネルに沿って前記第1方向に電流が流れるように、前記活性領域に垂直方向に整列されているゲート電極と、を含む ことを特徴とする半導体素子。 【請求項2】 前記第1方位の結晶面は、｛100｝結晶面である ことを特徴とする請求項1に記載の半導体素子。 【請求項3】 前記第1方向は、＜100＞結晶方向である ことを特徴とする請求項1に記載の半導体素子。 【請求項4】 前記半導体ウェーハは、＜110＞結晶方向を表す方位インジケータを含み、前記活性領域は、前記方位インジケータに対して45°ずれて整列されている ことを特徴とする請求項1に記載の半導体素子。 【請求項5】 前記活性領域の上面及び両側面の交点部は、ラウンドされている ことを特徴とする請求項1に記載の半導体素子。 【請求項6】 前記上面及び両側面での曲率半径は、前記ゲート絶縁膜厚さの少なくとも4.5倍である ことを特徴とする請求項5に記載の半導体素子。」 (補正後) 「【請求項1】 半導体ウェーハと、 前記半導体ウェーハ上に形成されたトリプルゲートトランジスタと、を含み、 前記トリプルゲートトランジスタは、 第1方位の結晶面で形成されている上面及び両側面を備え、第1方向に形成されている活性領域と、 前記活性領域の上面及び両側面上にあるゲート絶縁膜と、 前記上面及び両側面に各々位置される上面チャンネル及び両側面チャンネルからなり、 前記第1方向に形成されたチャンネルと、 前記上面チャンネル及び両側面チャンネルに対応して前記ゲート絶縁膜上に形成され、上面チャンネル及び両側面チャンネルに沿って前記第1方向に電流が流れるように、前記活性領域に垂直方向に整列されているゲート電極と、を含み、 前記活性領域の上面及び両側面と前記ゲート絶縁膜とは下方に開口した断面コの字型を形成し、活性領域の上面と両側面とに対応して配置される前記上面チャンネルの表面と前記両側面チャンネルの表面との交点はラウンドし、前記ゲート絶縁膜は前記半導体ウェーハ上には配置されない ことを特徴とする半導体素子。 【請求項2】 前記第1方位の結晶面は、｛100｝結晶面である ことを特徴とする請求項1に記載の半導体素子。 【請求項3】 前記第1方向は、＜100＞結晶方向である ことを特徴とする請求項1に記載の半導体素子。 【請求項4】 前記半導体ウェーハは、＜110＞結晶方向を表す方位インジケータを含み、前記活性領域は、前記方位インジケータに対して45°ずれて整列されている ことを特徴とする請求項1に記載の半導体素子。 【請求項5】 前記活性領域の上面及び両側面の交点部は、ラウンドされている ことを特徴とする請求項1に記載の半導体素子。 【請求項6】 前記上面及び両側面での曲率半径は、前記ゲート絶縁膜厚さの少なくとも4.5倍である ことを特徴とする請求項5に記載の半導体素子。」 (2)新規事項追加の有無及び補正の目的の適否についての検討 本件補正は、補正前の請求項1に係る発明の発明特定事項である「活性領域の上面及び両側面」及び「ゲート絶縁膜」について、「前記活性領域の上面及び両側面と前記ゲート絶縁膜とは下方に開口した断面コの字型を形成し、活性領域の上面と両側面とに対応して配置される前記上面チャンネルの表面と前記両側面チャンネルの表面との交点はラウンドし、前記ゲート絶縁膜は前記半導体ウェーハ上には配置されない」と限定的に減縮する事項を追加する補正であり、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項(以下「特許法第17条の2第4項」という。)第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 そして、「前記活性領域の上面及び両側面と前記ゲート絶縁膜とは下方に開口した断面コの字型を形成し、活性領域の上面と両側面とに対応して配置される前記上面チャンネルの表面と前記両側面チャンネルの表面との交点はラウンドし、前記ゲート絶縁膜は前記半導体ウェーハ上には配置されない」という事項は、本願の願書に最初に添付した明細書の【0065】、図8及び10等の記載に基づく補正であり、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項(以下「特許法第17条の2第3項」という。)に規定された新規事項の追加禁止の要件を満たしている。 (3)独立特許要件について (3-1)はじめに 上記(2)において検討したとおり、本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものであるから、本件補正が、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項(以下「特許法第17条の2第5項」という。)において準用する同法第126条第5項の規定に適合するか否かについて、検討する。 (3-2)補正後の請求項1に係る発明 本件補正による補正後の請求項1ないし6に係る発明は、平成24年5月18日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1ないし6に記載されている事項により特定されるとおりのものであって、そのうちの補正後の請求項1に係る発明(以下「補正後の発明」という。)は、その特許請求の範囲の請求項1に記載されている事項により特定される上記2.(1)の補正後の請求項1として記載したとおりのものである。 (3-3)引用刊行物に記載された発明 (3-3-1)原査定の拒絶の理由に引用され、本願の優先日前である平成2年5月18日に日本国内において頒布された刊行物である特開平2-130852号公報(以下「引用刊行物」という。)には、第1、3図とともに、以下の事項が記載されている。なお、下線は、当合議体において付加したものである(以下同様。)。 「〔実施例〕 以下、本発明の第1の実施例を第1図を用いて説明する。 まず、P型、比抵抗0.1Ω、結晶面方位(100)のシリコン基板1上に熱酸化法を用いて、素子分離絶縁膜2であるSiO_(2)膜を約0.4μmの厚さに形成する。次に、周知のリソグラフィー及びドライエツチング技術を用いて、上記素子分離絶縁膜2のパターンニングを行い、所望の領域に窓3を形成し、シリコン基板表面4を露出させる。 次に、選択気相成長法を用いて、P型、比抵抗10Ω・cmの単結晶シリコン5をシリコン基板表面4より約0.6μmの厚さに成長させる。 本実施例においては、単結晶シリコン5の表面が、素子分離絶縁膜2の表面より約0.2μm高い位置になるようにした。また、単結晶シリコン4の選択気相成長は、ソースガスにSiH_(2)Cl_(2)とHClを、ドーピングガスPH_(3)を、また、キャリアガスにH_(2)を用いて、1000℃の温度で形成した。なお、本実施例においては、素子分離絶縁膜2の表面より上へ成長した単結晶シリコン膜5の側壁部の面方位が、(100)面となるようにした。 ここで、シリコンの選択気相成長においては、シリコンの気相エツチング速度に比べ、成長速度があまりに速すぎると、第3図に示すようなファセット5-2.5-3が形成されやすくなる。このファセットである(111)面5-2,(111)面5-3は、周知のように、(100)面5-1に比べて表面電荷量が約1?1.5桁多いため、MOSトランジスタのチャネル部として用いることは好ましくない、また、このようなファセット5-2,5-3が形成されると、単結晶シリコン5の成長とともに、各面方位のシリコン表面積を占める割合が変化するため、複数のトランジスターの特性制御が非常に困難となる。本実施例では、SiH_(2)Cl_(2)とHClガス流量比を最適化することで、ファセット5-2,5-3成長を無くした。 次いで、熱酸化法を用いて20nmのゲート酸化膜6を形成した。本実施例では、ゲート酸化膜6の形成に、ランプ加熱による短時間酸化法を用いた。ゲート酸化膜は、シリコン5のコーナ一部において薄くならないように、1100℃の高温で、乾燥酸素を用いて形成した。なお、減圧化学気相成長法を用いて形成したSiO_(2)膜をゲート絶縁膜6として用いても良好の結晶が得られた。 次に、ワード線7となるシリコン膜を、減圧化学気相成長法により、リンをドーピングしながら0.2μmの厚さに堆積した。この後、周知のリソグラフイおよびドライエツチング技術によりシリコン膜をパターンニングしてワード線7を形成した。なお、本実施例では、ワード線7の加工にマイクロ波励起型のプラズマエツチング装置を用い、シリコン基板1温度を一100℃に維持し、SF_(6)ガスを用いてエツチングした。その結果、段差側壁のシリコン膜を除去するために長時間のオーバエツチングを行ったが、下層のゲート酸化膜6の削れおよび、ワード線7のサイドエツチング量のいずれも無視できる程度であった。 次に、ソース・ドレインとなる領域に、イオン打込み法により、リンをドーピングした後、900℃20分間N_(2)アニールを行い、拡散層8を形成した。 以上により、選択気相成長法を用いたアイソレーションを有するMOSトランジスタの形成を完了する。 本発明によれば、界面特性の悪い、素子分離絶縁膜2と選択成長した単結晶シリコン5との界面部分をMOSトランジスタの動作と無関係にすることができるので、MOSトランジスタの信頼性を向上できる。またアクティブ領域の側壁部も、トランジスタのチャネル部となるので、実効的なチャネル幅を長くすることができる。チャネルの相互コンダクタンスは、チャネル幅に比例して大きくなるのでトランジスタの動作速度を高速化できる。」(第2頁右下欄第19行?第3頁右下欄第15行) (3-3-2)「アクティブ領域の側壁部も、トランジスタのチャネル部となるので、実効的なチャネル幅を長くすることができる。」(第3頁右下欄第10?12行)という記載から、引用刊行物に記載されたMOSトランジスタが、トリプルゲートトランジスタであることは明らかである。 (3-3-3)「単結晶シリコン5」は結晶面方位(100)のシリコン基板表面4上に成長させているのであるから、「素子分離絶縁膜2の表面より上へ成長した単結晶シリコン膜5」の上面の面方位が、(100)面であることは明らかである。 (3-3-4)「熱酸化法を用いて20nmのゲート酸化膜6を形成した。」(第3頁右上欄第18?19行)という記載から、「ゲート酸化膜6」は、「素子分離絶縁膜2の表面より上へ成長した単結晶シリコン膜5」の上面及び側壁部に形成されることは明らかである。 (3-3-5)「ワード線7となるシリコン膜を、減圧化学気相成長法により、リンをドーピングしながら0.2μmの厚さに堆積した。この後、周知のリソグラフイおよびドライエツチング技術によりシリコン膜をパターンニングしてワード線7を形成した。」(第3頁左下欄第6?11行)という記載及び第1図から、「素子分離絶縁膜2の表面より上へ成長した単結晶シリコン膜5」の上面及び側壁部のうち、「ワード線7」で覆われた部分が、チャネル部となることは明らかである。 (3-3-6)「ソース・ドレインとなる領域に、イオン打込み法により、リンをドーピングした後、900℃20分間N_(2)アニールを行い、拡散層8を形成した。」(第3頁左下欄第19行?同頁右下欄第2行)という記載及び第1図から、「素子分離絶縁膜2の表面より上へ成長した単結晶シリコン膜5」の「ワード線7」を挟んだ両側に「ソース/ドレイン」領域が形成されていることが見て取れる。 (3-3-7)そうすると、引用刊行物には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。 「結晶面方位(100)のシリコン基板1上の素子分離絶縁膜2に形成された窓3内に露出されたシリコン基板表面4より成長し、前記素子分離絶縁膜2の表面より上へ成長した部分の上面及び側壁部の面方位が、(100)面である単結晶シリコン膜5と、 前記単結晶シリコン膜5の前記上面及び側壁部に形成されたゲート酸化膜6と、 前記ゲート酸化膜6を介して、前記単結晶シリコン膜5の前記上面及び側壁部を覆うワード線7と、 前記ワード線7で覆われた前記単結晶シリコン膜5の前記上面及び側壁部に形成されるチャネル部と、 前記単結晶シリコン膜5の前記ワード線7を挟んだ両側に形成されたソース/ドレイン領域と、 からなるトリプルゲートトランジスタ。」 (3-4)対比・判断 (3-4-1)刊行物発明の「シリコン基板1」は、補正後の発明の「半導体ウェーハ」に相当する。そして、刊行物発明において、「トリプルゲートトランジスタ」は、「シリコン基板1」の上に形成されていることは明らかであり、刊行物発明の「トリプルゲートトランジスタ」及び「シリコン基板1」は、併せて補正後の発明の「半導体素子」に相当する。 (3-4-2)刊行物発明の「単結晶シリコン膜5」の「素子分離絶縁膜2の表面より上へ成長した部分」は、補正後の発明の「活性領域」に相当する。そして、刊行物発明の「上面及び側壁部」は、補正後の発明の「上面及び両側面」に、刊行物発明の「結晶面方位(100)」は、補正後の発明の「第1方位の結晶面」に、各々相当する。 (3-4-3)刊行物発明の「ゲート酸化膜5」は、補正後の発明の「ゲート絶縁膜」に相当する。また、刊行物発明の「ワード線7」のうち「単結晶シリコン膜5の」「上面及び側壁部を覆う」部分は、補正後の発明の「ゲート電極」に相当する。そして、刊行物発明の「ワード線7」は、「単結晶シリコン膜5」の「素子分離絶縁膜2の表面より上へ成長した部分」に垂直方向に整列していることは、明らかである。 (3-4-4)刊行物発明の「ワード線7で覆われた」「単結晶シリコン膜5の」「上面及び側壁部に形成されるチャネル部」は、補正後の発明の「上面及び両側面に」「位置される」「チャンネル」に相当する。そして、刊行物発明の「チャネル部」のうち、「上面」に「形成される」部分及び「側壁部に形成される」部分は、各々補正後の発明の「上面チャンネル」及び「両側面チャンネル」に相当する。 (3-4-5)刊行物発明において、「ドレイン」から「ソース」に向かう方向は、補正後の発明の「上面チャンネル及び両側面チャンネルに沿って」「電流が流れる」「第1の方向」に相当する。そして、刊行物発明において、「チャネル部」は、「ドレイン」から「ソース」に向かう方向に形成されており、「単結晶シリコン膜5」の「素子分離絶縁膜2の表面より上へ成長した部分」は、「ドレイン」から「ソース」に向かう方向に形成されているといえる。 (3-4-6)そうすると、補正後の発明と刊行物発明とは、 「半導体ウェーハと、 前記半導体ウェーハ上に形成されたトリプルゲートトランジスタと、を含み、 前記トリプルゲートトランジスタは、 第1方位の結晶面で形成されている上面及び両側面を備え、第1方向に形成されている活性領域と、 前記活性領域の上面及び両側面上にあるゲート絶縁膜と、 前記上面及び両側面に各々位置される上面チャンネル及び両側面チャンネルからなり、 前記第1方向に形成されたチャンネルと、 前記上面チャンネル及び両側面チャンネルに対応して前記ゲート絶縁膜上に形成され、上面チャンネル及び両側面チャンネルに沿って前記第1方向に電流が流れるように、前記活性領域に垂直方向に整列されているゲート電極とを含む半導体素子。」 である点で一致し、次の3点で相違する。 (相違点1)補正後の発明では、「活性領域の上面及び両側面と」「ゲート絶縁膜とは下方に開口した断面コの字型を形成し」ているのに対し、刊行物発明では、そのような特定がなされていない点。 (相違点2)補正後の発明では、「活性領域の上面と両側面とに対応して配置される」「上面チャンネルの表面と」「両側面チャンネルの表面との交点はラウンドし」ているのに対し、刊行物発明では、そのような特定がなされていない点。 (相違点3)補正後の発明では、「ゲート絶縁膜は」「半導体ウェーハ上には配置されない」のに対し、刊行物発明では、そのような特定がなされていない点。 (3-5)判断 (3-5-1)相違点1及び3について 引用刊行物の「熱酸化法を用いて20nmのゲート酸化膜6を形成した。」(第3頁右上欄第18?19行)という記載から、「ゲート酸化膜6」は、「素子分離絶縁膜2の表面より上へ成長した単結晶シリコン膜5」の上面及び側壁部のみに形成され、SiO_(2)膜からなる「素子分離絶縁膜2」上には形成されないことは明らかである。(なお、引用刊行物の第1図等には、「ゲート酸化膜6」が「素子分離絶縁膜2」上にも形成されている構成が示されているが、これは、引用刊行物の第3頁左下欄第3?5行に記載されているような、「ゲート酸化膜6」を「減圧化学気相成長法を用いて形成した」場合を示すものと解される。)そうすると、刊行発明において、「素子分離絶縁膜2の表面より上へ成長した単結晶シリコン膜5」の上面及び側壁部と「ゲート酸化膜5」とは、断面コの字型を形成しており、また、「ゲート酸化物5」は、「シリコン基板1」上には配置されないものと認められる。 よって、相違点1及び3は実質的なものでない。 (3-5-2)相違点2について 一般に、角部を有するゲート電極を備えたMOSトランジスタにおいて、当該角部における電界集中を防止するために丸みを設けること、すなわち、ラウンドさせることは、本願の優先日前に日本国内において頒布された以下の周知例1ないし3に記載されているように、従来から周知の技術である。 (ア)周知例1 特開2002-118255号公報には、図2、6及び28とともに、以下の事項が記載されている。 「【0166】(第12実施形態)図28は、この発明の第12実施形態に係るMOSFETを示す断面図である。なお、図28に示す断面は、図1B(当審注:図2Bの誤記と認められる。)に示す断面に相当する。 【0167】第1実施形態では、フェンス13の上面と平面とが接する上部コーナーが、ほぼ直角に加工されている例について述べた。 【0168】本第12実施形態は、この上部コーナーの丸めについて述べる。 【0169】図28に示すように、例えば上部コーナーに半径30nm程度のラウンドを設けることにより、上部コーナーがほぼ直角な場合に比べて、MOSFETのゲート電極16からの電界の影響を著しく低減できる。これにより、ゲート絶縁膜18の耐圧を向上でき、また、ゲート電界の集中における寄生チャネルの影響を低下できる。 【0170】このような半径30nm程度のラウンドを、フェンス13の上部コーナーに形成するには色々な方法がある。例えば第1実施形態において、図6A、図6Bに示す状態でマスクSiN膜15を残したまま、フェンス13の側壁表面を熱酸化する。これにより、フェンス13の上部において、LOCOS(Lｏcal Oｘidaｔiｏn ｏf Silicｏn)的な、選択酸化を行なうことにより、上部コーナーに半径30nm程度の食い込みを入れることができる。この後、マスクSiN膜15を除去して、ゲート絶縁膜18を形成することにより、上部コーナーに、半径30nm程度のラウンドを持たせることができる。ラウンドの量は、選択酸化の量により多少変更することができる。 【0171】このようにフェンス13の上面の端部コーナー(上部コーナー)に、半径30nm程度のラウンドを設けることにより。MOSFETのゲート電極からの電界の影響を著しく低減でき、ゲート絶縁膜18の耐圧を向上でき、また、ゲート電界の集中における寄生チャネルの影響を低下できるという特長がある。」 (イ)周知例2 特開2002-343805号公報には、図20とともに、以下の事項が記載されている。 「【0019】図20を用いて従来のトレンチ構造のパワーMOSFETの構造をNチャネル型を例に示す。 【0020】N^(+)型のシリコン半導体基板21の上にN-型のエピタキシャル層からなるドレイン領域22を設け、その表面にP型のチャネル層24を設ける。チャネル層24を貫通し、ドレイン領域22まで到達するトレンチ27を設け、トレンチ27の内壁をゲート酸化膜31で被膜し、トレンチ27に充填されたポリシリコンよりなるゲート電極33を設ける。トレンチ27に隣接したチャネル層24表面にはN^(+)型のソース領域35が形成され、隣り合う2つのセルのソース領域35間のチャネル層24表面にはP^(+)型のボディ領域34を設ける。さらにゲート電極33印加時にはソース領域35からトレンチ27に沿ってチャネル領域(図示せず)が形成される。ゲート電極33上は層間絶縁膜36で覆い、ソース領域35およびボディ領域34にコンタクトするソース電極37を設ける。 【0021】 【発明が解決しようとする課題】かかる従来のMOSFETでは、トレンチ形成後、ダミー酸化をしてトレンチ27内壁とチャネル層24表面にダミー酸化膜28を形成していた。 【0022】トレンチ27はドライエッチングで形成するため、エッチングダメージによりシリコン表面およびトレンチ27内壁がざらついた状態となっている。このシリコン表面のざらつきを除去し、後のゲート酸化膜31を安定に形成するためにダミー酸化を行い、形成されたダミー酸化膜28とCVD酸化膜25を同時にフッ酸などにより除去する。また高温で熱酸化することによりトレンチ27開口部に丸みをつけ、トレンチ27開口部での電界集中を避ける効果もある。」 (ウ)周知例3 特開2001-44216号公報には、図5とともに、以下の事項が記載されている。 「【請求項8】 半導体基板上に異方性エッチング、順テーパエッチング及び等方性エッチングを順に行うことにより形成され、底部のコーナー部が丸められたトレンチと、 このトレンチに形成され、下端部が丸められたゲート電極とを備えてなる絶縁ゲート型バイポーラトランジスタ。 【請求項9】 前記トレンチの底部のコーナー部の丸められた部分の曲率半径を、0.3?0.5μmに設定したこと特徴とする請求項8記載の絶縁ゲート型バイポーラトランジスタ。」 「【0017】請求項9の発明によれば、トレンチの底部のコーナー部の丸められた部分の曲率半径を、0.3?0.5μmに設定したので、トレンチの底部のコーナー部において電界集中の発生を十分に防止することができ、ゲート耐圧を向上させることができ、IGBT素子の特性を向上させることができる。」 「【0038】ここで、図5に、トレンチ5の底部のコーナー部5aの曲率半径ｒと、電界集中の程度を表す電界強度比Eｒ/Eｐとの関係を示す。電界強度比Eｒ/Eｐのうちの、Eｒはトレンチ5の底部のコーナー部の電界強度であり、Eｐはトレンチ5の側壁部の平坦部の電界強度である。従って、電界強度比Eｒ/Eｐが1に近付くほど、即ち、小さくなるほど、電界集中が発生していないことを示している。上記図5から、コーナー部5aの曲率半径ｒが小さいほど、電界集中が強まることがわかると共に、上記曲率半径ｒが0.3?0.5μm程度であれば、電界集中が発生しない良好なレベルであることがわかる。尚、図5のグラフは、ゲート酸化膜6の膜厚Tｏｘが0.1μm(100nm)である場合のデータである。」 そうすると、刊行物発明の「単結晶シリコン膜5の」「上面及び側壁部を覆うワード線7」において、「上面」を「覆う」部分と「側壁部」を「覆う」部分との交点をラウンドさせることにより、すなわち、「単結晶シリコン膜5」の「上面」に形成される「チャネル部」と「側壁部」に形成される「チャネル部」との交点をラウンドさせることにより、補正後の発明のように、「活性領域の上面と両側面とに対応して配置される」「上面チャンネルの表面と」「両側面チャンネルの表面との交点はラウンドし」ている構成とすることは、当業者が必要に応じて、適宜なし得たことである。 よって、相違点2は、当業者が容易になし得た範囲に含まれる程度のものである。 (3-6)独立特許要件についてのまとめ 以上検討したとおり、補正後の発明と刊行物発明との相違点は、いずれも、実質的なものでないか、周知の技術を勘案することにより、当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。 (4)補正の却下についてのむすび 本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、特許法第17条の2第5項において準用する同法第126条第5項の規定に適合しないものである。 したがって、本件補正は、特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 3.本願発明 平成24年5月18日になされた手続補正は上記のとおり却下されたので、本願の請求項1ないし6に係る発明は、平成24年1月10日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1ないし6に記載されている事項により特定されるとおりのものであって、そのうちの請求項1に係る発明(以下「本願発明」という。)は、その特許請求の範囲の請求項1に記載されている事項により特定される上記2.(1)の補正前の請求項1として記載したとおりのものである。 4.刊行物に記載された発明 これに対して、原査定の拒絶の理由に引用された刊行物には、上において検討したとおり、上記2.(3-3-1)に記載したとおりの事項及び(3-3-7)で認定したとおりの発明(刊行物発明)が記載されているものと認められる。 5.判断 上記2.(2)において検討したとおり、補正後の請求項1に係る発明は、補正前の請求項1に係る発明の発明特定事項である「活性領域の上面及び両側面」及び「ゲート絶縁膜」について、「前記活性領域の上面及び両側面と前記ゲート絶縁膜とは下方に開口した断面コの字型を形成し、活性領域の上面と両側面とに対応して配置される前記上面チャンネルの表面と前記両側面チャンネルの表面との交点はラウンドし、前記ゲート絶縁膜は前記半導体ウェーハ上には配置されない」と限定したものである。逆に言えば本件補正前の請求項1に係る発明(本願発明)は,補正後の発明から上記の限定をなくしたものである。 そうすると、上記2.(3)において検討したように、補正後の発明が,引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、当然に、引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものといえる。 したがって、本願発明は、特許法第29条第2項の規定により特許を受けることができない。 6.むすび 以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2013-01-31 |
| 結審通知日 | 2013-02-05 |
| 審決日 | 2013-02-18 |
| 出願番号 | 特願2005-42948(P2005-42948) |
| 審決分類 |
P
1
8・
575-
Z
(H01L)
P 1 8・ 572- Z (H01L) P 1 8・ 121- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | ▲辻▼ 弘輔 |
| 特許庁審判長 |
北島 健次 |
| 特許庁審判官 |
池渕 立 小野田 誠 |
| 発明の名称 | トリプルゲートトランジスタを有する半導体素子 |
| 代理人 | 実広 信哉 |
| 代理人 | 渡邊 隆 |