• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H04N
管理番号 1277376
審判番号 不服2011-15785  
総通号数 165 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2013-09-27 
種別 拒絶査定不服の審決 
審判請求日 2011-07-21 
確定日 2013-07-31 
事件の表示 特願2006- 75789「ROSドライバ回路、ROS駆動方法及び電子写真システム」拒絶査定不服審判事件〔平成18年10月12日出願公開、特開2006-279954〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は、平成18年3月20日(パリ条約による優先権主張2005年(平成17年)3月25日 アメリカ合衆国)の出願であって、平成21年10月16日付けの拒絶理由の通知に対し、平成22年1月20日付けで手続補正がなされたが、平成23年3月17日付けで拒絶査定がなされ、これに対し、平成23年7月21日に審判請求がなされると同時に手続補正がなされ、さらに、当審により、平成24年11月2日付けで拒絶理由が通知され、平成25年2月4日付けで手続補正がなさたものである。

第2.本願発明について
1.本願発明
本願の請求項に係る発明は、平成25年2月4日付けの手続補正により補正された特許請求の範囲の請求項1ないし3に記載された事項により特定されるものであるところ、その請求項1に係る発明(以下、「本願発明」という)は、次のとおりのものである。

「ビデオデータクロックよりも短周期のサブピクセルクロック信号を発生させるサブピクセルクロック発生器と、
複数のパラレルビデオデータストリームをそれぞれシリアルビデオデータビットストリームに変換し、前記サブピクセルクロック発生器から供給される前記サブピクセルクロック信号に同期してそれぞれシリアル出力する複数のパラレルシリアルコンバータと、
前記複数のパラレルシリアルコンバータのそれぞれに接続され、外部より供給される1つのイネーブル信号によって制御されて、該イネーブル信号の論理値がローである間は、前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにし、前記イネーブル信号の論理値がハイである間はハイの一定値を出力駆動信号として出力する複数のシリアル出力無効化回路と、
前記パラレルシリアルコンバータから前記シリアル無効化回路を経由して前記シリアル出力が供給されたときは該シリアル出力を構成する各ビットのデータ内容に従ってその信号光出力が前記サブピクセルクロック信号の周期の時間長単位で制御される別々のROS光源と、
を備えるROSドライバ回路。」

2.刊行物
(1)刊行物1の記載事項
平成24年11月2日付けの拒絶理由で引用された本願の優先権主張の日前に頒布された刊行物である特開2003-103831号公報(以下、「刊行物1」という)には、次のア?ウの事項が【図1】、【図31】、【図32】、【図33】とともに記載されている。
ア.「【0009】
【発明の実施の形態】図1に本発明に係るパルス変調信号生成回路の基本概念図を示す。図1において、パルス変調信号生成回路10は高周波クロック生成部11と変調データ生成部12とシリアル変調信号生成部13とから構成されている。高周波クロック生成部11では、一般に画像形成装置で必要とする画素クロックという1ドットを表す基本的周期よりも格段に短い高速な高周波クロックVCLKを生成する。変調データ生成部12は、図示しない画像処理ユニット等の外部から与えられた画像データに基づいて所望ビットパターン(パルスパターン)を表す変調データを生成する。シリアル変調信号生成部13は、変調データ生成部12から出力される変調データを入力して、それを高周波クロックVCLKに基づいてシリアルなパルスパターン列(パルス列)に変換し、パルス変調信号PMとして出力する。なお、例えば外部からの変調データを直接シリアル変調信号生成部13へ入力するようにすれば、変調データ生成部12を省略することができる。
【0010】本パルス変調信号生成回路10の最大の特徴は、シリアル変調信号生成部13に変調データを入力し、画素クロックより格段に高速な高周波クロックに基づき、変調データのビットパターンに対応するパルス列をシリアルに出力してパルス変調信号PMを生成することにある。後述するように、シリアル変調信号生成部13には例えばシフトレジスタを利用すればよい。このため、従来のパルス変調信号を生成するための複雑な構成等は必要なく、簡単な構成で高速な動作が可変なパルス変調信号生成回路を実現することができる。」

イ.「【0017】図1のシリアル変調信号生成部13は、上述のようなLUTやデコーダ等で構成された変調データ生成部12から出力される変調データを入力し、それをシリアルなパルス列に変換するものである。図9に、シリアル変調信号生成部13の1構成例を示す。図9は、シリアル変調信号生成部13をシフトレジスタを用いて構成したものである。図9の場合、シフトレジスタ131は、4個のフリップフロップ(FF)若しくはラッチ1310により構成されており、変調データP1?P4を並列に入力(ロード)し、高周波クロックに従い、シリアルに該パルス列を出力してパルス変調信号PMを得る。」

ウ.「【0057】図31に、本発明に係るパルス変調信号生成回路を適用した半導体レーザ変調装置、光学走査装置および画像形成装置の一実施例の全体構成図を示す。図31において、200はレーザ走査光学系で、本実施例においてはシングルビーム走査光学系を示す。220は画像処理ユニットで、基本的に画像処理部221とパルス変調信号生成部222に大別される。230は半導体レーザ201を駆動制御するレーザ駆動ユニットである。
【0058】半導体レーザ201からのレーザ光は、コリメータレンズ202、シリンダーレンズ203を通り、ポリゴンミラー204によりスキャン(走査)され、foレンズ205、トロイダルレンズ206を通り、ミラー208で反射し、感光体208に入射することにより、感光体208上に画像(静電潜像)を形成する。各スキャンごと、レーザ光の開始位置が水平同期センサ211により検出され、水平同期信号として画像処理ユニット220の画像処理ユニット221へ与えられる。画像処理部221では、水平同期信号に同期のとれた画素クロックを生成するとともに、図示しないスキャナ等の画像入力装置で読み取られた画像を入力し、水平同期信号及び画素クロックに同期のとれた画像データを生成する。この画像データは、一般に感光体の感光特性を考慮した形で生成される。画像処理部221では、画像データのほかに、図12に示したような、高解像モード信号、データ反転信号、モード選択信号、ロード信号等を生成し、これら信号群を所定のタイミングでパルス変調信号生成部222に転送する。パルス変調信号生成部222では、これまで説明したようにして、画像データから変調データを生成し、この変調データをシリアルパルス列に変換することで、画素クロックに同期したパルス変調信号PMが出力される。このパルス変調信号PMがレーザ駆動ユニット230に入力され、該レーザ駆動ユニット230にて、半導体レーザ201の光がパルス変調信号PMに従って変調されることによる。
【0059】なお、画像処理部221において、画像データから変調データを生成して、これをパルス変調信号生成部222に転送することでもよい。この場合には、パルス変調信号生成部222では、直接、この変調データをシリアルパルス列に変換することになる。
【0060】また、後述のマルチビーム走査装置に適用する場合には、例えば、パルス変調信号生成部222を複数用意して、画像処理部221から転送される複数走査線分の画像データについて、それぞれ並列に処理し、複数のパルス変調信号を出力するようにすればよい。図32にその基本概念図を示す。図32は、図1のパルス変調信号生成回路10をn走査線分(nは2以上の整数)用意し、そのうち、パルス変調信号生成回路10-1のみに高周波クロック生成部11を設け、バルス変調信号生成回路10-1?10-nは、パルス変調信号生成回路10-1の高周波クロック生成部11で生成される高周波クロックを共用するものである。
【0061】図33にマルチビーム走査装置(マルチビーム光学系)の一実施例の構成図を示す。この実施例では、図34に示すように、2個の発光源が間隔ds=25μmでモノリシックに配列された半導体レーザアレイ300をn=2個用い、コリメートレンズ305の光軸Cを対称として副走査方向に配置される。
【0062】図33において、半導体レーザアレイ301、302はコリメートレンズ303、304との光軸を一致させ、主走査方向に対称に射出角度を持たせ、ポリゴンミラー307の反射点で射出軸が交差するようレイアウトされている。各半導体レーザアレイ301,302より射出した複数のビームはシリンダレンズ308を介してポリゴンミラー307で一括して走査され、fθレンズ310、トロイダルレンズ311、ミラー312により感光体313上に結像される。画像処理部221内のバッファメモリには各発光源ごとに1ライン分の印字データ(画像データ)が蓄えられ、ポリゴンミラー1面毎に読み出されることで、パルス変調信号生成部222、レーザ駆動ユニット230を通し、4ラインずつ同時に記録がおこなわれる。」

(2)刊行物1発明
刊行物1には、【図1】のパルス変調信号生成回路の出力であるパルス変調信号PMをレーザ駆動ユニット230に入力して、その出力の駆動信号で半導体レーザ201を駆動する(【図31】を参照)シングルビーム走査光学系を用いた実施例と、それをマルチビーム走査装置に適用した実施例(【図32】、【図33】を参照)が記載されている。
以下、シングルビーム走査光学系を用いた前者の実施例を、マルチビーム走査装置に適用した後者の実施例について発明を認定する。

ア.「一般に画像形成装置で必要とする画素クロックという1ドットを表す基本的周期よりも格段に短い高速な高周波クロックVCLKを生成する高周波クロック生成部と、」

刊行物1の【0009】には、「高周波クロック生成部11では、一般に画像形成装置で必要とする画素クロックという1ドットを表す基本的周期よりも格段に短い高速な高周波クロックVCLKを生成する。」と記載されているから、刊行物1には、「一般に画像形成装置で必要とする画素クロックという1ドットを表す基本的周期よりも格段に短い高速な高周波クロックVCLKを生成する高周波クロック生成部と、」を備えた発明が記載されている。

イ.「複数の変調データを入力して、それらを高周波クロックVCLKに基づいてシリアルなパルスパターン列(パルス列)にそれぞれ変換し、複数のパルス変調信号PMとしてそれぞれ出力する複数のシリアル変調信号生成部と、」

刊行物1の【0009】には、「シリアル変調信号生成部13は、変調データ生成部12から出力される変調データを入力して、それを高周波クロックVCLKに基づいてシリアルなパルスパターン列(パルス列)に変換し、パルス変調信号PMとして出力する。」と記載されているから、刊行物1には、「変調データを入力して、それを高周波クロックVCLKに基づいてシリアルなパルスパターン列(パルス列)に変換し、パルス変調信号PMとして出力するシリアル変調信号生成部」が記載されている。これをマルチビーム走査装置に適用した実施例として、「複数の変調データを入力して、それらを高周波クロックVCLKに基づいてシリアルなパルスパターン列(パルス列)にそれぞれ変換し、複数のパルス変調信号PMとしてそれぞれ出力する複数のシリアル変調信号生成部と、」を備えた発明が記載されている。

ウ.「複数のパルス変調信号PMが入力されるレーザ駆動ユニットと、該レーザ駆動ユニットにより、それぞれの光が前記複数のパルス変調信号PMに従って変調される複数の半導体レーザと、」

刊行物1の【0058】には、「このパルス変調信号PMがレーザ駆動ユニット230に入力され、該レーザ駆動ユニット230にて、半導体レーザ201の光がパルス変調信号PMに従って変調される」と記載されているから、刊行物1には、「パルス変調信号PMが入力されるレーザ駆動ユニット」、及び、「該レーザ駆動ユニットにより、光がパルス変調信号PMに従って変調される半導体レーザ」が記載されている。刊行物1には、これらをマルチビーム走査装置に適用した実施例として、「複数のパルス変調信号PMが入力されるレーザ駆動ユニットと、該レーザ駆動ユニットにより、それぞれの光が前記複数のパルス変調信号PMに従って変調される複数の半導体レーザと、」を備えた発明が記載されている。

エ.「を備えるマルチビーム走査装置。」

刊行物1には、マルチビーム走査装置に適用した実施例として、上記ア?ウの事項を備えるマルチビーム走査装置が記載されている。

以上をまとめると、刊行物1には、次の発明(以下、「刊行物1発明」という)が記載されているといえる。

「一般に画像形成装置で必要とする画素クロックという1ドットを表す基本的周期よりも格段に短い高速な高周波クロックVCLKを生成する高周波クロック生成部と、
複数の変調データを入力して、それらを前記高周波クロックVCLKに基づいてシリアルなパルスパターン列(パルス列)にそれぞれ変換し、複数のパルス変調信号PMとしてそれぞれ出力する複数のシリアル変調信号生成部と、
前記複数のパルス変調信号PMが入力されるレーザ駆動ユニットと、該レーザ駆動ユニットにより、それぞれの光が前記複数のパルス変調信号PMに従って変調される複数の半導体レーザと、
を備えるマルチビーム走査装置。」

(3)刊行物2の記載事項
平成24年11月2日付けの拒絶理由で引用された本願の優先権主張の日前に頒布された刊行物である特開2002-19186号公報(以下、「刊行物2」という)には、次のアの事項が記載されている。

ア.「【0001】
【発明の属する技術分野】本発明は、複数のレーザ発光源を備えた画像形成装置に関し、より詳細には、レーザ露光系の変更をすることなく、副走査方向の解像度を高密度化することが可能な画像形成装置に関する。
【0002】
【従来の技術】従来、プリントスピードを高速化するために、複数のレーザ発光源を備え、1回の走査で複数ラインの画像を形成する画像形成装置が知られている。以下に、レーザ発光源が2つである従来の画像形成装置について説明する。
【0003】図7は、従来例にかかる画像形成装置の画像データ処理部と露光系のハードウェア構成のブロック図である。画像データ処理部は、画像メモリ701、DMAC(Direct Memory Access Controller)702、PWM(Pulse Wide Modulation)回路703、タイマ704、およびOR回路705を備えている。
【0004】画像メモリ701は、形成すべきトナー像の元となる画像データを保持している。DMAC702は、画像メモリ701を制御して、一主走査ライン分の画像データを画像メモリ701から出力させる。DMAC702は、水平同期信号を入力し、その一定時間後、すなわち、画像領域の開始位置から、画像メモリ701をアクセスする。PWM回路703aと703bは、画像メモリ701から入力した画像データに基づきパルス幅変調された信号であるPWM出力aとPWM出力bを出力する。タイマ704は、/BDI信号から一定時間後にHighレベルとなり、次の/BDI信号によりLowレベルに戻るLON信号を生成する。OR回路705aと705bは、PWM回路の出力であるPWM出力aとPWM出力bの各々と、LON信号の論理和を出力する。
【0005】一方、露光系は、レーザドライバ706、レーザ707、BD(Beam Detect)センサ708、BD検知回路709、およびBD分離回路710を備えている。
【0006】レーザドライバ706aと706bは、OR回路705aと705bの論理和出力に基づいて、レーザ707aと707bのオン・オフ制御を行う。レーザ707aと707bの像担持体上での露光位置は、2ビーム間距離(600dpiの場合には、42μm)よりも大きく離れている。よって、隣り合う上下2本のラインを同時に走査するため、像担持体上で所定の2ビーム間ピッチが得られるように露光位置を回転調整する。これによって、走査方向に対しても、互いにずれた位置を走査するようになる。
【0007】BDセンサ708は、レーザ走査光路上の端部に位置して、レーザ光を入射すると電流を発生する。レーザ707aと707bが、走査方向に対して、互いにずれた位置を走査することで、BDセンサ708では、1回の走査につき、レーザ707aと707bによって2回のレーザ光を入射することになる。
【0008】BD検知回路709は、入力したBDセンサ708の電流から/BDI信号を生成する。BDセンサ708が1回の走査につき2回のレーザ光を入射することで、/BDI信号は、単一の信号で、レーザ707aと707bの各々の水平同期信号を時系列に表現する。
【0009】BD分離回路710は、時系列化された/BDI信号を、レーザ707aと707bの各々の水平同期信号に分離出力する。即ち、レーザ707aに対する水平同期信号として/BDO1信号を、レーザ707bに対する水平同期信号として/BDO2信号を出力する。
【0010】図8は、像担持体上を走査するレーザ走査線の模式図である。○印は第1のレーザ(図7のレーザ707a)による輝点を示し、●印は第2のレーザ(図7のレーザ707b)による輝点を示す。600dpiの場合には、2つのレーザの副走査間ピッチ、即ち2ビーム間距離は42μm離れている。従って、一主走査、即ち/BDI信号の1周期(以下、「1BD周期」という。)での走査線移動量(以下、「画像形成スピード」という。)は、84μmとなるように構成される。
【0011】図9は、図7に関連する信号のタイミングチャートである。BDセンサ708の出力である/BDI信号は、第1のレーザ(図7のレーザ707a)と第2のレーザ(図7のレーザ707b)の水平同期信号を時系列に含んでいる。この/BDI信号は、BD分離回路710によって、/BDO1信号と/BDO2信号に分離される。/BDO1信号と/BDO2信号の各々の立下りエッジから、一定時間後に露光すべき画像データが、第1のレーザと第2のレーザに対して出力される。」

以上の記載から、刊行物2には、次の技術事項が記載されているといえる。

「複数のレーザ発光源を備え、1回の走査で複数ラインの画像を形成する画像形成装置であって、画像メモリ701から入力した画像データに基づきパルス幅変調された信号であるPWM出力aとPWM出力bを出力するPWM回路703a,703bと、BD検知回路の出力の/BDI信号から一定時間後にHighレベルとなり、次の/BDI信号によりLowレベルに戻るLON信号を生成するタイマ704と、PWM回路703a,703bの出力であるPWM出力aとPWM出力bの各々と、LON信号の論理和を出力するOR回路705aと705bと、OR回路705aと705bの論理和出力に基づいて、レーザ707aと707bのオン・オフ制御を行うレーザドライバ706aと706bとを有する画像形成装置。」

3.対比
本願発明と刊行物1発明とを対比する。

(1)「ビデオデータクロックよりも短周期のサブピクセルクロック信号を発生させるサブピクセルクロック発生器と、」

刊行物1発明の「一般に画像形成装置で必要とする画素クロック(本願発明の「ビデオデータクロック」に相当)という1ドットを表す基本的周期よりも格段に短い高速な高周波クロックVCLK(本願発明の「サブピクセルクロック信号」に相当)を生成する高周波クロック生成部」は、本願発明の「ビデオデータクロックよりも短周期のサブピクセルクロック信号を発生させるサブピクセルクロック発生器」に相当するものである。
したがって、本願発明と刊行物1発明とは、「ビデオデータクロックよりも短周期のサブピクセルクロック信号を発生させるサブピクセルクロック発生器と、」を備える点で一致する。

(2)「複数のパラレルビデオデータストリームをそれぞれシリアルビデオデータビットストリームに変換し、前記サブピクセルクロック発生器から供給される前記サブピクセルクロック信号に同期してそれぞれシリアル出力する複数のパラレルシリアルコンバータと、」

刊行物1発明の「複数の変調データ(本願発明の「複数のパラレルビデオデータストリーム」に相当)を入力して、それらを前記高周波クロックVCLK(本願発明の「サブピクセルクロック信号」に相当)に基づいてシリアルなパルスパターン列(パルス列)(本願発明の「シリアルビデオデータビットストリーム」に相当)にそれぞれ変換し、複数のパルス変調信号PMとしてそれぞれ出力する複数のシリアル変調信号生成部」は、本願発明の「複数のパラレルビデオデータストリームをそれぞれシリアルビデオデータビットストリームに変換し、前記サブピクセルクロック発生器から供給される前記サブピクセルクロック信号に同期してそれぞれシリアル出力する複数のパラレルシリアルコンバータ」に相当するものである。
したがって、本願発明と刊行物1発明とは、「複数のパラレルビデオデータストリームをそれぞれシリアルビデオデータビットストリームに変換し、前記サブピクセルクロック発生器から供給される前記サブピクセルクロック信号に同期してそれぞれシリアル出力する複数のパラレルシリアルコンバータと、」を備える点で一致する。

(3)「前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにし、」

刊行物1発明は、複数のシリアル変調信号生成部(本願発明の「複数のパラレルシリアルコンバータ」に相当)から、それぞれ、複数のパルス変調信号PM(本願発明の「シリアル出力」に相当)を、複数の半導体レーザを駆動するための信号(本願発明の「複数の出力駆動信号」に相当)として、高周波クロックVCLK(本願発明の「サブピクセルクロック信号」に相当)に基づいて出力するものである。よって、複数のパルス変調信号PMは、複数の半導体レーザによりそれぞれ個別に使用されるものといえる。
したがって、本願発明と刊行物1発明とは、「前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにし」ているものである点では共通している。
ただし、本願発明は、「前記複数のパラレルシリアルコンバータのそれぞれに接続され、外部より供給される1つのイネーブル信号によって制御されて、該イネーブル信号の論理値がローである間は、前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにし、前記イネーブル信号の論理値がハイである間はハイの一定値を出力駆動信号として出力する複数のシリアル出力無効化回路」を備えるのに対し、刊行物1発明は、そのようなシリアル出力無効化回路を備えない点で両者は相違する。

(4)「前記パラレルシリアルコンバータから前記シリアル出力が供給されたときは該シリアル出力を構成する各ビットのデータ内容に従ってその信号光出力が前記サブピクセルクロック信号の周期の時間長単位で制御される別々のROS光源と、」

刊行物1発明は、シリアル変調信号生成部から複数のパルス変調信号PMが入力され(本願発明の「前記パラレルシリアルコンバータから」「前記シリアル出力が供給され」に相当)るレーザ駆動ユニットと、該レーザ駆動ユニットにより、それぞれの光が前記複数のパルス変調信号PM(本願発明の「シリアル出力を構成する各ビットのデータ内容」に相当)に従って変調される複数の半導体レーザ(本願発明の「ROS光源」に相当)を備えている。また、変調される複数の半導体レーザは、その信号光出力が前記高周波クロックVCLKに基づいて(本願発明の「サブピクセルクロック信号の周期の時間長単位で」に相当)制御される互いに別々のものである。
したがって、本願発明と刊行物1発明とは、シリアル出力が「前記シリアル無効化回路を経由して」供給される点を除いて、「前記パラレルシリアルコンバータから前記シリアル出力が供給されたときは該シリアル出力を構成する各ビットのデータ内容に従ってその信号光出力が前記サブピクセルクロック信号の周期の時間長単位で制御される別々のROS光源と、」を備える点で共通している。

(5)「を備えるROSドライバ回路。」

刊行物1発明のマルチビーム走査装置は、上述の高周波クロック生成部、シリアル変調信号生成部、半導体レーザを備える装置であり、この装置は、感光体を画像のドットに対応するシリアルパルス列でスキャンする半導体レーザを駆動(ドライブ)するもの(【0009】、【0057】、【0058】)であるから、ROS(raster output scan)ドライバといえるものである。
したがって、本願発明と刊行物1発明とは、「ROSドライバ回路」である点で一致する。

以上をまとめると、本願発明と刊行物1発明の一致点、相違点は次のとおりである。

[一致点]
ビデオデータクロックよりも短周期のサブピクセルクロック信号を発生させるサブピクセルクロック発生器と、
複数のパラレルビデオデータストリームをそれぞれシリアルビデオデータビットストリームに変換し、前記サブピクセルクロック発生器から供給される前記サブピクセルクロック信号に同期してそれぞれシリアル出力する複数のパラレルシリアルコンバータと、
前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにし、
前記パラレルシリアルコンバータから前記シリアル出力が供給されたときは該シリアル出力を構成する各ビットのデータ内容に従ってその信号光出力が前記サブピクセルクロック信号の周期の時間長単位で制御される別々のROS光源と、
を備えるROSドライバ回路。

[相違点]
本願発明は、「前記複数のパラレルシリアルコンバータのそれぞれに接続され、外部より供給される1つのイネーブル信号によって制御されて、該イネーブル信号の論理値がローである間は、前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにし、前記イネーブル信号の論理値がハイである間はハイの一定値を出力駆動信号として出力する複数のシリアル出力無効化回路」を備え、「ROS光源」は、「前記パラレルシリアルコンバータから前記シリアル無効化回路を経由して前記シリアル出力が供給され」るのに対し、刊行物1発明は、前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにしているとはいえるものの、上記のような、イネーブル信号によって制御されるシリアル出力無効化回路は備えていない点。

4.当審の判断
上記相違点について検討する。

上述したように、刊行物2には、複数のレーザ発光源を備え、1回の走査で複数ラインの画像を形成する画像形成装置であって、画像メモリ701から入力した画像データに基づきパルス幅変調された信号であるPWM出力aとPWM出力bを出力するPWM回路703a,703bと、BD検知回路の出力の/BDI信号から一定時間後にHighレベルとなり、次の/BDI信号によりLowレベルに戻るLON信号を生成するタイマ704と、PWM回路703a,703bの出力であるPWM出力aとPWM出力bの各々と、LON信号の論理和を出力するOR回路705aと705bと、OR回路705aと705bの論理和出力に基づいて、レーザ707aと707bのオン・オフ制御を行うレーザドライバ706aと706bとを有する画像形成装置が記載されている。
刊行物2における「OR回路705aと705b」は、複数のPWM回路703a,703b(本願発明の「パラレルシリアルコンバータ」に相当)のそれぞれに接続され、外部より供給される1つのLON信号(本願発明の「イネーブル信号」に相当)によって制御されて、該LON信号の論理値がローである間は、前記複数のPWM回路703a,703b(本願発明の「パラレルシリアルコンバータ」に相当)からそれぞれPWM出力aとPWM出力b(本願発明の「シリアル出力」に相当)を複数の出力信号として出力し、前記LON信号(本願発明の「イネーブル信号」に相当)の論理値がハイである間はハイの一定値を出力する回路といえ、この回路が出力する信号は、レーザドライバを介してレーザを駆動するための信号であるから、出力駆動信号といえる。よって、この回路は、本願発明の「シリアル出力無効化回路」に相当するものである。
また、刊行物2において、LON信号の論理値をハイとしてハイの一定値を出力駆動信号として出力するのは、レーザを発光させて水平同期信号を得るためであることは当業者には明らかなことである(レーザドライバ回路におけるLON信号がそのようなものであることは技術常識であり、例えば、特開2000-111817号公報の【0011】や特開平11-105338号公報の【0018】に記載されている)。
刊行物1発明は、刊行物1の【図31】の説明として【0058】に、「各スキャンごと、レーザ光の開始位置が水平同期センサ211により検出され、水平同期信号として画像処理ユニット220の画像処理ユニット221へ与えられる。」と記載されているように、レーザ光をセンサにより検出して水平同期信号を得るものであるから、該水平同期信号を得るためにレーザを発光させる必要があるのは明らかである。
したがって、刊行物1発明において、レーザを発光させて水平同期信号を得るために、刊行物2に記載されたもののような、LON信号によって制御されるOR回路705aと705bを備える構成とすること、すなわち、「前記複数のパラレルシリアルコンバータのそれぞれに接続され、外部より供給される1つのイネーブル信号によって制御されて、該イネーブル信号の論理値がローである間は、前記複数のパラレルシリアルコンバータからそれぞれ前記シリアル出力を複数の出力駆動信号として前記サブピクセルクロック信号に同期して出力し、これにより以後の処理において前記複数の出力駆動信号を個別に使用できるようにし、前記イネーブル信号の論理値がハイである間はハイの一定値を出力駆動信号として出力する複数のシリアル出力無効化回路」を備え、「ROS光源」は、「前記パラレルシリアルコンバータから前記シリアル無効化回路を経由して前記シリアル出力が供給され」るように構成することは、当業者が容易に想到し得ることであり、その効果についても予測し得る範囲内のものである。

よって、本願発明は、刊行物1に記載された発明、及び、刊行物2に記載された技術に基づいて当業者が容易に発明をすることができたものである。

第3.むすび
以上のとおりであるから、本願の請求項1に係る発明は、特許法第29条第2項の規定により特許を受けることができない。
したがって、本願は、その余の請求項について論及するまでもなく、拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2013-02-27 
結審通知日 2013-03-05 
審決日 2013-03-18 
出願番号 特願2006-75789(P2006-75789)
審決分類 P 1 8・ 121- WZ (H04N)
最終処分 不成立  
前審関与審査官 宮島 潤  
特許庁審判長 松尾 淳一
特許庁審判官 涌井 智則
千葉 輝久
発明の名称 ROSドライバ回路、ROS駆動方法及び電子写真システム  
代理人 特許業務法人YKI国際特許事務所  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ