ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G09G |
|---|---|
| 管理番号 | 1278493 |
| 審判番号 | 不服2012-1814 |
| 総通号数 | 166 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2013-10-25 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2012-01-31 |
| 確定日 | 2013-08-21 |
| 事件の表示 | 特願2004-152622「表示装置」拒絶査定不服審判事件〔平成17年12月 2日出願公開、特開2005-331891〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1 手続の経緯 特許出願: 平成16年5月21日 手続補正: 平成22年9月30日 (以下、「補正1」という。) 手続補正: 平成23年1月20日 (以下、「補正2」という。) 補正却下: 平成23年10月12日(送達日:同年同月18日) 拒絶査定: 平成23年10月12日(送達日:同年同月18日) 拒絶査定不服審判の請求: 平成24年1月31日 手続補正: 平成24年1月31日(以下、「本件補正」という。) 審尋: 平成24年10月10日(発送日:同年同月16日) 審尋回答: 平成24年12月18日 2 補正の却下の決定 [補正の却下の決定の結論] 本件補正を却下する。 [理由] (1)補正の内容 本件補正によって、請求項1は以下のように補正された。 (本件補正前) 「電気光学素子と、前記電気光学素子を制御する複数の薄膜トランジスタを1つの画素回路として、前記画素回路をマトリクス状に配置した表示アレイと、前記表示アレイの画素回路列に対応して配置され、各画素回路にデータ信号を供給するデータ線と、前記データ線を駆動するデータドライバと、各画素回路において前記データ線からのデータ信号の取り込みを制御する選択信号を供給する選択線と、前記選択線を駆動する選択ドライバと、 を有する表示装置において、 前記選択ドライバは、行選択信号を順次シフトするシフトレジスタと、前記シフトレジスタ出力をイネーブルするイネーブル回路と、前記イネーブル回路を制御するn(2以上の整数)本のイネーブル制御線と、を有しており、 前記イネーブル回路は、n行毎に前記イネーブル制御線のいずれか一つの同じ線に接続され、 前記画素回路は、水平走査方向において隣接する一対の画素回路が同一のデータ線に接続され、前記同一のデータ線に接続された隣接画素回路は互いに異なる選択線に接続され、 前記選択ドライバの前記イネーブル回路は、前記シフトレジスタの出力をイネーブルする1水平ラインにつき2本一組のペアイネーブル制御線を有し、前記同一のデータ線に接続された隣接画素回路を別々にイネーブルする ことを特徴とする表示装置。」 (本件補正後) 「電気光学素子と、前記電気光学素子を制御する複数の薄膜トランジスタを1つの画素回路として、前記画素回路をマトリクス状に配置した表示アレイと、前記表示アレイの画素回路列に対応して配置され、各画素回路にデータ信号を供給するデータ線と、前記データ線を駆動するデータドライバと、各画素回路において前記データ線からのデータ信号の取り込みを制御する選択信号を供給する選択線と、前記選択線を駆動する選択ドライバと、 を有する表示装置において、 前記選択ドライバは、行選択信号を順次シフトするシフトレジスタと、前記シフトレジスタ出力をイネーブルするイネーブル回路と、前記イネーブル回路を制御するn(2以上の整数)本のイネーブル制御線と、を有しており、 前記イネーブル回路は、n行毎に前記イネーブル制御線のいずれか一つの同じ線に接続され、 前記画素回路は、一端が基準電位線に接続された保持容量と、ゲート端子がゲート線に接続され、ドレイン端子が前記データ線に接続され、ソース端子が前記保持容量の他端に接続されたデータ書き込み用のゲートトランジスタと、複数並列に配置されていて、前記電気光学素子に流れる電流をデジタル制御するドライブトランジスタとをそれぞれ有し、水平走査方向において隣接する一対の画素回路が同一のデータ線に接続され、前記同一のデータ線に接続された隣接画素回路は互いに異なる選択線に接続され、 前記選択ドライバの前記イネーブル回路は、前記シフトレジスタの出力をイネーブルする1水平ラインにつき2本一組のペアイネーブル制御線を有し、前記同一のデータ線に接続された隣接画素回路を別々にイネーブルする ことを特徴とする表示装置。」(下線部は、補正箇所を示す。) 補正の内容は、上記のとおり、「画素回路」について、「一端が基準電位線に接続された保持容量と、ゲート端子がゲート線に接続され、ドレイン端子が前記データ線に接続され、ソース端子が前記保持容量の他端に接続されたデータ書き込み用のゲートトランジスタと、複数並列に配置されていて、前記電気光学素子に流れる電流をデジタル制御するドライブトランジスタとをそれぞれ有し、」と限定するものであって、この補正は特許請求の範囲の減縮を目的とする補正に該当する。 そこで、本件補正後の前記請求項1に記載された発明(以下、「本件補正発明」という。)が特許出願の際独立して特許を受けることができるものであるかについて以下に検討する。 (2)検討 ア.引用例記載の事項・引用発明 原査定の拒絶の理由に引用され、本願出願日前に頒布された刊行物である特開平2-253232号公報(以下「引用例1」という。)には、マトリクス形表示パネルの駆動回路の発明に関し、次の事項が図面とともに記載されている。 (a)「(従来の技術) 近年、ブラウン管に代ってマトリクス形表示パネルが盛んに利用されている。マトリクス形表示パネルには、液晶を用いたもの、ガス放電を用いたもの、エレクトロルミネッセンスを用いたもの等がある。中でも、低電圧駆動が可能で低消費電力、カラー化が容易等の点から液晶を用いたマトリクス形表示パネルが広く利用されるようになっている。」(第1頁右欄第2行?第10行) (b)「(実施例) 第1図は本発明に係る駆動回路の実施例を説明するための構成図で、全てのアドレス線が1辺に引き出された表示パネルの駆動に適用した場合を示す。 図において、1はアクティブマトリクス形液晶表示パネルを示し、C1,C2・・・・・・Cmは表示パネルの信号線、R1,R2・・・・・・Rnはアドレス線を示す。この表示パネル1では、アドレス線R1,R2・・・・・・Rnが表示パネルの一辺に引き出されている。なお、表示パネル1は、周知のアクティブマトリクス形液晶表示パネルと同様の構成であり詳細な説明は省略するが、基本的な構成としては、一方の基板に信号線CI,C2・・・・・・Cmとアドレス線R1,R2・・・・・・Rnが交差するように形成され、その交差部に薄膜トランジスタを介して画素電極が配置され、また他方の基板には共通電極が形成され、両基板間に液晶組成物を挟持してなる。 表示パネル1の信号線C1,C2・・・・・・Cmには信号線駆動回路2が、またアドレス線R1,R2・・・・・・Rnにはアドレス線駆動回路3が接続されている。 アドレス線駆動回路3は、シフトレジスタおよびゲート群ををしている。即ち、シフトレジスタ31、第1の論理積(AND)回路群34、第2の論理積(AND)回路群35を有する。尚、32はスタートパルス入力端子、33はクロックパルス入力端子、Ql ,Q2・・・・・・Qkはシフトレジスタ31の格段の出力端子、また36,37は第1の論理積(AND)回路群34、第2の論理積(AND)回路群35の制御入力端子である。」(第3頁左上欄第2行?同右上欄第12行) また、引用例1記載のマトリクス形表示パネルにおいて、信号線とアドレス線の交差部に配置された薄膜トランジスタが液晶やエレクトロルミネッセンス等の素子を駆動制御する画素回路を構成し、またそれらがマトリクス状に配置されて表示アレイを構成していることは明らかである。 したがって、以上の記載から、引用例1には次の発明が記載されているものと認められる。 「液晶やエレクトロルミネッセンス等からなる素子と、前記素子を制御する複数の薄膜トランジスタを1つの画素回路として、前記画素回路をマトリクス状に配置した表示アレイと、前記表示アレイの画素回路列に対応して配置され、各画素回路に信号を供給する信号線と、前記信号線を駆動する信号線駆動回路と、各画素回路において前記信号線駆動回路からの信号の取り込みを制御する制御パルスを供給するアドレス線と、前記アドレス線を駆動するアドレス線駆動回路と、 を有する表示装置において、 前記アドレス線駆動回路は、スタートパルスを順次シフトするシフトレジスタと、前記シフトレジスタ出力を受ける第1の論理積回路群及び第2の論理積回路群と、前記論理積回路群を制御する2本の制御入力端子と、を有しており、 前記論理積回路群は、2行毎に前記制御入力端子のいずれか一つの同じ端子に接続される、 ことを特徴とする表示装置。」(以下、「引用発明」という。) イ.対比 本件補正発明と引用発明とを対比する。 引用発明における「液晶やエレクトロルミネッセンス等からなる素子と、前記素子を制御する複数の薄膜トランジスタを1つの画素回路として、前記画素回路をマトリクス状に配置した表示アレイと、前記表示アレイの画素回路列に対応して配置され、各画素回路に信号を供給する信号線と、前記信号線を駆動する信号線駆動回路と、各画素回路において前記信号線駆動回路からの信号の取り込みを制御する制御パルスを供給するアドレス線と、前記アドレス線を駆動するアドレス線駆動回路と、を有する表示装置」は、 本件補正発明の「電気光学素子と、前記電気光学素子を制御する複数の薄膜トランジスタを1つの画素回路として、前記画素回路をマトリクス状に配置した表示アレイと、前記表示アレイの画素回路列に対応して配置され、各画素回路にデータ信号を供給するデータ線と、前記データ線を駆動するデータドライバと、各画素回路において前記データ線からのデータ信号の取り込みを制御する選択信号を供給する選択線と、前記選択線を駆動する選択ドライバと、を有する表示装置」に相当する。 同様に、引用発明において「前記アドレス線駆動回路は、スタートパルスを順次シフトするシフトレジスタと、前記シフトレジスタ出力を受ける第1の論理積回路群及び第2の論理積回路群と、前記論理積回路群を制御する2本の制御入力端子と、を有しており、前記論理積回路群は、2行毎に前記制御入力端子のいずれか一つの同じ端子に接続され」ていることは、 本件補正発明での「前記選択ドライバは、行選択信号を順次シフトするシフトレジスタと、前記シフトレジスタ出力をイネーブルするイネーブル回路と、前記イネーブル回路を制御するn(2以上の整数)本のイネーブル制御線と、を有しており、前記イネーブル回路は、n行毎に前記イネーブル制御線のいずれか一つの同じ線に接続され」ていることに相当する。 したがって、引用発明と本件補正発明とは、 「電気光学素子と、前記電気光学素子を制御する複数の薄膜トランジスタを1つの画素回路として、前記画素回路をマトリクス状に配置した表示アレイと、前記表示アレイの画素回路列に対応して配置され、各画素回路にデータ信号を供給するデータ線と、前記データ線を駆動するデータドライバと、各画素回路において前記データ線からのデータ信号の取り込みを制御する選択信号を供給する選択線と、前記選択線を駆動する選択ドライバと、 を有する表示装置において、 前記選択ドライバは、行選択信号を順次シフトするシフトレジスタと、前記シフトレジスタ出力をイネーブルするイネーブル回路と、前記イネーブル回路を制御するn(2以上の整数)本のイネーブル制御線と、を有しており、 前記イネーブル回路は、n行毎に前記イネーブル制御線のいずれか一つの同じ線に接続され、」ることを特徴とする表示装置である点で一致し、以下の点で相違する。 ・相違点1 本件補正発明では、 「水平走査方向において隣接する一対の画素回路が同一のデータ線に接続され、前記同一のデータ線に接続された隣接画素回路は互いに異なる選択線に接続され、」ており、また、 「前記選択ドライバの前記イネーブル回路は、前記シフトレジスタの出力をイネーブルする1水平ラインにつき2本一組のペアイネーブル制御線を有し、前記同一のデータ線に接続された隣接画素回路を別々にイネーブルする」 ようにされているのに対し、引用発明においてはそのような構成はとられていない点。 ・相違点2 本件補正発明では、その画素回路が、 「一端が基準電位線に接続された保持容量と、ゲート端子がゲート線に接続され、ドレイン端子が前記データ線に接続され、ソース端子が前記保持容量の他端に接続されたデータ書き込み用のゲートトランジスタと、複数並列に配置されていて、前記電気光学素子に流れる電流をデジタル制御するドライブトランジスタとをそれぞれ有し、」 ているとされているのに対し、引用発明においては画素回路の具体的な構成が不明である点。 ウ.判断 (ア)まず、前記相違点1について検討する。 原査定の拒絶の理由に引用され、本願出願日前に頒布された刊行物である特開平10-142578号公報(以下「引用例2」という。)及び特開平2-42420号公報(以下「引用例3」という。)には、それぞれ次の事項が図面とともに記載されている。 (a)引用例2 「【0030】A.第1の実施形態 図1は、この発明の第1の実施形態であるアクティブマトリックス型液晶表示装置の構成を示す平面図である。前掲図10と同様、破線表示の各矩形は画素行列PX(i,j)(i=1?m,j=1?n)を構成する個々の画素を表している。 【0031】前掲図10のアクティブマトリックス型液晶表示装置は、画素行列PX(i,j)(i=1?m,j=1?n)の各列毎に1本ずつデータ線Djを有しており、かつ、各行毎に1本ずつゲート線Gjを有していた。 【0032】これに対し、本実施形態に係るアクティブマトリックス型液晶表示装置では、画素行列PX(i,j)(i=1?m,j=1?n)を各々2列ずつに区切るようにn/2本のデータ線が形成されており、各データ線は各々の両側の2m個の画素のTFT1のソース端子に接続されている。図1ではこれらのうち3本のデータ線Dj-2,Dj,Dj+2が例示されている。 【0033】また、画素行列PX(i,j)(i=1?m,j=1?n)の各行については、各行を構成するn個の画素を両側から挟むように第1のゲート線GAi(i=1?m)および第2のゲート線GBi(i=1?m)が各々形成されている。各行を構成するn個の画素は、上記のn/2本のデータ線によって区切られ、各データ線間には画素が2個ずつ挟まれた状態となっているが、第1および第2の各ゲート線はこれらの各データ線間を交互に分担し、各データ線間の2画素のTFT1へのゲート電圧の供給を行う。また、各行に設けられた第1および第2のゲート線は、隣接した各行間で異なったデータ線間を分担し、各データ線間の画素のTFT1へのゲート電圧の供給を行っている。 【0034】例えば第i行に着目すると、データ線Dj-2およびDj間の2個の画素PX(i,j-1),PX(i,j)に対しては第2のゲート線GBiによりゲート電圧の供給が行われ、その隣りのデータ線DjおよびDj+2間に挟まれた2個の画素PX(i,j+1),PX(i,j+2)に対しては第1のゲート線GAiによりゲート電圧の供給が行われる。 【0035】一方、第i行の隣りの第i-1行においては、データ線Dj-2およびDj間の2個の画素に対しては第1のゲート線GAi-1によりゲート電圧の供給が行われ、その隣りのデータ線DjおよびDj+2間に挟まれた2個の画素に対しては第2のゲート線GBi-1によりゲート電圧の供給が行われるのである。第i+1行についても同様である。 【0036】次に本実施形態の動作について説明する。本実施形態では、第1および第2の各ゲート線を各フィールド周期間で交互に走査するインターレース方式の走査により、2フィールド周期を要して1画面分の画像表示が行われる。すなわち、例えば奇数フィールド周期においては、第1のゲート線GAi(i=1?m)に一定時間ずつゲート電圧が順次印加される。また、各ゲート線にゲート電圧が印加される期間、n/2本のデータ線を介し、各ゲート線に接続されたn/2個の画素に信号電圧が各々出力される。すなわち、図1に示す例では、ゲート線GAiにゲート電圧が印加されている期間、データ線Dj-2,Dj,Dj+2を介し、ゲート線GAiに接続された画素PX(i,j-2),PX(i,j+1),PX(i,j+2)に信号電圧が各々供給されるのである。この結果、奇数フィールド周期においては、m行n列の各画素のうちゲート線GA(i)(i=1?n)に接続された半分の画素に信号電圧の書込が行われる。 【0037】そして、次の偶数フィールド周期においては、第2のゲート線GBi(i=1?m)に一定時間ずつゲート電圧が順次印加される。また、各ゲート線へのゲート電圧の印加が行われる期間、n/2本のデータ線を介し、各ゲート線に接続されたn/2個の画素に信号電圧が印加される。この結果、偶数フィールド周期においては、ゲート線GB(i)(i=1?n)に接続された他の半分の画素に対する信号電圧の書込が行われる。 【0038】このように本実施形態によれば、2フィールド周期を要して1画面分の信号電圧がm行n列の全画素に書き込まれるため、1画面分の画像が完全な形で表示される。」 (b)引用例3 「〔実施例〕 本発明の一実施例の構成を第1図に示す。 1は垂直走査機能部4を基板上に形成したアクティブマトリクス表示パネル、2は水平走査回路、3は制御回路である。以下、第1図の実施例を、画像表示信号Viとして例えばNTSC方式テレビ信号をとり上げ、第2図に示す動作波形例を用いて説明する。 水平走査回路2はシフトレジスタ21と、サンプルホールド回路制御入力選択回路22、スイッチとコンデンサから成るA,B,C,Dのサンプルホールド回路、スイッチ23、出力バッファ24で構成される。第1水平周期において、サンプルホールド回路AとCが互いに位相差を持ってサンプリング動作に入り、画像表示信号Viからそれぞれ第1行の画素電極E11とE12に対応する信号をサンプリングする。このサンプリングされた信号は、スイッチ23により、続く第2水平周期の前半と後半に、バッファ24を通して、信号線Dｒlに出力される。信号線Dｒ1に出力されるタイミングと同期して、第2水平周期の前半で走査線Ga1、後半で走査線Ga2が選択されると、第1行の画素電極E11とE12に各々の画素位置に対応した画像信号が書き込まれ、表示することができる。」(第3頁左上欄第16行?同右上欄第20行目) 以上の記載から明らかなように、電気光学素子を用いたアクティブマトリクス型表示パネルにおいて、「水平走査方向において隣接する一対の画素回路が同一のデータ線に接続され、前記同一のデータ線に接続された隣接画素回路は互いに異なる選択線に接続され、」ている構成は周知技術であり、これを引用発明に採用することは当業者が容易になし得たものである。また、それにより当業者の容易に予想し得ない特段の効果が生じるとも認められない。 そして、この「同一のデータ線に接続された隣接画素回路」が同時に選択駆動されては画素毎にデータを供給できないことが明らかであるから、上記周知技術を引用発明に採用する際には、表示アレイの1行に対してアドレス線(選択線)を2本設け、それと共に論理積回路とそれを制御する制御入力端子とも2つ設けるようになすことは、当業者が容易に想到し得たものに過ぎず、その構成は本件補正発明の「前記選択ドライバの前記イネーブル回路は、前記シフトレジスタの出力をイネーブルする1水平ラインにつき2本一組のペアイネーブル制御線を有し、前記同一のデータ線に接続された隣接画素回路を別々にイネーブルする」構成に相当するものである。 (イ)次に、前記相違点2について検討する。 平成24年10月10日付けの審尋においてその内容が示された、平成24年9月7日付け前置報告書に引用され、本願出願日前に頒布された刊行物である特開2002-23697号公報(以下「引用例4」という。)、特開2000-221903号公報(以下「引用例5」という。)、及び特開2004-6342号公報(以下「引用例6」という。)には、それぞれ次の事項が図面とともに記載されている。 (a)引用例4 「【0085】また本発明ではEL駆動用TFTとして、第1のEL駆動用TFTと第2のEL駆動用TFTとが並列に設けられている。これによって、EL駆動用TFTの活性層を流れる電流によって発生した熱の放射を効率的に行うことができ、EL駆動用TFTの劣化を抑えることができる。また、EL駆動用TFTのしきい値や移動度などの特性のばらつきによって生じるドレイン電流のばらつきを抑えることができる。」 (b)引用例5 「【0042】ところが、本発明のように、有機EL素子を駆動するTFTを各表示画素において2つのTFTを設けると、例え一方のTFTが特性がばらついていて例えばオン電流が低い場合であっても有機EL素子に供給される電流は従来のようにTFTの特性ばらつきがすぐに影響することはない。即ち、例えば2つのTFTのうち、一方のTFTのオン電流が低く流れる電流値がi/2であったとしても、2つのTFTによって有機EL素子に流れる電流値は3i/2となり、従来のようにTFTの特性がすぐに影響することがない。」 (c)引用例6 「【0040】 前記スイッチング素子TSは、駆動素子TDと電気的に連結され、前記駆動素子TDは複数個の薄膜トランジスタT1?Tnを並列で連結して構成する。このとき前記複数個の薄膜トランジスタT1?Tn各々のソース電極109は有機電界発光ダイオードDELの第1電極と電気的に連結されて有機電界発光ダイオードDELの第2電極は電源配線106と電気的に連結して構成する。」 以上の記載から明らかなように、電気光学素子を用いたアクティブマトリクス型表示パネルにおける画素回路の構成として、「保持容量と、ゲート端子がゲート線に接続され、ドレイン端子が前記データ線に接続され、ソース端子が前記保持容量の他端に接続されたデータ書き込み用のゲートトランジスタと、複数並列に配置されていて、前記電気光学素子に流れる電流をデジタル制御するドライブトランジスタとをそれぞれ有し、」ている構成は周知技術であり、これを引用発明に採用することは当業者が容易になし得たものであるし、それにより当業者の容易に予想し得ない特段の効果が生じるとも認められない。 また、保持容量の一端を基準電位に接続させてもよいことは、引用例6(図2,3)や特開2004-93648号公報(特に段落【0020】,【0045】及び図5を参照のこと)、国際公開WO03/067316(特にFIG.2及びその説明を参照のこと)にも記載されているように周知技術であって、これを採用するか否かは、画素回路の具体的な設計に際して適宜選択されるべき設計事項に過ぎないといえる。 (ウ)まとめ したがって、本件補正発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものである。 (3)請求人の主張について 審判請求人は、上記の審尋回答において概略、以下のような主張を行っているので、これを検討する。 ア.請求人の主張の概要 「・・・審査官殿が新たに引用されたこれら引用文献4ないし7には、複数のドライブトランジスタを並列に設ける画素回路が記載されていますが、複数のドライブトランジスタを並列に設けた点では共通するものの、画素回路は異なります。 まず、引用文献4の・・・コンデンサ112は、一端が電源供給線V1,V2,・・・,Vｘに接続されており・・・ また、引用文献5の・・・保持容量70は、一端が駆動電源線53に接続されており・・・ また、引用文献6の・・・ストレージキャパシタCSTは、一端が複数個の薄膜トランジスタT1-Tnの駆動ドレイン電極110に接続されており、本願発明の図2に示すように、駆動制御TFT202のドレイン電極ではなく、基準電位線212に接続された保持容量204とは明らかに異なります。 ・・・このように、本願発明の画素回路の、「一端が基準電位線に接続された保持容量」については、引用文献4ないし7のいずれにも見られなく、周知技術ではないこと明らかであります。 また、本願発明の「保持容量」は、明細書段落0037に記載の如く、「全画素で共有している基準電位線」に接続されており、このような特徴についても引用文献4ないし7のいずれには見られなく、周知技術ではないこと明らかであります。 ・・・したがって、出願人は、上記の如く、前置報告書でのご指摘に基づき、引用文献4ないし7の画素回路と相違点をさらに明確にすべく、下記のように特許請求の範囲を補正したので、補正の機会を与えて頂きたくお願いします。 「[書類名]特許請求の範囲 [請求項1] 電気光学素子と、・・・ 前記画素回路は、一端が全画素で共有している基準電位線に接続された保持容量と、・・・ ことを特徴とする表示装置。 ・・・」 (3)むすび 以上のとおり、本願発明は、新たに引用された引用文献4なし7のいずれにも開示または示唆のない画素回路を有することが明らかなので、特許法第29条第2項の規定にかかわらず、特許を受けることができるものであります。 また、本願発明の特許請求の範囲については上述した様に補正すべきものであり、補正の機会を与えて頂きたくお願いします。 」 イ.検討 上記のように、審判請求人は、本件補正発明が、「一端が基準電位線に接続された保持容量」を備えるものであって引用発明とは相違する旨を主張している。しかしながら、上記「(2)検討」の「ウ.判断 (イ)」において説示したとおり、保持容量の一端を基準電位に接続させてもよいことは周知技術であって、これを採用するか否かは、画素回路の具体的な設計に際して適宜選択されるべき設計事項に過ぎない。 なお、請求人は上記審尋回答において、「引用文献6の・・・ストレージキャパシタCSTは、一端が複数個の薄膜トランジスタT1-Tnの駆動ドレイン電極110に接続されて」いると主張しているが、引用例6の図3の記載から見て、明らかにストレージキャパシタCSTは、薄膜トランジスタT1-Tnと共に、代表的な基準電位の一つである接地電位に接続されており、該主張を認める余地は無い。 また、請求人は、基準電位線を「全画素で共有している」ものとする補正案を提示して、そのような特徴は引用文献4ないし7のいずれにも見られない旨の主張をおこなっている。しかしながら、仮にそのような補正を受け入れたとしても、そもそも接地電位のような基準電位を供給する場合には、装置全体で共有する基準電位の供給源を設けることが一般的な構成であることを考慮すると、基準電位線を「全画素で共有している」ものとする程度のことは設計事項とせざるを得ない。 したがって、審判請求人の主張は採用できない。 (4)まとめ 以上のとおり、本件補正発明は、独立して特許を受けることができるものではない。よって、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するものであるから、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 3 本願発明について (1)本願発明 本件補正は前記のとおり却下されたので、本願の請求項1に係る発明は、補正1によって補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1に記載された事項により特定されるとおりのものと認められるところ、その請求項1に係る発明は次のとおりである。 なお、補正2は、原審において却下された。 「電気光学素子と、前記電気光学素子を制御する複数の薄膜トランジスタを1つの画素回路として、前記画素回路をマトリクス状に配置した表示アレイと、前記表示アレイの画素回路列に対応して配置され、各画素回路にデータ信号を供給するデータ線と、前記データ線を駆動するデータドライバと、各画素回路において前記データ線からのデータ信号の取り込みを制御する選択信号を供給する選択線と、前記選択線を駆動する選択ドライバと、 を有する表示装置において、 前記選択ドライバは、行選択信号を順次シフトするシフトレジスタと、前記シフトレジスタ出力をイネーブルするイネーブル回路と、前記イネーブル回路を制御するn(2以上の整数)本のイネーブル制御線と、を有しており、 前記イネーブル回路は、n行毎に前記イネーブル制御線のいずれか一つの同じ線に接続され、 前記画素回路は、水平走査方向において隣接する一対の画素回路が同一のデータ線に接続され、前記同一のデータ線に接続された隣接画素回路は互いに異なる選択線に接続され、 前記選択ドライバの前記イネーブル回路は、前記シフトレジスタの出力をイネーブルする1水平ラインにつき2本一組のペアイネーブル制御線を有し、前記同一のデータ線に接続された隣接画素回路を別々にイネーブルする ことを特徴とする表示装置。」(以下、「本願発明」という。) (2)原査定の拒絶の理由 原査定の拒絶の理由は、本願の特許請求の範囲に記載の各発明は、本願の出願前に国内又は外国において頒布された刊行物である引用文献1ないし引用文献5に記載された発明に基づいて当業者が容易に発明をすることができた、というものである。 (3)引用例記載の事項・引用発明 原査定の拒絶の理由に引用された引用文献1ないし引用文献3は、上記の引用例1ないし引用例3に相当し、その記載事項、引用発明及び周知技術は、前記「2 補正の却下の決定」の「(2)検討」に記載したとおりである。 (4)対比・判断 本願発明は、前記「2 補正の却下の決定」の「(1)補正の内容」で検討した本件補正発明から、「画素回路」に関する限定を省いたものである。 そうすると、本願発明の発明特定事項をすべて含み、さらに他の発明特定事項を減縮したものに相当する本件補正発明が、前記「2 補正の却下の決定」の「(2)検討」における「ウ.判断」に記載したとおり、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。 (5)むすび 以上のとおり、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができないものである。 したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶すべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2013-03-19 |
| 結審通知日 | 2013-03-26 |
| 審決日 | 2013-04-08 |
| 出願番号 | 特願2004-152622(P2004-152622) |
| 審決分類 |
P
1
8・
121-
Z
(G09G)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 樫本 剛、福村 拓 |
| 特許庁審判長 |
飯野 茂 |
| 特許庁審判官 |
小林 紀史 中塚 直樹 |
| 発明の名称 | 表示装置 |
| 代理人 | 曾我 道治 |
| 代理人 | 上田 俊一 |
| 代理人 | 梶並 順 |