• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 G09G
審判 査定不服 2項進歩性 特許、登録しない。 G09G
管理番号 1278680
審判番号 不服2011-27705  
総通号数 166 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2013-10-25 
種別 拒絶査定不服の審決 
審判請求日 2011-12-22 
確定日 2013-08-28 
事件の表示 特願2006-192865「データ駆動部及びデータ駆動部を利用した有機発光表示装置とその駆動方法」拒絶査定不服審判事件〔平成19年 9月13日出願公開、特開2007-233326〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成18年7月13日(パリ条約による優先権主張2006年2月28日、韓国)の出願であって、平成22年3月8日及び同年8月11日付けで手続補正がなされ、平成22年8月11日付け手続補正が平成23年8月15日付けで却下されるとともに同日付けで拒絶査定がなされ、これに対して、同年12月22日付けで拒絶査定不服審判が請求されると同時に手続補正がなされたものである。

第2 平成23年12月22日付け手続補正についての補正却下の決定
〔補正却下の決定の結論〕
平成23年12月22日付け手続補正を却下する。

〔理由〕
1 本件補正の内容
(1)平成23年12月22日付け手続補正(以下「本件補正」という。)は、特許請求の範囲についてするものであって、本件補正前の請求項1ないし請求項3、請求項8及び請求項9(平成22年3月8日付け補正後のもの)に、

「 【請求項1】
マトリクス型の表示装置におけるデータ線駆動回路によって構成されるデータ駆動部であって、
時間が経つにつれて上昇または下降する電圧を有するランプパルスを生成するランプパルス発生部と;
供給されるデータを利用してデータ電流を生成する電流デジタル-アナログ変換部と;
前記ランプパルスを、画素に信号を供給するためのデータ線に供給し、前記ランプパルスに対応して前記画素に実際に流れるピクセル電流が前記画素から供給されると、供給された前記ピクセル電流と前記データ電流との電流値を比較し、比較して得た比較値に対応して前記ランプパルスの供給可否を制御する電流制御部と;
を具備し、
前記電流制御部は、複数の比較部を具備し、
前記比較部それぞれは、
前記ランプパルス発生部と前記データ線との間に接続されるトランジスタと;
前記データ電流と前記ピクセル電流との電流値を比較する比較器と;
前記比較部の比較結果に対応して前記トランジスタのターンオン及びターンオフを制御する制御部と;
を具備することを特徴とする、データ駆動部。
【請求項2】
前記制御部は、水平期間の一部期間である第1期間において、タイミング制御部からリセット信号の供給を受けて、前記第1期間において、前記トランジスタをターンオンさせることを特徴とする、請求項1に記載のデータ駆動部。
【請求項3】
前記比較器は、前記データ電流と前記ピクセル電流との電流値が相異なるとき、比較信号を供給して、前記データ電流と前記ピクセル電流との電流値が同じとき、前記比較信号の供給を中断することを特徴とする、請求項2に記載のデータ駆動部。
【請求項8】
順次サンプリング信号を生成するシフトレジスタ部と;
前記サンプリング信号に対応して前記タイミング制御部から供給される前記データを保存するサンプリングラッチ部と;
前記サンプリングラッチ部に保存されたデータを一時保存するホルディングラッチ部と;
を具備することを特徴とする、請求項1?9のいずれかに記載のデータ駆動部。
【請求項9】
前記ホルディングラッチ部と前記電流デジタル-アナログ変換部との間に配置され、前記データの電圧レベルを上昇させるレベルシフタ部をさらに具備することを特徴とする、請求項8(審決注:「請求項10」は「請求項8」の明らかな誤記なので訂正して摘記した。)記載のデータ駆動部。」とあったものを、

「マトリクス型の表示装置におけるデータ線駆動回路によって構成されるデータ駆動部であって、
時間が経つにつれて上昇または下降する電圧を有するランプパルスを生成するランプパルス発生部と;
供給されるデータを利用してデータ電流を生成する電流デジタル-アナログ変換部と;
前記ランプパルスを、画素に信号を供給するためのデータ線に供給し、前記データ線に供給された前記ランプパルスが第1トランジスタを経由して第1ノードに供給され、前記第1ノードに供給されたランプパルスに対応して順次に上昇する電圧を充電するキャパシタにより充電された前記電圧に対応して前記画素に実際に流れるピクセル電流が前記画素から供給されると、供給された前記ピクセル電流と前記データ電流との電流値を比較し、比較して得た比較値に対応して前記ランプパルスの供給可否を制御する電流制御部と;
を具備し、
前記電流制御部は、複数の比較部を具備し、
前記比較部それぞれは、
前記ランプパルス発生部と前記データ線との間に接続される第10トランジスタと;
前記データ電流と前記ピクセル電流との電流値を比較する比較器と;
前記比較部の比較結果として前記データ電流と前記ピクセル電流との電流値が相異なることを示す比較信号が供給されると前記第10トランジスタをターンオンさせ、それ以外の場合には前記第10トランジスタをターンオフさせる制御部と;
を具備し、
順次サンプリング信号を生成するシフトレジスタ部と;
前記サンプリング信号に対応してタイミング制御部から供給される前記データを保存するサンプリングラッチ部と;
前記サンプリングラッチ部に保存されたデータを一時保存するホルディングラッチ部とを具備し、
前記ホルディングラッチ部と前記電流デジタル-アナログ変換部との間に配置され、前記データの電圧レベルを上昇させるレベルシフタ部をさらに具備し、
前記制御部は、水平期間の一部期間である第1期間において、タイミング制御部からリセット信号の供給を受けて、前記第1期間において、前記第10トランジスタをターンオンさせ、
前記比較器は、前記データ電流と前記ピクセル電流との電流値が相異なるとき、比較信号を供給して、前記データ電流と前記ピクセル電流との電流値が同じとき、前記比較信号の供給を中断することを特徴とする、データ駆動部。」として新たな請求項1とする補正を含むものである(下線は審決で付した。以下同じ。)。

(2)本件補正後請求項1に係る上記(1)の補正は、次の補正からなるものである。
ア 本件補正前の「請求項3を引用する請求項8を引用する請求項9」に係る発明(以下「本願発明」という。)を特定するために必要な事項である「データ線に供給されたランプパルス」が「第1トランジスタを経由して第1ノードに供給され」ると限定し、この限定に伴って本願発明を特定するために必要な事項である「トランジスタ」をこの「第1トランジスタ」と区別するために「第10トランジスタ」と番号を付与したものにする。
イ 本願発明を特定するために必要な事項である「前記ランプパルスに対応して前記画素に実際に流れるピクセル電流」は「前記第1ノードに供給されたランプパルスに対応して順次に上昇する電圧を充電するキャパシタにより充電された前記電圧に対応して」流れると限定する。
ウ 本願発明を特定するために必要な事項である「前記比較部の比較結果に対応して前記トランジスタのターンオン及びターンオフを制御する」を「前記比較部の比較結果として前記データ電流と前記ピクセル電流との電流値が相異なることを示す比較信号が供給されると前記第10トランジスタをターンオンさせ、それ以外の場合には前記第10トランジスタをターンオフさせる」と具体化して限定する。

2 本件補正の目的
本件補正後の請求項1に係る上記1(2)の補正は、本願発明を特定するために必要な事項を限定するものであるから、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものである。
そこで、本件補正後の請求項1に係る発明(以下「本願補正発明」という。)が、特許出願の際独立して特許を受けることができるものであるか(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に適合するか)について以下検討する。

3 引用例
(1)原査定の拒絶の理由に引用された「本願の優先日前に頒布された刊行物である特開2005-134640号公報(以下「引用例1」という。)」には、次の事項が図とともに記載されている。
ア 「【発明を実施するための最良の形態】
【0029】
(第1実施形態)
以下、本発明の電気光学装置を有機ELディスプレイに適用した場合について述べる。
図1は、本実施形態に係る有機ELディスプレイのブロック構成図である。有機ELディスプレイ10は、制御回路11、走査線駆動回路12、表示パネル部13及びデータ線駆動回路14を備えている。
【0030】
有機ELディスプレイ10の制御回路11、走査線駆動回路12及びデータ線駆動回路14は、それぞれが独立した電子部品によって構成されていてもよい。例えば、制御回路11、走査線駆動回路12及びデータ線駆動回路14が各々1チップの半導体集積回路装置によって構成されていてもよい。また、制御回路11、走査線駆動回路12及びデータ線駆動回路14の全部若しくは一部がプログラマブルなICチップで構成され、その機能がICチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【0031】
制御回路11は、図示しない外部装置からクロック信号CLKを入力する。制御回路11は、入力されたクロック信号CLKに基づいて垂直同期信号VSYNC及び水平同期信号HSYNCを生成する。制御回路11は、その生成された垂直同期信号VSYNCを走査線駆動回路12に出力するとともに、水平同期信号HSYNCをデータ線駆動回路14に出力する。
【0032】
走査線駆動回路12は、図示しない電源回路、シフトレジスタ、出力回路等を主体に構成されており、走査信号SC1?SCnを生成する。また、走査線駆動回路12は、表示パネル部13上に形成された後記する走査線Y1?Yn(図2参照)に、前記走査信号SC1?SCnを出力することによって、同走査線Y1?Ynを所定の順序で選択していく。各走査信号SC1?SCnは、図4に示すように、論理的に高レベル(以下「Hレベル」という)または低レベル(以下「Lレベル」という)の2値的な電圧レベルをとる。これらの電圧レベルは、データの書込対象となる走査線の選択に用いられ、データの書込対象となる画素行に対応する走査線はHレベル、これ以外の走査線YはLレベルにそれぞれ設定される。これにより、1垂直走査期間において、所定の選択順序で(一般的には表示パネル部13の最上から最下に向かって)一水平ライン分の画素群が選択されていく、所謂、線順次走査が行われる。尚、本明細書においては、各走査信号SC1?SCnがHレベルを保持している期間を選択期間Tｐという。
【0033】
また、走査線駆動回路12は、リファレンス電圧信号Vｒefを生成する。リファレンス電圧信号Vｒefは、後記する各画素20内に流れる出力電流Iｏｕｔ1?Iｏｕｔmの電流レベルを制御するための電圧信号である。
【0034】
詳述すると、リファレンス電圧信号Vｒefは、図4に示すように、第1の電位VLを所定期間T1だけ保持した後、前記走査信号SC1?SCnがHレベルに立ち上がるとともに線形的に徐々に増加し、同走査信号SC1?SCnがLレベルに立ち下がったとき前記第1の電位VLより所定値だけ高い第2の電位VHに至るアナログ信号である。つまり、リファレンス電圧信号Vｒefは、選択期間Tｐ内で第1の電位VLから第2の電位VHにアナログ的に増加する電圧信号である。ここで、前記第1の電位VLは、有機EL素子OLED(図3参照)を最大輝度で発光させるための駆動電流IOLEDの電流レベルに対応した大きさの電位である。また、第2の電位VHは、有機EL素子OLEDを最小輝度で発光させるための駆動電流IOLEDの電流レベルに対応した大きさの電位である。
【0035】
さらに、走査線駆動回路12は、切り換え信号Vc1?Vcnを生成する。各切り換え信号Vc1?Vcnは、図4に示すように、HレベルまたはLレベルを有する電圧信号である。切り換え信号Vc1?Vcnは、少なくとも前記選択期間Tｐ(対応する走査信号SC1?SCnがHレベルである期間)ではLレベルの信号である。本実施形態の切り換え信号Vc1?Vcnは、走査信号SC1?SCnが立ち下がりLレベルに至ってから前記期間T1経過後にHレベルになる信号である。
【0036】
そして、走査線駆動回路12は、前記したタイミングでリファレンス電圧信号Vｒefを表示パネル部13上に形成された後記するリファレンス電圧供給線Lｒef(図2参照)に出力するとともに、前記切り換え信号Vc1?Vcnを後記する切り換え制御線Lc1?Lcn(図2参照)に出力する。
【0037】
図2は、表示パネル部13及びデータ線駆動回路14の電気的構成を説明するための図である。
表示パネル部13上には、図2に示すように、行方向に沿ってそれぞれn本の走査線Y1?Yn、切り換え制御線Lc1?Lcn、リファレンス電圧供給線Lｒef、駆動電圧供給線Lｏが互いに平行に延設されている。
【0038】
走査線Y1?Ynは、表示パネル部13の上側から下側に向かって、第1の走査線Y1,第2の走査線Y2,…,第nの走査線Ynの順に延設されている。各走査線Y1?Ynは、走査線駆動回路12に接続され同走査線駆動回路12から第1の走査線Y1に第1の走査信号SC1が、第2の走査線Y2に第2の走査信号SC2が、…、第nの走査線Ynに第nの走査信号SCnが出力される。
【0039】
また、切り換え制御線Lc1?Lcnは、表示パネル部13の上側から下側に向かって、第1の切り換え制御線Lc1,第2の切り換え制御線Lc2,…,第nの切り換え制御線Lcnの順に延設されている。各切り換え制御線Lc1?Lcnは、走査線駆動回路12に接続され同走査線駆動回路12から第1の切り換え制御線Lc1に第1の切り換え信号Vc1が、第2の切り換え制御線Lc2に第2の切り換え信号Vc2が、…、第nの切り換え制御線Lcnに第nの切り換え信号Vcnが出力される。
【0040】
リファレンス電圧供給線Lｒef及び駆動電圧供給線Lｏは、各走査線Y1?Ynに対応して1本ずつ延設されている。各リファレンス電圧供給線Lｒefは走査線駆動回路12に接続され同走査線駆動回路12から前記リファレンス電圧信号Vｒefが一斉に出力される。駆動電圧供給線Lｏは走査線駆動回路12に接続され、後記する駆動トランジスタQdを駆動させるための駆動電圧Vddが供給されている。
【0041】
さらに、表示パネル部13の列方向に沿ってそれぞれm本のデータ線Lｔ1?Lｔm及び電圧制御線Lcｕｔ1?Lcｕｔmが互いに平行になるように延設されている。
データ線Lｔ1?Lｔmは、表示パネル部13の左側から右側に向かって、第1のデータ線Lｔ1,第2のデータ線Lｔ2,…,第mのデータ線Lｔmの順に延設されている。また、電圧制御線Lcｕｔ1?Lcｕｔmのうち、第1の電圧制御線Lcｕｔ1は、前記第1のデータ線Lｔ1に隣接して延設されている。第2の電圧制御線Lcｕｔ2は、前記第2のデータ線Lｔ2に隣接して延設されている。以下、同様に、各電圧制御線は対応する各データ線にそれぞれ隣接して延設されている。前記各データ線Lｔ1?Lｔm及び電圧制御線Lcｕｔ1?Lcｕｔmはデータ線駆動回路14に接続されている。
【0042】
また、各走査線Y1?Ynと各データ線Lｔ1?Lｔmとの交差部に対応する位置には画素20が配置されている。つまり、表示パネル部13上にはm×n個の画素20がマトリクス状に配置されている。各画素20は、対応する前記走査線Y1?Yn、切り換え制御線Lc1?Lcn、リファレンス電圧供給線Lｒef、駆動電圧供給線Lｏ、電圧制御線Lcｕｔ1?Lcｕｔm及びデータ線Lｔ1?Lｔmに接続されている。
【0043】
次に、前記のように配置された画素20の内部回路構成の詳細を図3に従って説明する。図3は、第1の走査線Y1と第1のデータ線Lｔ1との交差部に対応する位置に配置された画素20の電気的構成を説明するための図である。尚、全ての画素20の内部回路構成は同じであるので第1の走査線Y1と第1のデータ線Lｔ1との交差部に対応する位置に配置された画素20についてのみ説明し、他の走査線とデータ線との交差部に対応する位置に配置された画素20の内部回路構成についての詳細な説明は省略する。
【0044】
図3に示すように、画素20は、駆動トランジスタQd、第1のトランジスタQ1、第2のトランジスタQ2、スイッチングトランジスタQｓｗ、電流制御用トランジスタQｒef、保持キャパシタCｏ、制御用キャパシタCｐ及び有機EL素子OLEDを備えている。
【0045】
本実施形態の駆動トランジスタQdは、その導電型がP型の薄膜トランジスタ(TFT)である。また、本実施形態の第1のトランジスタQ1、第2のトランジスタQ2、スイッチングトランジスタQｓｗ及び電流制御用トランジスタQｒefは、それぞれその導電型がN型の薄膜トランジスタ(TFT)である。そして、第1のトランジスタQ1、第2のトランジスタQ2、スイッチングトランジスタQｓｗ及び電流制御用トランジスタQｒefはそれぞれスイッチング素子として機能する薄膜トランジスタである。
【0046】
駆動トランジスタQdは、そのソースが前記駆動電圧供給線Lｏに接続され前記駆動電圧Vddが供給されている。また、駆動トランジスタQdのゲートは、電流制御用トランジスタQｒefのソースに接続されている。電流制御用トランジスタQｒefのドレインは、前記リファレンス電圧供給線Lｒefに接続されている。
【0047】
電流制御用トランジスタQｒefのゲートは、スイッチングトランジスタQｓｗのソース(ドレイン)に接続されている。スイッチングトランジスタQｓｗのゲートは第1の走査線Y1に接続されている。
【0048】
また、駆動トランジスタQdのゲート/ソース間には保持キャパシタCｏが接続されている。
駆動トランジスタQdのドレインは、第1のトランジスタQ1のドレインと第2のトランジスタQ2のドレインとにそれぞれ接続されている。つまり、第1のトランジスタQ1と第2のトランジスタQ2は駆動トランジスタQdに対して並列接続されている。
【0049】
第1のトランジスタQ1は、そのゲートが前記電流制御用トランジスタQｒefのゲートに接続されている。また、第1のトランジスタQ1のゲートには制御用キャパシタCｐの第1の端子U1が接続され、同制御用キャパシタCｐの第2の端子U2は接地されている。
【0050】
第2のトランジスタQ2は、そのゲートが第1の切り換え制御線Lc1に接続されている。第2のトランジスタQ2のソースは、有機EL素子OLEDの陽極P1に接続され、同有機EL素子OLEDの陰極P2は接地されている。この有機EL素子OLEDは、その発光層が有機材料で構成されたEL素子であって、その陽極P1と陰極P2との間に流れる電流(駆動電流IOLED)の電流レベルに対応した輝度で発光するEL素子である。
【0051】
また、前記第1のトランジスタQ1のソースは、前記第1のデータ線Lｔ1を介してデータ線駆動回路14に接続されている。また、前記スイッチングトランジスタQｓｗのドレイン(ソース)は、前記第1の電圧制御線Lcｕｔ1を介してデータ線駆動回路14に接続されている。
【0052】
前記のように構成された画素20は、その有機EL素子OLEDの陰極P2が他の画素20の有機EL素子OLEDの陰極P2に電気的に共通して接続されている。つまり、陰極P2は共通陰極で構成されている。
【0053】
そして、前記のように構成された画素20は、前記走査線駆動回路12からHレベルの第1の走査信号SC1が出力されるとともに、データ線駆動回路14から前記第1の電圧制御線Lcｕｔ1を介して後記するHレベルの制御電圧信号Vcｕｔ1が供給されると前記各電流制御用トランジスタQｒef及び第1のトランジスタQ1がともにオンになる。そして、この期間(選択期間Tｐ)内に、走査線駆動回路12から前記リファレンス電圧供給線Lｒefを介してリファレンス電圧信号Vｒefが駆動トランジスタQdのゲートに供給される。つまり、前記リファレンス電圧信号Vｒefの画素20への入力が許可になる。そして、駆動トランジスタQdのソース/ドレイン間にそのリファレンス電圧信号Vｒefの電圧レベルに応じた電流が流れる。即ち、前記選択期間Tｐ内では、供給される前記リファレンス電圧信号Vｒefの電圧レベルは、前記したように、徐々に増加するので、駆動トランジスタQdのソース/ドレイン間にはその電流レベルが徐々に低下する電流が流れる(図4参照)。そして、この電流が第1の出力電流Iｏｕｔ1として前記第1のデータ線Lｔ1を介してデータ線駆動回路14へ出力される。また、前記選択期間Tｐ内にてデータ線駆動回路14から前記第1の電圧制御線Lcｕｔ1を介してLレベルの制御電圧信号Vcｕｔ1が供給されると電流制御用トランジスタQｒef及び第1のトランジスタQ1がともにオフになる。すると、このタイミングで走査線駆動回路12からの前記リファレンス電圧信号Vｒefの画素20への入力が不許可になり、前記保持キャパシタCｏにはそのLレベルの制御電圧信号Vcｕｔ1が供給されたタイミングでのリファレンス電圧信号Vｒefに対応する電荷量が保持される。つまり、このタイミングでの出力電流Iｏｕｔ1の電流レベルは後記するデータ電流Id1の電流レベルに一致した所望の電流レベルである。
【0054】
また、この状態で前記走査線駆動回路12からHレベルの第1の切り換え信号Vc1が出力されると、第2のトランジスタQ2がオンに切り換わり、前記保持キャパシタCｏに保持された電荷量に応じた電流が駆動トランジスタQdのソース/ドレイン間に流れる。そして、その電流が駆動電流IOLEDとして第2のトランジスタQ2を介して有機EL素子OLEDの陽極P1と陰極P2との間に流れる。この結果、有機EL素子OLEDが前記駆動電流IOLEDの電流レベルに対応した輝度で発光する。換言すると、有機EL素子OLEDは、制御電圧信号Vcｕｔ1が供給されたタイミングでのリファレンス電圧信号Vｒefに対応する電荷量に対応した輝度で発光する。
【0055】
尚、本実施形態においては、Hレベルの制御電圧信号Vcｕｔ1を供給して電流制御用トランジスタQｒef及び第1のトランジスタQ1をオンにする直前の前記第1のデータ線Lｔ1の電位を第1の期間T1内でのリファレンス電圧信号Vｒefの電位になるようにプリチャージするようにする。このようにすることで、前記第1のデータ線Lｔ1に前記出力電流Iｏｕｔ1をスムーズに流がすことができる。
【0056】
データ線駆動回路14は、図1に示すように、電流生成部14aと電流比較部14bとから構成されている。電流生成部14aは、図2に示すように、m個の電流出力型デジタル・アナログ変換回路DAC1?DACmを備えている。各デジタル・アナログ変換回路DAC1?DACmは、図示しない外部装置から出力される画像データDを前記水平同期信号HSYNCのタイミングで入力し、その入力された画像データDのデータ値に応じたアナログ電流信号であるデータ電流Id1?Idmに変換する。尚、前記画像データDは、各画素20の輝度情報を有するデータ信号であって、デジタルデータ信号である。即ち、各デジタル・アナログ変換回路DAC1?DACmは、1走査線に対応した画像データD毎にデータ電流Id1?Idmに変換する。また、このデータ電流Id1?Idmの電流レベルのレンジは、前記出力電流Iｏｕｔ1?Iｏｕｔmの電流レベルのレンジと一致する。
【0057】
また、前記データ電流Id1?Idmはその各電流レベルが、それぞれ、前記各データ線Lｔ1?Lｔm等の配線容量等による遅延時間を考慮したものである。
m個のデジタル・アナログ変換回路DAC1?DACmのうちの第1のデジタル・アナログ変換回路DAC1は、前記第1のデータ線Lｔ1に接続された各画素20に対応する画像データDを第1のデータ電流Id1に変換する。第2のデジタル・アナログ変換回路DAC2は、第2のデータ線Lｔ2に接続された各画素20に対応する画像データDを第2のデータ電流Id2に変換する。以下、同様にして、各デジタル・アナログ変換回路は、対応するデータ線に接続された各画素20に対応する画像データDをデータ電流に変換する。
【0058】
そして、電流生成部14aは、1走査線に対応する前記データ電流Id1?Idmを一斉に電流比較部14bへ出力する。
電流比較部14bは、m個の電流比較器Cｏmｐ1?Cｏmｐmを備えている。各電流比較器Cｏmｐ1?Cｏmｐmは、前記したm個の電流出力型デジタル・アナログ変換回路DAC1?DACmの各々に対応している。即ち、m個の電流比較器Cｏmｐ1?Cｏmｐmのうちの第1の電流比較器Cｏmｐ1は、前記第1のデジタル・アナログ変換回路DAC1に接続され、同デジタル・アナログ変換回路DAC1から出力される第1のデータ電流Id1を入力する。第2の電流比較器Cｏmｐ2は、第2のデジタル・アナログ変換回路DAC2に接続され、同デジタル・アナログ変換回路DAC2から出力される第2のデータ電流Id2を入力する。以下、同様にして、各電流比較器は、対応するデジタル・アナログ変換回路に接続され、その接続されたデジタル・アナログ変換回路から出力されるデータ電流を入力する。
【0059】
また、第1の電流比較器Cｏmｐ1は、前記第1のデータ線Lｔ1に接続され前記第1の出力電流Iｏｕｔ1を入力する。第2の電流比較器Cｏmｐ2は、前記第2のデータ線Lｔ2に接続され第2の出力電流Iｏｕｔ2を入力する。以下、同様にして、各電流比較器は、対応するデータ線に接続されそのデータ線に流れる出力電流を入力する。
【0060】
そして、第1の電流比較器Cｏmｐ1は、第1の出力電流Iｏｕｔ1の電流レベルと第1のデータ電流Id1の電流レベルとを常時比較し、第1の出力電流Iｏｕｔ1の電流レベルが第1のデータ電流Id1の電流レベルより高い場合、Hレベルの第1の制御電圧信号Vcｕｔ1を生成し第1の電圧制御線Lcｕｔ1へ出力するようになっている。一方、第1の出力電流Iｏｕｔ1の電流レベルが第1のデータ電流Id1の電流レベルに到達した場合、Lレベルの第1の制御電圧信号Vcｕｔ1を生成し、第1の電圧制御線Lcｕｔ1へ出力するようになっている。
【0061】
他の各電流比較器Cｏmｐ2?Cｏmｐmも、同様にして、対応する出力電流の電流レベルとデータ電流の電流レベルとを常時比較し、出力電流の電流レベルがデータ電流の電流レベルより高い場合、Hレベルの制御電圧信号を生成し、対応する電圧制御線へ出力する。また、出力電流の電流レベルがデータ電流の電流レベルに到達した場合、Lレベルの制御電圧信号を生成し、対応する電圧制御線へ出力するようになっている。
【0062】
各出力電流Iｏｕｔ1?Iｏｕｔmはその電流レベルのレンジがデータ電流Id1?Idmの電流レベルのレンジと一致するので、少なくとも選択期間Tｐが開始した時点では電流比較器Cｏmｐ1?CｏmｐmからHレベルの制御電圧信号Vcｕｔ1?Vcｕｔmが選択された画素20へ出力される。その後、各出力電流Iｏｕｔ1?Iｏｕｔmの電流レベルがデータ電流Id1?Idmの電流レベルに到達すると、各電流比較器Cｏmｐ1?Cｏmｐmからは、Lレベルの制御電圧信号Vcｕｔ1?Vcｕｔmがその選択された各画素20へ出力される。すると、その選択された各画素20の電流制御用トランジスタQｒefはオフになる。そして、駆動トランジスタQdは、そのオフになったタイミングで保持キャパシタCｏに保持された電荷量に対応する出力電流Iｏｕｔ1?Iｏｕｔm(即ち、データ電流Id1?Idmの電流レベルと一致した出力電流Iｏｕｔ1?Iｏｕｔm)を各電流比較器Cｏmｐ1?Cｏmｐmへ出力する。
【0063】
従って、次段の走査線に接続された画素20が選択されるまでの期間は、Lレベルの制御電圧信号Vcｕｔ1?Vcｕｔmが前記選択された各画素20へ出力され続ける。このようにすることで、各画素20内には所望の輝度情報を有するデータ電流Id1?Idmの電流レベルに一致した出力電流Iｏｕｔ1?Iｏｕｔmが流れる。
【0064】
そして、前記選択期間Tｐが終了した後、Hレベルの切り換え信号Vc1?Vcnが出力されると、データ電流Id1?Idmの電流レベルに一致した電流レベルを有する駆動電流IOLEDが各有機EL素子OLEDに流れる。この結果、各有機EL素子OLEDは前記データ電流Id1?Idmの電流レベルに対応した輝度で発光し、所望の階調表示が行われる。
【0065】
このように、本実施形態では、有機EL素子OLEDの陰極P2は他の画素20の有機EL素子OLEDの陰極P2と電気的に接続され、共通陰極を構成しているので、従来のように、有機EL素子の陰極に他の素子や回路等を構成するためのパターニングをする必要がない。その結果、前記パターニングの工程がない分だけその製造が容易となる。
【0066】
また、陰極P2を外部の接地電位に接続する場合においては、有機EL素子の陰極に他の素子や回路等が構成されていないので、前記陰極P2の抵抗が小さい。従って、従来のものと比べて駆動電流IOLEDの電流レベルを小さくしても有機EL素子OLEDを所望の輝度で発光させることができるので、消費電力を低くすることができる。
【0067】
また、本実施形態では、各電流比較器Cｏmｐ1?Cｏmｐmは、前記出力電流Iｏｕｔ1?Iｏｕｔmの電流レベルと前記データ電流Id1?Idmの電流レベルとの比較を、常時、即ちリアルタイムで行う。従って、出力電流Iｏｕｔ1?Iｏｕｔmの電流レベルに応じて前記駆動電流IOLEDの電流レベルを精度良く制御することができる。
【0068】
さらに、本実施形態では、各出力電流Iｏｕｔ1?Iｏｕｔmの電流レベルがデータ電流Id1?Idmの電流レベルに到達した後にその出力電流Iｏｕｔ1?Iｏｕｔmを駆動電流IOLEDとして有機EL素子OLEDに供給するようにした。従って、従来のように、データ電流を画素へ供給するのではなく、画素20から出力される出力電流Iｏｕｔ1?Iｏｕｔmの電流レベルを画素20の外部に設置されたデータ線駆動回路14にて所望の電流値に一致したときに、その出力電流Iｏｕｔ1?Iｏｕｔmを有機EL素子OLEDに供給するようにした。この結果、駆動トランジスタQdのトランジスタ特性のバラツキに関係なく有機EL素子OLEDの輝度をデータ電流Id1?Idmに応じて決定することができる。
【0069】
また、選択期間Tｐ内において、各画素20内にはリファレンス電圧信号Vｒefに応じた電流が流れているので、たとえ、画素20の有機EL素子OLEDを低輝度で発光させる場合においても、データ信号を選択された画素に書き込む従来の有機ELディスプレイの場合のように書き込み不足ということが生じることはない。この結果、所定の画素20が黒く表示される所謂漏れ発光といった現象を引き起こすこともない。」

イ 上記アから、引用例1には次の発明が記載されているものと認められる。
「制御回路11、走査線駆動回路12、表示パネル部13及びデータ線駆動回路14を備えている有機ELディスプレイ10であって、
前記表示パネル部13上には、行方向に沿ってそれぞれn本の走査線Y1?Yn、n本の切り換え制御線Lc1?Lcn、リファレンス電圧供給線Lｒef、駆動電圧供給線Lｏが互いに平行に延設されており、さらに、列方向に沿ってそれぞれm本のデータ線Lｔ1?Lｔm及び電圧制御線Lcｕｔ1?Lcｕｔmが互いに平行になるように延設されており、走査線Y1?Ynは、表示パネル部13の上側から下側に向かって、第1の走査線Y1,第2の走査線Y2,…,第nの走査線Ynの順に延設され、切り換え制御線Lc1?Lcnは、表示パネル部13の上側から下側に向かって、第1の切り換え制御線Lc1,第2の切り換え制御線Lc2,…,第nの切り換え制御線Lcnの順に延設され、リファレンス電圧供給線Lｒef及び駆動電圧供給線Lｏは、各走査線Y1?Ynに対応して1本ずつ延設され、データ線Lｔ1?Lｔmは、表示パネル部13の左側から右側に向かって、第1のデータ線Lｔ1,第2のデータ線Lｔ2,…,第mのデータ線Lｔmの順に延設され、電圧制御線Lcｕｔ1?Lcｕｔmのうち、第1の電圧制御線Lcｕｔ1は、前記第1のデータ線Lｔ1に隣接して延設され、第2の電圧制御線Lcｕｔ2は、前記第2のデータ線Lｔ2に隣接して延設され、同様に、各電圧制御線は対応する各データ線にそれぞれ隣接して延設され、前記各データ線Lｔ1?Lｔm及び電圧制御線Lcｕｔ1?Lcｕｔmはデータ線駆動回路14に接続されており、各走査線Y1?Ynと各データ線Lｔ1?Lｔmとの交差部に対応するm×n個の位置にm×n個の画素20がマトリクス状に配置されており、各画素20は、対応する前記走査線Y1?Yn、切り換え制御線Lc1?Lcn、リファレンス電圧供給線Lｒef、駆動電圧供給線Lｏ、電圧制御線Lcｕｔ1?Lcｕｔm及びデータ線Lｔ1?Lｔmに接続されており、
前記制御回路11は、外部装置から入力されたクロック信号CLKに基づいて垂直同期信号VSYNC及び水平同期信号HSYNCを生成し、その生成した、垂直同期信号VSYNCを前記走査線駆動回路12に出力するとともに、水平同期信号HSYNCを前記データ線駆動回路14に出力し、
前記走査線駆動回路12は、電源回路、シフトレジスタ、出力回路等を主体に構成されており、走査信号SC1?SCnを生成し、表示パネル部13上に形成された走査線Y1?Ynに、前記走査信号SC1?SCnを出力することによって、同走査線Y1?Ynを所定の順序で選択していくものであり、また、各画素20内に流れる出力電流Iｏｕｔ1?Iｏｕｔmの電流レベルを制御するための電圧信号であるリファレンス電圧信号Vｒefを生成するものでもあり、ここで、該リファレンス電圧信号Vｒefは、有機EL素子OLEDを最大輝度で発光させるための駆動電流IOLEDの電流レベルに対応した大きさの電位である第1の電位VLを所定期間T1だけ保持した後、前記走査信号SC1?SCnがHレベルに立ち上がるとともに線形的に徐々に増加し、同走査信号SC1?SCnがLレベルに立ち下がったとき、有機EL素子OLEDを最小輝度で発光させるための駆動電流IOLEDの電流レベルに対応した大きさの前記第1の電位VLより所定値だけ高い電位である第2の電位VHに至るアナログ信号、つまり、各走査信号SC1?SCnがHレベルを保持している期間である選択期間Tｐ内で第1の電位VLから第2の電位VHにアナログ的に増加する電圧信号であり、さらに、HレベルまたはLレベルを有し、少なくとも前記選択期間TｐではLレベルであり、走査信号SC1?SCnが立ち下がりLレベルに至ってから前記所定期間T1経過後にHレベルになる電圧信号である切り換え信号Vc1?Vcnを生成し、前記リファレンス電圧信号Vｒefを表示パネル部13上に形成されたリファレンス電圧供給線Lｒefに出力するとともに、前記切り換え信号Vc1?Vcnを切り換え制御線Lc1?Lcnに出力し、各走査線Y1?Ynは、走査線駆動回路12に接続され同走査線駆動回路12から第1の走査線Y1に第1の走査信号SC1が、第2の走査線Y2に第2の走査信号SC2が、…、第nの走査線Ynに第nの走査信号SCnが出力され、
前記データ線駆動回路14は、電流生成部14aと電流比較部14bとから構成され、電流生成部14aは、m個の電流出力型デジタル・アナログ変換回路DAC1?DACmを備え、各デジタル・アナログ変換回路DAC1?DACmは、外部装置から出力されるデジタルデータ信号であり、各画素20の輝度情報を有する画像データDを、前記水平同期信号HSYNCのタイミングで、1走査線に対応した画像データD毎に入力し、第1のデジタル・アナログ変換回路DAC1は、前記第1のデータ線Lｔ1に接続された各画素20に対応する画像データDを第1のデータ電流Id1に変換し、第2のデジタル・アナログ変換回路DAC2は、第2のデータ線Lｔ2に接続された各画素20に対応する画像データDを第2のデータ電流Id2に変換し、以下、同様にして、各デジタル・アナログ変換回路は、対応するデータ線に接続された各画素20に対応する画像データDをデータ電流に変換して、入力された画像データDのデータ値に応じたアナログ電流信号であるデータ電流Id1?Idmに変換するものであり、そして、1走査線に対応する前記データ電流Id1?Idmを一斉に電流比較部14bへ出力し、電流比較部14bは、m個の電流比較器Cｏmｐ1?Cｏmｐmを備え、各電流比較器Cｏmｐ1?Cｏmｐmは、前記m個の電流出力型デジタル・アナログ変換回路DAC1?DACmの各々に対応しており、第1の電流比較器Cｏmｐ1は、前記第1のデジタル・アナログ変換回路DAC1に接続され、同デジタル・アナログ変換回路DAC1から出力される第1のデータ電流Id1を入力し、第2の電流比較器Cｏmｐ2は、第2のデジタル・アナログ変換回路DAC2に接続され、同デジタル・アナログ変換回路DAC2から出力される第2のデータ電流Id2を入力し、以下、同様にして、各電流比較器は、対応するデジタル・アナログ変換回路に接続され、その接続されたデジタル・アナログ変換回路から出力されるデータ電流を入力し、また、第1の電流比較器Cｏmｐ1は、前記第1のデータ線Lｔ1に接続され前記第1の出力電流Iｏｕｔ1を入力し、第2の電流比較器Cｏmｐ2は、前記第2のデータ線Lｔ2に接続され第2の出力電流Iｏｕｔ2を入力し、以下、同様にして、各電流比較器は、対応するデータ線に接続されそのデータ線に流れる出力電流を入力しており、そして、第1の電流比較器Cｏmｐ1は、第1の出力電流Iｏｕｔ1の電流レベルと第1のデータ電流Id1の電流レベルとを常時比較し、第1の出力電流Iｏｕｔ1の電流レベルが第1のデータ電流Id1の電流レベルより高い場合、Hレベルの第1の制御電圧信号Vcｕｔ1を生成し第1の電圧制御線Lcｕｔ1へ出力し、一方、第1の出力電流Iｏｕｔ1の電流レベルが第1のデータ電流Id1の電流レベルに到達した場合、Lレベルの第1の制御電圧信号Vcｕｔ1を生成し、第1の電圧制御線Lcｕｔ1へ出力するようになっており、他の各電流比較器Cｏmｐ2?Cｏmｐmも、同様にして、対応する出力電流の電流レベルとデータ電流の電流レベルとを常時比較し、出力電流の電流レベルがデータ電流の電流レベルより高い場合、Hレベルの制御電圧信号を生成し、対応する電圧制御線へ出力し、出力電流の電流レベルがデータ電流の電流レベルに到達した場合、Lレベルの制御電圧信号を生成し、対応する電圧制御線へ出力するようになっており、
各切り換え制御線Lc1?Lcnは、走査線駆動回路12に接続され同走査線駆動回路12から第1の切り換え制御線Lc1に第1の切り換え信号Vc1が、第2の切り換え制御線Lc2に第2の切り換え信号Vc2が、…、第nの切り換え制御線Lcnに第nの切り換え信号Vcnが出力され、
各リファレンス電圧供給線Lｒefは、走査線駆動回路12に接続され、同走査線駆動回路12から前記リファレンス電圧信号Vｒefが一斉に出力され、
駆動電圧供給線Lｏは走査線駆動回路12に接続され、駆動トランジスタQdを駆動させるための駆動電圧Vddが供給されており、
全ての画素20の内部回路構成は同じであり、例えば、第1の走査線Y1と第1のデータ線Lｔ1との交差部に対応する位置に配置された画素20では、その導電型がP型の薄膜トランジスタ(TFT)である駆動トランジスタQdと、それぞれその導電型がN型のスイッチング素子として機能する薄膜トランジスタ(TFT)である第1のトランジスタQ1、第2のトランジスタQ2、スイッチングトランジスタQｓｗ及び電流制御用トランジスタQｒefと、保持キャパシタCｏと、制御用キャパシタCｐと、有機EL素子OLEDとを備えており、
駆動トランジスタQdのソースは前記駆動電圧供給線Lｏに接続され前記駆動電圧Vddが供給されており、駆動トランジスタQdのゲートは、電流制御用トランジスタQｒefのソースに接続され、電流制御用トランジスタQｒefのドレインは、前記リファレンス電圧供給線Lｒefに接続されており、電流制御用トランジスタQｒefのゲートは、スイッチングトランジスタQｓｗのソース(ドレイン)に接続されており、スイッチングトランジスタQｓｗのゲートは第1の走査線Y1に接続されており、駆動トランジスタQdのゲート/ソース間には保持キャパシタCｏが接続されており、駆動トランジスタQdのドレインは、第1のトランジスタQ1のドレインと第2のトランジスタQ2のドレインとにそれぞれ接続されており、つまり、第1のトランジスタQ1と第2のトランジスタQ2は駆動トランジスタQdに対して並列接続されており、第1のトランジスタQ1のゲートは前記電流制御用トランジスタQｒefのゲートに接続されており、第1のトランジスタQ1のゲートには制御用キャパシタCｐの第1の端子U1が接続されており、同制御用キャパシタCｐの第2の端子U2は接地されており、第2のトランジスタQ2のゲートは第1の切り換え制御線Lc1に接続されており、第2のトランジスタQ2のソースは、有機EL素子OLEDの陽極P1に接続されており、同有機EL素子OLEDの陰極P2は接地されており、この有機EL素子OLEDは、その発光層が有機材料で構成されたEL素子であって、その陽極P1と陰極P2との間に流れる電流である駆動電流IOLEDの電流レベルに対応した輝度で発光するEL素子であり、第1のトランジスタQ1のソースは第1のデータ線Lｔ1を介してデータ線駆動回路14に接続されており、スイッチングトランジスタQｓｗのドレイン(ソース)は、第1の電圧制御線Lcｕｔ1を介してデータ線駆動回路14に接続されており、有機EL素子OLEDの陰極P2は他の画素20の有機EL素子OLEDの陰極P2に電気的に共通して接続され、つまり、陰極P2は共通陰極で構成されており、
前記走査線駆動回路12からHレベルの第1の走査信号SC1が出力されるとともに、データ線駆動回路14から前記第1の電圧制御線Lcｕｔ1を介してHレベルの第1の制御電圧信号Vcｕｔ1が供給されると、前記各電流制御用トランジスタQｒef及び第1のトランジスタQ1がともにオンになって選択期間Tｐとなり、この選択期間Tｐ内に、走査線駆動回路12から前記リファレンス電圧供給線Lｒefを介してリファレンス電圧信号Vｒefが駆動トランジスタQdのゲートに供給され、つまり、前記リファレンス電圧信号Vｒefの画素20への入力が許可になり、駆動トランジスタQdのソース/ドレイン間にそのリファレンス電圧信号Vｒefの電圧レベルに応じた電流が流れ、即ち、前記選択期間Tｐ内では、供給される前記リファレンス電圧信号Vｒefの電圧レベルは徐々に増加するので、駆動トランジスタQdのソース/ドレイン間にはその電流レベルが徐々に低下する電流が流れ、この電流が第1の出力電流Iｏｕｔ1として前記第1のデータ線Lｔ1を介してデータ線駆動回路14へ出力され、また、前記選択期間Tｐ内にてデータ線駆動回路14から前記第1の電圧制御線Lcｕｔ1を介してLレベルの第1の制御電圧信号Vcｕｔ1が供給されると電流制御用トランジスタQｒef及び第1のトランジスタQ1がともにオフになり、このタイミングで走査線駆動回路12からの前記リファレンス電圧信号Vｒefの画素20への入力が不許可になり、前記保持キャパシタCｏにはそのLレベルの第1の制御電圧信号Vcｕｔ1が供給されたタイミングでのリファレンス電圧信号Vｒefに対応する電荷量が保持され、つまり、このタイミングでの出力電流Iｏｕｔ1の電流レベルはデータ電流Id1の電流レベルに一致した所望の電流レベルであり、
この状態で前記走査線駆動回路12からHレベルの第1の切り換え信号Vc1が出力されると、第2のトランジスタQ2がオンに切り換わり、前記保持キャパシタCｏに保持された電荷量に応じた電流が駆動トランジスタQdのソース/ドレイン間に流れ、その電流が駆動電流IOLEDとして第2のトランジスタQ2を介して有機EL素子OLEDの陽極P1と陰極P2との間に流れる結果、有機EL素子OLEDが前記駆動電流IOLEDの電流レベルに対応した輝度で発光、換言すると、有機EL素子OLEDは、第1の制御電圧信号Vcｕｔ1が供給されたタイミングでのリファレンス電圧信号Vｒefに対応する電荷量に対応した輝度で発光し、
前記電流比較器Cｏmｐ1?Cｏmｐmからは、選択期間Tｐが開始した時点ではHレベルの制御電圧信号Vcｕｔ1?Vcｕｔmが選択された画素20へ出力され、その後、各出力電流Iｏｕｔ1?Iｏｕｔmの電流レベルがデータ電流Id1?Idmの電流レベルに到達すると、各電流比較器Cｏmｐ1?Cｏmｐmからは、Lレベルの制御電圧信号Vcｕｔ1?Vcｕｔmがその選択された各画素20へ出力され、その選択された各画素20の電流制御用トランジスタQｒefはオフになり、そして、駆動トランジスタQdは、そのオフになったタイミングで保持キャパシタCｏに保持された電荷量に対応する出力電流Iｏｕｔ1?Iｏｕｔm、即ち、データ電流Id1?Idmの電流レベルと一致した出力電流Iｏｕｔ1?Iｏｕｔmを各電流比較器Cｏmｐ1?Cｏmｐmへ出力するので、次段の走査線に接続された画素20が選択されるまでの期間は、Lレベルの制御電圧信号Vcｕｔ1?Vcｕｔmが前記選択された各画素20へ出力され続け、各画素20内には所望の輝度情報を有するデータ電流Id1?Idmの電流レベルに一致した出力電流Iｏｕｔ1?Iｏｕｔmが流れ、前記選択期間Tｐが終了した後、Hレベルの切り換え信号Vc1?Vcnが出力されると、データ電流Id1?Idmの電流レベルに一致した電流レベルを有する駆動電流IOLEDが各有機EL素子OLEDに流れる結果、各有機EL素子OLEDは前記データ電流Id1?Idmの電流レベルに対応した輝度で発光し、所望の階調表示が行われるようになっており、
各電流比較器Cｏmｐ1?Cｏmｐmは、前記出力電流Iｏｕｔ1?Iｏｕｔmの電流レベルと前記データ電流Id1?Idmの電流レベルとの比較を、常時、即ちリアルタイムで行って、出力電流Iｏｕｔ1?Iｏｕｔmの電流レベルに応じて前記駆動電流IOLEDの電流レベルを精度良く制御することができ、各出力電流Iｏｕｔ1?Iｏｕｔmの電流レベルがデータ電流Id1?Idmの電流レベルに到達した後にその出力電流Iｏｕｔ1?Iｏｕｔmを駆動電流IOLEDとして有機EL素子OLEDに供給するようにしたので、従来のように、データ電流を画素へ供給するのではなく、画素20から出力される出力電流Iｏｕｔ1?Iｏｕｔmの電流レベルを画素20の外部に設置されたデータ線駆動回路14にて所望の電流値に一致したときに、その出力電流Iｏｕｔ1?Iｏｕｔmを有機EL素子OLEDに供給するようにした結果、駆動トランジスタQdのトランジスタ特性のバラツキに関係なく有機EL素子OLEDの輝度をデータ電流Id1?Idmに応じて決定することができ、選択期間Tｐ内において、各画素20内にはリファレンス電圧信号Vｒefに応じた電流が流れているので、たとえ、画素20の有機EL素子OLEDを低輝度で発光させる場合においても、データ信号を選択された画素に書き込む従来の有機ELディスプレイの場合のように書き込み不足ということが生じることはなく、この結果、所定の画素20が黒く表示される所謂漏れ発光といった現象を引き起こすこともない、データ線駆動回路14を備えている有機ELディスプレイ10。」(以下「引用発明」という。)

(2)原査定の拒絶の理由に引用された「本願の優先日前に頒布された刊行物である欧州特許出願公開第1221686号明細書(以下「引用例2」という。)」には、次の事項が図とともに記載されている。
ア 「BACKGROUND OF THE INVENTION

Field of the Invention

[0002]The present invention relates to a driving circuit ofan active matrix method in a display device.」
(日本語訳)
「本発明の背景

本発明の分野

[0002]本発明は、表示デバイスにおけるアクティブマトリクス方式の駆動回路に関する。」

イ 「Discussion of the Related Art

[0003]Recently, various display devices such as an LCDdevice, a PDP device, an FED device and an EL device have beenstudied with development of flat display devices. These flatdisplay devices are classified into two according to a drivingmethod, a passive matrix method and an active matrix method. Atthis time, it is required to use a higher level of current in thepassive matrix method than the active matrix method.
[0004]Accordingly, in current driving methods of the LCDdevice and the PDP device, since greater current level isrequired with increasing the number of pixel, the passive matrixmethod is more efficient.
[0005]Meanwhile, in current driving methods of the FED andEL devices, it is regarded that the active matrix method is moreefficient than the passive matrix method since it is required touse the higher level of current in the passive matrix method thanthe active matrix method even though a line time is equal.
[0006]FIG. 1 is a circuit diagram of a driving circuitaccording to a related art active matrix method.
[0007]As shown in FIG. 1, the driving circuit includes ascan line SEL, a data line DATA, a switch P1, a capacitor Cs, adriving transistor PO, an OEL and a positive power supply VDD.
[0008]At this time, the scan line SEL selects a pixel fordriving, and the data line DATA applies a voltage to the pixel.The switch P1 is served as an active device to control data inputaccording to a signal of the scan line, and the capacitor Csstores electric charges selected according to the voltage appliedto the data line. Next, a voltage is input to the drivingtransistor PO by the electric charges stored in the capacitor Cs,and then the driving transistor PO applies a current to the OEL.The OEL emits light by the current applied from the drivingtransistor PO, and the positive power supply VDD supplies a powerto the capacitor Cs and the driving transistor PO.
[0009]An operation of an active matrix method in a relatedart display device will be described in detail.
[0010]First, the pixel driven by the scan line SEL isselected, and then the pixel for driving is turned on by theswitch P1. Then, a control voltage, in which a gray is controlled,is applied to the pixel for driving through the data line.
[0011]At this time, the control voltage is stored in thecapacitor Cs, simultaneously, drives the driving transistor PO tomake the OEL emit lights.
[0012]After the scan line is disabled, the drivingtransistor PO is driven by the voltage stored in the capacitor Csto maintain one frame until the next select time.
[0013]However, since threshold voltages of the drivingtransistors used in the display device are different, the drivingcurrent for driving the OEL selected is not constant even thoughan equal driving voltage is applied to each driving transistor.
[0014]That is, each OEL emits different luminance accordingto deviation of the threshold voltages of the driving transistors.
[0015]To decrease the luminance deviation of the OELaccording to the deviation of the threshold voltages of thedriving transistors, it is required to constantly apply thedriving current for driving the OEL without regard to thedeviation of the threshold voltages of each driving transistor.
[0016]The deviation of the threshold voltages of the drivingtransistors is necessary consequence in fabricating process stepsof the display device. Therefore, the luminance deviation of thepixels has to be compensated by detecting luminance of each pixel,however, it is hard to effectively compensate the luminancedeviation.
[0017]Also, in the related art driving circuit, if a marginof the control voltage according to level of the driving currentis small, it is hard to obtain desired luminance.」
(日本語訳)
「関連技術の説明

[0003]最近、LCDデバイス、PDPデバイス、FEDデバイスおよびELデバイスのような種々の表示デバイスが研究され、平面表示デバイスが開発された。これらの平面表示デバイスは、駆動方式により2種類、すなわち、パッシブマトリクス方式およびアクティブマトリクス方式に分類される。現在、パッシブマトリクス方式では、アクティブマトリクス方式の場合よりも、高いレベルの電流を使用する必要がある。
[0004]したがって、LCDデバイスおよびPDPデバイスの電流駆動方式においては、ピクセル数の増加とともに、より高い電流レベルが必要になるので、パッシブマトリクス方式の方がより効率的である。
[0005]一方、FEDデバイスおよびELデバイスの電流駆動方式においては、アクティブマトリクス方式の方が、パッシブマトリクス方式より効率的であると考えられている。パッシブマトリクス方式では、ラインタイムが等しい場合においても、アクティブマトリクス方式の場合より、高いレベルの電流を使用する必要があるからである。
[0006]図1は、関連技術のアクティブマトリクス方式による駆動回路の回路図である。
[0007]図1に示すように、駆動回路は、走査ラインSEL、データラインDATA、スイッチP1、コンデンサーCs、駆動トランジスタPO、OELおよびプラス電源VDDを含んでいる。
[0008]このとき、走査ラインSELは、駆動するピクセルを選択し、データラインDATAは、ピクセルに電圧を加える。スイッチP1は、走査ラインの信号に従ってデータ入力を制御するアクティブ・デバイスとして使用されており、また、コンデンサーCsはデータラインに加えられた電圧に従って選択される電荷を蓄える。次に、コンデンサーCs に蓄えられた電荷により、電圧が駆動トランジスタPOに入力され、続いて駆動トランジスタPOが電流をOELに加える。OELは、駆動トランジスタPOから加えられる電流により光を発する。次に、プラス電源VDDが、コンデンサーCsおよび駆動トランジスタPOに電力を供給する
[0009]関連技術の表示デバイスにおけるアクティブマトリクス方式の動作について詳述する。
[0010]第一に、走査ラインSELにより駆動されたピクセルが選択され、次に駆動されるピクセルがスイッチP1によりオンに切り換えられる。続いて、灰色に制御する制御電圧が、データライン経由の駆動のためにピクセルに加えられる。
[0011]このとき、コンデンサーCsに蓄えられた制御電圧が、同時に駆動トランジスタPOを駆動してOELを発光させる。
[0012]走査ラインが無効にされた後、駆動トランジスタPOがコンデンサーCsに蓄えられた電圧によって駆動され、次の選択時刻までの1フレームを維持する。
[0013]しかし、等しい駆動電圧が各駆動トランジスタに加えられても、表示デバイスで使用される駆動トランジスタの閾値電圧は異なるので、選択されたOELを駆動するための駆動電流は一定ではない。
[0014]すなわち、各OELは、駆動トランジスタの閾値電圧の偏差に従って異なる輝度を発する。
[0015]駆動トランジスタの閾値電圧の偏差によるOELの輝度偏差を低減するために、各駆動トランジスタの閾値電圧の偏差に関係なくOELを駆動する駆動電流を常に加える必要がある。
[0016]駆動トランジスタの閾値電圧の偏差は、表示デバイスの製造工程段階における必然的結果である。したがって、各ピクセルの輝度を検出することにより、ピクセルの輝度偏差を補償する必要があるが、輝度偏差を効果的に補償することは困難である。
[0017]また、関連技術の駆動回路において、駆動電流のレベルによる制御電圧のマージンが小さい場合、所望の輝度を得ることが困難である。」

ウ 「SUMMARY OF THE INVENTION

[0018]Accordingly, the present invention is directed to adriving circuit of an active matrix method in a display devicethat substantially obviates one or more problems due tolimitations and disadvantages of the related art.
[0019]An object of the present invention is to provide adriving circuit of an active matrix method in a display devicethat can constantly improve luminance between pixels.
[0020]Additional advantages, objects, and features of theinvention will be set forth in part in the description whichfollows and in part will become apparent to those having ordinaryskill in the art upon examination of the following or may belearned from practice of the invention. The objectives and otheradvantages of the invention may be realized and attained by thestructure particularly pointed out in the written description andclaims hereof as well as the appended drawings.
[0021]To achieve these objects and other advantages and inaccordance with the purpose of the invention, as embodied andbroadly described herein, a driving circuit of an active matrixmethod in a display device according to the present inventionincludes a first switch connected data and scan lines to switchan externally applied control voltage, a driving unit storing thecontrol voltage by switching of the first switch, and making thedisplay device emitting lights by the stored control voltage, asecond switch switching a current applied to the display deviceby the control voltage applied from the driving unit, and adeviation compensator detecting the current applied to thedisplay device by switching of the second switch, and controllingthe control voltage, thereby compensating luminance deviation ofthe display device according to deviation of the thresholdvoltages of the driving unit.
[0022]The deviation compensator includes a converterconverting the current applied to the display device to a voltage,or a transimpedance amplifier converting the current applied tothe display device to a voltage amplified, a comparator comparingthe converted voltage value with a reference voltage value, and asample & hold circuit (S & H circuit) receiving an external rampvoltage, and outputting a certain ramp voltage to the data lineaccording to result of the comparator.
[0023]The S & H circuit outputs the ramp voltage valueconstantly maintained to the data line when the converted voltagevalue is same as or lower than the reference voltage value, andthe S & H circuit bypasses and outputs the external input rampvoltage value to the data line when the converted voltage valueis higher than the reference voltage value.
[0024]An amplifier formed between the second switch and thedeviation compensator amplifies the applied current by switchingof the second switch, and inputs the amplified current to thedeviation compensator.
[0025]In another embodiment of the present invention, adriving circuit of an active matrix method in a display deviceaccording to the present invention includes a switching unitconnected to data and scan lines to switch an externally appliedcontrol voltage, a driving unit storing the control signal byswitching of the switching unit, and making the display deviceemit lights by the voltage stored, a deviation compensatordetecting a current applied to the display device, andcontrolling the control voltage, thereby compensating luminancedeviation of the display device according to deviation ofthreshold voltages of the driving unit, a first transistor formedbetween the driving unit and the display device to switch thecurrent applied to the display device, and a second transistorformed between the driving unit and the deviation compensator toswitch the current applied to the deviation compensator.
[0026]The switching unit, the first and second transistorsare PMOS transistors, and are respectively driven by differentcontrol signals, or the switching unit and the second transistorare PMOS transistors, and the first transistor is NMOS transistor,the switching unit, the first and second transistors driven by anequal control signal.
[0027]An amplifier formed between the second transistor andthe deviation compensator amplifies the applied current byswitching of the second transistor, and inputs the amplifiedcurrent to the deviation compensator.
[0028]The amplifier includes a third transistor having agate connected to an output terminal of the second transistor tooutput the current amplified by a voltage difference between gateand source to the deviation compensator, and a fourth transistorconnected to gate and ground of the third transistor, andcontrolling the voltage difference by an externally appliedcontrol signal.
[0029]It is to be understood that both the foregoing generaldescription and the following detailed description of the presentinvention are exemplary and explanatory and are intended toprovide further explanation of the invention as claimed.」
(日本語訳)
「本発明の概要

[0018]したがって、本発明は、関連技術の限界およびデメリットによる1つ以上の問題を実質上未然に防ぐ、表示デバイスにおけるアクティブマトリクス方式の駆動回路を目指す。
[0019]本発明の1つの目的は、ピクセル間の輝度を常に改善できる表示デバイスにおける、アクティブマトリクス方式の駆動回路を提供することである。
[0020]本発明のさらなる利点、目的および特徴は、一部は、以下の明細書において記述され、一部は、以下の検討によって当業者に明瞭となり、また、本発明の実施によって理解されるであろう。本発明の目的およびその他の利点は、本出願の明細書およびクレームならびに添付図面において詳細に指摘されている構造によって実現・達成される。
[0021]これらの目的およびその他の利点を達成するため、本発明の目的に従って、本出願において具現化され、かつ、十分に記述されているように、本発明による表示デバイスにおけるアクティブマトリクス方式の駆動回路は、データラインおよび走査ラインに接続されており、外部から加えられる制御電圧を切り換える第1スイッチ、第1スイッチの切り換えにより制御電圧を蓄え、かつ、蓄えた制御電圧により表示デバイスを発光させる駆動ユニット、駆動ユニットから加えられる制御電圧により表示デバイスに加えられる電流を切り換える第2スイッチ、および偏差補償部(それは、第2スイッチの切り換えにより表示デバイスに加えられる電流を検出し、かつ、制御電圧を制御し、それにより駆動ユニットの閾値電圧の偏差による表示デバイスの輝度偏差を補償する)を含んでいる。
[0022]偏差補償部は、表示デバイスに加えられる電流を電圧に変換するコンバータ、または表示デバイスに加えられる電流を増幅された電圧に変換するトランスインピーダンス増幅器、変換された電圧値を基準電圧値と比較するコンパレータ、および外部ランプ電圧を受信して、コンパレータの結果に従って一定のランプ電圧をデータラインに出力するサンプルホールド回路(S & H回路)を含んでいる。
[0023]変換された電圧値が基準電圧値以下である場合、S & H回路は、常に維持されているランプ電圧値をデータラインに出力する。変換された電圧値が基準電圧値より高い場合、S & H回路はバイパスし、外部入力ランプ電圧値をデータラインに出力する。
[0024]第2スイッチと偏差補償部間に形成される増幅器は、第2スイッチの切り換えによって加えられる電流を増幅し、増幅された電流を偏差補償部に入力する。
[0025]本発明のもう1つの実施形態においては、本発明による表示デバイスにおけるアクティブマトリクス方式の駆動回路は、データラインおよび走査ラインに接続されており、外部から加えられる制御電圧を切り換えるスイッチング・ユニット、スイッチング・ユニットの切り換えにより制御信号を蓄え、かつ、蓄えた電圧により表示デバイスを発光させる駆動ユニット、偏差補償部(それは、表示デバイスに加えられる電流を検出し、かつ、制御電圧を制御し、それにより駆動ユニットの閾値電圧の偏差による表示デバイスの輝度偏差を補償する)、駆動ユニットと表示デバイス間に形成され、表示デバイスに加えられる電流を切り換える第1トランジスタ、および駆動ユニットと偏差補償部間に形成され偏差補償部に加えられる電流を切り換える第2トランジスタを含んでいる。
[0026]スイッチング・ユニット、第1および第2トランジスタは、PMOSトランジスタであり、それぞれ、相異なる制御信号により駆動される。またはスイッチング・ユニットおよび第2トランジスタはPMOSトランジスタであり、かつ、第1トランジスタはNMOSトランジスタである。スイッチング・ユニット、駆動される第1および第2トランジスタは、等しい制御信号により駆動される。
[0027]第2トランジスタと偏差補償部間に形成される増幅器は、第2トランジスタの切り換えにより加えられる電流を増幅し、増幅した電流を偏差補償部に入力する。
[0028]この増幅器は、第2トランジスタの出力端子に接続されているゲートをもち、ゲートとソース間の電圧差により増幅された電流を偏差補償部に出力する第3トランジスタ、および第3トランジスタのゲートおよび地気に接続されており、外部から加えられる制御信号により電圧差を制御する第4トランジスタを含んでいる。
[0029]当然のことであるが、本発明の以上の一般的説明と以下の詳細説明は、両方とも、例示的説明であり、請求された発明の詳細な説明の提供を意図している。」

エ 「BRIEF DESCRIPTION OF THE DRAWINGS

[0030]The accompanying drawings, which are included toprovide a further understanding of the invention and areincorporated in and constitute a part of this application,illustrate embodiment(s) of the invention and together with thedescription serve to explain the principle of the invention. Inthe drawings:

FIG. 1 is a circuit diagram of a driving circuitaccording to a related art active matrix method;
FIG. 2 is a circuit diagram of a driving circuit in anactive matrix method according to the first embodiment of thepresent invention;
FIG. 3 is a block diagram illustrating a deviationcompensator of a driving circuit according to the presentinvention;
FIG. 4 is a timing view illustrating each signalwaveform according to the first embodiment of the presentinvention;
FIG. 5 is a circuit diagram of a driving circuit in anactive matrix method according to the second embodiment of thepresent invention;
FIG. 6 is a timing view illustrating each signalwaveform according to the second embodiment of the presentinvention;
FIG. 7 is a circuit diagram of a driving circuit in anactive matrix method according to the third embodiment of thepresent invention;
FIG. 8 is a timing view illustrating each signalwaveform according to the third embodiment of the presentinvention; and
FIG. 9 is a layout illustrating the third embodimentof the present invention.」
(日本語訳)
「図面の簡単な説明

[0030]本発明の詳細な理解を与えるために含まれている添付図面は、本出願に含まれてその一部を構成し、本発明の実施形態を示し、かつ、明細書とともに本発明の性質の説明に役立つ。図面の内容は、以下のとおりである:

図1は、関連技術のアクティブマトリクス方式による駆動回路の回路図である。
図2は、本発明の第1の実施形態によるアクティブマトリクス方式における駆動回路の回路図である。
図3は、本発明による駆動回路の偏差補償部を示すブロックダイアグラムである。
図4は、本発明の第1の実施形態による各信号波形を示すタイミングビューである。
図5は、本発明の第2の実施形態によるアクティブマトリクス方式における駆動回路の回路図である。
図6は、本発明の第2の実施形態による各信号波形を示すタイミングビューである。
図7は、本発明の第3の実施形態によるアクティブマトリクス方式における駆動回路の回路図である。
図8は、本発明の第3の実施形態による各信号波形を示すタイミングビューである。
図9は、本発明の第3の実施形態を示すレイアウトである。」

オ 「DETAILED DESCRIPTION OF THE INVENTION

[0031]Referenee will now be made in detail to the preferredembodiments of the present invention, examples of which areillustrated in the accompanying drawings. Wherever possible, thesame reference numbers will be used throughout the drawings torefer to the same or like parts.
[0032]FIG. 2 is a circuit diagram of a driving circuit in anactive matrix method according to the first embodiment of thepresent invention, and FIG. 3 is a block diagram illustrating adeviation compensator of the driving circuit according to thepresent invention.
[0033]As shown in FIG. 2 and FIG. 3, the driving circuitincludes a transistor P1, a capacitor Cs, a driving transistor POand a positive power supply VDD.
[0034]At this time, the transistor P1 connected data andscan lines switches an externally applied control voltage, andthe capacitor Cs stores the control voltage by switching of thetransistor P1. Next, the driving transistor PO makes an emittingpixel OEL emit lights by the control voltage applied from thecapacitor Cs, and the positive power supply VDD supplies a powerto the capacitor Cs and the driving transistor PO.
[0035]Also, the driving circuit further includes a switchingunit 10 and a deviation compensator 20. The switching unit 10connected between the driving transistor PO and the emittingpixel OEL switches a current applied to the emitting pixel OELaccording to a voltage applied from the driving transistor PO.Also, the deviation compensator 20 detects the current applied tothe emitting pixel OEL by switching of the switching unit 10, andcontrols the control voltage, so that luminance deviation of theemitting pixel OEL generated from threshold voltage deviation ofthe driving transistor PO is compensated.
[0036]At this time, the switching unit 10 includes atransistor P2 switching the current applied to the emitting pixelOEL by a control signal SEL1, and a transistor P3 switching thecurrent applied to the deviation compensator 20 by a controlsignal /SEL1.
[0037]The transistors P1, P2 and P3 are PMOS transistors,and are driven by different control signals.
[0038]That is, the transistor P1 is driven by the controlsignal SEL, the transistor P2 is driven by the control signalSEL1, and the transistor P3 is driven by the control signal /SEL1.
[0039]As described above, in the present invention, thedriving transistor PO is connected to the emitting pixel OEL bythe transistor P2 unlike the related art in which the drivingtransistor PO is directly connected to the emitting pixel OEL.
[0040]As shown in FIG. 3, the deviation compensator 20 forcompensating the luminance deviation of the emitting pixel OELincludes a current-to-voltage converter (I-to-V converter) 21, acomparator 22, and a sample & hold circuit (S & H circuit) 23.The current-to-voltage converter detects a driving current Ioutfrom the transistor P3 and converts the detected driving currentto a voltage. The comparator 22 compares the voltage converted bythe I-to-V converter 21 with a reference voltage Vref that is setto make the emitting pixel OEL emit lights at a predeterminedluminance. To the sample & hold circuit 23, an external rampvoltage is applied. The sample & hold circuit 23 outputs acertain ramp voltage value to the data line according to resultof the comparator 22.
[0041]At this time, the sample & hold circuit 23 constantlymaintains the ramp voltage Vramp externally input at a point thatthe converted voltage value is same as the reference voltagevalue, and outputs the ramp voltage value constantly maintainedto the data line.
[0042]Meanwhile, when the converted voltage value is higherthan the reference voltage value, the externally input rampvoltage value Vramp is bypassed and is output to the data line.
[0043]FIG. 4 is a timing view illustrating each signalwaveform according to the first embodiment of the presentinvention.
[0044]As shown in FIG. 4, if the emitting pixel OEL isselected by the control signal SEL, the transistors P1 and P2 areturned off, simultaneously, the transistor P3 is turned on by thecontrol signal /SEL1.
[0045]At this time, the ramp voltage input through the dataline drives the driving transistor PO by the transistor P1, andthe deviation compensator 20 detects the driving current of theemitting pixel OEL by the transistor P3.
[0046]Referring to FIG. 3, the detected driving current isconverted to the voltage by the current-to-voltage converter 21,and then the converted voltage is compared with the referencevoltage by the comparator 22.
[0047]According to result of the comparator 22, the sample &hold circuit 23 bypasses and continuously outputs the externallyinput ramp voltage Vramp to the data line until the convertedvoltage value is same as the reference voltage value.
[0048]If the converted voltage value is same as or lowerthan the reference voltage value, the sample & hold circuit 23constantly maintains the ramp voltage Vramp externally input at apoint that the converted voltage value becomes same as thereference voltage value, and outputs the ramp voltage valueconstantly maintained to the data line.
[0049]At this time, the ramp voltage value constantlymaintained is continuously output to the data line from a pointthat the converted voltage value becomes same as the referencevoltage value to a point that the converted voltage value ishigher than the reference voltage value.
[0050]The ramp voltage value Vramp constantly maintained ishigher than the threshold voltage value of the driving transistorthat drives the emitting pixel OEL, so that it is possible tosolve a problem of the luminance deviation of the emitting pixelOEL according to the threshold voltage deviation of the drivingtransistor.
[0051]Subsequently, the ramp voltage value Vramp constantlymaintained is stored in the capacitor Cs for storing electriccharges by the data line.
[0052]Next, if corresponding emitting pixel OEL is selectedby the control signal SEL, the transistors P1 and P2 are turnedon, simultaneously, the transistor P3 is turned off by thecontrol signal /SEL1.
[0053]Accordingly, the driving transistor PO of thecorresponding emitting pixel OEL is driven by the capacitor Csfor storing the electric charges, and then the emitting pixelsOEL emit lights by the driving current applied by the transistorP2 at a constant luminance.
[0054]As described above, the deviation compensator of thepresent invention outputs the ramp voltage value constantlymaintained to the data line during a time period 'T1' (hold time),so that it is possible to solve a problem generated by luminancedeviation of the emitting pixels OEL according to the thresholdvoltage deviation of the driving transistors.
[0055]Referring to FIG. 2, in the deviation compensator ofthe present invention, it may be used an amplifier having a hightransimpedance value instead of the current-to-voltage converter21.
[0056]In the related art driving circuit, if a margin of thecontrol voltage according to a level of the driving current issmall, it is hard to obtain desired luminance.
[0057]However, if the amplifier having the hightransimpedance is used in the present invention, it is possibleto obtain desired luminance since a margin of the control voltageaccording to a level of the driving current can be increased.
[0058]In another embodiment of the present invention, eachswitching device uses the scan line in common, thereby decreasingan area of the driving circuit, and increasing an emitting area.
[0059]FIG. 5 is a circuit diagram of a driving circuit in anactive matrix method according to the second embodiment of thepresent invention, and FIG. 6 is a timing view illustrating eachsignal waveform according to the second embodiment of the presentinvention.
[0060]As shown in FIG. 5, the second embodiment of thepresent invention is different to the first embodiment of thepresent invention in that a driving transistor PO is connected toa NMOS transistor N1, and NMOS transistor N1 and PMOS transistorsP1 and P2 are controlled by an equal control signal SEL.
[0061]In the second embodiment of the present invention, theNMOS transistor N1 is used, so that it is not required toadditionally apply a control signal applied to the transistor N1.That is, since the transistors P1 and P2 are conversely switched,the control signal SEL can control not only the PMOS transistorsP1 and P2 but also the NMOS transistor N1.
[0062]Referring to FIG. 5 and FIG. 6, an operation of thedriving circuit will be described in detail.
[0063]If corresponding emitting pixel OEL is selected by thecontrol signal SEL, the transistors P1 and P2 are respectivelyturned on, simultaneously, the transistor N1 is turned off.
[0064]At this time, a ramp voltage input by a data linedrives the driving transistor PO by the transistor P1, and adeviation compensator 20 detects a driving current of an emittingpixel OEL by the transistor P2.
[0065]Referring to FIG. 3 and FIG. 4, the deviationcompensator 20 outputs the ramp voltage Vramp to the data line bythe equal process, and the ramp voltage Vramp is stored in acapacitor Cs for storing electric charges by the data line.
[0066]Next, if the corresponding emitting pixel OEL isselected by the control signal SEL, the transistors P1 and P2are respectively turned off , simultaneously, the transistor N1is turned on.
[0067]Then, the driving transistor PO of the correspondingemitting pixel OEL is driven by the capacitor Cs for storing theelectric charges, and the emitting pixels OEL emit lights at aconstant luminance by the driving current applied by thetransistor N1.
[0068]The other embodiment of the present invention will bedescribed with reference to the accompanying drawings.
[0069]FIG. 7 is a circuit diagram of a driving circuit in anactive matrix method according to the third embodiment of thepresent invention, and FIG. 8 is a timing view illustrating eachsignal waveform according to the third embodiment of the presentinvention.
[0070]Referring to FIG. 7, the third embodiment of thepresent invention is different to the first embodiment of thepresent invention in that a NMOS transistor N1 is formed betweena node 2 and a node 3, and an amplifier 30 is formed between atransistor P2 and a deviation compensator 20.
[0071]At this time, the amplifier 30 amplifies a currentapplied by the transistor P2, and then input the current to thedeviation compensator.
[0072]The amplifier 30 includes NMOS transistors N2 and N3.
[0073]A gate of the NMOS transistor N3 is connected to anoutput terminal of the transistor P2, and the NMOS transistor N3outputs the amplified current to the deviation compensator by avoltage difference between gate and source.
[0074]The NMOS transistor N2 is respectively connected togate and ground of the transistor N3, and controls the voltagedifference between the gate and the source of the transistor N2by an externally applied control signal.
[0075]The embodiment of the present invention includes theamplifier 30 since it is hard to detect a current level of Iout inthe deviation compensator if the current level of Iout is lowreferring to FIG. 2 and FIG. 5.
[0076]Accordingly, in the third embodiment of the presentinvention, the transistors N2 and N3 are additionally formed toamplify the current level of Iout.
[0077]As shown in FIG. 7, if the electric charges are storedin parasitic capacitance of a node 4, and Vgs (voltage betweenthe gate and source) of the transistor N3 is increased, theamplified Iout is output.
[0078]The driving circuit according to the third embodimentof the present invention has the following advantages.
[0079]First, the NMOS transistor N1 of FIG. 7 uses P-well ofthe transistors N2 and N3 in common with the transistors N2 andN3, thereby decreasing an area of layout.
[0080]Next, in case that a negative voltage is -applied tothe node 3, the NMOS transistor N1 of FIG. 7 maintains the node 3at a voltage higher than -0.7V, thereby preventing the drivingtransistor PO from being over loaded.
[0081]Also, the driving current of the transistors N2 and N3in the amplifier makes not only the emitting pixel OEL emitlights, but also an adjacent emitting pixel OEL (not shown) emitlights, thereby decreasing the area of layout referring to FIG. 9.
[0082]As shown in FIG. 7 and FIG. 8, an operation of thethird embodiment of the present invention will be described asfollows.
[0083]When the scan signal of FIG. 7 is applied during atime period 't4' of FIG. 8 that is called as one scan time, thetransistors P1 and P2 respectively are turned on, and thetransistor N1 is turned off.
[0084]During a time period 't1' of FIG. 8, a column line towhich Iout is output is cleared, and data in a node 1 is clearedby Vramp signal during a time period 't2'.
[0085]Also, a voltage applied to the node 1 during a timeperiod 't3' is determined.
[0086]A process of time period 't4' is repeated as thenumber of total scan lines during a time period 't5' of FIG. 8.
[0087]FIG. 9 is a layout illustrating FIG. 7.
[0088]As shown in FIG. 9, the driving transistor PO of FIG.7 is snake-shaped, so that it is useful to form a device having along channel within a small pixel, and to enlarge the capacitorCs of FIG. 7.
[0089]As described above, the driving circuit of the activematrix method in the display device according to the presentinvention has the following advantages.
[0090]First, it is possible to decrease the luminancedeviation of the emitting pixels without regard to the deviationof the threshold voltages of the driving transistors, therebyimproving uniformity of the luminance.
[0091][00100]Furthermore, if the amplifier having the hightransimpedance is used in the deviation compensator of thepresent invention, it is possible to obtain desired luminancesince a margin of the control voltage according to the level ofthe driving current is large.
[0092][00101]Finally, the transistor snake-shaped is used in thepresent invention, thereby decreasing the area of layout. Also,capacitance of the capacitor for storing electric charges can beimproved.
[0093][00102]It will be apparent to those skilled in the art thanvarious modifications and variations can be made in the presentinvention. Thus, it is intended that the present invention coversthe modifications and variations of this invention provided theycome within the scope of the appended claims and theirequivalents.」
(日本語訳)
「本発明の詳細な説明

[0031]添付図面に例示されている本発明の好ましい実施形態に対し詳細な参照を行う。可能な場合、図面全部を通じて同一の参照番号を用いて、同一または同様な部分を指すこととする。
[0032]図2は、本発明の第1の実施形態によるアクティブマトリクス方式における駆動回路の回路図であり、図3は、本発明による駆動回路の偏差補償部を示すブロックダイアグラムである。
[0033]図2および図3に示すように、駆動回路は、トランジスタP1、コンデンサーCs、駆動トランジスタPOおよびプラス電源VDDを含んでいる。
[0034]この時点において、データラインおよび走査ラインに接続されているトランジスタP1は、外部から加えられる制御電圧を切り換え、コンデンサーCsはトランジスタP1の切り換えにより制御電圧を蓄える。次に、駆動トランジスタPO は、コンデンサーCsから加えられる制御電圧により発光ピクセルOELを発光させ、かつ、プラス電源VDDはコンデンサーCsおよび駆動トランジスタPOに電力を与える。
[0035]また、駆動回路は、さらにスイッチング・ユニット10および偏差補償部20を含んでいる。駆動トランジスタPOと発光ピクセルOELの間に接続されているスイッチング・ユニット10は、駆動トランジスタPOから加えられる電圧に従って発光ピクセルOELに加えられる電流を切り換える。また、偏差補償部20は、スイッチング・ユニット10の切り換えにより、発光ピクセルOELに加えられる電流を検出し、かつ、制御電圧を制御し、それにより駆動トランジスタPOの閾値電圧偏差から発生する発光ピクセルOELの輝度偏差が補償される。
[0036]このとき、スイッチング・ユニット10は、発光ピクセルOELに加えられる電流を制御信号SEL1により切り換えるトランジスタP2および偏差補償部20に加えられる電流を制御信号/SEL1により切り換えるトランジスタP3を含んでいる。
[0037]トランジスタP1、P2およびP3は、PMOSトランジスタであり、別々の制御信号により駆動される。
[0038]すなわち、トランジスタP1は、制御信号SELにより駆動され、トランジスタP2は、制御信号SEL1により駆動され、トランジスタP3は、制御信号/SEL1により駆動される。
[0039]上述したように、本発明においては、駆動トランジスタPOは、駆動トランジスタPOが発光ピクセルOELに直接接続される関連技術の場合と異なり、トランジスタP2により発光ピクセルOELに接続される
[0040]図3に示すように、発光ピクセルOELの輝度偏差を補償するための偏差補償部20は、電流電圧コンバータ(I?Vコンバータ)21、コンパレータ22、およびサンプルホールド回路(S＆H回路)23を含んでいる。電流電圧コンバータは、トランジスタP3からの駆動電流Ioutを検出し、検出した駆動電流を電圧に変換する。コンパレータ22は、I?Vコンバータ21により変換された電圧を、基準電圧Vref (それは、発光ピクセルOELを所定の輝度で発光させるように設定されている)と比較する。サンプルホールド回路23に対し、外部ランプ電圧が加えられる。サンプルホールド回路23は、コンパレータ22の結果に従って一定のランプ電圧値をデータラインに出力する。
[0041]このとき、サンプルホールド回路23は、外部から入力されるランプ電圧Vrampを変換された電圧値が基準電圧値と同じになる点に常に保ち、かつ、常に維持されたランプ電圧値をデータラインに出力する。
[0042]一方、変換された電圧値が基準電圧値より高い場合、外部から入力されるランプ電圧値Vrampはバイパスされ、データラインに出力される。
[0043]図4は、本発明の第1の実施形態による各信号波形を示すタイミングビューである。
[0044]図4に示すように、発光ピクセルOELが制御信号SELにより選択された場合、トランジスタP1およびP2はオフに切り換えられ、同時にP3は制御信号/SEL1によりオンに切り換えられる。
[0045]このとき、データライン経由で入力されるランプ電圧が、駆動トランジスタPOをトランジスタP1により駆動し、また、偏差補償部20がトランジスタP3により発光ピクセルOELの駆動電流を検出する。
[0046]図3を参照する。検出された駆動電流は電流電圧コンバータ21により電圧に変換され、次に変換された電圧がコンパレータ22により基準電圧と比較される。
[0047]コンパレータ22の結果に従って、サンプルホールド回路23はバイパスし、変換された電圧値が、基準電圧値と同じになるまで外部から入力されるランプ電圧Vrampをデータラインに連続出力する。
[0048]変換された電圧値が基準電圧値以下である場合、サンプルホールド回路23は、外部から入力されるランプ電圧Vrampを、変換された電圧値が基準電圧値と同じになる点に常に保ち、かつ、常に維持されたランプ電圧値をデータラインに出力する。
[0049]このとき、変換された電圧値が基準電圧値と同じになる点から変換された電圧値が、基準電圧値より高くなる点まで、常に維持されたランプ電圧値が連続的にデータラインに出力される。
[0050]常に維持されたランプ電圧値Vrampは、発光ピクセルOELを駆動する駆動トランジスタの閾値電圧値より高い。したがって、駆動トランジスタの閾値電圧偏差による発光ピクセルOELの輝度偏差の問題を解決することが可能である。
[0051]続いて、常に維持されたランプ電圧値Vrampを、データラインによる電荷を蓄えるコンデンサーCsに蓄える。
[0052]次に、対応する発光ピクセルOELが制御信号SELにより選択された場合、トランジスタP1およびP2がオンに切り換えられ、同時にトランジスタP3は、制御信号/SEL1によりオフに切り換えられる。
[0053]従って対応する発光ピクセルOELの駆動トランジスタPOが電荷蓄積コンデンサーCsにより駆動され、次に、発光ピクセルOELが、トランジスタP2によって加えられる駆動電流により、一定の輝度で発光する。
[0054]上述したように、本発明の偏差補償部は、常に維持されたランプ電圧値を期間'T1'(ホールド・タイム)にわたりデータラインに出力するので、したがって、駆動トランジスタの閾値電圧偏差による発光ピクセルOELの輝度偏差により引き起こされる問題を、解決することが可能である。
[0055]図2を参照する。本発明の偏差補償部では、電流電圧コンバータ21の代わりに高いトランスインピーダンス値をもつ増幅器を使用することができる。
[0056]関連技術の駆動回路では、駆動電流のレベルによる制御電圧のマージンが小さい場合、所望の輝度を得ることが困難である。
[0057]しかし、本発明において、高いトランスインピーダンスをもつ増幅器を使用した場合、駆動電流のレベルによる制御電圧のマージンを増加できるので、所望の輝度を得ることが可能である。
[0058]本発明のもう1つの実施形態では、各スイッチング・デバイスが、走査ラインを共通使用するので、駆動回路の領域が減少し、発光領域が増大する。
[0059]図5は、本発明の第2の実施形態によるアクティブマトリクス方式の駆動回路の回路図であり、図6は、本発明の第2の実施形態による各信号波形を示すタイミングビューである。
[0060]図5に示すように、本発明の第2の実施形態が、本発明の第1の実施形態と異なる点は、駆動トランジスタPOがNMOSトランジスタN1に接続され、また、NMOSトランジスタN1およびPMOSトランジスタP1とP2が等しい制御信号SELにより制御されることである。
[0061]本発明の第2の実施形態では、NMOSトランジスタN1が使用されるので、トランジスタN1に加えられる制御信号を追加として加えることを必要としない。すなわち、トランジスタP1とP2は逆に切り換えられるので、制御信号SELはPMOSトランジスタP1とP2のみならず、NMOSトランジスタN1も制御することができる。
[0062]図5および図6を参照する。駆動回路の動作について詳しく説明する。
[0063]対応する発光ピクセルOELが制御信号SELにより選択された場合、トランジスタP1およびP2は、それぞれ、オンに切り換えられ、同時にトランジスタN1はオフに切り換えられる。
[0064]このとき、データラインにより入力されたランプ電圧が、駆動トランジスタPOをトランジスタP1により駆動し、また、偏差補償部20が、トランジスタP2により発光ピクセルOELの駆動電流を検出する。
[0065]図3および図4を参照する。偏差補償部20は、等しいプロセスによりランプ電圧Vrampをデータラインに出力し、このランプ電圧Vrampがデータラインにより電荷蓄積コンデンサーCsに蓄えられる。
[0066]次に、対応する発光ピクセルOELが、制御信号SELにより選択された場合、トランジスタP1とP2は、それぞれ、オフに切り換えられ、同時にトランジスタN1は、オンに切り換えられる。
[0067]続いて、対応する発光ピクセルOELの駆動トランジスタPOが電荷蓄積コンデンサーCsにより駆動され、発光ピクセルOELはトランジスタN1によって加えられる駆動電流により、一定の輝度で発光する。
[0068]本発明の残りの実施形態について、添付図を参照して説明する。
[0069]図7は、本発明の第3の実施形態によるアクティブマトリクス方式の駆動回路の回路図であり、図8は、本発明の第3の実施形態による各信号波形を示すタイミングビューである。
[0070]図7を参照する。本発明の第3の実施形態が、本発明の第1の実施形態と異なる点は、NMOSトランジスタN1がノード2とノード3の間に形成され、かつ、増幅器30がトランジスタP2と偏差補償部20の間に形成されることである。
[0071]このとき、増幅器30は、トランジスタP2により加えられる電流を増幅し、次にこの電流を偏差補償部に入力する。
[0072]増幅器30は、NMOSトランジスタN2とN3を含んでいる。
[0073]NMOSトランジスタN3のゲートは、トランジスタP2の出力端子に接続されている。NMOSトランジスタN3は、ゲートとソース間の電圧差により増幅された電流を偏差補償部に出力する。
[0074]NMOSトランジスタN2は、それぞれ、トランジスタN3のゲートおよび地気に接続されており、外部から加えられる制御信号によりトランジスタN2のゲートとソース間の電圧差を制御する。
[0075]本発明の実施形態は、増幅器30を含んでいる。Ioutの電流レベルが低い場合(図2および図5参照)、偏差補償部においてIoutの電流レベルを検出することが困難だからである。
[0076]したがって、本発明の第3の実施形態では、Ioutの電流レベルを増幅するトランジスタN2とN3を追加形成する。
[0077]図7に示すように、電荷がノード4の寄生容量に蓄えられ、かつ、トランジスタN3のVgs (ゲートとソース間の電圧)が増大した場合、増幅されたIoutが出力される。
[0078]本発明の第3の実施形態による駆動回路は、次の利点をもっている。
[0079]第1に、図7のNMOSトランジスタN1は、トランジスタN2とN3のP-wellをトランジスタN2とN3と共通使用し、それによりレイアウト領域を低減する。
[0080]次に、負の電圧がノード3に加えられたとき、図7のNMOSトランジスタN1は、ノード3を-0.7Vより高い電圧に維持し、それにより駆動トランジスタPOの過負荷を防止する。
[0081]また、増幅器中のトランジスタN2とN3の駆動電流は、発光ピクセルOELのみならず、隣接発光ピクセルOEL (示されていない)も発光させるので、レイアウトの領域を低減する。図9を参照。
[0082]図7および図8に示すように、本発明の第3の実施形態の動作について、以下のとおり説明する。
[0083]図7の走査信号が1走査時間と呼ばれる図8の期間't4'にわたり加えられたとき、トランジスタP1とP2は、それぞれ、オンに切り換えられ、トランジスタN1はオフに切り換えられる。
[0084]図8の期間't1'の間に、Ioutが出力される先のカラム・ラインがクリアされ、また、期間't2'の間にノード1のデータが、Vramp信号によりクリアされる。
[0085]また、期間't3'の間にノード1に加えられる電圧が決定される。
[0086]期間't4'のプロセスが、図8の期間't5'中の合計走査ラインの数だけ繰り返される。
[0087]図9は、図7を示すレイアウトである。
[0088]図9に示すように、図7の駆動トランジスタPOは蛇行形状であり、これは、小さなピクセル内に長い溝をもつデバイスを形成し、かつ、図7のコンデンサーを拡大するために有利である。
[0089]上述したように、本発明による表示デバイスにおけるアクティブマトリクス方式の駆動回路は、次の利点をもっている。
[0090]第1に、駆動トランジスタの閾値電圧の偏差に関係なく、発光ピクセルの輝度偏差を低減し、それにより輝度の一様性を改善することができる。
[0091][00100]さらに、本発明の偏差補償部において、高トランスインピーダンスをもつ増幅器を使用した場合、駆動電流のレベルによる制御電圧のマージンが大きいので、所望の輝度を得ることができる。
[0092][00101]最後に、本発明では蛇行形状のトランジスタが使用され、それによりレイアウト領域が低減される。また、電荷蓄積用コンデンサーの容量も改善することができる。
[0093][00102]本発明について種々の変更および変形が可能であることは、当業者にとって明らかであろう。したがって、本発明は、添付クレームおよびそれに相当するものの範囲内に属する、本発明の変更および変形を含むことを意図している。」

カ 上記アないしオから、偏差補償部20はデータ線駆動回路に設けられていることが当業者に自明であるから、引用例2には次の技術事項が記載されているものと認められる。
「発光ピクセルOELに加えられる電流を検出し、それにより駆動トランジスタPOの閾値電圧偏差から発生する発光ピクセルOELの輝度偏差を補償する偏差補償部20を具備したデータ線駆動回路において、検出した駆動電流を変換した電圧と、発光ピクセルOELを所定の輝度で発光させるように設定されている基準電圧Vrefとの比較結果に従って、変換された電圧値が基準電圧値より高い場合、外部から入力されるランプ電圧値Vrampをバイパスされてデータラインに出力させる。」(以下「引用例2記載事項」という。)

4 対比
本願補正発明と引用発明とを対比する。
(1)引用発明の「『m×n個の画素20がマトリクス状に配置されて』いる『表示パネル部13』を備えている『有機ELディスプレイ10』」、「データ線駆動回路14」、「走査線駆動回路12、表示パネル部13及びデータ線駆動回路14」、「『有機EL素子OLEDを最大輝度で発光させるための駆動電流IOLEDの電流レベルに対応した大きさの電位である第1の電位VLを所定期間T1だけ保持した後、前記走査信号SC1?SCnがHレベルに立ち上がるとともに線形的に徐々に増加し、同走査信号SC1?SCnがLレベルに立ち下がったとき、有機EL素子OLEDを最小輝度で発光させるための駆動電流IOLEDの電流レベルに対応した大きさの前記第1の電位VLより所定値だけ高い電位である第2の電位VHに至るアナログ信号』、つまり、『各走査信号SC1?SCnがHレベルを保持している期間である選択期間Tｐ内で第1の電位VLから第2の電位VHにアナログ的に増加する電圧信号』である『リファレンス電圧信号Vｒef』」、「『各画素20内に流れる出力電流Iｏｕｔ1?Iｏｕｔmの電流レベルを制御するための電圧信号であるリファレンス電圧信号Vｒefを生成』する『走査線駆動回路12』」、「『外部装置から出力されるデジタルデータ信号であり、各画素20の輝度情報を有する画像データDを、前記水平同期信号HSYNCのタイミングで、1走査線に対応した画像データD毎に入力』し、『入力された画像データDのデータ値に応じたアナログ電流信号であるデータ電流Id1?Idmに変換』する『m個の電流出力型デジタル・アナログ変換回路DAC1?DACm』を備えた『電流生成部14a』」、「入力された画像データD」、「入力された画像データDのデータ値に応じたアナログ電流信号であるデータ電流Id1?Idm」、「画素20」、「リファレンス電圧供給線Lｒef」、「電流制御用トランジスタQｒef」、「『駆動トランジスタQdのゲート』、『電流制御用トランジスタQｒefのソース』及び『保持キャパシタCｏ』の『接続』点」、「保持キャパシタCｏ」、「各画素20内に流れる出力電流Iｏｕｔ1?Iｏｕｔm」、「『電流レベル』、『電流値』」、「『対応する出力電流の電流レベルとデータ電流の電流レベルとを常時比較』、『前記出力電流Iｏｕｔ1?Iｏｕｔmの電流レベルと前記データ電流Id1?Idmの電流レベルとの比較』」、「電流比較部14b」、「Hレベルの制御電圧信号Vcｕｔ1?Vcｕｔm」、「Lレベルの制御電圧信号を生成し、対応する電圧制御線へ出力する」、「制御回路11」、「『データ線駆動回路』への『水平同期信号HSYNC』の『出力タイミング』」及び「m個の電流比較器Cｏmｐ1?Cｏmｐm」は、それぞれ、本願補正発明の「マトリクス型の表示装置」、「データ線駆動回路」、「データ駆動部」、「時間が経つにつれて上昇または下降する電圧を有するランプパルス」、「ランプパルスを生成するランプパルス発生部」、「供給されるデータを利用してデータ電流を生成する電流デジタル-アナログ変換部」、「供給されるデータ」、「データ電流」、「画素」、「データ線」、「第1トランジスタ」、「第1ノード」、「キャパシタ」、「ピクセル電流」、「電流値」、「前記ピクセル電流と前記データ電流との電流値を比較」、「電流制御部」、「前記比較部の比較結果として前記データ電流と前記ピクセル電流との電流値が相異なることを示す比較信号」、「比較信号の供給を中断する」、「タイミング制御部」、「水平期間の一部期間である第1期間」及び「『比較器』及び『制御部』を具備する『複数の比較部』」に相当する。

(2)引用発明の「データ駆動部」は、「マトリクス型の表示装置(m×n個の画素20がマトリクス状に配置されている表示パネル部13を備えている有機ELディスプレイ10)」の走査線駆動回路12、表示パネル部13及び「データ線駆動回路(データ線駆動回路14)」であるから、本願補正発明の「データ駆動部」と、「マトリクス型の表示装置におけるデータ線駆動回路によって構成される」点で一致する。

(3)引用発明において、「電流制御部(電流比較部14b)」は、「複数の比較部(m個の電流比較器Cｏmｐ1?Cｏmｐm)」を備え、各「比較部(電流比較器)」は、前記m個の電流出力型デジタル・アナログ変換回路DAC1?DACmの各々に対応しており、対応するデジタル・アナログ変換回路に接続され、その接続されたデジタル・アナログ変換回路から出力される「データ電流」を入力し、また、対応するデータ線に接続されそのデータ線に流れる「ピクセル電流(出力電流)」を入力しており、そして、「前記ピクセル電流と前記データ電流との電流値を比較(対応する出力電流の電流レベルとデータ電流の電流レベルとを常時比較)」し、「ピクセル電流」の「電流値(電流レベル)」が「データ電流」の「電流値」より高い場合、「前記比較部の比較結果として前記データ電流と前記ピクセル電流との電流値が相異なることを示す比較信号(Hレベルの制御電圧信号)」を生成し、対応する電圧制御線へ出力し、「ピクセル電流」の「電流値」が「データ電流」の「電流値」に到達した場合、「比較信号の供給を中断する(Lレベルの制御電圧信号を生成し、対応する電圧制御線へ出力する)」ようになっており、前記「複数の比較部」からは、選択期間Tｐが開始した時点では「比較信号」が選択された「画素(画素20)」へ出力され、その後、各「ピクセル電流」の「電流値」が「データ電流」の「電流値」に到達すると、各「比較部」からは、「比較信号の供給が中断」され、その選択された各「画素」の「第1トランジスタ(電流制御用トランジスタQｒef)」はオフになり、そして、駆動トランジスタQdは、そのオフになったタイミングで「キャパシタ(保持キャパシタCｏ)」に保持された電荷量に対応する「ピクセル電流」、即ち、「データ電流」の「電流値」と一致した「ピクセル電流」を各「比較部」へ出力するので、次段の走査線に接続された「画素」が選択されるまでの期間は、「比較信号の供給が中断」され続け、各「画素」内には所望の輝度情報を有する「データ電流」の「電流値」に一致した「ピクセル電流」が流れ、前記選択期間Tｐが終了した後、Hレベルの切り換え信号Vc1?Vcnが出力されると、「データ電流」の「電流値」に一致した「電流値」を有する駆動電流IOLEDが各有機EL素子OLEDに流れる結果、各有機EL素子OLEDは前記「データ電流」の「電流値」に対応した輝度で発光し、所望の階調表示が行われるようになっており、各「比較部」は、前記「ピクセル電流」の「電流値」と前記「データ電流」の「電流値」との比較を、常時、即ちリアルタイムで行って、「ピクセル電流」の「電流値」に応じて前記駆動電流IOLEDの「電流値」を精度良く制御することができ、各「ピクセル電流」の「電流値」が「データ電流」の「電流値」に到達した後にその「ピクセル電流」を駆動電流IOLEDとして有機EL素子OLEDに供給するようにしたので、従来のように、「データ電流」を「画素」へ供給するのではなく、「画素」から出力される「ピクセル電流」の「電流値」が「画素」の外部に設置された「データ線駆動回路」にて所望の「電流値」に一致したときに、その「ピクセル電流」を有機EL素子OLEDに供給するようにした結果、駆動トランジスタQdのトランジスタ特性のバラツキに関係なく有機EL素子OLEDの輝度を「データ電流」に応じて決定することができ、選択期間Tｐ内において、各「画素」内には「ランプパルス(リファレンス電圧信号Vｒef)」に応じた電流が流れているので、たとえ、「画素」の有機EL素子OLEDを低輝度で発光させる場合においても、データ信号を選択された「画素」に書き込む従来の有機ELディスプレイの場合のように書き込み不足ということが生じることはなく、この結果、所定の「画素」が黒く表示される所謂漏れ発光といった現象を引き起こすこともないものであり、各「データ線(リファレンス電圧供給線Lｒef)」は、走査線駆動回路12に接続され、同走査線駆動回路12から前記「ランプパルス」が一斉に出力され、「第1トランジスタ」のソース、駆動トランジスタQdのゲート及び「キャパシタ(保持キャパシタCｏ)」は「第1ノード」で接続され、「第1トランジスタ」のドレインは、前記「データ線」に接続されており、「第1トランジスタ」のゲートは、スイッチングトランジスタQｓｗのソース(ドレイン)に接続されており、スイッチングトランジスタQｓｗのゲートは第1の走査線Y1に接続されており、また、引用発明では、前記走査線駆動回路12からHレベルの第1の走査信号SC1が出力されるとともに、「データ線駆動回路」から前記第1の電圧制御線Lcｕｔ1を介して「比較信号(Hレベルの第1の制御電圧信号Vcｕｔ1)」が供給されると、前記各「第1トランジスタ」及び第1のトランジスタQ1がともにオンになって選択期間Tｐとなり、この選択期間Tｐ内に、走査線駆動回路12から前記「データ線」を介して「ランプパルス」が駆動トランジスタQdのゲートに供給され、つまり、前記「ランプパルス」の「画素」への入力が許可になり、駆動トランジスタQdのソース/ドレイン間にその「ランプパルス」の電圧レベルに応じた電流が流れ、即ち、前記選択期間Tｐ内では、供給される前記「ランプパルス」の電圧レベルは徐々に増加するので、駆動トランジスタQdのソース/ドレイン間にはその「電流値」が徐々に低下する電流が流れ、この電流が第1の「ピクセル電流」として前記第1のデータ線Lｔ1を介して「データ線駆動回路」へ出力されるようになっており、
さらに、引用発明において、各「比較部(電流比較器)」が、「ピクセル電流」と「データ電流」との「電流値」の比較結果に応じて、「前記比較部の比較結果として前記データ電流と前記ピクセル電流との電流値が相異なることを示す比較信号」を「画素」へ出力させたり、「比較信号の供給を中断」させたりする制御部を有していることが当業者の自明である。
したがって、引用発明の「ランプパルス」と本願補正発明の「ランプパルス」とは、「画素に信号を供給するためのデータ線に供給」される点及び「第1トランジスタを経由して第1ノードに供給」される点で一致し、引用発明の「キャパシタ」と本願補正発明の「キャパシタ」とは「前記第1ノードに供給されたランプパルスに対応して順次に上昇する電圧を充電する」点で一致し、引用発明の「ピクセル電流」と本願補正発明の「ピクセル電流」とは「キャパシタにより充電された前記電圧に対応して前記画素に実際に流れる」点で一致し、引用発明の「電流制御部」と本願補正発明の「電流制御部」とは、「前記画素に実際に流れるピクセル電流が前記画素から供給されると、供給された前記ピクセル電流と前記データ電流との電流値を比較し、比較して得た比較値に対応して前記ランプパルスの供給可否を制御する」点及び「複数の比較部を具備」する点で一致し、引用発明の「比較部」と本願補正発明の「比較部」とは、「それぞれ、前記データ電流と前記ピクセル電流との電流値を比較する比較器と;制御部と;を具備」する点及び「前記データ電流と前記ピクセル電流との電流値が相異なるとき、比較信号を供給して、前記データ電流と前記ピクセル電流との電流値が同じとき、前記比較信号の供給を中断する」点で一致する。
また、引用発明の「制御部」は、各「比較部」が、「ピクセル電流」と「データ電流」との「電流値」を比較した結果に応じて、「前記比較部の比較結果として前記データ電流と前記ピクセル電流との電流値が相異なることを示す比較信号」を「画素」へ出力させたり、「比較信号の供給を中断」させたりするものであり、本願補正発明の「第10トランジスタ」は、ターンオンすると第1トランジスタ経由で第1ノードにランプパルスを供給し、ターンオフでランプパルスの供給を停止させるものであるから、引用発明の「制御部」と本願補正発明の「前記比較部の比較結果として前記データ電流と前記ピクセル電流との電流値が相異なることを示す比較信号が供給されると前記第10トランジスタをターンオンさせ、それ以外の場合には前記第10トランジスタをターンオフさせる制御部」とは、「前記比較部の比較結果として前記データ電流と前記ピクセル電流との電流値が相異なることを示す比較信号が供給されると第1トランジスタ経由で第1ノードにランプパルスを供給させ、それ以外の場合にはランプパルスの供給を停止させる」点で一致するといえる。

(4)上記(1)ないし(3)から、本願補正発明と引用発明とは、
「マトリクス型の表示装置におけるデータ線駆動回路によって構成されるデータ駆動部であって、
時間が経つにつれて上昇または下降する電圧を有するランプパルスを生成するランプパルス発生部と;
供給されるデータを利用してデータ電流を生成する電流デジタル-アナログ変換部と;
前記ランプパルスを、画素に信号を供給するためのデータ線に供給する手段と;
前記データ線に供給された前記ランプパルスが第1トランジスタを経由して第1ノードに供給され、前記第1ノードに供給されたランプパルスに対応して順次に上昇する電圧を充電するキャパシタと;
前記キャパシタにより充電された前記電圧に対応して前記画素に実際に流れるピクセル電流が前記画素から供給されると、供給された前記ピクセル電流と前記データ電流との電流値を比較し、比較して得た比較値に対応して前記ランプパルスの供給可否を制御する電流制御部と;
を具備し、
前記電流制御部は、複数の比較部を具備し、
前記比較部それぞれは、
前記データ電流と前記ピクセル電流との電流値を比較する比較器と;
前記比較部の比較結果として前記データ電流と前記ピクセル電流との電流値が相異なることを示す比較信号が供給されると第1トランジスタ経由で第1ノードにランプパルスを供給させ、それ以外の場合にはランプパルスの供給を停止させる制御部と;
を具備し、
前記比較器は、前記データ電流と前記ピクセル電流との電流値が相異なるとき、比較信号を供給して、前記データ電流と前記ピクセル電流との電流値が同じとき、前記比較信号の供給を中断する、データ駆動部。」である点で一致し、次の点で相違する。

相違点1:
前記ランプパルスを、画素に信号を供給するためのデータ線に供給する手段が、本願補正発明では、電流制御部であるのに対して、引用発明では、走査線駆動回路12であって電流制御部ではない点。

相違点2:
前記「比較部」それぞれにおいて、「比較信号」が供給されると「第1トランジスタ」経由で「第1ノード」に「ランプパルス」を供給させ、それ以外の場合には「ランプパルス」の供給を停止させるために、
本願補正発明では、前記「比較部」それぞれにおいて、前記「ランプパルス発生部」と前記「データ線」との間に、ターンオンすると「第1トランジスタ」経由で「第1ノード」に「ランプパルス」を供給し、ターンオフで「ランプパルス」の供給を停止させる「第10トランジスタ」が接続されており、該「第10トランジスタ」は、水平期間の一部期間である第1期間において、前記「制御部」が「タイミング制御部」からリセット信号の供給を受けて、前記「制御部」により前記第1期間においてターンオンされ、前記「制御部」に前記「比較信号」が供給されると前記「制御部」によりターンオンされ、それ以外の場合には前記「制御部」によりターンオフされるようにされているのに対して、
引用発明では、前記「比較部」それぞれにおいて、そのような「第10トランジスタ」を具備してはいない点。

相違点3:
本願補正発明では、「順次サンプリング信号を生成するシフトレジスタ部」と;「前記サンプリング信号に対応してタイミング制御部から供給される前記データを保存するサンプリングラッチ部」と;「前記サンプリングラッチ部に保存されたデータを一時保存するホルディングラッチ部」とを具備し、「前記ホルディングラッチ部と前記電流デジタル-アナログ変換部との間に配置され、前記データの電圧レベルを上昇させるレベルシフタ部」をさらに具備しているのに対して、
引用発明では、シフトレジスタ部、サンプリングラッチ部、ホルディングラッチ部及びレベルシフタ部のいずれについても具備しているかどうか不明である点。

5 判断
上記相違点1ないし3について検討する。
(1)相違点1及び2について
ア 引用例2には、上記3(2)で述べたとおりの引用例2記載事項(上記3(2)カ参照。)が記載されている。
引用発明と引用例2記載事項とを対比すると、引用例2記載事項の「発光ピクセルOELに加えられる電流」、「駆動トランジスタPO」、「発光ピクセルOEL」、「偏差補償部20」、「発光ピクセルOELを所定の輝度で発光させるように設定されている基準電圧Vref」、「比較結果に従って、変換された電圧値が基準電圧値より高い場合」、「外部から入力されるランプ電圧値Vramp」及び「データラインに出力させる」は、それぞれ、引用発明の「各画素20内に流れる出力電流Iｏｕｔ1?Iｏｕｔm」、「駆動トランジスタQd」、「有機EL素子OLED」、「電流比較部14b」、「入力された画像データDのデータ値に応じたアナログ電流信号であるデータ電流Id1?Idm」、「対応する出力電流の電流レベルとデータ電流の電流レベルとを常時比較し、出力電流の電流レベルがデータ電流の電流レベルより高い場合」、「リファレンス電圧信号Vｒef」及び「各リファレンス電圧供給線Lｒefに出力され」に相当する。
してみると、引用例2記載事項は「各画素内に流れる出力電流を検出し、それにより駆動トランジスタの閾値電圧偏差から発生する発光有機EL素子の輝度偏差を補償する電流比較部を具備したデータ線駆動回路において、対応する出力電流の電流レベルとデータ電流の電流レベルとを常時比較し、出力電流の電流レベルがデータ電流の電流レベルより高い場合、外部から入力されるリファレンス電圧信号を各リファレンス電圧供給線Lｒefに出力させる。」との技術事項であるといえる。

イ 引用発明では、各リファレンス電圧供給線Lｒefは、走査線駆動回路12に接続され、同走査線駆動回路12からリファレンス電圧信号Vｒefが一斉に出力されているところ、リファレンス電圧信号Vｒefは走査線駆動回路12から出力しなければならない理由やリファレンス電圧信号Vｒefを引用例2記載事項のようにデータ線駆動回路経由で出力してはならない理由は、引用発明にない。
したがって、引用発明において、各「データ線(リファレンス電圧供給線Lｒef)」を「データ線駆動回路」の「比較部(電流比較器)」に接続し、「ランプパルス(リファレンス電圧信号Vｒef)」を引用例2記載事項のように「データ線駆動回路」経由で出力するようにし、前記「比較部」それぞれにおいて、「比較信号(Hレベルの制御電圧信号)」が供給されると「第1トランジスタ」経由で「第1ノード」に「ランプパルス」を供給させ、それ以外の場合には「ランプパルス」の供給を停止させるために、前記「ランプパルス発生部」と前記「データ線」との間に、「比較信号」の入力でターンオンし、「比較信号の供給中断(Lレベルの制御電圧信号の電圧制御線への出力)」でターンオフするトランジスタを設けて、該トランジスタがターンオンすると「第1トランジスタ」経由で「第1ノード」に「ランプパルス」を供給し、該トランジスタがターンオフすると「ランプパルス」の供給を停止させ、また、前記「比較信号」が前記「制御部」に供給されると前記「制御部」がこの設けたトランジスタをターンオンし、それ以外の場合には前記「制御部」がこの設けたトランジスタをターンオフするようになすことは、当業者が引用例2記載事項に基づいて適宜なし得た程度のことである。
引用発明において、「データ線駆動回路」の「電流デジタル-アナログ変換部(m個の電流出力型デジタル・アナログ変換回路DAC1?DACmを備えた電流生成部14a)」が「供給されるデータ(外部装置から出力されるデジタルデータ信号であり、各画素20の輝度情報を有する画像データD)」を利用して「データ電流」を生成するため、1走査線に対応した画像データD毎に入力するタイミングは、「タイミング制御部(制御回路11)」による「水平期間の一部期間である第1期間(データ線駆動回路への水平同期信号HSYNCの出力タイミング)」であるところ、上記の設けたトランジスタは、このタイミングではターンオフして「ランプパルス」の供給は停止されているから、前記「制御部」にリセット信号を供給して、前記「制御部」に前記「第1期間」において上記の設けたトランジスタをターンオンさせるようになすことも、上記と同様、当業者が引用例2記載事項に基づいて適宜なし得た程度のことである。

ウ 上記ア及びイからみて、引用発明において、上記相違点1及び2に係る本願補正発明の構成となうことは、当業者が引用例2記載事項に基づいて摘記なし得た程度のことである。

(2)相違点3について
ア 「順次サンプリング信号を生成するシフトレジスタ部」、「前記サンプリング信号に対応してタイミング制御部から供給されるデータを保存するサンプリングラッチ部」、「前記サンプリングラッチ部に保存されたデータを一時保存するホルディングラッチ部」及び「前記ホルディングラッチ部とデジタル-アナログ変換部との間に配置され、前記データの電圧レベルを上昇させるレベルシフタ部」を具備したデータ線駆動回路は、本願の優先日前に周知である(以下「周知技術」という。例.特開2005-215052号公報(【0004】、図1参照。)、特開2004-118177号公報(【0004】、図1参照。)、特開2001-282168号公報(【0012】、図1参照。)、特開2000-242209号公報(【0013】、図1参照。))。

イ 引用発明の「データ線駆動回路」は、外部装置から出力される各画素の輝度情報を有する「データ(画像データ)」を、水平同期信号のタイミングで、1走査線に対応した「データ」毎に入力し、その「電流デジタル-アナログ変換部(電流生成部14a)」のm個の電流出力型デジタル・アナログ変換回路DAC1?DACmが、入力された「データ」のデータ値に応じたアナログ電流信号である「データ電流」に変換するものであるところ、引用発明において、外部装置から入力されたクロック信号に基づいて水平同期信号を生成して前記「データ線駆動回路」に出力する「タイミング制御部(制御回路11)」を用いて、前記「データ」を前記「データ線駆動回路」に供給するようにするとともに、引用発明の「データ線駆動回路」を、1走査線に対応した該「データ」をサンプリング信号に対応して保存するサンプリングラッチ部と、該サンプリング信号を順次生成するシフトレジスタ部と、前記サンプリングラッチ部に保存された「データ」を一時保存するホルディングラッチ部と、前記ホルディングラッチ部と前記「電流デジタル-アナログ変換部」のm個の電流出力型デジタル・アナログ変換回路DAC1?DACmとの間に配置して前記「データ」の電圧レベルを上昇させるレベルシフタ部とから構成すること、すなわち、引用発明において、上記相違点3に係る本願補正発明の構成となすことは、当業者が周知技術に基づいて適宜なし得た程度のことである。

(3)効果について
本願補正発明の奏する効果は、当業者が引用発明の奏する効果、引用例2記載事項の奏する効果及び周知技術の奏する効果から予測することができた程度のものである。

(4)まとめ
したがって、本願補正発明は、当業者が引用発明、引用例2記載事項及び周知技術に基づいて容易に発明をすることができたものである。
本願補正発明は、当業者が引用発明、引用例2記載事項及び周知技術に基づいて容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものである。

6 小括
以上のとおり、本願補正発明は、特許出願の際独立して特許を受けることができないものであるから、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について
1 本願発明
本件補正は上記第2のとおり却下されたので、本願の請求項1ないし21に係る発明は、平成22年3月8日付けで補正された特許請求の範囲の請求項1ないし21に記載された事項によって特定されるものであるところ、本願発明は、平成22年3月8日付けで補正された明細書、特許請求の範囲及び図面の記載からみて、上記「第2〔理由〕1(1)」に本件補正前の「請求項3を引用する請求項8を引用する請求項9」として誤記を訂正して記載したとおりのものであり、これを書き下した次のとおりのものであると認める。

「マトリクス型の表示装置におけるデータ線駆動回路によって構成されるデータ駆動部であって、
時間が経つにつれて上昇または下降する電圧を有するランプパルスを生成するランプパルス発生部と;
供給されるデータを利用してデータ電流を生成する電流デジタル-アナログ変換部と;
前記ランプパルスを、画素に信号を供給するためのデータ線に供給し、前記ランプパルスに対応して前記画素に実際に流れるピクセル電流が前記画素から供給されると、供給された前記ピクセル電流と前記データ電流との電流値を比較し、比較して得た比較値に対応して前記ランプパルスの供給可否を制御する電流制御部と;
を具備し、
前記電流制御部は、複数の比較部を具備し、
前記比較部それぞれは、
前記ランプパルス発生部と前記データ線との間に接続されるトランジスタと;
前記データ電流と前記ピクセル電流との電流値を比較する比較器と;
前記比較部の比較結果に対応して前記トランジスタのターンオン及びターンオフを制御する制御部と;
を具備し、
順次サンプリング信号を生成するシフトレジスタ部と;
前記サンプリング信号に対応してタイミング制御部から供給される前記データを保存するサンプリングラッチ部と;
前記サンプリングラッチ部に保存されたデータを一時保存するホルディングラッチ部とを具備し、
前記ホルディングラッチ部と前記電流デジタル-アナログ変換部との間に配置され、前記データの電圧レベルを上昇させるレベルシフタ部をさらに具備し、
前記制御部は、水平期間の一部期間である第1期間において、タイミング制御部からリセット信号の供給を受けて、前記第1期間において、前記トランジスタをターンオンさせ、
前記比較器は、前記データ電流と前記ピクセル電流との電流値が相異なるとき、比較信号を供給して、前記データ電流と前記ピクセル電流との電流値が同じとき、前記比較信号の供給を中断することを特徴とする、データ駆動部。」

2 引用例
原査定の拒絶の理由に引用された引用例及びそれらの記載事項は、上記「第2〔理由〕3」に記載したとおりである。

3 対比・判断
本願補正発明は、上記「第2〔理由〕1(2)」のとおり、本願発明の発明特定事項を限定するものである。
そうすると、本願発明の構成要件をすべて含み、さらに限定を付加したものに相当する本願補正発明が、上記「第2〔理由〕5」に記載したとおり、当業者が引用発明、引用例2記載事項及び周知技術に基づいて容易に発明をすることができたものであるから、本願発明も同様の理由により、当業者が引用発明、引用例2記載事項及び周知技術に基づいて容易に発明をすることができたものである。

4 むすび
本願発明は、以上のとおり、当業者が引用発明、引用例2記載事項及び周知技術に基づいて容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
よって、結論のとおり審決する。
 
審理終結日 2013-03-27 
結審通知日 2013-04-02 
審決日 2013-04-16 
出願番号 特願2006-192865(P2006-192865)
審決分類 P 1 8・ 121- Z (G09G)
P 1 8・ 575- Z (G09G)
最終処分 不成立  
前審関与審査官 福村 拓  
特許庁審判長 小牧 修
特許庁審判官 住田 秀弘
清水 康司
発明の名称 データ駆動部及びデータ駆動部を利用した有機発光表示装置とその駆動方法  
代理人 亀谷 美明  
代理人 アイ・ピー・ディー国際特許業務法人  
代理人 亀谷 美明  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ