• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1280264
審判番号 不服2013-2812  
総通号数 168 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2013-12-27 
種別 拒絶査定不服の審決 
審判請求日 2013-02-13 
確定日 2013-10-10 
事件の表示 特願2006- 14272「薄膜トランジスタ及びその製造方法並びに液晶表示装置」拒絶査定不服審判事件〔平成19年 8月 9日出願公開、特開2007-200936〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、平成18年1月23日の出願であって、平成24年4月25日付けの拒絶理由通知に対して、同年7月2日に手続補正書及び意見書が提出されたが、同年11月6日付けで拒絶査定がなされ、それに対して、平成25年2月13日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正書が提出され、その後、同年4月16日付けで審尋がなされ、同年6月21日に回答書が提出されたものである。

2.補正の却下の決定
【補正の却下の決定の結論】
平成25年2月13日になされた手続補正を却下する。

【理由】
(1)補正の内容
平成25年2月13日になされた手続補正(以下「本件補正」という。)は、補正前の特許請求の範囲の請求項1ないし10を、補正後の特許請求の範囲の請求項1ないし5に補正するとともに、発明の名称を補正するものであり、補正前後の請求項は、以下のとおりである。

(補正前)
「 【請求項1】
絶縁性基板上に形成された非結晶半導体薄膜と、この非結晶半導体薄膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成された下層ゲート電極及び上層ゲート電極からなるゲート電極と、前記非結晶半導体薄膜に形成された高濃度不純物導入領域及び低濃度不純物導入領域からなるLDD構造と、を備えた薄膜トランジスタにおいて、
前記低濃度不純物導入領域と前記高濃度不純物導入領域との不純物濃度差は、前記下層ゲート電極によって導入を阻止された不純物の濃度に相当し、
前記低濃度不純物導入領域上に前記ゲート電極が存在しない、
ことを特徴とする薄膜トランジスタ。
【請求項2】
前記非結晶半導体薄膜がポリシリコン薄膜である、
ことを特徴とする請求項1記載の薄膜トランジスタ。
【請求項3】
絶縁性基板上に非結晶半導体薄膜を形成する第一工程と、
この非結晶半導体薄膜上にゲート絶縁膜を形成する第二工程と、
このゲート絶縁膜上に、幅の広い下層ゲート電極と幅の狭い上層ゲート電極とからなるゲート電極を形成する第三工程と、
前記ゲート電極及び前記ゲート絶縁膜を通して前記非結晶半導体薄膜に不純物を導入することにより、前記非結晶半導体薄膜にソース・ドレイン領域及びLDD領域を同時に形成する第四工程と、
前記上層ゲート電極をマスクとして前記下層ゲート電極をエッチングして除去する第五工程と、を含み、
前記第三工程は、
前記ゲート絶縁膜上に複数層からなる導電膜を形成する工程と、
この導電膜の最上層上にフォトレジスト膜を選択的に形成する工程と、
前記フォトレジスト膜をマスクとして、前記導電膜に等方性エッチングを施すことにより前記上層ゲート電極を形成するとともに、前記導電膜に異方性エッチングを施すことにより前記下層ゲート電極を形成する工程と、を含む、
ことを特徴とする薄膜トランジスタの製造方法。
【請求項4】
絶縁性基板上に非結晶半導体薄膜を形成する第一工程と、
この非結晶半導体薄膜上にゲート絶縁膜を形成する第二工程と、
このゲート絶縁膜上に、幅の広い下層ゲート電極と幅の狭い上層ゲート電極とからなるゲート電極を形成する第三工程と、
前記ゲート電極及び前記ゲート絶縁膜を通して前記非結晶半導体薄膜に不純物を導入することにより、前記非結晶半導体薄膜にソース・ドレイン領域及びLDD領域を同時に形成する第四工程と、
前記上層ゲート電極をマスクとして前記下層ゲート電極をエッチングして除去する第五工程と、を含み、
前記第三工程は、
前記ゲート絶縁膜上に複数層からなる導電膜を形成する工程と、
これらの導電膜を選択的にエッチングすることによって前記ゲート電極を形成する工程と、を含む、
ことを特徴とする薄膜トランジスタの製造方法。
【請求項5】
前記フォトレジスト膜をマスクとして前記導電膜に等方性エッチングを施す際に、
エッチャント濃度を変えて二回に分けて当該等方性エッチングを施す、
ことを特徴とする請求項3記載の薄膜トランジスタの製造方法。
【請求項6】
前記ゲート絶縁膜が二酸化シリコン薄膜であり、
前記複数層からなる導電膜が下層のマイクロクリスタルシリコン薄膜と上層のクロム薄膜とであり、
前記ウェットエッチングのエッチャントが硝酸二セリウムアンモニウム及び過塩素酸の水溶液である、
ことを特徴とする請求項5記載の薄膜トランジスタの製造方法。
【請求項7】
前記非結晶半導体薄膜がポリシリコン薄膜である、
ことを特徴とする請求項3乃至6のいずれか1項に記載の薄膜トランジスタの製造方法。
【請求項8】
絶縁性基板上に形成された非結晶半導体薄膜と、この非結晶半導体薄膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成された下層ゲート電極及び上層ゲート電極からなるゲート電極と、前記非結晶半導体薄膜に形成された高濃度不純物導入領域及び低濃度不純物導入領域からなるLDD構造と、を備え、前記非結晶半導体薄膜と前記ゲート絶縁膜とがシリコン系材料で構成される薄膜トランジスタにおいて、
前記高濃度不純物導入領域の前記非結晶半導体薄膜表面での不純物濃度は、シリコン表面から不純物をドーピングしたときの深さと不純物濃度との関係における、前記ゲート絶縁膜の膜厚分の深さに対応する不純物濃度であり、
前記低濃度不純物導入領域の前記非結晶半導体薄膜表面での不純物濃度は、シリコン表面から不純物をドーピングしたときの深さと不純物濃度との関係における、前記ゲート絶縁膜と前記下層ゲート電極との膜厚分の深さに対応する不純物濃度であり、
前記低濃度不純物導入領域上に前記ゲート電極が存在しない、
ことを特徴とする薄膜トランジスタ。
【請求項9】
前記非結晶半導体薄膜がポリシリコン薄膜である、
ことを特徴とする請求項8記載の薄膜トランジスタ。
【請求項10】
請求項1、2、8又は9記載の薄膜トランジスタが形成された前記絶縁性基板と、この絶縁性基板と対向基板とによって挟持された液晶素子と、この液晶素子を前記薄膜トランジスタを介して駆動する駆動回路と、
を備えたことを特徴とする液晶表示装置。」

(補正後)
「 【請求項1】
絶縁性基板上に非結晶半導体薄膜を形成する第一工程と、
この非結晶半導体薄膜上にゲート絶縁膜を形成する第二工程と、
このゲート絶縁膜上に、幅の広い下層ゲート電極と幅の狭い上層ゲート電極とからなるゲート電極を形成する第三工程と、
前記ゲート電極及び前記ゲート絶縁膜を通して前記非結晶半導体薄膜に不純物を導入することにより、前記非結晶半導体薄膜にソース・ドレイン領域及びLDD領域を同時に形成する第四工程と、
前記上層ゲート電極をマスクとして前記下層ゲート電極をエッチングして除去する第五工程と、を含み、
前記第三工程は、
前記ゲート絶縁膜上に、前記ソース・ドレイン領域と前記LDD領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する工程と、
この導電膜の最上層上にフォトレジスト膜を選択的に形成する工程と、
前記フォトレジスト膜をマスクとして、前記導電膜に等方性エッチングを施すことにより前記上層ゲート電極を形成するとともに、前記導電膜に異方性エッチングを施すことにより前記下層ゲート電極を形成する工程と、を含み、
前記第四工程は、前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である、
ことを特徴とする薄膜トランジスタの製造方法。
【請求項2】
絶縁性基板上に非結晶半導体薄膜を形成する第一工程と、
この非結晶半導体薄膜上にゲート絶縁膜を形成する第二工程と、
このゲート絶縁膜上に、幅の広い下層ゲート電極と幅の狭い上層ゲート電極とからなるゲート電極を形成する第三工程と、
前記ゲート電極及び前記ゲート絶縁膜を通して前記非結晶半導体薄膜に不純物を導入することにより、前記非結晶半導体薄膜にソース・ドレイン領域及びLDD領域を同時に形成する第四工程と、
前記上層ゲート電極をマスクとして前記下層ゲート電極をエッチングして除去する第五工程と、を含み、
前記第三工程は、
前記ゲート絶縁膜上に、前記ソース・ドレイン領域と前記LDD領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する工程と、
これらの導電膜を選択的にエッチングすることによって前記ゲート電極を形成する工程と、を含み、
前記第四工程は、前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である、
ことを特徴とする薄膜トランジスタの製造方法。
【請求項3】
前記フォトレジスト膜をマスクとして前記導電膜に等方性エッチングを施す際に、
エッチャント濃度を変えて二回に分けて当該等方性エッチングを施す、
ことを特徴とする請求項1記載の薄膜トランジスタの製造方法。
【請求項4】
前記ゲート絶縁膜が二酸化シリコン薄膜であり、
前記上層ゲート電極がクロム薄膜からなり、
前記ウェットエッチングのエッチャントが硝酸二セリウムアンモニウム及び過塩素酸の水溶液である、
ことを特徴とする請求項3記載の薄膜トランジスタの製造方法。
【請求項5】
前記非結晶半導体薄膜がポリシリコン薄膜である、
ことを特徴とする請求項1乃至4のいずれか1項に記載の薄膜トランジスタの製造方法。」

(2)補正事項の整理
本件補正の補正事項を整理すると、以下のとおりである。

(補正事項a)
補正前の請求項1、2、8ないし10を削除すること。

(補正事項b)
(補正事項b-1)補正前の請求項3の「前記ゲート絶縁膜上に複数層からなる導電膜を形成する工程と、」を、補正後の請求項1の「前記ゲート絶縁膜上に、前記ソース・ドレイン領域と前記LDD領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する工程と、」と補正すること。

(補正事項b-2)補正前の請求項3の「前記フォトレジスト膜をマスクとして、前記導電膜に等方性エッチングを施すことにより前記上層ゲート電極を形成するとともに、前記導電膜に異方性エッチングを施すことにより前記下層ゲート電極を形成する工程と、を含む、」を、補正後の請求項1の「前記フォトレジスト膜をマスクとして、前記導電膜に等方性エッチングを施すことにより前記上層ゲート電極を形成するとともに、前記導電膜に異方性エッチングを施すことにより前記下層ゲート電極を形成する工程と、を含み、前記第四工程は、前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である、」と補正すること。

(補正事項c)
(補正事項c-1)補正前の請求項4の「前記ゲート絶縁膜上に複数層からなる導電膜を形成する工程と、」を、補正後の請求項2の「前記ゲート絶縁膜上に、前記ソース・ドレイン領域と前記LDD領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する工程と、」と補正すること。

(補正事項c-2)補正前の請求項4の「これらの導電膜を選択的にエッチングすることによって前記ゲート電極を形成する工程と、を含む、」を、補正後の請求項2の「これらの導電膜を選択的にエッチングすることによって前記ゲート電極を形成する工程と、を含み、前記第四工程は、前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である、」と補正すること。

(補正事項d)
補正前の請求項6の「前記複数層からなる導電膜が下層のマイクロクリスタルシリコン薄膜と上層のクロム薄膜とであり、」を、補正後の請求項4の「前記上層ゲート電極がクロム薄膜からなり、」と補正すること。

(3)新規事項追加の有無及び補正の目的の適否についての検討
(3-1)補正事項aについて
補正事項aは、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項(以下「特許法第17条の2第4項」という。)第1号に掲げる請求項の削除を目的とするものである。

(3-2)補正事項bについて
(3-2-1)補正事項b-1について
補正事項b-1は、補正前の請求項3に係る発明の発明特定事項である「導電膜を形成する工程」について、「前記ソース・ドレイン領域と前記LDD領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する」と限定的に減縮する補正である。
そして、この補正は、本願の願書に最初に添付した明細書(以下「当初明細書」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。)の【0051】段落及び図4の記載に基づく補正である。
したがって、補正事項b-1は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項(以下「特許法第17条の2第3項」という。)に規定された新規事項の追加禁止の要件を満たしており、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものである。

(3-2-2)補正事項b-2について
補正事項b-2は、補正前の請求項3に係る発明の発明特定事項である「第四工程」について、「前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である」と限定的に減縮する補正である。
そして、この補正は、当初明細書の【0051】段落及び図4の記載に基づく補正である。
したがって、補正事項b-2は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第17条の2第3項に規定された新規事項の追加禁止の要件を満たしており、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものである。

(3-3)補正事項cについて
(3-3-1)補正事項c-1について
補正事項c-1は、補正前の請求項4に係る発明の発明特定事項である「導電膜を形成する工程」について、「前記ソース・ドレイン領域と前記LDD領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する」と限定的に減縮する補正である。
そして、この補正は、当初明細書の【0051】段落及び図4の記載に基づく補正である。
したがって、補正事項c-1は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第17条の2第3項に規定された新規事項の追加禁止の要件を満たしており、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものである。

(3-3-2)補正事項c-2について
補正事項c-2は、補正前の請求項4に係る発明の発明特定事項である「第四工程」について、「前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である」と限定的に減縮する補正である。
そして、この補正は、当初明細書の【0051】段落及び図4の記載に基づく補正である。
したがって、補正事項c-2は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであり、特許法第17条の2第3項に規定された新規事項の追加禁止の要件を満たしており、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものである。

(3-4)補正事項dについて
補正事項dは、補正事項b-1にともない、「複数層からなる導電膜」のうち「下層」が「マイクロクリスタルシリコン薄膜」である旨を削除する補正であって、実質的なものではない。

(3-5)新規事項追加の有無及び補正の目的の適否についてのまとめ
以上、検討したとおりであるから、本件補正は、特許法第17条の2第3項及び第4項に規定する要件を満たすものである。

(4)独立特許要件について
(4-1)はじめに
上記(3)において検討したとおり、本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正が、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項(以下「特許法第17条の2第5項」という。)において準用する同法第126条第5項の規定に適合するか否かについて、検討する。

(4-2)補正後の請求項2に係る発明
本件補正による補正後の請求項2に係る発明(以下「補正後の発明」という。)は、平成25年2月13日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項2に記載されている事項により特定される上記2.(1)の補正後の請求項2として記載したとおりのものである。

(4-3)引用刊行物に記載された事項及び発明
(4-3-1)原査定の拒絶の理由に引用され、本願の出願日前に日本国内において頒布された特開2005-243938号公報(以下「引用刊行物」という。)には、図2ないし4とともに、以下の事項が記載されている。なお、下線は、当審において付与したものである(以下、同じ。)。

「【0001】
本発明は、薄膜トランジスタおよびその製造方法に関する。」
「【0039】
(実施形態1)
図2(a)?(e)を参照しながら、本発明による装置の第1の実施形態を説明する。
【0040】
本実施形態の装置は、nチャネル型ゲートオーバーラップLDD構造のTFT(薄膜トランジスタA1)、nチャネル型LDD構造のTFT(薄膜トランジスタB1)、およびpチャネル型シングルドレイン構造のTFT(薄膜トランジスタC1)を同一基板上に備えている。」
「【0042】
本実施形態の装置は、例えば以下の方法で製造される。
【0043】
まず、薄膜トランジスタA1?C1を形成する全ての領域に、図2(a)?(e)に示す方法で半導体層、ゲート絶縁膜およびゲート電極を形成する。
【0044】
図2(a)に示すように、基板1の上に、下地絶縁膜2を形成する。基板1は絶縁性表面を有していればよく、基板1としてガラス基板、石英基板、シリコン基板など絶縁性基板や、表面に絶縁膜を形成した導電性基板(金属基板、ステンレス基板など)を用いても良い。代わりに、処理温度に耐えうる程度の耐熱性を有するプラスチック基板を用いてもよい。下地絶縁膜2は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの単層膜であってもよいし、それらを2層以上積層させた積層膜であってもよい。なお、下地絶縁膜2は形成しなくてもよい。
【0045】
次に、下地絶縁膜2の上に非晶質構造を有する非晶質半導体膜(厚さ:例えば10?100nm)3を形成する。非晶質半導体膜3aは、例えばシリコンを主成分とする半導体材料から形成され、代表的には、非晶質シリコン膜または非晶質シリコンゲルマニウム膜などである。非晶質半導体膜3aは、例えばプラズマCVD法で形成される。
【0046】
続いて、非晶質半導体膜3aを結晶化させて、結晶質半導体膜3pを形成する。結晶化は、例えば特許文献1に記載された技術を用いて行うことができる。この技術では、まず、結晶化を助長する金属元素を非晶質シリコン膜(アモルファスシリコン膜)に選択的に添加する。その後、加熱処理を行うことにより、金属元素を添加した領域を起点として非晶質シリコン膜の結晶化を進める。
【0047】
本実施形態では、まず、非晶質半導体膜3aの表面に、結晶化を促進する触媒作用のある金属元素(例えばニッケル)を含む金属元素含有層を形成する。金属元素含有層は、例えば酢酸ニッケル塩溶液(濃度:1?100重量ppm)を、非晶質半導体膜3aの表面にスピナーで塗布することにより形成できる。代わりに、スパッタ法、蒸着法、またはプラズマ処理などにより、極めて薄い金属元素含有層を形成してもよい。また、本実施形態では、非晶質半導体膜3の表面全体に塗布により金属元素含有層を形成するが、マスクを用いて非晶質半導体膜3aの表面のうち選択された領域のみにニッケル含有層を形成してもよい。
【0048】
この後、金属元素含有層を有する非晶質半導体膜3aに加熱処理を施して、非晶質半導体膜3aを結晶化させる。結晶化は、非晶質半導体膜3aのうち金属元素含有層と接する部分に形成されたシリサイドを核として進行する。こうして、結晶構造を有する結晶質半導体膜3pが形成される。なお、結晶質半導体膜3pに含まれる酸素濃度は、5×10^(18)/cm^(3)以下であることが望ましい。
【0049】
結晶化のための熱処理は、非晶質半導体膜3aを強光で照射することによって行ってもよい。この場合は、赤外光、可視光、紫外光のいずれか、またはそれらを組み合わせて用いることが可能である。代表的なランプ光源は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプである。このようなランプ光源を1?60秒、好ましくは30?60秒点灯させることを1回?10回繰り返すことにより、非晶質半導体膜3aを瞬間的に600?1000℃程度まで加熱すればよい。なお、必要であれば、非晶質半導体膜3aを強光で照射する前に、非晶質半導体膜3aに含有する水素を放出させるための熱処理を行ってもよい。また、水素を放出させるための熱処理と結晶化のための熱処理とを同時に行ってもよい。生産性を考慮すると、非晶質半導体膜3aの結晶化は、強光の照射により行うことが望ましい。本実施形態では、脱水素化のための熱処理(450℃、1時間)を行った後、強光を用いて結晶化のための熱処理(550℃?650℃、4?24時間)を行う。
【0050】
上記方法によって得られる結晶質半導体膜3pには、金属元素(ニッケル)が残存している。金属元素は結晶質半導体膜3pに一様に分布していないものの、平均して1×10^(19)/cm^(3)を越える濃度で残存している。金属元素が残存していても、結晶質半導体膜3pからTFTをはじめ各種半導体素子を形成することが可能であるが、後述するゲッタリング方法により、残存する金属元素を除去することが好ましい。
【0051】
上記結晶化のための熱処理を行うと、結晶質半導体膜3pの表面に酸化膜が形成されるので、その酸化膜を除去する。この後、結晶化率(膜の全体積における結晶成分の割合)を高め、かつ結晶粒内に残される欠陥を補修するために、大気または酸素雰囲気中、結晶質半導体膜3pをレーザー光(第1のレーザー光)で照射する。第1のレーザー光の照射により、結晶質半導体膜3pの表面に凹凸が形成されるとともに薄い酸化膜が形成される。なお、第1のレーザー光として、例えば波長400nm以下のエキシマレーザー光、YAGレーザーの第2高調波、第3高調波などを用いることができる。この後、第1のレーザー光の照射により形成された酸化膜を除去する。
【0052】
続いて、窒素雰囲気または真空中、結晶質半導体膜3pをレーザー光(第2のレーザー光)で照射する。第2のレーザー光を照射すると、第1のレーザー光の照射により形成された凹凸(リッジ)が低減され、結晶質半導体膜3pの表面が平坦化される。代わりに、他の平坦化処理を行うこともできる。例えば、結晶質半導体膜3pの表面に塗布膜(代表的にはレジスト膜)を形成した後、エッチングなどを行って平坦化するエッチバック法を用いてもよい。または、機械的化学的研磨法(CMP法)を用いてもよい。なお、ニッケルなどの金属元素を添加することによって結晶化させた結晶質半導体膜3pは、一般的に、ニッケルを添加せずに結晶化させた結晶質半導体膜よりも平坦な表面を有する。
【0053】
次に、結晶質半導体膜3pの上に、フォトリソグラフィ技術を用いてレジストパターンを形成した後、ドライエッチングを行う。これにより、島状の半導体層4が得られる。半導体層4の全面に、p型を付与する不純物元素を添加してもよい。これにより、半導体層4を用いたTFTのしきい値電圧を制御できる。
【0054】
この後、図2(b)に示すように、結晶質シリコン膜4を覆う保護膜として、第1の層間絶縁膜(厚さ:例えば100?200nm)5を形成する。第1の層間絶縁膜5は、例えば窒化酸化シリコン膜または酸化シリコン膜等である。第1の層間絶縁膜5は、後述する結晶質シリコン膜4に対する不純物添加工程において、結晶質シリコン膜4が直接プラズマに曝されることを防止するとともに、結晶質シリコン膜4の不純物濃度の微妙な制御を可能にする。
【0055】
第1の層間絶縁膜5の上に、第1の導電膜6(厚さ:例えば20?100nm)と第2の導電膜7(厚さ:例えば100?500nm)とを積層することにより、電極層を形成する。本実施形態では、スパッタ法を用いて、TaN膜からなる第1の導電膜6と、W膜からなる第2の導電膜7とを形成する。なお、第1および第2の導電膜6、7の材料は、上記材料に限定されず、Ta、W、Ti、Mo、Al、Cuからなる群から選ばれた金属、または前記金属を主成分とする合金や化合物であってもよい。また、第1および第2の導電膜6、7は、リン等の不純物元素をドープした多結晶シリコン膜などの半導体膜から形成されてもよい。なお、第1の層間絶縁膜5の上に形成される電極層は、第1および第2の導電膜6、7の2層構造に限らず、3層以上の積層構造を有していてもよい。
【0056】
次に、第2の導電膜7の上にレジストによるマスク10を形成し、ゲート電極を形成するための第1のエッチング処理を行う(図2(c))。第1のエッチング処理により、第1および第2の導電膜6、7から、下層電極8および上層電極9がそれぞれ形成される。エッチング方法は特に限定しないが、好適にはICP(Inductively oupled lasma:誘導結合型プラズマ)エッチング法を用いる。この場合、エッチング用ガスとしてCF_(4)とCl_(2)との混合ガスを用い、0.5?2Pa、好ましくは1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成する。基板側(試料ステージ)にも100WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、CF_(4)とCl_(2)との混合ガスを用いると、図2(c)に示すように、第1および第2の導電膜(TaN膜、W膜)6、7の両方が同程度にエッチングされる。
【0057】
上記エッチング条件では、レジストによるマスク10の形状を最適化すると、基板側に印加するバイアス電圧の効果により、図2(d)に示すように、上層電極9の端部は基板表面に対して15?45°の角度をなすテーパー形状となる。図2(d)では、下層電極8の端部は基板に略垂直な側面を有しているが、下層電極8の端部にもテーパー形状が形成される場合もある。なお、第1の層間絶縁膜5の上に残渣を残すことなく導電膜6、7をエッチングするためには、10?20%程度の割合でエッチング時間を増加させると良い。
【0058】
続いて、ステップ形状の断面を有するゲート電極を形成するために、第2のエッチング処理を行う。第2のエッチング処理は、例えばICPエッチング法によって行うことができる。その場合、エッチングガスとしてCF_(4)、Cl_(2)およびO_(2)の混合ガスを用いて、1Paの圧力でコイル型の電極に500WのRF電力(13.56MHz)を供給することにより、プラズマを生成する。基板側(試料ステージ)には50WのRF(13.56MHz)電力を投入して、第1のエッチング処理における自己バイアス電圧よりも低い自己バイアス電圧を印加する。このようなエッチング条件により、上層電極(W膜)9を異方的にエッチングし、かつ、上層電極9のエッチング速度より小さいエッチング速度で下層電極(TaN膜)8を異方的にエッチングすると、図2(e)に示すようなステップ形状の断面を有するゲート電極20が形成される。本明細書中では、上層電極9と、上層電極のチャネル方向の長さよりも大きいチャネル方向の長さを有する下層電極8とを含む積層構造を有するゲート電極20を、「第1構造ゲート電極」と称する。
【0059】
なお、第1構造ゲート電極における上層電極9および下層電極8は、それぞれ積層構造を有していてもよい。また、図2(e)に示す上層および下層電極8、9はいずれも基板表面に略垂直な側面を有しているが、これらの側面は基板表面に対して傾斜していてもよい。すなわち、これらの電極8、9は、テーパー形状を有していてもよい。上層および下層電極8、9のチャネル方向の長さはそれぞれ、形成しようとするTFTの機能に応じて適宜設定でき、TFT毎に異なっていてもよい。上層電極8のチャネル方向の長さは、例えば1μm以上5μm以下であり、下層電極9のチャネル方向の長さは、例えば1.5μm以上7μm以下である。
【0060】
次に、上記方法により形成した半導体層4およびゲート電極20を用いて、基板上に複数種類のTFTを形成する。本実施形態では、上述したように、薄膜トランジスタA1?C1の3種類のTFTを、薄膜トランジスタA1?C1のそれぞれの形成領域に形成する。図3(a)?(d)は、薄膜トランジスタA1?C1のそれぞれの形成領域における、各TFTの形成工程を示す模式的な断面図である。」
「【0082】
(実施形態2)
以下、図面を参照しながら、本発明による装置の第2の実施形態を説明する。本実施形態の装置は、実施形態1と同様に、nチャネル型ゲートオーバーラップLDD構造のTFT(薄膜トランジスタA2)、nチャネル型LDD構造のTFT(薄膜トランジスタB2)、およびpチャネル型シングルドレイン構造のTFT(薄膜トランジスタC2)を同一基板上に備えている。
【0083】
本実施形態では、上記3種類の薄膜トランジスタA2、B2、C2を、薄膜トランジスタA2、B2およびC2の形成領域にそれぞれ形成する。
【0084】
まず、図2(a)?(e)を参照して説明した方法と同様の方法で、薄膜トランジスタA2?C2の形成領域に、第1構造を有するゲート電極20A?20Cを形成する。
【0085】
次に、図4(a)に示すように、ゲート電極20A?20Cをマスクとして、n型を付与する不純物元素をドープする(第4、第5のドーピング)。これによりゲート電極20A?20Cの下層電極と重なるが上層電極と重なっていない領域に低濃度不純物領域213?218が形成されるとともに、ゲート電極20A?20Cと重なっていない領域に高濃度不純物領域219?224が形成される。n型不純物元素としては、代表的には周期表の15族に属する元素、典型的にはリンまたはヒ素を用いることができる。
【0086】
第4および第5のドーピングは、図3(c)を参照しながら説明した第2および第3のドーピングと同様の条件で行うことができる。第4のドーピングは、ゲート電極20A?20Cの上層電極をマスクとして、例えば50keVの加速エネルギーおよび5×10^(13)/cm^(2)のドーズ量で行う。一方、第5のドーピングは、ゲート電極20A?20Cの下層電極をマスクとして、例えば70keVの加速エネルギーおよび5×10^(13)/cm^(2)のドーズ量で行う。第4および第5のドーピングのうちいずれのドーピングを先に行ってもよい。なお、第5のドーピング工程の他の目的は、半導体層4A?4Cのうちチャネル領域となる領域に含まれる金属元素のゲッタリングを行うことである。
【0087】
次に、図4(b)に示すように、ゲート電極20Aおよび第1の層間絶縁膜5aの上に半導体層4Aを覆うレジストマスク225を形成する。この後、ゲート電極20B、20Cの下層電極をエッチングすることにより、薄膜トランジスタB2、C2の形成領域において、第2構造を有するゲート電極20B’、20C’を形成する。これにより、薄膜トランジスタB2の形成領域においては、低濃度不純物領域を自己整合的に形成できるとともに、薄膜トランジスタC2の形成領域においては、ゲート/ドレインオーバーラップ容量をなくすことができる。
【0088】
レジストマスク225を除去した後、図4(c)に示すように、半導体層4A、4Bを覆う新たなレジストマスク230、231を形成する。この後、半導体層4Cのうちゲート電極20C’と重なっていない領域にp型不純物元素を添加する。これにより、薄膜トランジスタC2の高濃度不純物領域232、233が得られる。p型不純物元素としては、代表的には周期表の13族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程におけるドーピングは、例えば60keVの加速エネルギーおよび5×10^(15)/cm^(2)のドーズ量で行う。なお、ドーズ量は、半導体層4Cのうち高濃度および低濃度でn型不純物元素をドープされた領域を、p型の高濃度不純物領域に変えることができるように設定される。
【0089】
次に、実施形態1で説明した方法と同様の方法で、半導体層に添加された不純物元素の活性化、半導体層の水素化、第2層間絶縁膜の形成、コンタクトホールの形成、ソース・ドレイン配線および画素電極の形成を行う。
【0090】
本実施形態では、要求される回路仕様に応じて各回路を構成するTFT構造を最適化しているので、それらの回路を備えた装置の動作性能および信頼性を向上できる。
【0091】
具体的には、薄膜トランジスタA2は、ゲート電極20Aの下層電極とオーバーラップしているLDD領域213、214を有する(ゲートオーバーラップLDD構造)nチャネル型TFTである。従って、電流駆動力が大きいので高速動作を実現でき、かつホットキャリア劣化耐性が極めて高いので信頼性に優れている。また、シングルドレイン構造のTFTと比べて、低オフ電流動作を実現できる。そのため、例えば駆動回路用TFTとして好適に用いられる。なお、薄膜トランジスタA2におけるLDD領域のチャネル方向のサイズは、ゲート電極20Aの下層電極のチャネル方向の長さを変更することにより、回路仕様に応じて適宜選択できる。
【0092】
薄膜トランジスタB2は、ゲート電極20BとオーバーラップしていないLDD領域215、216を有する(LDD構造)nチャネル型TFTである。従って、オフリーク電流が大幅に低減されるのでオフ特性に優れているとともに、ホットキャリアによる劣化が抑制されるので信頼性が高い。そのため、例えば画素用TFTやサンプリングスイッチとして好適に用いられる。なお、薄膜トランジスタB2におけるLDD領域のチャネル方向のサイズは、ゲート電極20Aの下層電極のチャネル方向の長さを変更することにより、回路仕様に応じて適宜選択できる。薄膜トランジスタB2を液晶表示装置の画素用TFTとして用いる場合、LDD領域のチャネル方向のサイズは、例えば1μm以上3μm以下である。
【0093】
また、薄膜トランジスタC1は、ゲート電極20C’と自己整合的に形成されたチャネル領域212と、高純度不純物領域232、233とを有しており、LDD領域を備えていない(シングルドレイン構造)pチャネル型TFTである。従って、ゲートオーバーラップLDD構造のTFTと比べると、ゲート/ドレインオーバーラップ容量が実質的にないので、消費電力が小さい。また、電流駆動力が高いので高速駆動が可能である。そのため、pチャネル型TFTを必要とする種々の周辺回路に適用できる。
【0094】
上記各LDD領域および高純度不純物領域の不純物濃度は適宜選択できる。ただし、本実施形態では、薄膜トランジスタA2、B2のLDD領域213?216の不純物濃度は略等しく、例えば5×10^(18)/cm^(3)である。また、薄膜トランジスタA2、B2の高濃度不純物領域219?222の不純物濃度は略等しく、例えば2×10^(20)/cm^(3)である。
【0095】
なお、本実施形態では、LDD領域および高濃度不純物領域は、上層電極および下層電極をそれぞれマスクとする2回のドーピングによって形成しているが、例えば不純物元素の一部のみが下層電極を通過するような加速エネルギーを設定することにより、1回のドーピングで、LDD領域および高濃度不純物領域を同時に形成してもよい。」

(4-3-2)そうすると、引用刊行物には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。

「絶縁性基板からなる基板1の上に、下地絶縁膜2を形成し、
前記下地絶縁膜2の上に非晶質構造を有する非晶質半導体膜3aを形成し、
前記非晶質半導体膜3aを結晶化させて、結晶質半導体膜3pを形成し、
前記結晶質半導体膜3pの上に、レジストパターンを形成した後、ドライエッチングを行って、島状の結晶質シリコン膜4を形成し、
前記結晶質シリコン膜4を覆う保護膜として、第1の層間絶縁膜5を形成し、
前記第1の層間絶縁膜5の上に、第1の導電膜6と第2の導電膜7とを積層して形成し、
第1のエッチング処理により、前記第1の導電膜6及び前記第2の導電膜7から、下層電極8及び上層電極9をそれぞれ形成するとともに、前記上層電極9の端部を基板表面に対して15?45°の角度をなすテーパー形状とし、
第2のエッチング処理により、前記上層電極9を異方的にエッチングし、かつ、前記上層電極9のエッチング速度より小さいエッチング速度で前記下層電極8を異方的にエッチングすることにより、前記上層電極9と、前記上層電極9のチャネル方向の長さよりも大きいチャネル方向の長さを有する前記下層電極8とを含む積層構造を有するゲート電極20Bを形成し、
前記ゲート電極20Bの前記上層電極9をマスクとして、n型を付与する不純物元素をドープする第4のドーピングと、前記ゲート電極20Bの前記下層電極8をマスクとして、n型を付与する不純物元素をドープする第5のドーピングを行うことにより、前記ゲート電極20Bの前記下層電極8と重なるが前記上層電極9と重なっていない領域に低濃度不純物領域(LDD領域)215及び216を形成するとともに、前記ゲート電極20Bと重なっていない領域に高濃度不純物領域221及び222を形成し、
前記ゲート電極20Bの前記下層電極8をエッチングし、第2構造を有するゲート電極20B’を形成することにより、前記ゲート電極20B’とオーバーラップしていない前記低濃度不純物領域(LDD領域)215及び216を有する薄膜トランジスタB2を形成する、
nチャネル型LDD構造のTFTの製造方法。」

(4-4)対比
(4-4-1)刊行物発明の「絶縁性基板からなる基板1」及び「下地絶縁膜2」は、併せて補正後の発明の「絶縁性基板」に相当する。また、引用刊行物における【0048】段落の「この後、金属元素含有層を有する非晶質半導体膜3aに加熱処理を施して、非晶質半導体膜3aを結晶化させる。・・・」及び【0051】段落の「上記結晶化のための熱処理を行うと、結晶質半導体膜3pの表面に酸化膜が形成されるので、その酸化膜を除去する。この後、結晶化率(膜の全体積における結晶成分の割合)を高め、かつ結晶粒内に残される欠陥を補修するために、大気または酸素雰囲気中、結晶質半導体膜3pをレーザー光(第1のレーザー光)で照射する。・・・」という記載からみて、刊行物発明の「島状の結晶質シリコン膜4」は多結晶シリコン膜であると認められ、また、本願明細書の【0015】段落には、「非結晶半導体薄膜は、例えばポリシリコン薄膜である。・・・」と記載されていることから、刊行物発明の「島状の結晶質シリコン膜4」は、補正後の発明の「非結晶半導体薄膜」に相当する。そうすると、刊行物発明の「絶縁性基板からなる基板1の上に、下地絶縁膜2を形成し、前記下地絶縁膜2の上に非晶質構造を有する非晶質半導体膜3aを形成し、前記非晶質半導体膜3aを結晶化させて、結晶質半導体膜3pを形成し、前記結晶質半導体膜3pの上に、レジストパターンを形成した後、ドライエッチングを行って、島状の結晶質シリコン膜4を形成」することは、補正後の発明の「絶縁性基板上に非結晶半導体薄膜を形成する第一工程」に相当する。

(4-4-2)刊行物発明において、「第1の層間絶縁膜5」は、「結晶質シリコン膜4を覆う保護膜」と特定されてはいるものの、補正後の発明の「ゲート絶縁膜」に相当することは明らかであるから、刊行物発明の「前記結晶質シリコン膜4を覆う保護膜として、第1の層間絶縁膜5を形成」することは、補正後の発明の「この非結晶半導体薄膜上にゲート絶縁膜を形成する第二工程」に相当する。

(4-4-3)刊行物発明の「上層電極9」及び「前記上層電極9のチャネル方向の長さよりも大きいチャネル方向の長さを有する前記下層電極8」は、各々補正後の発明の「幅の狭い上層ゲート電極」及び「幅の広い下層ゲート電極」に相当する。また、刊行物発明の「第1の導電膜6と第2の導電膜7」は、補正後の発明の「前記上層ゲート電極と前記下層ゲート電極とからなる導電膜」に相当し、刊行物発明の「第1のエッチング処理」及び「第2のエッチング処理」は、補正後の発明の「選択的にエッチングすること」に相当する。そうすると、刊行物発明の「前記第1の層間絶縁膜5の上に、第1の導電膜6と第2の導電膜7とを積層して形成し、第1のエッチング処理により、前記第1の導電膜6及び前記第2の導電膜7から、下層電極8及び上層電極9をそれぞれ形成するとともに、前記上層電極9の端部を基板表面に対して15?45°の角度をなすテーパー形状とし、第2のエッチング処理により、前記上層電極9を異方的にエッチングし、かつ、前記上層電極9のエッチング速度より小さいエッチング速度で前記下層電極8を異方的にエッチングすることにより、前記上層電極9と、前記上層電極9のチャネル方向の長さよりも大きいチャネル方向の長さを有する前記下層電極8とを含む積層構造を有するゲート電極20Bを形成」することは、補正後の発明の「このゲート絶縁膜上に、幅の広い下層ゲート電極と幅の狭い上層ゲート電極とからなるゲート電極を形成する第三工程」に相当するとともに、「前記ゲート絶縁膜上に、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する工程と、これらの導電膜を選択的にエッチングすることによって前記ゲート電極を形成する工程」という点で共通する。

(4-4-4)刊行物発明の「n型を付与する不純物元素」、「高濃度不純物領域221及び222」及び「低濃度不純物領域(LDD領域)215及び216」は、各々補正後の発明の「不純物」、「ソース・ドレイン領域」及び「LDD領域」に相当するから、刊行物発明の「前記ゲート電極20Bの前記上層電極9をマスクとして、n型を付与する不純物元素をドープする第4のドーピングと、前記ゲート電極20Bの前記下層電極8をマスクとして、n型を付与する不純物元素をドープする第5のドーピングを行うことにより、前記ゲート電極20Bの前記下層電極8と重なるが前記上層電極9と重なっていない領域に低濃度不純物領域(LDD領域)215及び216を形成するとともに、前記ゲート電極20Bと重なっていない領域に高濃度不純物領域221及び222を形成」することと、補正後の発明の「前記ゲート電極及び前記ゲート絶縁膜を通して前記非結晶半導体薄膜に不純物を導入することにより、前記非結晶半導体薄膜にソース・ドレイン領域及びLDD領域を同時に形成する第四工程」は、「前記ゲート電極及び前記ゲート絶縁膜を通して前記非結晶半導体薄膜に不純物を導入することにより、前記非結晶半導体薄膜にソース・ドレイン領域及びLDD領域を形成する第四工程」という点で共通する。

(4-4-5)刊行物発明において、「前記ゲート電極20Bの前記下層電極8をエッチング」する際に、「上層電極9」をマスクにしていることは明らかであるから、刊行物発明の「前記ゲート電極20Bの前記下層電極8をエッチングし、第2構造を有するゲート電極20B’を形成することにより、前記ゲート電極20B’とオーバーラップしていない前記低濃度不純物領域(LDD領域)215及び216を有する薄膜トランジスタB2を形成する」ことは、補正後の発明の「前記上層ゲート電極をマスクとして前記下層ゲート電極をエッチングして除去する第五工程」に相当する。

(4-4-6)刊行物発明の「nチャネル型LDD構造のTFTの製造方法」は、補正後の発明の「薄膜トランジスタの製造方法」に相当する。

(4-4-7)そうすると、補正後の発明と刊行物発明とは、
「絶縁性基板上に非結晶半導体薄膜を形成する第一工程と、
この非結晶半導体薄膜上にゲート絶縁膜を形成する第二工程と、
このゲート絶縁膜上に、幅の広い下層ゲート電極と幅の狭い上層ゲート電極とからなるゲート電極を形成する第三工程と、
前記ゲート電極及び前記ゲート絶縁膜を通して前記非結晶半導体薄膜に不純物を導入することにより、前記非結晶半導体薄膜にソース・ドレイン領域及びLDD領域を形成する第四工程と、
前記上層ゲート電極をマスクとして前記下層ゲート電極をエッチングして除去する第五工程と、を含み、
前記第三工程は、
前記ゲート絶縁膜上に、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する工程と、
これらの導電膜を選択的にエッチングすることによって前記ゲート電極を形成する工程と、を含む
薄膜トランジスタの製造方法。」
である点で一致し、次の3点で相違する。

(相違点1)補正後の発明では、「前記非結晶半導体薄膜にソース・ドレイン領域及びLDD領域を同時に形成する」のに対し、刊行物発明では、「第4のドーピングと、」「第5のドーピングを行うことにより、」「低濃度不純物領域(LDD領域)215及び216を形成するとともに、前記ゲート電極20Bと重なっていない領域に高濃度不純物領域221及び222を形成し」ている点。

(相違点2)補正後の発明では、「前記ソース・ドレイン領域と前記LDD領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して」いるのに対し、刊行物発明では、そのような特定がなされていない点。

(相違点3)
補正後の発明では、「前記第四工程は、前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である」のに対し、刊行物発明では、そのような特定がなされていない点。

(4-5)判断
以下、上記相違点について、検討する。
(4-5-1)相違点1について
引用刊行物の【0095】段落には、「なお、本実施形態では、LDD領域および高濃度不純物領域は、上層電極および下層電極をそれぞれマスクとする2回のドーピングによって形成しているが、例えば不純物元素の一部のみが下層電極を通過するような加速エネルギーを設定することにより、1回のドーピングで、LDD領域および高濃度不純物領域を同時に形成してもよい。」と記載されており、刊行物発明において、「第4のドーピング」と「第5のドーピング」を1回のドーピングで行って、「低濃度不純物領域(LDD領域)215及び216」と「高濃度不純物領域221及び222」を同時に形成することにより、補正後の発明のように、「前記非結晶半導体薄膜にソース・ドレイン領域及びLDD領域を同時に形成する」構成とすることは、当業者が必要に応じて、適宜なし得たことである。
よって、相違点1は、当業者が容易になし得た範囲に含まれる程度のものである。

(4-5-2)相違点2について
引用刊行物の【0055】段落には、「・・・本実施形態では、スパッタ法を用いて、TaN膜からなる第1の導電膜6と、W膜からなる第2の導電膜7とを形成する。なお、第1および第2の導電膜6、7の材料は、上記材料に限定されず、Ta、W、Ti、Mo、Al、Cuからなる群から選ばれた金属、または前記金属を主成分とする合金や化合物であってもよい。また、第1および第2の導電膜6、7は、リン等の不純物元素をドープした多結晶シリコン膜などの半導体膜から形成されてもよい。・・・」と記載されており、また、2層構造のゲート電極を用いたイオン注入法によりLDD構造を有するTFTを製造する際の下層ゲート電極として、マイクロクリスタルシリコンを用いることは、以下の周知例1及び2に記載されているように、従来から周知の技術である。また、イオン注入により、ソース・ドレイン領域とLDD領域を形成する際に、当該ソース・ドレイン領域とLDD領域との不純物の濃度差を決めるために下層ゲート電極の膜厚を選択することは、当業者であれば当然に行うことである。

(ア)周知例1
本願の出願日前に日本国内において頒布された特開2002-26332号公報には、図4とともに、以下の事項が記載されている。
「【0005】LDD領域を有する多結晶SiTFTとして、いわゆるGOLD(Gate Over-Lapped Drain)構造のTFTが知られている(特開平7-202210号公報)。GOLD-TFTでは、以下に述べるように、LDD領域がゲート電極直下に形成されているため、TFTがオン状態のときLDD領域もチャネル領域の一部として機能しオン電流の低下を防ぐことができる。また、TFTがオフ状態のときには、LDD領域が単なる抵抗として働きオフ電流を低いレベルに保つことが可能となる。
【0006】図4はGOLD-TFTの構造を示す模式断面図である。同図に見られるように、ガラス基板11上に多結晶Si膜12、ゲート絶縁膜13、2層ゲート電極14が形成されている。2層ゲート電極14は下層ゲート電極15とそれより幅の狭い上層ゲート電極16から成っている。下層ゲート電極15及び上層ゲート電極16の材料として、通常、モリブデン(Mo)やアルミニウム(Al)等の金属膜が用いられるが、下層ゲート電極材として微結晶Siを用いる方法も提案されている(特開平11-307777 号公報)。この方法は金属膜を用いる方法に比べてゲート電極の信頼性を向上させる上で効果があるが、作成法が難しく且つ金属膜に比べて高抵抗になるという問題がある。GOLD-TFTでは、LDD領域がチャネル領域の一部として動作するため、その上に形成される下層ゲート電極の低抵抗化が要求される。
【0007】SD領域17とLDD領域18は、多結晶Si膜12に対し2層ゲート電極14をマスクにして不純物のイオン注入を行うことにより形成される。通常、nチャネルTFTを作成する場合にはPH_(3 )ガスを用いたイオン注入によりリン(P)をドープし、pチャネルTFTを作成する場合にはB_(2 )H_(6 )ガスを用いたイオン注入によりボロン(B)をドープする。」
ここで、「微結晶Si」がマイクロクリスタルシリコンを指すことは明らかである。

(イ)周知例2
本願の出願日前に日本国内において頒布された特開2004-336073号公報には、以下の事項が記載されている。
「【特許請求の範囲】
・・・
【請求項7】
絶縁性基板上にポリシリコン薄膜を形成する工程と、前記ポリシリコン薄膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にプラズマCVD法によりマイクロクリスタルシリコン薄膜を形成する工程と、前記マイクロクリスタルシリコン薄膜上にスパッタ法により金属薄膜を形成する工程と、前記金属薄膜上にフォトレジストを選択的に形成する工程と、前記フォトレジストをマスクとして前記金属薄膜及び前記マイクロクリスタル薄膜を同一のマスクのもと連続的にエッチングして2層構造のゲート電極を形成する工程と、前記ゲート絶縁膜を介して前記ポリシリコン薄膜に不純物を導入する工程と、を有することを特徴とするトップゲート型薄膜トランジスタの製造方法。
【請求項8】
前記2層ゲート電極を形成する工程において、前記金属薄膜が前記マイクロクリスタルシリコン薄膜よりも幅が小さくなるようにエッチングすることを特徴とする請求項7に記載のトップゲート型薄膜トランジスタの製造方法。
【請求項9】
前記2層ゲート電極を形成する工程において、前記金属薄膜を前記マスクより幅が小さくなるようにエッチングした後に、前記マイクロクリスタルシリコン薄膜をエッチングすることを特徴とする請求項8に記載のトップゲート型薄膜トランジスタの製造方法。
【請求項10】
前記マスクを剥離する工程と、前記マスクを剥離した後に前記ポリシリコン薄膜に不純物の導入を行い、前記ゲート絶縁膜のみを介した不純物導入領域での高濃度不純物領域と、前記マイクロクリスタルシリコン薄膜及び前記ゲート絶縁膜を介した不純物導入領域での低濃度不純物領域と、を同時に形成することを特徴とする請求項8又は9に記載のトップゲート型薄膜トランジスタの製造方法。」
「【発明の効果】
【0027】
以上説明したように、本発明に係るトップゲート型薄膜トランジスタの製造方法によれば、ゲート電極にマイクロクリスタルシリコン薄膜と金属薄膜とからなる2層ゲート電極を使用することにより、低抵抗で、高信頼性のゲート電極を有するTFTを、高スループット及び低コストで製造することができる。また、上層ゲート電極のみをサイドエッチすることにより、低抵抗及び高信頼性のゲート電極を有するLDD-TFTを低コストで製造することができる。」

そうすると、刊行物発明において、「下層電極8」として、マイクロクリスタルシリコンを用い、さらに、「低濃度不純物領域(LDD領域)215及び216」と「高濃度不純物領域221及び222」の不純物の濃度差を決めるために「下層電極8」の膜厚を選択することにより、補正後の発明のように、「前記ソース・ドレイン領域と前記LDD領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択」することは、当業者が必要に応じて、適宜なし得たことである。
よって、相違点2は、当業者が容易になし得た範囲に含まれる程度のものである。

(4-5-3)相違点3について
一般に、薄膜トランジスタの製造方法において、ソース・ドレイン領域をイオン注入により形成する際に、注入する不純物の濃度プロファイルをどのような形状にし、不純物濃度が極大値となる深さをどのあたりに設定するかということは、薄膜トランジスタに要求されるリーク電流、耐圧、しきい値、電極材料の種類などに応じて、当業者が、適宜設定しうる設計的事項であるところ、不純物濃度が極大値となる深さをゲート絶縁膜とポリシリコン薄膜の界面にくるように設定することは、以下の周知例に記載されているように、通常行われていることである。
また、上記(4-5-1)で述べたように、引用刊行物の【0095】段落には、「・・・1回のドーピングで、LDD領域および高濃度不純物領域を同時に形成してもよい。」と記載されている。

(ウ)周知例
本願の出願日前に日本国内において頒布された特開平9-116161号公報には、図2とともに、以下の事項が記載されている。
「【0116】図2は、本発明の第1の実施の形態の薄膜トランジスタの製造方法を説明するための断面図である。
【0117】まず、図2Aに示すように、ガラス基板10上にポリシリコン薄膜20を選択的に形成し、ポリシリコン薄膜20上に化学気相成長法により二酸化シリコンからなるゲート絶縁膜40を形成し、ゲート絶縁膜40上にタンタル膜60をスパッタ法により形成し、タンタル膜60上にアルミニウム膜70をスパッタ法により形成し、アルミニウム膜70上にレジスト15を選択的に形成する。
【0118】次に、図2Bに示すように、レジスト15をマスクにしてアルミニウム膜70およびタンタル膜60を選択的にエッチング除去して、同じ幅のタンタル膜61とアルミニウム膜71とからなる金属膜積層体67を形成する。その後、レジスト15を除去する。
【0119】次に、図2Cに示すように、金属膜積層体67を陽極酸化して、ゲート絶縁膜40上にタンタルゲート電極51と、タンタルゲート51の両側の酸化タンタル膜52、53をそれぞれ形成し、タンタルゲート電極51上にはアルミニウムゲート電極72を形成し、アルミニウムゲート電極72の上面、両側面にはそれぞれ酸化アルミニウム膜81、82、83を形成する。
【0120】次に、図2Dに示すように、タンタルゲート電極51、酸化タンタル膜52、53、アルミニウムゲート電極72、酸化アルミニウム膜81、82、83およびゲート絶縁膜40をマスクにしてイオン注入法により燐イオンをポリシリコン薄膜20に導入する。このようにして、一回のイオン注入により、酸化タンタル膜52より外側のゲート絶縁膜40の下のポリシリコン薄膜20にn^(+ )ドレイン領域用不純物領域23’が形成され、酸化アルミニウム膜82より外側の酸化タンタル膜52の下のポリシリコン薄膜20にn^(- )ドレイン領域用不純物領域22’が形成され、酸化タンタル膜53より外側のゲート絶縁膜40の下のポリシリコン薄膜20にn^(+ )ソース領域用不純物領域25’が形成され、酸化アルミニウム膜83より外側の酸化タンタル膜53の下のポリシリコン薄膜20にn^(- )ソース領域用不純物領域24’が形成される。
【0121】その後、熱処理によりイオン注入された不純物を活性化して、n^(+ )ドレイン領域用不純物領域23’をn^(+ )ドレイン領域23とし、n^(- )ドレイン領域用不純物領域22’をn^(- )ドレイン領域22とし、n^(+ )ソース領域用不純物領域25’をn^(+ )ソース領域25とし、n^(- )ソース領域用不純物領域24’をn^(- )ソース領域24として、図1の薄膜トランジスタ100を形成する。
【0122】このように、陽極酸化速度の大きいタンタルを下側とし、陽極酸化速度の小さいアルミニウムを上側とする2層構造のゲート電極構造とすることにより容易に本実施例の薄膜トランジスタ100が製造される。また、イオン注入も一回で済む。
【0123】イオン注入により、ゲート絶縁膜40の下のポリシリコン薄膜20にn^(+ )ドレイン領域用不純物領域23’を形成するには、通常は、不純物分布のピークが、ポリシリコン薄膜20の表面、すなわち、ゲート絶縁膜40とポリシリコン薄膜20との界面に来るように、イオンドーピングの加速電圧を設定する。このときのゲート絶縁膜40の膜厚すなわち飛程x(Å)と、飛程偏差σ(Å)との間には、
σ=a・x^(2 )+b・x …(1)
(ここで、a=-8.8889×10^(-5)(Å^(-1)) 、b=0.44である。)
の関係がある。」

そうすると、刊行物発明において、「高濃度不純物領域221及び222」において不純物の濃度が極大値となる位置を、「結晶質シリコン膜4」と「第1の層間絶縁膜5」の界面に設定すること、すなわち、イオン注入する際に、不純物濃度が極大値となる深さが、「第1層間絶縁膜5」の厚さに等しくなるようにすることにより、補正後の発明のように、「前記第四工程は、前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である」構成とすることは、当業者が必要に応じて、適宜なし得たことである。
よって、相違点3は、当業者が容易になし得た範囲に含まれる程度のものである。

(4-6)独立特許要件についてのまとめ
以上検討したとおり、補正後の発明と刊行物発明との相違点は、当業者が周知技術を勘案することにより、容易に想到し得た範囲に含まれる程度のものにすぎず、補正後の発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際、独立して特許を受けることができない。

(5)補正の却下についてのむすび
本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるが、本件補正は、特許法第17条の2第5項において準用する同法第126条第5項の規定に適合しないものである。
したがって、本件補正は、特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

3.本願発明
平成25年2月13日になされた手続補正は上記のとおり却下されたので、本願の請求項1ないし10に係る発明は、平成24年7月2日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1ないし10に記載されている事項により特定されるとおりのものであって、そのうちの請求項3に係る発明(以下「本願発明」という。)は、その特許請求の範囲の請求項3に記載されている事項により特定される上記2.(1)の補正前の請求項3として記載したとおりのものである。

4.刊行物に記載された発明
これに対して、原査定の拒絶の理由に引用された刊行物には、上記2.(4-3-1)及び(4-3-2)に記載したとおりの事項及び発明が記載されているものと認められる。

5.判断
上記2.(3)において検討したとおり、補正後の請求項1に係る発明は、補正前の請求項3に係る発明の発明特定事項である「導電膜を形成する工程」及び「第四工程」について、各々「前記ソース・ドレイン領域と前記LDD領域との前記不純物の濃度差を決めるためにマイクロクリスタルシリコンからなる前記下層ゲート電極の膜厚を選択して、前記上層ゲート電極と前記下層ゲート電極とからなる導電膜を形成する」及び「前記ソース・ドレイン領域において前記不純物の濃度が極大値となる前記ゲート絶縁膜の表面からの深さが、前記ゲート絶縁膜の膜厚に等しくなるように一回のイオン注入法によって前記不純物を導入する工程である」と限定的に減縮する補正である。逆に言えば本件補正前の請求項3に係る発明(本願発明)は,補正後の発明から上記の限定をなくしたものである。
そうすると、上記2.(4)において検討したように、補正後の発明が,引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、当然に、引用刊行物に記載された発明に基づいて、当業者が容易に発明をすることができたものといえる。
したがって、本願発明は、特許法第29条第2項の規定により特許を受けることができない。

6.むすび
以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
よって、結論のとおり審決する。
 
審理終結日 2013-07-31 
結審通知日 2013-08-06 
審決日 2013-08-27 
出願番号 特願2006-14272(P2006-14272)
審決分類 P 1 8・ 121- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 棚田 一也  
特許庁審判長 池渕 立
特許庁審判官 近藤 幸浩
小野田 誠
発明の名称 薄膜トランジスタ及びその製造方法並びに液晶表示装置  
代理人 高橋 勇  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ