• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1282705
審判番号 不服2013-10000  
総通号数 170 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2014-02-28 
種別 拒絶査定不服の審決 
審判請求日 2013-05-30 
確定日 2014-01-14 
事件の表示 特願2008-135282「半導体装置の製造方法」拒絶査定不服審判事件〔平成21年12月 3日出願公開、特開2009-283754、請求項の数(6)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、平成20年5月23日の出願であって、平成25年3月12日付けの拒絶査定に対し、同年5月30日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、同年6月19日付けで前置報告がなされた。
その後、当審において、同年7月24日付けで前記前置報告書の内容について、審判請求人の意見を求めるための審尋がなされ、同年9月20日に回答書が提出され、同年10月18日付けで拒絶理由(以下「当審拒絶理由」という。)が通知され、同年11月29日に意見書及び手続補正書が提出されたものである。

第2 本願発明
本願の請求項1?6に係る発明(以下、本願の請求項1?6に係る発明は、それぞれ「本願発明1」?「本願発明6」という。)は、平成25年11月29日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1?6に記載されている事項により特定されるとおりのものであり、そのうちの本願発明1は、その請求項1に記載されている事項により特定される次のとおりのものである。

「【請求項1】
主表面(1a)および当該主表面の反対面である裏面(1b)を有し、単結晶炭化珪素からなる半導体基板(1)を備えた半導体装置の製造方法であって、
前記半導体基板を用意し、当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程と、
前記研磨工程の後、前記半導体基板の裏面上にシリサイドを形成する金属薄膜(110)を形成する金属薄膜形成工程と、
前記金属薄膜形成工程の後、前記金属薄膜にレーザ光(50)を照射することで第1の電極(11)を形成する電極形成工程と、を含み、
前記電極形成工程では、固体レーザにて前記レーザ光(50)を照射すると共に、前記レーザ光(50)の波長を355nmとし、前記レーザ光における光子エネルギー(eV)とレーザ出力(mJ/cm^(2))の積が、1000(eV・mJ/cm^(2))以上かつ8000 (eV・mJ/cm^(2))以下となる範囲のレーザ出力として前記レーザ光の照射を前記金属薄膜にシリサイド層(111)が形成される時間行い、
前記研磨工程では、前記半導体基板の裏面の粗度(Ra)が10nm以上かつ500nm以下となるように前記裏面を研磨することを特徴とする炭化珪素半導体装置の製造方法。」

第3 平成25年5月30日に審判請求書とともに提出された手続補正書による補正後の請求項1に係る発明、及び当審拒絶理由の内容
1 平成25年5月30日に提出された手続補正書による補正後の請求項1に係る発明
平成25年5月30日に提出された手続補正書による補正後の請求項1(同年11月29日に提出された手続補正書による補正前の請求項1)は、次のとおりである。

「【請求項1】
主表面(1a)および当該主表面の反対面である裏面(1b)を有し、単結晶炭化珪素からなる半導体基板(1)を備えた半導体装置の製造方法であって、
前記半導体基板を用意し、当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程と、
前記研磨工程の後、前記半導体基板の裏面上にシリサイドを形成する金属薄膜(110)を形成する金属薄膜形成工程と、
前記金属薄膜形成工程の後、前記金属薄膜にレーザ光(50)を照射することで第1の電極(11)を形成する電極形成工程と、を含み、
前記電極形成工程では、固体レーザにて前記レーザ光(50)を照射すると共に、前記レーザ光(50)の波長を355nmとし、前記レーザ光における光子エネルギー(eV)とレーザ出力(mJ/cm^(2))の積が、1000(eV・mJ/cm^(2))以上かつ8000 (eV・mJ/cm^(2))以下となる範囲のレーザ出力として前記レーザ光の照射を前記第1の金属にシリサイド層(111)が形成される時間行うことを特徴とする炭化珪素半導体装置の製造方法。」

2 当審拒絶理由の内容
当審拒絶理由の内容は、以下のとおりである。
「・理由1
本件出願は、特許請求の範囲の記載が下記の点で不備のため、特許法第36条第6項第2号に規定する要件を満たしていない。



・請求項1?7
・理由1
(1)請求項1には、「当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程」と記載されているが、どのような工程であるのか外延が不明りょうである。
(2)請求項1の第12?13行には、「前記第1の金属」と記載されているが、「第1の金属」の用語はその前に記載されておらず、不明りょうである。
よって、請求項1?7に係る発明は明確でない。」

第4 本願発明1?本願発明6についての判断
1 当審拒絶理由で指摘した事項についての判断
(1)上記「理由1の(1)」で指摘した事項について、本願発明1は、「前記研磨工程では、前記半導体基板の裏面の粗度(Ra)が10nm以上かつ500nm以下となるように前記裏面を研磨する」ことを発明特定事項とするので、請求項1に記載された「当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程」は明確である。
(2)上記「理由1の(2)」で指摘した事項について、当該補正前の請求項1に記載されていた「前記第1の金属」との誤記は、「前記金属薄膜」と補正され、上記拒絶の理由1の(2)は解消された。
よって、本願発明1?本願発明6は明確となり、当審拒絶理由で指摘した拒絶の理由は、解消された。

2 前置報告書における特許法第29条第2項に関する報告についての検討
(1)前置報告書で提示された引用例
ア 国際公開第2007/035333号(原査定で引用された第1引用例)
イ 特開2006-41248号公報(原査定で引用された第2引用例)
ウ 特開平7-302769号公報(原査定で引用された第3引用例)
エ 特開2002-231628号公報(前置報告書で追加して提示された引用例)

(2)引用例の記載と引用発明
ア 引用例1の記載
原査定の拒絶の理由で引用された、本願の出願前に外国において頒布された刊行物である国際公開第2007/035333号(以下「引用例1」という。)には、「METHODS OF PROCESSING SEMICONDUCTOR WAFERS HAVING SILICON CARBIDE POWER DEVICES THEREON」(Title)に関して、FIGS.1A-1F?FIG.4とともに、以下の事項が記載されている(下線は当審で付加した。以下同じ。)。

(ア)「FIELD OF THE INVENTION
[0002] This invention relates to microelectronic devices, and more particularly, to the fabrication of silicon carbide power devices.」
(「発明の技術分野
【0002】本発明は、マイクロエレクトロニクスデバイスに関し、より具体的には、炭化ケイ素パワーデバイスの作製に関する。」)(合議体にて翻訳。以下同じ。)

(イ)「[0035] As described herein in greater detail, embodiments according to the invention can provide methods of processing semiconductor wafers of semiconductor devices by, for example, reducing a thickness of a silicon carbide wafer having silicon carbide semiconductor devices formed thereon by processing the wafer from a backside thereof. …(略)…
[0036] As shown in Figure 1A, a wafer (i.e., a substrate) 100 may typically have a thickness (t1) of about 300 microns to about 400 microns. A plurality of semiconductor devices 110 are formed on or at a front side 102 of the wafer 100 that is opposite a backside 103 of the wafer 100. It will be understood that the plurality of semiconductor devices 110 can be silicon carbide power semiconductor devices, such as PIN diodes, MOSFETs, IGBTs, etc. The semiconductor devices 110 may include one or more silicon carbide epitaxial layers/regions formed on the front side 102 of the wafer 100. …(略)…
[0037] In some embodiments according to the invention, the wafer and/or associated epitaxial layers include silicon carbide of the 4H, 6H, 15R or 3C polytypes, …(略)…
[0040] As shown in Figure 1B, in some embodiments according to the invention, a wafer 100 (including the plurality of semiconductor devices 110) and a carrier substrate 105 are coupled together via an adhesive layer 120 in contact with the plurality of semiconductor devices 110 so that the assembly can be processed by, for example, mounting the carrier substrate 105 in a grinder (not shown) so that the backside 103 of the wafer 100 can be accessed. …(略)…
[0041] Referring to the embodiments of Figure 1C, in some embodiments according to the invention, the backside 103 of the wafer 100 is processed to reduce the wafer 100 to a thickness t2, which is less than t1 , to form a thinned wafer 100',
[0042] In some embodiments according to the invention, the thickness of the wafer 100 is reduced using a grinder, such as an in-feed or creep feed grinder. In other embodiments according to the invention, the thickness of the wafer 100 is reduced using lapping, chemical or reactive ion etching or combinations of these approaches with or without grinding. In still other embodiments according to the invention, etching may be used to treat the backside of the thinned wafer to reduce damage to the wafer that may result from the thinning operation. …(略)…
[0043] In some embodiments according to the invention, the wafer 100 is thinned to a thickness of less than about 150 microns. In other embodiments according to the invention, the wafer 100 is thinned to a thickness of less than about 120 microns. In further embodiments according to the invention, the wafer 100 is thinned to a thickness of from about 80 microns to about 100 microns or less. In some embodiments according to the invention, the wafer 100 is thinned using an in-feed grinder or a creep-feed grinder.
[0044] Once the backside 103 has been processed to sufficiently thin the wafer 100 (resulting in the formation of a thinned wafer 100'), the carrier substrate 105 can be removed from the assembly by, for example, heating the adhesive layer 120 so that the thinned wafer 100' and the plurality of semiconductor devices 110 thereon may be removed as shown in Figure 1D. In other embodiments according to the invention, the carrier substrate 105 can be removed from the assembly using an appropriate solvent and/or by exposing the structure to ultraviolet light. For example, the adhesive layer 120 may be dissolved and/or melted to separate the carrier substrate 105 from the wafer 100'.
[0045] Referring to the embodiments of Figure 1E, ohmic contacts 107 can be formed on the backside 103 of the wafer 100' using, for example, localized annealing as discussed in …(略)… It will be understood that the ohmic contacts can be formed on the thinned wafer 100' while the wafer 100' is coupled to the carrier substrate 105. In some embodiments according to the invention, the ohmic contacts can be formed on the thinned wafer 100' after the wafer is removed from the wafer carrier, as shown for example, in Figure 1E. Ohmic contacts and/or bonding pads (not shown) can be formed on the plurality of semiconductor devices 110 opposite the ohmic contacts 107.
[0046] To form the ohmic contacts 107, a metal layer is formed on a back side of the SiC substrate 100' opposite the semiconductor devices 110. In particular, a layer of platinum, titanium, or nickel can be formed to a thickness of about 400 angstroms to about 1100 angstroms.
[0047] The metal layer is then annealed using a localized annealing technique, such as laser annealing. In laser annealing, the laser light used to anneal the metal-SiC ohmic contacts described herein can be a laser light having a wavelength and intensity sufficient to form the metal-silicide material at the interface of the metal layer and the thinned SiC substrate 100'. For example, in embodiments using 6H SiC as the substrate, laser annealing may be accomplished by impinging laser light having a wavelength of about 248 nanometers to about 308 nanometers at an energy of about 2.8 joules per square centimeter in a single pulse having a duration of about 30 nanoseconds. In other embodiments according to the invention where, for example, the SiC substrate is 4H SiC, the laser light may have a wavelength of about 248 nanometers to about 308 nanometers and an energy of about 4.2 joules per square centimeter applied in about 5 pulses, each having a duration of about 30 nanoseconds. In still other embodiments according to the invention, other wavelengths and energies may be used to provide annealing at the interface location of the metal layer and the SiC substrate via absorption of light including photon energies that are above the bandgap of the SiC substrate. It will be understood that pulsed and/or continuous loop lasers may also be utilized.
…(略)…
[0049] Referring to the embodiments of Figure 1F, the plurality of semiconductor devices 110 may be separated from one another by, for example, breaking the thinned wafer 100' and/or partially or completely cutting through the entire wafer 100 with a dicing saw.…(略)…」
(「【0035】 本明細書の中でより詳細に説明されるとおり、本発明に基づく実施形態は、例えば炭化ケイ素半導体デバイスがその上に形成された炭化ケイ素ウェハの厚さを、裏面からウェハを処理することによって薄くすることにより、半導体デバイスの半導体ウェハを処理する方法を提供することができる。…(略)…
【0036】 図1Aに示されているように、ウェハ(すなわち基板)100は一般に、約300ミクロンから約400ミクロンの厚さ(t1)を有することができる。ウェハ100の裏面103とは反対側のウェハ100の前面102には、複数の半導体デバイス110が形成されている。これらの複数の半導体デバイス110は、PINダイオード、MOSFET、IGBTなどの炭化ケイ素パワー半導体デバイスとすることができることを理解されたい。半導体デバイス110は、ウェハ100の前面102に形成された1つまたは複数の炭化ケイ素エピタキシャル層/領域を備えることができる。…(略)…
【0037】 本発明に基づくいくつかの実施形態では、ウェハおよび/または関連するエピタキシャル層は、4H、6H、15Rまたは3Cポリタイプ炭化ケイ素を含み、…(略)…
【0040】 図1Bに示されているように、本発明に基づくいくつかの実施形態では、(複数の半導体デバイス110を備える)ウェハ100とキャリア基板105とが、複数の半導体デバイス110に接触させた接着層120を介して、一体に結合され、その結果、例えば、ウェハ100の裏面103にアクセスすることができるようにキャリア基板105を研削盤(grinder)(図示せず)に取り付けることによって、このウェハ100とキャリア基板105の組立品を処理することができる。…(略)…
【0041】 図1Cの実施形態を参照すると、本発明に基づくいくつかの実施形態では、薄くされたウェハ100’を形成するために、ウェハ100がt1よりも薄い厚さt2まで薄くなるように、ウェハ100の裏面103が処理される。
【0042】 本発明に基づくいくつかの実施形態では、インフィード研削盤、クリープフィード研削盤などの研削盤を使用して、ウェハ100の厚さが低減される。本発明に基づく他の実施形態では、研削に加えて、または研削の代わりに、ラッピング、化学エッチングまたは反応性イオンエッチング、あるいはこれらの方法の組合せを使用して、ウェハ100の厚さが低減される。本発明に基づく他の実施形態では、薄くする操作によって生じる可能性があるウェハの損傷を低減させるために、エッチングを使用して、薄くされたウェハの裏面を処理することができる。…(略)…
【0043】 本発明に基づくいくつかの実施形態では、ウェハ100が、厚さ約150ミクロン未満まで薄くされる。本発明に基づく他の実施形態では、ウェハ100が、厚さ約120ミクロン未満まで薄くされる。本発明に基づく他の実施形態では、ウェハ100が、厚さ約80ミクロンないし約100ミクロン、あるいはそれよりも薄い厚さまで薄くされる。本発明に基づくいくつかの実施形態では、ウェハ100が、インフィード研削盤またはクリープフィード研削盤を使用して薄くされる。
【0044】 裏面103を処理して、ウェハ100を十分に薄くした(薄くされたウェハ100’を形成した)後、例えば接着層120を加熱することによって、ウェハ100’とキャリア基板105の組立品から、キャリア基板105を除去することができ、その結果、図1Dに示されているように、薄くされたウェハ100’およびその上の複数の半導体デバイス110を取り外すことができる。本発明に基づく他の実施形態では、適当な溶剤を使用することによって、および/またはこの構造に紫外光を当てることによって、この組立品からキャリア基板105を除去することができる。例えば、接着層120を溶解し、かつ/または融解して、キャリア基板105をウェハ100’から分離することができる。
【0045】 図1Eの実施形態を参照すると、…(略)…に論じられている、例えば、局所アニールを使用して、ウェハ100’の裏面103にオーミックコンタクト107を形成することができる。オーミックコンタクトは、薄くされたウェハ100’がキャリア基板105に結合されている間に、薄くされたウェハ100’上に形成することができることを理解されたい。本発明に基づくいくつかの実施形態では、例えば図1Eに示されているように、ウェハキャリアからウェハが取り外された後に、オーミックコンタクトを薄くされたウェハ100’上に形成することができる。オーミックコンタクト107とは反対側の複数の半導体デバイス110上に、オーミックコンタクトおよび/またはボンディングパッド(図示せず)を形成することができる。
【0046】 オーミックコンタクト107を形成するため、半導体デバイス110とは反対側のSiC基板100’の裏面に、金属層が形成される。具体的には、厚さ約400オングストロームから約1100オングストロームの白金、チタンまたはニッケルの層を形成することができる。
【0047】 次いで、レーザアニールなどの局所アニール技法を使用して、この金属層がアニールされる。レーザアニールでは、本明細書に記載された金属-SiCオーミックコンタクトをアニールするために使用されるレーザ光を、金属層と薄くされたSiC基板100’との間の界面に金属シリサイド材料を形成する波長および十分な強度を有するレーザ光とすることができる。例えば、6H SiCを基板として使用する実施形態では、波長約248ナノメートルから約308ナノメートルのレーザ光を、1平方センチメートルあたり約2.8ジュールのエネルギーで、約30ナノ秒の持続時間を有する単一のパルスとして衝突させることによって、レーザアニールを実施することができる。SiC基板が例えば4H SiCである本発明に基づく他の実施形態では、レーザ光が、約248ナノメートルから約308ナノメートルの波長、および1平方センチメートルあたり約4.2ジュールのエネルギーを有することができ、それぞれ約30ナノ秒の持続時間を有する約5個のパルスとして与えることができる。本発明に基づく他の実施形態では、SiC基板のバンドギャップよりも大きい光子エネルギーを含む光の吸収によって金属層とSiC基板との間の界面位置にアニールを提供するために、他の波長およびエネルギーを使用することができる。パルスおよび/または連続ループレーザを利用することもできることを理解されたい。
…(略)…
【0049】 図1Fの実施形態を参照すると、例えば、薄くされたウェハ100’を分割し、かつ/またはダイシングソーを用いてウェハ100を部分的にまたは完全に切断することによって、複数の半導体デバイス110を互いから分離することができる。…(略)…」)

イ 引用発明
FIG.1A-1Fを参酌して上記「ア 引用例1」の(ア)、(イ)の記載をまとめると、引用例1には、次の発明(以下「引用発明」という。)が記載されているものと認められる。

「半導体デバイスの製造方法であって、
ウェハ100の裏面103とは反対側のウェハ100の前面102には、複数の半導体デバイス110が形成されている炭化ケイ素ウェハ100を用意し、ウェハ100はすなわち基板100であり、
薄くされたウェハ100’を形成するために、ウェハ100がt1よりも薄い厚さt2まで薄くなるように、ウェハ100の裏面103が処理され、当該ウェハ100の厚さの低減は、インフィード研削盤、クリープフィード研削盤などの研削盤を使用して、あるいは、研削に加えて、または研削の代わりに、ラッピング、化学エッチングまたは反応性イオンエッチング、あるいはこれらの方法の組合せを使用して行われ、
薄くされたウェハ100’上にオーミックコンタクト107を形成するため、半導体デバイス110とは反対側のウェハ100’の裏面に、白金、チタンまたはニッケルの層からなる金属層を形成し、
次いで、金属-SiCオーミックコンタクトをアニールするために使用されるレーザ光を、金属層と薄くされたウェハ100’との間の界面に金属シリサイド材料を形成する波長および十分な強度を有するレーザ光とするレーザアニールにより、金属層をアニールし、
例えば、6H SiCを基板として使用する場合は、波長約248ナノメートルから約308ナノメートルのレーザ光を、1平方センチメートルあたり約2.8ジュールのエネルギーで、約30ナノ秒の持続時間を有する単一のパルスとして衝突させることによって、レーザアニールを実施することができ、SiC基板が例えば4H SiCである場合は、レーザ光が、約248ナノメートルから約308ナノメートルの波長、および1平方センチメートルあたり約4.2ジュールのエネルギーを有することができ、それぞれ約30ナノ秒の持続時間を有する約5個のパルスとして与えることができ、SiC基板のバンドギャップよりも大きい光子エネルギーを含む光の吸収によって金属層とSiC基板との間の界面位置にアニールを提供するために、他の波長およびエネルギーを使用することができる、炭化ケイ素半導体デバイスの製造方法。」

ウ 引用例2の記載
原査定の拒絶の理由で引用された、本願の出願前に日本国内において頒布された刊行物である特開2006-41248号公報(以下「引用例2」という。)には、「半導体装置および半導体装置の製造方法」(発明の名称)に関して、図1?図11とともに、以下の事項が記載されている。

(ア)「【背景技術】
【0002】
炭化珪素(以下「SiC」と称する)は広いバンドギャップ及び高い最大電界強度を持つため、シリコン半導体に対してシリーズ抵抗分を下げられる特色を持つ。…(略)…
【0003】
SiCのオーミック電極について低抵抗化を図るための技術としては、…(略)…
また、現状では、SiC基板に電極を形成する場合、先ずSiC基板の裏面にNi(ニッケル)などの金属を蒸着し、その後1000℃で焼鈍してオーミック接触を形成しているものが多い。次いで、SiC基板の表面側にデバイス構造を形成して、半導体装置を完成させている。
【特許文献1】特開2000-101099号公報
【特許文献2】特開2000-340520号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、上記Niを蒸着し焼鈍する方法では、SiC基板の表面側のプロセスがNiなどによって汚染される可能性がある。すなわち、上記SiCに対してNiを蒸着して加熱する方法では、SiCとNiが{SiC+Ni → Ni-Si化合物+C(炭素)}という化学反応をおこし、上記加熱後に黒鉛の微粉末が未反応NiとNi-Si化合物層との間に層状に生じる。すると、SiC基板のデバイス構造形成プロセスなどにおいて上記黒鉛の微粉末の層で剥離が生じ易くなってしまう。…(略)…」

(イ)「【発明の効果】
【0016】
本発明によれば、研磨法又はレーザー照射などによりSiC基板の露出面を荒らし、その荒れた面(凸凹した面)に電極を形成するので、SiC基板に対して低抵抗な良好なオーミック接触を、簡便な工程で、得ることができる。」

(ウ)「【発明を実施するための最良の形態】
【0017】
以下、図面を参照して、本発明を実施するための最良の形態について説明する。
(第1実施形態)
図1及び図2は、本発明の第1実施形態に係る半導体装置の製造方法を示す模式断面図である。本実施形態では、一例として、ショットキーダイオード(SBD)の製造方法を挙げて説明する。すなわち、本実施形態では、ショットキーダイオードの裏面電極を本発明に係る製造方法で製造することを特徴とする。先ず、本実施形成の製造方法によって製造された半導体装置10の構成について述べる。
【0018】
図2(b)は、本製造方法によって製造された半導体装置10、すなわちショットキーダイオードを示している。
…(略)…
【0022】
これらのn^(-)型SiC層2、p型SiC層5、ショットキー電極6、引出し電極7及び絶縁物8は、n^(+)型SiC層1の表面上に形成されたデバイス(ショットキーダイオード)をなしている。電極9は、n^(+)型SiC層1の裏面、すなわち凸凹Gが設けられている面に形成されている。次に、本実施形態の製造方法について説明する。
【0023】
本製造方法の概要としては、先ず図1(a),(b)に示すように、n^(+)型SiC層1の表面側にデバイスを形成する。次いで、図1(c),図2(a)に示すように、n^(+)型SiC層1の裏面を凸凹Gに荒らす工程を行う。次いで、図2(b)に示すように、凸凹Gに荒らされたn^(+)型SiC層1の裏面に電極9を形成する工程を行い、これで半導体装置10が完成する。凸凹Gに荒らす工程では、研磨処理又はレーザー照射を用いる。これらの工程を次に具体的に説明する。
…(略)…
【0026】
次いで、図1(c)に示すように、n^(+)型SiC層1の裏面について、研磨処理又はレーザー照射Lを施す。この研磨処理又はレーザー照射Lにより、図2(a)に示すようにn^(+)型SiC層1の裏面が凸凹Gに荒らされる。研磨処理としては、上記サンドブラスト、グラインディング、ラッピングなどを適用する。この研磨処理は、n^(+)型SiC層1の裏面全体に行うことが好ましい。また、サンドブラスト、グラインディング、ラッピングを組み合わせて行って、凸凹Gを形成してもよい。
【0027】
研磨処理の代わりに、n^(+)型SiC層1の裏面にレーザー照射Lを行うことで、凸凹Gを形成してもよい。すなわち、n^(+)型SiC層1の裏面にレーザー照射Lを行うことで、n^(+)型SiC層1の裏面を加熱してその裏面の物質の一部を蒸発させ、これにより凸凹Gを形成する。レーザー照射Lでは、例えばエキシマレーザーなどを用いてもよく、その他のレーザーを用いてもよい。
【0028】
このレーザー照射Lは、レーザー光の強度及び照射領域などを簡便に且つ高精度に制御できる。そこで、n^(+)型SiC層1の裏面の一部領域のみにレーザー照射Lを行い、その一部領域のみに凸凹Gを形成してもよい。そして、その凸凹Gが形成された一部領域のみに電極9を形成してもよく、凸凹Gが形成されていない領域を含むn^(+)型SiC層1の裏面全体に電極9を形成してもよい。
【0029】
また、レーザー照射L以外の方法で、n^(+)型SiC層1の裏面を加熱してその裏面の物質の一部を蒸発させ、これにより凸凹Gを形成してもよい。例えば、レーザー光以外の光をn^(+)型SiC層1の裏面に照射することで、凸凹Gを形成してもよい。
【0030】
次いで、図2(b)に示すように、n^(+)型SiC層1における凸凹Gに荒らされた裏面に、電極9を形成する。この電極9の形成は、例えばTiやNiなどの金属をn^(+)型SiC層1の裏面の凸凹Gに蒸着させることだけでもよい。また、上記蒸着の代わりに、化学気相成長法(CVD法)、塗布・コーティング法、又は電気メッキ法などを用いて、n^(+)型SiC層1の裏面の凸凹Gに金属膜を形成してもよい。このような電極9の形成により、ショットキーダイオードをなす半導体装置10が完成する。
【0031】
これらにより、本実施形態によれば、サンドブラストなどの研磨処理又はレーザー照射などによって、n^(+)型SiC層1の裏面に欠陥を導入してその裏面を荒らし、荒らされて凸凹Gとなった裏面に電極9を形成するので、蒸着のみによる電極9の形成でも、n^(+)型SiC層1に対して低抵抗な良好なオーミック接触を得ることができる。…(略)…」

エ 引用例3の記載
原査定の拒絶の理由で引用された、本願の出願前に日本国内において頒布された刊行物である特開平7-302769号公報(以下「引用例3」という。)には、「半導体装置の製造方法」(発明の名称)に関して、図1?図5とともに、以下の事項が記載されている。

(ア)「【0001】
【産業上の利用分野】
半導体ウエハの大口径化に伴い半導体ウエハは割れ易くなるので半導体ウエハの厚みは増加する傾向があるが、それに伴い、半導体チップを薄く加工する必要が生じている。本発明は、縦型の半導体チップの加工に関するものである。」

(イ)「【0011】
【実施例】図1は、本発明によって製造した電界効果トランジスタの一実施例である。まず始めに厚み500?550μm、比抵抗0.02Ωのシリコン基板にn型エピタキシャル層を形成し、その表面に不純物を拡散し、ソース電極、ゲート電極、酸化膜、ソース拡散領域、チャネル領域、を形成した。
【0012】次にシリコン基板裏から砥石をあててシリコン基板を厚さ350μmまで研削した。本実施例では研削材は金属を用い、粒度5 μm のダイヤモンド砥粒を含有したものを使用した。そして、最後に孔を開けた金属板を当て、その上からスパッタリング法によってチタンを堆積させることにより電極を形成した。
【0013】電極はチタンだけでも形成可能だがはんだの拡散のことを考慮するとチタン-ニッケル-銀やチタン-モネル-銀などにしたほうが望ましい。次に、それぞれの基板に縦に電圧を印加したときの電圧電流特性から電極の比接触抵抗を計算した。ところで、このとき用いる砥石の粒度はオーミック性電極ができるかどうかに大きく影響する。図3は表面仕上げと比接触抵抗の関係を示した図であり、異なる粒度の砥石により(グラインド仕上げ 粒度4 μm 、粒度8 μm 粒度21μm)、及び鏡面仕上げ、ラップ仕上げ の砥石によりそれぞれ研削した。ここでラップ仕上げのものは従来の方法である。
【0014】その後このシリコン基板の電圧-電流特性から、電極の比接触抵抗を計算した。この結果、鏡面仕上げでは空乏層に遮断され逆方向電流(半導体から金属へ向かう電流)はほとんどないためオーミック電極は取れず、また砥石の粒度は少なくとも5 μm以上でないとオーミック性電極が取れないことが分かった。図3は表面仕上げ方法と比接触抵抗との関係を示している。研削砥石の粒度が小さいと(粒度4μm ) 一部の面は整流性を示していた。粒度を5 μm 以上とするのは、研削砥石の粒度を大きいほど比接触抵抗が低
(5)
くなるためである。従って、研削砥石粒度が小さすぎては良好なオーミック性電極が取れない。」

(ウ)「【0017】
【発明の効果】本発明により、高価な材料を使用する事なく研摩のような手間のかかる方法によらず容易にオーム性電極を形成することができることによりシリコン基板を薄く加工できるようにして半導体装置の小型化にも貢献し産業上利用可能性大なるものである。」

オ 引用例4の記載
審尋に記載された<<前置報告書の内容>>において提示された、本願の出願前に日本国内において頒布された刊行物である特開2002-231628号公報(以下「引用例4」という。)には、「半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置」(発明の名称)に関して、以下の事項が記載されている。

(ア)「【0001】
【発明の属する技術分野】本発明は、基体上に多結晶シリコンなどの多結晶性半導体薄膜をレーザーアニールで形成する方法及びその装置、その多結晶性半導体薄膜を基体上に有する半導体装置の製造方法及びその装置、並びに電気光学装置に関するものである。」

(イ)「【0121】<トップゲート型CMOSTFTの製造>次に、本実施の形態による光高調波変調UVレーザーアニールを用いたトップゲート型CMOSTFTの製造例を示す。
【0122】まず、図1の(1)に示すように、…(略)…
【0131】この場合、図5及び図6に示した装置を用い、上記の触媒CVDにより下記の条件で低級結晶性半導体薄膜としての例えば錫又はニッケルドープの低級結晶性シリコンを気相成長させる。…(略)…
【0137】次いで、図1の(3)に示すように、本発明のレーザーアニールを行なう。例えば、大気圧窒素ガス中で、Nd:YAG(1064nm)を非線形光学結晶で1/3光高調波変調した波長355nmのUVレーザービーム210を図7に示したようにして照射エネルギー密度300?500mJ/cm^(2)で照射し、アモルファスシリコン又は微結晶シリコン膜7Aを溶融又は半溶融状態とし、徐冷却により、触媒元素の除かれた大粒径で高結晶化率の多結晶性シリコン膜7を50nm厚に形成する。
…(略)…
【0146】次いで、図3の(6)に示すように、触媒CVD等によりゲート絶縁膜の酸化シリコン膜8を50nm厚に形成した後、ゲート電極材料としてのリンドープド多結晶シリコン膜15を例えば2?20SCCMのPH_(3)及び20SCCMのSiH_(4)の供給下での上記と同様の触媒CVD法によって厚さ例えば400nm厚に堆積させる。
…(略)…
【0157】次いで、各コンタクトホールを含む全面に1%Si入りアルミニウムなどの電極材料をスパッタ法等で150℃で1μmの厚みに堆積し、これをパターニングして、pMOSTFT及びnMOSTFTのそれぞれのソース又はドレイン電極29(S又はD)とゲート取出し電極又は配線30(G)を形成し、トップゲート型のCMOSTFTを形成する。この後に、フォーミングガス中で400℃、1時間の水素化処理及びシンター処理をする。尚、触媒CVD法により、アルミニウム化合物ガス(例えばAlCl_(3))を供給し、アルミニウムを形成してもよい。」

(ウ)「【0187】(f)紫外線領域を満足する光源には、He-Cd(ヘリウム-カドミウム)レーザー、Ar(アルゴン)レーザー、エキシマレーザー…(略)…例えばNd:YAG等の半導体励起固体レーザーを非線形光学結晶で光高調波変調して発生した355nmレーザービームを用いたアニール装置は、現行主流の塩化キセノン(XeCl:波長308nm)エキシマレーザーアニール装置のエキシマレーザー発振器に比べて、はるかに安価であるため、大幅なコストダウンができる。」

(3)対比
本願発明1と引用発明とを対比する。

ア 引用発明の「炭化ケイ素半導体デバイス」、「前面」は、それぞれ本願発明1の「炭化珪素半導体装置」、「主表面」に相当する。

イ 引用発明において、「炭化ケイ素ウェハ100」は、「ウェハ100の裏面103とは反対側のウェハ100の前面102には、複数の半導体デバイス110が形成されている」ものであり、かつ、「ウェハ100はすなわち基板100であ」るから、本願発明1の「主表面(1a)および当該主表面の反対面である裏面(1b)を有し、単結晶炭化珪素からなる半導体基板(1)」と、引用発明の「炭化ケイ素ウェハ100」とは、「主表面(1a)および当該主表面の反対面である裏面(1b)を有し、炭化珪素からなる半導体基板」の点で一致する。

ウ 本願発明1では、「当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程」を含み、「半導体基板」を「研磨する」ことは、「半導体基板」を「処理する」ことであり、引用発明は、「薄くされたウェハ100’を形成するために、ウェハ100がt1よりも薄い厚さt2まで薄くなるように、ウェハ100の裏面103が処理され」るものであるから、本願発明1と引用発明とは、「半導体基板の裏面を処理する処理工程」を含むものである点で一致する。

エ 引用発明は、「薄くされたウェハ100’上にオーミックコンタクト107を形成するため、半導体デバイス110とは反対側のウェハ100’の裏面に、白金、チタンまたはニッケルの層からなる金属層を形成」するものであり、「白金、チタンまたはニッケル」は「シリサイドを形成する金属」であるから、引用発明の「白金、チタン又はニッケルの層からなる金属層」は、本願発明1の「シリサイドを形成する金属薄膜」に対応する。
したがって、本願発明1と引用発明とは、「前記処理工程の後、前記半導体基板の裏面上にシリサイドを形成する金属薄膜(110)を形成する金属薄膜形成工程」を含むものである点で一致する。

オ 引用発明では、「次いで、金属-SiCオーミックコンタクトをアニールするために使用されるレーザ光を、金属層と薄くされたウェハ100’との間の界面に金属シリサイド材料を形成する波長および十分な強度を有するレーザ光とするレーザアニールにより、金属層をアニール」するものであり、当該「アニール」は、「金属-SiCオーミックコンタクトをアニールするために使用されるレーザ光」を使用する「レーザアニール」であるので、技術常識を勘案すると、引用発明の当該「金属層をアニール」する工程は、「金属層にレーザ光を照射することで電極を形成する」工程であることは明らかである。
したがって、本願発明1と引用発明とは、「前記金属薄膜形成工程の後、前記金属薄膜にレーザ光(50)を照射することで第1の電極(11)を形成する電極形成工程と、を含」むものに相当する。

カ 引用発明では、「半導体デバイス110とは反対側のウェハ100’の裏面に、白金、チタンまたはニッケルの層からなる金属層を形成し、 次いで、金属-SiCオーミックコンタクトをアニールするために使用されるレーザ光を、金属層と薄くされたウェハ100’との間の界面に金属シリサイド材料を形成する波長および十分な強度を有するレーザ光とするレーザアニールにより、金属層をアニール」するものであるから、本願発明1と引用発明とは、「『前記電極形成工程では』、『前記レーザ光の照射を前記金属薄膜にシリサイド層(111)が形成される時間行』」うものである点で一致する。

キ 以上をまとめると、本願発明1と引用発明との一致点及び相違点は次のとおりである。

<一致点>
「主表面(1a)および当該主表面の反対面である裏面(1b)を有し、炭化珪素からなる半導体基板(1)を備えた半導体装置の製造方法であって、
前記半導体基板を用意し、当該半導体基板の裏面を処理する処理工程と、
前記処理工程の後、前記半導体基板の裏面上にシリサイドを形成する金属薄膜(110)を形成する金属薄膜形成工程と、
前記金属薄膜形成工程の後、前記金属薄膜にレーザ光(50)を照射することで第1の電極(11)を形成する電極形成工程と、を含み、
前記電極形成工程では、前記レーザ光の照射を前記金属薄膜にシリサイド層(111)が形成される時間行う炭化珪素半導体装置の製造方法。」

<相違点1>
「炭化珪素からなる半導体基板」が、本願発明1では「単結晶炭化珪素からなる半導体基板」であるのに対し、引用発明では、「炭化ケイ素ウェハ100」及び「薄くされたウェハ100’」は「『単結晶』炭化珪素」からなることは特定されていない点。

<相違点2>
半導体基板の裏面を処理する処理工程について、本願発明1では、「当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程」であって、「前記研磨工程では、前記半導体基板の裏面の粗度(Ra)が10nm以上かつ500nm以下となるように前記裏面を研磨する」ものであるが、引用発明では、「薄くされたウェハ100’を形成するために、ウェハ100がt1よりも薄い厚さt2まで薄くなるように、ウェハ100の裏面103が処理され、当該ウェハ100の厚さの低減は、インフィード研削盤、クリープフィード研削盤などの研削盤を使用して、あるいは、研削に加えて、または研削の代わりに、ラッピング、化学エッチングまたは反応性イオンエッチング、あるいはこれらの方法の組合せを使用して行われ」るものの、「研磨することで当該裏面に凹凸を形成する研磨工程」であって、「前記研磨工程では、前記半導体基板の裏面の粗度(Ra)が10nm以上かつ500nm以下となるように前記裏面を研磨する」研磨工程を含むことは特定されていない点。

<相違点3>
電極形成工程で、「前記金属薄膜にシリサイド層(111)が形成される時間行」う、「前記レーザ光(50)の照射」について、本願発明1では、「固体レーザにて前記レーザ光(50)を照射すると共に、前記レーザ光(50)の波長を355nmとし、前記レーザ光における光子エネルギー(eV)とレーザ出力(mJ/cm^(2))の積が、1000(eV・mJ/cm^(2))以上かつ8000 (eV・mJ/cm^(2))以下となる範囲のレーザ出力として」行うものであるが、引用発明では、そのような特定はなされていない点。

(4)判断
ア 本願発明1についての判断
相違点1?3について検討する。
先ず、相違点2について検討する。

(ア)相違点2について
a 引用発明における「ウェハ100の裏面103」の処理は、「薄くされたウェハ100’を形成するために」、なされるものであり、「当該ウェハ100の厚さの低減は、インフィード研削盤、クリープフィード研削盤などの研削盤を使用して、あるいは、研削に加えて、または研削の代わりに、ラッピング、化学エッチングまたは反応性イオンエッチング、あるいはこれらの方法の組合せを使用して行われ」るものである。
また、引用発明は、「オーミックコンタクト107を形成するため、半導体デバイス110とは反対側のウェハ100’の裏面に、白金、チタンまたはニッケルの層からなる金属層を形成し、 次いで、金属-SiCオーミックコンタクトをアニールするために使用されるレーザ光を、金属層と薄くされたウェハ100’との間の界面に金属シリサイド材料を形成する波長および十分な強度を有するレーザ光とするレーザアニールにより、金属層をアニール」するものである。

b 他方、引用例2に開示された裏面電極の製造方法は、「凸凹Gに荒らされたn^(+)型SiC層1の裏面に電極9を形成する工程を行い、…(略)…凸凹Gに荒らす工程では、研磨処理又はレーザー照射を用いる。」(段落【0023】)、「この研磨処理又はレーザー照射Lにより、…(略)…図2(a)に示すようにn^(+)型SiC層1の裏面が凸凹Gに荒らされる。」(段落【0026】)、「レーザー照射L以外の方法で、n^(+)型SiC層1の裏面を加熱してその裏面の物質の一部を蒸発させ、これにより凸凹Gを形成してもよい。」(段落【0029】)である。

c 引用発明における「ウェハ100の裏面103」の処理は、「インフィード研削盤、クリープフィード研削盤などの研削盤を使用して、あるいは、研削に加えて、または研削の代わりに、ラッピング、化学エッチングまたは反応性イオンエッチング、あるいはこれらの方法の組合せを使用して行われ」るものであるから、結果として、凹凸が生じることも否定し得ないが、当該処理の目的は、基板を薄くするためのものであり、基板裏面に「凹凸を形成する」という目的及び技術思想は記載も示唆もされておらず、また、引用例1には、具体的に、意図して「当該裏面に凹凸を形成する」という構成自体も開示されていない。
さらに、上記(2)の「ア 引用例1の記載」の(イ)で摘記した段落【0047】の記載を参照するととともに、上記「a」における検討を踏まえると、引用発明においては、局所アニール技法である、「レーザアニールにより、金属層をアニールし」、「金属シリサイド材料を形成する」ことによりオーミックコンタクトを得ているものである。

d 他方、引用例2には、「凸凹Gに荒らされた裏面に電極を形成する」という技術思想が開示されており、段落【0023】?【0029】を参照すると、「荒らす工程」は、研磨処理、レーザー照射、またはレーザー照射以外の加熱などの方法で凸凹に荒らしてもよい旨が開示されている。
ところで、引用例2の段落【0030】に記載の電極9の形成に用いる金属として例示の「TiやNi」は、「シリサイドを形成する金属」であるものの、引用例2には、【背景技術】の欄に、「現状では、SiC基板に電極を形成する場合、先ずSiC基板の裏面にNi(ニッケル)などの金属を蒸着し、その後1000℃で焼鈍してオーミック接触を形成している」(段落【0003】)と記載されており、【発明が解決しようとする課題】の欄に、「上記Niを蒸着し焼鈍する方法では、SiC基板の表面側のプロセスがNiなどによって汚染される可能性がある。すなわち、上記SiCに対してNiを蒸着して加熱する方法では、SiCとNiが{SiC+Ni → Ni-Si化合物+C(炭素)}という化学反応をおこし、上記加熱後に黒鉛の微粉末が未反応NiとNi-Si化合物層との間に層状に生じる。」(段落【0004】)と記載されており、【発明を実施するための最良の形態】の欄に、「荒らされて凸凹Gとなった裏面に電極9を形成するので、蒸着のみによる電極9の形成でも、n^(+)型SiC層1に対して低抵抗な良好なオーミック接触を得ることができる。」(段落【0031】)と記載されているに過ぎない。

e すると、「局所アニール技法である、『レーザアニールにより、金属層をアニールし』、『金属シリサイド材料を形成する』」電極の製造方法である引用発明において、裏面の電極形成工程前の処理工程として、「『レーザ光の照射を金属薄膜にシリサイド層が形成される時間』行う」ことが開示も示唆もされておらず、「上記SiCに対してNiを蒸着して加熱する方法では、SiCとNiが{SiC+Ni → Ni-Si化合物+C(炭素)}という化学反応をおこし、上記加熱後に黒鉛の微粉末が未反応NiとNi-Si化合物層との間に層状に生じる。」という【発明が解決しようとする課題】を解決すべく、「荒らされて凸凹Gとなった裏面に電極を形成するので、金属の蒸着のみによって電極を形成できる」という引用例2の記載に基づき、当該処理工程として、「凸凹Gに荒らされた裏面に電極を形成する」という工程を採用することは、金属層を形成してからレーザアニールを行う、金属アニールを行う引用発明において、「黒鉛の微粉末が生じる」ということを示唆することになるので、引用発明に引用例2に記載の技術を採用することは阻害要因があるといえる。
したがって、引用発明において、引用例2の記載に基づき、本願発明1の「当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程」を採用することは当業者が容易になし得たとはいえない。

f 上記(2)の「エ 引用例3の記載」の(イ)で摘記した段落【0012】?【0014】を参照すると、引用例3には、電極の形成方法において、「砥石をあててシリコン基板の裏を研削し、チタンを堆積させることにより電極を形成し、用いる砥石の粒度は少なくとも5μm以上でないとオーミック性電極が取れないことが分かった」旨が開示されている。
さらに、上記「エ 引用例3の記載」の(ウ)で摘記したように、引用例3の段落【0017】には、【発明の効果】として、「研摩のような手間のかかる方法によらず容易にオーム性電極を形成することができることによりシリコン基板を薄く加工できるようにして半導体装置の小型化にも貢献し産業上利用可能性大なるものである。」と記載されている。

引用例3に記載の電極の形成方法は、電極形成工程前の処理工程として、一定以上の粒度の砥石で研削をして基板の厚さを薄くする工程を含むものの、「金属シリサイド材料を形成する」ものではなく、しかも、基板は炭化ケイ素ではなくシリコン基板である。

したがって、炭化ケイ素ウエハに、「局所アニール技法である、『レーザアニールにより、金属層をアニールし』、『金属シリサイド材料を形成する』」電極の製造方法である引用発明において、シリコン基板に、砥石をあてて研削をし、金属シリサイド材料を形成しない電極の形成方法を開示する引用例3の記載に基づき、「研磨」工程を採用することは、当業者において動機付けもなく、引用例3の【発明の効果】の「研摩のような手間のかかる方法によらず」との記載を参照すると、むしろ阻害要因があるといえるから、当業者が容易になし得たということはできない。

g 以上のとおりであるから、引用例2及び引用例3を参照したとしても、引用発明において、相違点2に係る本願発明1の構成を採用することが、当業者であれば容易になし得たとはいえない。

h さらに、前置報告書で提示された引用例4についても、念のため検討する。
上記(2)の「オ 引用例4の記載」の(ア)?(ウ)で摘記した事項を参照すると、引用例4には、基体上に形成した、アモルファスシリコン又は微結晶シリコン膜7AにUVレーザービーム210を照射して、多結晶シリコン膜を形成することが開示されており、また、レーザ光源として、「Nd:YAG等の半導体励起固体レーザーを非線形光学結晶で光高調波変調して発生した355nmレーザービームを用いたアニール装置は、現行主流の塩化キセノン(XeCl:波長308nm)エキシマレーザーアニール装置のエキシマレーザー発振器に比べて、はるかに安価であるため、大幅なコストダウンができる。」(段落【0187】)と記載されている。

ところで、上記のように、引用例4には、レーザーアニール法により、アモルファスシリコン又は微結晶シリコン膜を結晶化して、多結晶シリコン膜を形成する方法は記載されているものの、引用例4に記載の電極形成工程においては、ゲート電極材料として「リンドープ多結晶シリコン膜15」を、そして、ソース又はドレイン電極29の材料として「1%Si入りアルミニウムなど」を用いており、「シリサイドを形成する金属薄膜」を用いてはいない。
また、引用例4において、上記相違点2に係る本願発明1の「当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程」の「半導体基板の研磨」に関する事項についての記載を見出すことはできない。

したがって、炭化ケイ素ウエハに、「局所アニール技法である、『レーザアニールにより、金属層をアニールし』、『金属シリサイド材料を形成する』」電極の製造方法である引用発明において、引用例4を参照したとしても、相違点2に係る本願発明1の構成を導くことはできない。

i 以上のとおりであるから、引用例2、引用例3、及び引用例4を参照したとしても、引用発明において、相違点2に係る本願発明1の構成を採用することが、当業者であれば容易になし得たとはいえない。

(ウ)本願発明1についての判断のまとめ
したがって、相違点1及び3について検討するまでもなく、本願発明1は、引用発明並びに引用例2、引用例3、及び引用例4の記載に基いて、当業者が容易に発明をすることができたとはいえない。

イ 本願発明2?本願発明6についての判断
本願発明2?本願発明6は、本願発明の発明特定事項に加えてされなる発明特定事項を追加して限定を付したものであるから、上記「(1)本願発明1についての判断」と同様の理由により、引用発明並びに引用例2、引用例3、及び引用例4の記載に基いて、当業者が容易に発明をすることができたとはいえない。

第5 むすび
以上のとおりであるから、本願の請求項1?6に係る発明は、引用例1?4に記載された発明に基づいて、当業者が容易に発明をすることができたものとすることができないから、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2013-12-26 
出願番号 特願2008-135282(P2008-135282)
審決分類 P 1 8・ 121- WY (H01L)
P 1 8・ 537- WY (H01L)
最終処分 成立  
前審関与審査官 右田 勝則  
特許庁審判長 藤原 敬士
特許庁審判官 恩田 春香
加藤 浩一
発明の名称 半導体装置の製造方法  
代理人 特許業務法人ゆうあい特許事務所  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ