• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1285414
審判番号 不服2013-13419  
総通号数 172 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2014-04-25 
種別 拒絶査定不服の審決 
審判請求日 2013-07-12 
確定日 2014-03-05 
事件の表示 特願2008-550554「低抵抗及び低インダクタンスの裏面貫通ビア及びその製造方法」拒絶査定不服審判事件〔平成19年 7月26日国際公開、WO2007/084879、平成21年 6月25日国内公表、特表2009-524220〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、2007年1月15日(パリ条約による優先権主張外国庁受理2006年1月13日、アメリカ合衆国)を国際出願日とする出願であって、平成24年7月19日付けの拒絶理由通知(最初)に対して、同年10月23日に手続補正書及び意見書が提出され、さらに同年11月8日付けの拒絶理由通知(最初)に対して、平成25年2月12日に意見書が提出されたが、同年3月4日付けで拒絶査定がなされ、それに対して、同年7月12日に審判請求がなされたものである。

2.本願発明
本願の請求項9に係る発明(以下「本願発明」という。)は、平成24年10月23日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項9に記載されている事項により特定される以下のとおりのものである。

「【請求項9】
表面及び対向する裏面を有する基板と、
前記基板内の誘電体分離と、
前記基板の前記表面上の第1誘電体層と、
前記第1誘電体層、前記誘電体分離、及び前記基板を貫通して延びて、前記基板の前記裏面に露出する導電性貫通ビアと、
を備え、さらに、
前記基板内部及びその上に形成されたヘテロ接合バイポーラ・トランジスタと、
前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触する、前記第1誘電体層内のデバイス・コンタクトと、
前記第1誘電体層の上に形成された第2誘電体層と、
前記デバイス・コンタクト及び前記貫通ビアと直接物理的及び電気的に接触する、前記第2誘電体層内のワイヤと、
を含む、構造体。」

3.引用刊行物に記載された発明
(3-1)原査定の拒絶の理由に引用され、本願の優先権主張の日前に日本国内において頒布された特開平5-152529号公報(以下「引用刊行物」という。)には、図1?3とともに、以下の事項が記載されている。(なお、下線は、当審において付与したものである。以下、同じ。)

「【0010】この発明はこのような点に鑑みなされたものであり従ってこの発明の目的は従来より高集積化が図れる構造を有する半導体装置を提供することにある。
【0011】
【課題を解決するための手段】この目的の達成を図るため、この発明の半導体装置によれば、半導体基板の表面及び裏面の一方側に少なくとも半導体素子を設けてあり、他方側に少なくとも半導体素子、配線及びボンディングパッドで構成される部品群から選ばれた1種以上の部品を設けてあり、必要に応じ、前述の半導体基板に、貫通孔と、前述の一方の面側に設けてある前述の半導体素子及び他方の面側に設けてある部品間を接続するための、前述の貫通孔を経由している配線(以下、「貫通孔経由配線」と称することもある。)とを設けてあることを特徴とする。」
「【0013】また、半導体素子とはバイポーラトランジスタ、ユニポーラトランジスタ、ダイオードなどをはじめとする各種半導体素子をいうものとする。もちろん、ここでいう半導体素子には不揮発性メモリなども含まれる。さらに、コンデンサを構成するためのダイオード、抵抗を構成するためのトランジスタや不純物拡散層もこの場合半導体素子に含まれるものとする。」
「【0017】1.第1実施例
図1は第1実施例の半導体装置の説明に供する切り欠き斜視図である。
【0018】この第1実施例の半導体装置は、半導体基板31としての例えばシリコン基板の表面及び裏面のうちの一方の面に半導体素子としての例えば電界効果トランジスタ33と配線35とを設けてあり、他方の面に比較的大面積を要するボンディングパッドや電源配線、グランド配線など(以下、「大面積配線部37」という。)を設けてあり、さらに、基板31に基板表裏を結ぶ貫通孔39と、貫通孔経由配線としてこの場合配線35及び大面積配線部37間を接続するための配線41とを設けたものである。」
「【0024】次に、第1実施例の半導体装置の理解を深めるために、この第1実施例の半導体装置の製造手順の一例を簡単に説明する。図2(A)及び(B)と図3(A)及び(B)とはその説明に供する工程図である。いずれの図も、第1実施例の半導体装置をその電界効果トランジスタ33のチャネル長方向と平行な方向に切って示した断面図で示してある。
【0025】先ず、半導体基板としてのシリコン基板31表面に従来周知の方法を用いることによって素子間分離用絶縁膜45を形成し、次いで、電界効果トランジスタ33を形成し、その後中間絶縁膜47を形成する(図2(A))。
【0026】次に、中間絶縁膜47の貫通孔39形成予定領域表面から、この中間絶縁膜47、素子間分離用絶縁膜45及び基板31を、公知のホトリソグラフィ技術及びエッチング技術によって基板31に所定の深さのトレンチ51が形成されるまで、除去する。次に、この基板を熱酸化することによりトレンチ51内に絶縁膜39aを形成する。次に、このトレンチ51内及び基板上に例えばアルミニウムを堆積後、公知のエッチバック法によりこのアルミニウムをエッチングしトレンチ51内に貫通孔経由配線41としてのアルミニウムを選択的に残存させる(図2(B))。」
「【0028】次に、中間絶縁膜47の所定部分、この場合は電界効果トランジスタ33のソース・ドレイン領域33c,33dと対応する部分にコンタクトホール47aを公知の方法により形成する。次に、配線35を公知の方法により形成する。そして、基板31の電界効果トランジスタ33を形成していない面側からこの基板を貫通孔経由配線41が露出されるまで研磨する。これによりトレンチ51は貫通孔39となる(図3(A))。
【0029】次に、基板31の研磨した面に公知の好適な方法により絶縁膜43を形成し、次いで、この絶縁膜43の貫通孔経由配線41と対向する部分に開口部43aを形成し、その後、貫通孔経由配線41に接続する大面積配線部37例えばボンディングパッドを形成する(図3(B))。これにより第1実施例の半導体装置が得られる。」

(3-2)引用刊行物の段落【0018】の「この第1実施例の半導体装置は、半導体基板31としての例えばシリコン基板の表面及び裏面のうちの一方の面に半導体素子としての例えば電界効果トランジスタ33と配線35とを設けてあり、・・・」という記載及び図1から、「半導体基板31」は、表面及び対向する裏面を有しているものと認められる。

(3-3)引用刊行物の段落【0025】の「半導体基板としてのシリコン基板31表面に従来周知の方法を用いることによって素子間分離用絶縁膜45を形成し、次いで、電界効果トランジスタ33を形成し、その後中間絶縁膜47を形成する(図2(A))。」という記載及び図2から、「素子間分離用絶縁膜45」が、「半導体基板31」表面に形成され、さらに、該「半導体基板31」の表面上に「中間絶縁膜47」が形成されているものと認められる。

(3-4)引用刊行物の段落【0026】の「・・・中間絶縁膜47の貫通孔39形成予定領域表面から、この中間絶縁膜47、素子間分離用絶縁膜45及び基板31を、・・・基板31に所定の深さのトレンチ51が形成されるまで、除去する。次に、この基板を熱酸化することによりトレンチ51内に絶縁膜39aを形成する。次に、このトレンチ51内及び基板上に例えばアルミニウムを堆積後、公知のエッチバック法によりこのアルミニウムをエッチングしトレンチ51内に貫通孔経由配線41としてのアルミニウムを選択的に残存させる(図2(B))。」、段落【0028】の「・・・基板31の電界効果トランジスタ33を形成していない面側からこの基板を貫通孔経由配線41が露出されるまで研磨する。これによりトレンチ51は貫通孔39となる(図3(A))。」という記載及び図2(B)、図3(A)から、「貫通孔経由配線41」が、「中間絶縁膜47」、「素子間分離用絶縁膜45」及び「半導体基板31」を貫通して延びているものと認められる。

(3-5)引用刊行物の段落【0018】の「この第1実施例の半導体装置は、半導体基板31としての例えばシリコン基板の表面及び裏面のうちの一方の面に半導体素子としての例えば電界効果トランジスタ33と配線35とを設けてあり、他方の面に比較的大面積を要するボンディングパッドや電源配線、グランド配線など(以下、「大面積配線部37」という。)を設けてあり、さらに、基板31に基板表裏を結ぶ貫通孔39と、貫通孔経由配線としてこの場合配線35及び大面積配線部37間を接続するための配線41とを設けたものである。」という記載及び図1から、「大面積配線部37」が「半導体基板31」の「裏面」に形成され、該「大面積配線部37」は、「貫通孔経由配線41」と接続されているものと認められる。

(3-6)引用刊行物の段落【0018】の「・・・半導体基板31としての例えばシリコン基板の表面及び裏面のうちの一方の面に半導体素子としての例えば電界効果トランジスタ33と配線35とを設けてあり、・・・」という記載及び図1から、「半導体基板31」の内部及びその上に「電界効果トランジスタ33」が形成されているものと認められる。

(3-7)引用刊行物の段落【0018】の「この第1実施例の半導体装置は、半導体基板31としての例えばシリコン基板の表面及び裏面のうちの一方の面に半導体素子としての例えば電界効果トランジスタ33と配線35とを設けてあり、・・・さらに、基板31に基板表裏を結ぶ貫通孔39と、貫通孔経由配線としてこの場合配線35及び大面積配線部37間を接続するための配線41とを設けたものである。」、段落【0028】の「・・・中間絶縁膜47の所定部分、この場合は電界効果トランジスタ33のソース・ドレイン領域33c,33dと対応する部分にコンタクトホール47aを公知の方法により形成する。次に、配線35を公知の方法により形成する。・・・」という記載及び図1、図3(A)から、「配線35」が「電界効果トランジスタ33」の「ソース・ドレイン領域33c」と「貫通孔経由配線41」に物理的及び電気的に接触しているものと認められる。

(3-8)そうすると、引用刊行物には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。

「表面及び対向する裏面を有する半導体基板31と、
前記半導体基板31表面に形成された素子間分離用絶縁膜45と、
前記半導体基板31の表面上に形成された中間絶縁膜47と、
前記中間絶縁膜47、前記素子間分離用絶縁膜45及び前記半導体基板31を貫通して延びている貫通孔経由配線41と、
前記半導体基板31の前記裏面に形成され、前記貫通孔経由配線41と接続されている大面積配線部37と、
を備え、さらに、
前記半導体基板31の内部及びその上に形成された電界効果トランジスタ33と、
前記電界効果トランジスタ33のソース・ドレイン領域33cと前記貫通孔経由配線41に物理的及び電気的に接触している配線35と、
を含む、半導体装置。」

4.対比
(4-1)刊行物発明の「半導体基板31」、「素子間分離用絶縁膜45」、「中間絶縁膜47」及び「貫通孔経由配線41」は、各々本願発明の「基板」、「誘電体分離」、「第1誘電体層」及び「導電性貫通ビア」に相当する。

(4-2)刊行物発明の「電界効果トランジスタ33」と、本願発明の「ヘテロ接合バイポーラ・トランジスタ」は、「半導体素子」という点で共通する。

(4-3)刊行物発明の「半導体装置」は、本願発明の「構造体」に相当する

(4-4)そうすると、本願発明と刊行物発明とは、
「表面及び対向する裏面を有する基板と、
誘電体分離と、
前記基板の前記表面上の第1誘電体層と、
前記第1誘電体層、前記誘電体分離、及び前記基板を貫通して延びている導電性貫通ビアと、
を備え、さらに、
前記基板内部及びその上に形成された半導体素子と、
を含む、構造体。」
である点で一致し、次の4点で相違する。

(相違点1)本願発明では、「誘電体分離」が「基板内」に形成されているのに対し、刊行物発明では、「素子間分離用絶縁膜45」が「半導体基板31表面」に形成されている点。

(相違点2)本願発明では、「導電性貫通ビア」が「前記基板の前記裏面に露出」しているのに対して、刊行物発明では、「貫通孔経由配線41」は、「前記半導体基板31の前記裏面に形成され」た「大面積配線部37」と「接続されて」おり、「前記半導体基板31の前記裏面に」露出されていない点。

(相違点3)本願発明では、「前記基板内部及びその上に」「ヘテロ接合バイポーラ・トランジスタ」が「形成され」ているのに対して、刊行物発明では、「前記半導体基板31の内部及びその上に」「電界効果トランジスタ33」が「形成され」ている点。

(相違点4)本願発明では、「前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触する、前記第1誘電体層内のデバイス・コンタクトと、前記第1誘電体層の上に形成された第2誘電体層と、前記デバイス・コンタクト及び前記貫通ビアと直接物理的及び電気的に接触する、前記第2誘電体層内のワイヤ」を有するのに対して、刊行物発明では、「前記電界効果トランジスタ33のソース・ドレイン領域33cと前記貫通孔経由配線41」との接続構成について、そのような特定がなされていない点。

5.判断
以下、上記相違点について、検討する。

(5-1)相違点1について
一般に、シャロー・トレンチ・アイソレーション(STI)を用いて、半導体基板内に素子間分離用絶縁膜を形成することは、従来から周知の技術であり、刊行物発明において、このような周知の技術を用いて、「半導体基板31」内に「素子間分離用絶縁膜45」を形成することにより、本願発明のように、「前記基板内の誘電体分離」と構成とすることは、当業者が容易になし得たことである。
したがって、相違点1は、当業者が容易になし得た範囲に含まれる程度のものである。

(5-2)相違点2について
半導体基板の表面に形成された半導体素子を、該半導体基板を貫通して延びている貫通孔経由配線を用い、該半導体基板の裏面において、外部回路と接続する際に、該半導体基板の裏面の電極をどのような構造、形状、大きさにするかということは、半導体基板に形成された半導体装置の集積化の程度、接続する相手方の外部回路上の電極の構造、形状、大きさ、両者の接触抵抗など考慮しつつ、当業者が適宜設定し得る設計事項であり、半導体基板の裏面に露出した貫通孔経由配線を、そのまま外部回路との接続電極として用いることも、当業者が必要に応じて、適宜なし得る程度のことである。
そうすると、刊行物発明において、「大面積配線部37」を形成することなく、「半導体基板31」の「裏面」に露出した「貫通孔経由配線41」を裏面電極として使用することにより、本願発明のように、「前記基板の前記裏面に露出する導電性貫通ビア」という構成とすることは、当業者が容易になし得たことである。
したがって、相違点2は、当業者が容易になし得た範囲に含まれる程度のものである。

(5-3)相違点3及び4について
引用刊行物には、「【0011】【課題を解決するための手段】この目的の達成を図るため、この発明の半導体装置によれば、半導体基板の表面及び裏面の一方側に少なくとも半導体素子を設けてあり、・・・」、「【0013】また、半導体素子とはバイポーラトランジスタ、ユニポーラトランジスタ、ダイオードなどをはじめとする各種半導体素子をいうものとする。・・・」及び「【0018】この第1実施例の半導体装置は、半導体基板31としての例えばシリコン基板の表面及び裏面のうちの一方の面に半導体素子としての例えば電界効果トランジスタ33と配線35とを設けてあり、・・・」と記載されている。そして、ヘテロ接合バイポーラ・トランジスタは、バイポーラ・トランジスタの一種として周知であるから、刊行物発明において、電界効果トランジスタを、ヘテロ接合バイポーラ・トランジスタに置き換えることにより、本願発明のように、「前記基板内部及びその上に形成されたヘテロ接合バイポーラ・トランジスタ」という構成とすることは、当業者が必要に応じて、適宜なし得たことである。
その際、置き換えたへテロ接合バイポーラ・トランジスタのエミッタ、ベースあるいはコレクタのうち、どの部分と「貫通孔経由配線41」を接続するかということは、回路設計に応じて、当業者が適宜選択し得る設計的事項である。そして、半導体基板上に形成された半導体素子に接続する配線を、「プラグ」(本願発明の「第1誘電体層内のデバイス・コンタクト」に相当)と「ダマシン技術による配線構造」(本願発明の「第2誘電体層内のワイヤ」に相当)で構成することは、以下の周知例に記載されているように、従来から周知の技術である。

(周知例)本願の優先権主張の日前に日本国内において頒布された特開2001-326325号公報には、図2とともに、以下の事項が記載されている。
「【0024】図2に示すように、半導体集積回路ウェハW1は、主表面の素子領域11にMOSFETなどの素子を含む集積回路が形成される。層間絶縁膜14上において1層目の配線層となる配線溝を形成する前の段階(破線のレベル)で、フォトリソグラフィ技術を用い所定個所において裏面側に配線を引き出すために所定深さのトレンチTRを形成する。トレンチTRは、ウェハW1の最終的な厚さよりある程度深く形成する。トレンチTRは、素子分離領域21下に形成すれば集積化に有利である。
【0025】その後、トレンチTR内壁に酸化膜等の絶縁膜13を形成する。次に再びフォトリソグラフィ技術を用いてその他の配線溝パターン22を形成する。少なくとも配線溝パターン22にはバリア金属23をスパッタ法によって被覆する。
【0026】上記トレンチTR及び配線溝パターン22に、例えば無電解メッキ法により銅が埋め込まれる。この銅の埋め込みは必要に応じてトレンチTRと配線溝パターン22に対して別々に行ってもよい。
【0027】その後、CMP(Chemical Mechanical Polishing)法を用いて不要な箇所の銅を削除する。これにより、銅配線12,121のプラグが形成される。さらに、配線溝パターンの形成、銅の埋め込み、CMP法を経てダマシン技術による銅配線12,121の配線構造が形成される。または、図示しないが、プラグパターンを配したエッチング選択比の異なる膜を層間絶縁膜中に設けて、プラグと配線パターンを同時にエッチング形成し、配線部材(ここでは銅)を埋め込むデュアルダマシン技術を用いてもよい。また、このような技術を用いて、必要とされるさらなる多層の配線構造を形成してもよい。その他、素子領域に関係する配線としてアルミニウム配線が含まれていてもよい。」

そうすると、刊行物発明において、電界効果トランジスタを、ヘテロ接合バイポーラ・トランジスタに置き換えた際に、該ヘテロ接合バイポーラ・トランジスタのエミッタと「貫通孔経由配線41」を上記周知の配線構造を採用して接続することにより、本願発明のように、「前記へテロ接合バイポーラ・トランジスタのエミッタに物理的及び電気的に接触する、前記第1誘電体層内のデバイス・コンタクトと、前記第1誘電体層の上に形成された第2誘電体層と、前記デバイス・コンタクト及び前記貫通ビアと直接物理的及び電気的に接触する、前記第2誘電体層内のワイヤ」を有する構成とすることは、当業者が容易になし得たことである。
したがって、相違点3及び4は、当業者が容易になし得た範囲に含まれる程度のものである。

(5-4)まとめ
以上検討したとおり、本願発明と刊行物発明との相違点は、周知の技術思想を勘案することにより、当業者が容易に想到し得た範囲に含まれる程度のものにすぎず、本願発明は、引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

6.むすび
以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
よって、結論のとおり審決する。
 
審理終結日 2013-10-02 
結審通知日 2013-10-08 
審決日 2013-10-22 
出願番号 特願2008-550554(P2008-550554)
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 瀧内 健夫  
特許庁審判長 池渕 立
特許庁審判官 近藤 幸浩
小野田 誠
発明の名称 低抵抗及び低インダクタンスの裏面貫通ビア及びその製造方法  
代理人 上野 剛史  
代理人 太佐 種一  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ