• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条4項詳細な説明の記載不備 特許、登録しない(前置又は当審拒絶理由) H01L
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1299802
審判番号 不服2013-15962  
総通号数 186 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2015-06-26 
種別 拒絶査定不服の審決 
審判請求日 2013-08-19 
確定日 2015-04-10 
事件の表示 特願2008-557432「光検出器アレイ用フロントサイド電気コンタクトとその製造方法」拒絶査定不服審判事件〔平成19年 9月13日国際公開、WO2007/103287、平成21年 8月 6日国内公表、特表2009-528704〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、2007年3月2日(パリ条約による優先権主張外国庁受理2006年3月2日、米国)を国際出願日とする出願であって、平成24年7月19日付けで拒絶理由が通知され、平成25年1月23日付けで意見書が提出されるとともに、同日付けで手続補正書が提出されたが、同年4月10日付けで拒絶査定がなされた。本件は、これに対して、同年8月19日に拒絶査定に対する審判請求がなされたものである。
その後、当審において、平成26年5月13日付けで拒絶理由が通知され、同年10月15日付けで意見書が提出されるとともに、同日付けで手続補正書が提出された。


第2 特許法第29条第2項について
1.本願発明
本願の特許請求の範囲の請求項1に係る発明(以下「本願発明」という。)は、平成26年10月15日付けの手続補正により補正された特許請求の範囲の請求項1に記載された事項により特定される、以下のとおりのものである。

「フォトダイオードであって、
第1導電性を有する第1活性層と、前記第1導電性の逆の第2導電性を有する第2活性層と、前記第1活性層及び前記第2活性層を分離する真性層と、を含むと共に、表面と裏面とを有する半導体と、
前記第2活性層と前記真性層とを貫通して前記第1活性層内へと延出する深さを有し、前記フォトダイオードを複数のセルに分割すると共に、当該複数のセルの夫々の下方で前記第1活性層と電気的に接続する中央トレンチ領域を形成するように配置される複数の分離トレンチと、
前記分離トレンチ深さを各サイドウォールに沿って延出し、前記サイドウォールの少なくとも一部を第1導電性の不純物を注入して形成されるサイドウォール活性拡散領域と、
前記分離トレンチを充填する導電性材料と、
前記中央トレンチを介して前記セルの夫々の下方において前記第1活性層と電気的に接続されている第1電気コンタクトと、
その夫々が前記複数のセルの1つの前記第2活性層と電気的に接続され、前記第1電気コンタクトと共に、前記フォトダイオードの前記表面上に形成される複数の第2電気コンタクトと、
を備えるフォトダイオード。」

2.引用刊行物
(1)当審で通知した拒絶の理由に引用され、本願の優先日前に頒布された刊行物である、特開2005-45125号公報(以下「引用文献1」という。)には、以下の事項が記載されている。(下線は当審が付した。)

(a)「【発明を実施するための最良の形態】
【0015】
以下、図面とともに本発明による光検出素子の製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
【0016】
図1は、本発明の一実施形態に係る製造方法により得られる光検出素子を示す側面断面図である。ここで得られる光検出素子は、ホトダイオード1である。ホトダイオード1は、被検出光の入射によりキャリアを生成し、生成したキャリアを検出信号として出力するものである。ホトダイオード1は、基板10、絶縁膜32、アノード電極34、及びカソード電極36を備えている。基板10は、支持基板11上に、絶縁層12、n^(+)型埋込み層(第1半導体層)13、及びn^(-)型層(第2半導体層)14が順に積層されて成っている。
【0017】
支持基板11は、例えばSi基板が用いられ、支持基板11上に積層される各層12,13,14を支持するものである。また、絶縁層12は、例えばSiO_(2)からなり、支持基板11に入射した光によって発生するキャリアがn^(+)型埋込み層13、及びn^(-)型層14に流入するのを防ぐためのものである。n^(+)型埋込み層13は、n型の導電性が付与された半導体層である。また、n^(-)型層14は、n^(+)型埋込み層13に比して低い不純物濃度をもつ半導体層である。これらのn^(+)型埋込み層13及びn^(-)型層14としては、例えばAｓ(ヒ素)、P(リン)等のn型不純物を添加したSi半導体が用いられる。
【0018】
n^(-)型層14には、トレンチ溝20、及びn^(+)型接続層21が形成されている。トレンチ溝20は、n^(-)型層14表面の光検出面S1を包囲するように、光検出面S1の周囲全体に形成されている。また、トレンチ溝20は、n^(-)型層14の表面からn^(+)型埋込み層13へ向かって延びており、n^(+)型埋込み層13まで達している。トレンチ溝20の側壁20a及び底面上には、例えばSiO_(2)からなる絶縁膜22が形成されている。さらに、トレンチ溝20の空隙には、補強材料23が充填されている。補強材料23としては、例えば、ノンドープポリシリコン、樹脂等を用いることができる。
【0019】
トレンチ溝20の側壁20aに沿って、n^(+)型接続層21が形成されている。n^(+)型接続層21は、トレンチ溝20に隣接しており、且つn^(-)型層14の表面からn^(+)型埋込み層13まで達している。このn^(+)型接続層21は、n^(+)型埋込み層13と同様に、n型不純物が高濃度に添加された半導体層であり、n^(-)型層14の表面に形成されるカソード電極36とn^(+)型埋込み層13とを電気的に接続するためのものである。
【0020】
また、光検出面S1に露出するn^(-)型層14の表層には、n^(+)型層24、及びｐ^(+)型層(第3半導体層)25が形成されている。n^(+)型層24は、n^(+)型埋込み層13及びn^(+)型接続層21と同様に、n型不純物が高濃度に添加された半導体層である。このn^(+)型層24は、n^(+)型接続層21に接しており、カソード電極36と直接に接続される層である。また、ｐ^(+)型層25は、B(ボロン)等のｐ型不純物が高濃度に添加されることにより、ｐ型の導電性が付与された半導体層である。このｐ^(+)型層25は、n^(-)型層14と共にｐn接合を構成している。
【0021】
基板10の上面、すなわちn^(-)型層14の表面には、保護膜として絶縁膜32が成膜されている。絶縁膜32には、開口32a,32bが形成されており、一方の開口32aはｐ^(+)型層25が露出する部分に、他方の開口32bはn^(+)型層24が露出する部分に設けられている。そして、開口32aを通してアノード電極34がｐ^(+)型層25と、開口32bを通してカソード電極36がn^(+)型層24とそれぞれ直接に接続されている。アノード電極34及びカソード電極36としては、例えばAlが用いられる。
【0022】
図2は、図1のホトダイオード1のII-II線に沿った平面断面図である。n^(-)型層14のうちトレンチ溝20によって包囲されている四角形の領域が、図1に示す光検出面S1の直下に位置する領域である。n^(+)型接続層21は、この領域の周辺部に沿って、トレンチ溝20の外側及び内側にそれぞれ設けられている。
【0023】
ホトダイオード1の動作について説明する。なお、ホトダイオード1には逆バイアス電圧が印加されており、n^(-)型層14に空乏層が生じているものとする。光検出面S1から入射した被検出光は、主にn^(-)型層14において吸収される。被検出光を吸収したn^(-)型層14においてはキャリア(電子及び正孔)が発生し、発生した電子及び正孔は、逆バイアス電界に従って、それぞれn^(+)型埋込み層13及びｐ^(+)型層25へと移動する。n^(+)型埋込み層13に達した電子は、n^(+)型接続層21及びn^(+)型層24を通ってカソード電極36へと移動し、カソード電極36から出力される。一方、ｐ^(+)型層25に達した正孔は、アノード電極34へと移動し、アノード電極34から出力される。
【0024】
ホトダイオード1の効果について説明する。ホトダイオード1においては、トレンチ溝20が形成されているとともに、トレンチ溝20の側壁20aに沿ってn^(+)型接続層21が形成されている。このため、ホトダイオード1においては、トレンチ溝20を深く形成することにより、n^(+)型接続層21も深く形成することが可能である。n^(+)型接続層21を深く形成することができれば、n^(-)型層14を厚くすることができる。したがって、n^(-)型層14を厚くすることにより充分に厚い空乏層を形成することができるので、ｐn接合の接合容量が小さく、それゆえ高速応答が可能なホトダイオード1を実現することができる。n^(+)型接続層21は、後述するように、n^(-)型層14にトレンチ溝20を形成し、トレンチ溝20の側壁20aから不純物を拡散させることにより形成されるものである。
【0025】
また、ホトダイオード1においては、n^(+)型接続層21が光検出面S1の周辺部に沿って設けられている。よって、n^(-)型層14の光検出面S1に対応する領域は、n^(+)型埋込み層13及びn^(+)型接続層21によって、底面及び側面が完全に囲まれている。この構造により、ｐ^(+)型層25とn^(-)型層14とのｐn接合面から拡がる空乏層は、n^(-)型層14とn^(+)型埋込み層13との界面まで拡がる。したがって、n^(+)型埋込み層13と空乏層との間にスペースがない状態、すなわちn^(-)型層14のうちn^(+)型埋込み層13及びn^(+)型接続層21によって囲まれた領域を、深さ方向及び光検出面S1に平行な方向の双方について完全空乏化し、ジッタの発生を防止することができる。
・・・(中略)・・・
【0030】
また、ホトダイオード1においては、トレンチ溝20の側壁20a上に絶縁膜22が形成されている。これにより、側壁20aに露出するn^(+)型接続層21を保護することができる。さらに、トレンチ溝20には、補強材料23が充填されている。これにより、ホトダイオード1全体の機械的強度を向上させることができる。」

(b)「【0049】
図15は、本発明の他の実施形態に係る製造方法により得られる光検出素子を示す平面図である。ここで得られる光検出素子は、光ピックアップ4である。光ピックアップ4は、1枚のチップ400上に8チャンネルのホトダイオードP1?P8を備えており、CDドライブやDVDドライブ等における信号光の検出素子として用いることができる。チップ400のサイズは、例えば1.3mm×1.3mmとされる。
【0050】
チップ400の中心部には、ホトダイオードP5?P8から構成される4分割ホトダイオードが設けられている。この4分割ホトダイオードの図中上側には、ホトダイオードP1,P2から構成される2分割ホトダイオードが、4分割ホトダイオードの図中下側には、ホトダイオードP3,P4から構成される2分割ホトダイオードがそれぞれ設けられている。各ホトダイオードP1?P8は、図中に太線L4で示す位置に形成されているトレンチ溝によって互いに隔てられている。各ホトダイオードP1?P4のサイズは、例えば250μm×100μmとされる。また、各ホトダイオードP5?P8のサイズは、例えば60μm×60μmとされる。
【0051】
また、光ピックアップ4は、アノードパッドEA1?EA8、及びカソードパッドECを備えている。アノードパッドEA1?EA8は、それぞれ各ホトダイオードP1?P8のアノード電極と配線WA1?WA8を介して接続されており、アノード用の外部端子となるものである。一方、カソードパッドECは、各ホトダイオードP1?P8のカソード電極と配線WCを介して接続されており、逆バイアス用の外部端子となるものである。なお、カソードパッドECは2つ設けられているが、両者は配線WCによってつながっているため、何れのカソードパッドECを用いてもよい。
【0052】
図16は、図15の光ピックアップ4における2分割ホトダイオードP1,P2を示すXVI-XVI線に沿った側面断面図である。ホトダイオードP1,P2は、共通の基板40を有している。なお、図15に示すホトダイオードP1?P8は、全てこの基板40を共有している。基板40は、図1の基板10と同様に、支持基板41、絶縁層42、n^(+)型埋込み層43、及びn^(-)型層44から構成されている。n^(-)型層44には、ホトダイオードP1の光検出面S2a及びホトダイオードP2の光検出面S2bが形成されており、光検出面S2a,S2bそれぞれの周囲にトレンチ溝50が形成されている。また、近接する2つの光検出面S2a,S2bは、共通のトレンチ溝50により隔てられている。
【0053】
また、トレンチ溝50の側壁50aに沿ってn^(-)型層44表面からn^(+)型埋込み層43まで達するn^(+)型接続層51が形成されている。このn^(+)型接続層51は、側壁50aからn^(-)型層44に不純物を拡散させることにより形成される。さらに、トレンチ溝50は、その側壁50a及び底面上に絶縁膜52が形成されるとともに、その空隙に補強材料53が充填されている。
【0054】
また、光検出面S2a,S2bに露出するn^(-)型層44の表層には、それぞれn^(+)型層54、及びｐ^(+)型層55が形成されている。n^(+)型層54は、n^(+)型接続層51に接している。n^(-)型層44の表面には、開口62a,62bが形成された絶縁膜62が成膜されている。これらの開口62a,62bを通して、アノード電極64及びカソード電極66が、それぞれｐ^(+)型層55及びn^(+)型層54と直接に接続されている。
【0055】
上述のように、n^(-)型層44上に複数の光検出面S2a,S2bが設定される場合においても、各光検出面S2a,S2bの周囲にトレンチ溝50を形成し、その側壁50aから不純物を拡散させることにより、n^(+)型接続層51を形成している。このため、深いn^(+)型接続層51を形成することが可能となり、n^(-)型層44を自由に厚くすることができる。したがって、この製造方法によれば、充分に厚い空乏層を形成することができるので、ｐn接合の接合容量が小さく、それゆえ高速応答が可能な複数のホトダイオードP1?P8を得ることができる。さらに、図15の光ピックアップ4全体としては、これらのホトダイオードP1?P8により光信号を並列処理することができるので、より多くの情報を処理することが実現されている。
【0056】
また、図16に示すように、2つの光検出面S2a,S2bの間にトレンチ溝50を形成することにより、ホトダイオードP1,P2の一方で発生したキャリアが他方に流入するのを防いでいる。これにより、ホトダイオードP1,P2間におけるクロストークの発生を抑えることができる。
【0057】
本発明による光検出素子の製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、図1のホトダイオード1において、n^(+)型の層13,21,24とｐ^(+)型の層25とは導電型が逆であってもよい。すなわち、層13,21,24がｐ^(+)型、層25がn^(+)型となるようにホトダイオード1を製造してもよい。また、層14は、n^(-)型のものを示したが、ｐ^(-)型としてもよい。また、本発明の製造方法において用いられるn型不純物及びｐ型不純物は、上記したものに限られない。
【0058】
上記実施形態においては、各半導体層の厚み、不純物濃度等の数値を具体的に示したが、これらの数値は、上記した値に限らず適宜設定することができる。
【0059】
図8(a)において、トレンチ溝20をn^(-)型層14の表面からn^(+)型埋込み層13まで達するように形成しているが、トレンチ溝20がn^(+)型埋込み層13まで達したところで形成を止めることは必須でない。すなわち、図17に示すように、トレンチ溝20を絶縁層12に達するまで形成し、トレンチ溝20の側壁20aからの不純物拡散により、n^(-)型層14の表面からn^(+)型埋込み層13まで達する接続層21を形成することとし、トレンチ溝20の空隙の全てをノンドープポリシリコン等の補強材料23で埋めてもよい。この場合、絶縁層12をエッチングのストッパとして使えるので、トレンチ溝形成工程が容易になるという利点がある。また、この場合には、トレンチ溝20を領域A1の周囲全体に形成するとn^(+)型埋込み層13が島状に孤立するが、接続層21によりn^(+)型埋込み層13とカソード電極36との電気的接続が実現されている。なお、領域A1の周囲の一部にのみトレンチ溝20を形成してもよい。
【0060】
図8(a)において、トレンチ溝20をn^(-)型層14の表面からn^(+)型埋込み層13まで達するように形成しているが、n^(+)型埋込み層13まで達するように形成することは必須でない。すなわち、図18に示すように、トレンチ溝20をn^(-)型層14の途中まで形成し、トレンチ溝20の側壁20aからの不純物拡散により、n^(-)型層14の表面からn^(+)型埋込み層13まで達する接続層21を形成することとし、トレンチ溝20の空隙の全てをノンドープポリシリコン等の補強材料23で埋めてもよい。
【0061】
また、トレンチ溝20を領域A1の周囲全体に形成しているが、領域A1の周囲の一部にのみ形成してもよい。また、接続層21をトレンチ溝20の側壁20a全体に渡って形成する構成を示したが、側壁20aの一部にのみ形成してもよい。ただし、接続層21は、n^(-)型層14の表面と埋込み層13とを電気的に接続するため、少なくとも一部においてn^(-)型層14の表面からn^(+)型埋込み層13まで達するように形成されている必要がある。
【0062】
図6?図11に示す実施例においては、第3半導体層形成工程をトレンチ溝形成工程及び接続層形成工程よりも後に実行したが、第3半導体層形成工程は、トレンチ溝形成工程及び接続層形成工程よりも前に実行してもよいし、トレンチ溝形成工程と接続層形成工程との間に実行してもよい。」

(c)「【図1】

【図2】

【図15】

【図16】

【図17】

」

(d)ホトダイオードP5?P8を互いに隔てているトレンチ溝は、上記記載事項(b)の段落【0052】?【0056】、図16に記載された、ホトダイオードP1の光検出面S2a及びホトダイオードP2の光検出面S2bそれぞれの周囲に設けられたトレンチ溝50と同様の構成のトレンチ溝であることは明らかである。

(e)図15の記載から、複数のトレンチ溝50が、ホトダイオードP5?P8から構成される4分割ホトダイオードの中心領域にも配置されている構成が読み取れる。

(f)ホトダイオードP1,P2における、n^(+)型層54は、n^(+)型接続層51に接していて、n^(-)型層44の表面には、開口62a,62bが形成された絶縁膜62が成膜されていて、これらの開口62a,62bを通して、アノード電極64及びカソード電極66が、それぞれｐ^(+)型層55及びn^(+)型層54と直接に接続されている構成と同様の構成が、ホトダイオードP5?P8においても、設けられていることは明らかである。また、図15の記載から、アノード電極64は各ホトダイオードP5?P8に対応して4つ設けられている構成が読み取れる。

(g)「補強材料53」の材料は、「補強材料23」と同じであることは自明であるから、「補強材料53」の材料はノンドープポリシリコン等であると認められる。

すると、上記引用文献1の記載事項から、引用文献1には、以下の発明(以下「引用発明」という。)が記載されている。

「ホトダイオードP5?P8から構成される4分割ホトダイオードであって、
ホトダイオードP5?P8は、4分割ホトダイオードの中心領域にも配置された複数のトレンチ溝50によって互いに隔てられており、
ホトダイオードP5?P8は、共通の基板40を有していて、基板40は、支持基板41、絶縁層42、n^(+)型埋込み層43、及びn^(-)型層44から構成されており、n^(-)型層44の表層には、それぞれn^(+)型層54、及びｐ^(+)型層55が形成されており、
トレンチ溝50の側壁50aに沿ってn^(-)型層44表面からn^(+)型埋込み層43まで達するn^(+)型接続層51が形成されており、このn^(+)型接続層51は、側壁50aからn^(-)型層44に不純物を拡散させることにより形成され、さらに、トレンチ溝50は、その側壁50a及び底面上に絶縁膜52が形成されるとともに、その空隙にノンドープポリシリコン等の補強材料53が充填されており、
n^(+)型層54は、n^(+)型接続層51に接していて、n^(-)型層44の表面には、開口62a,62bが形成された絶縁膜62が成膜されていて、これらの開口62a,62bを通して、アノード電極64及びカソード電極66が、それぞれｐ^(+)型層55及びn^(+)型層54と直接に接続されており、アノード電極64は各ホトダイオードP5?P8に対応して4つ設けられている、
4分割ホトダイオード。」

(2)当審で通知した拒絶の理由に引用され、本願の優先日前に頒布された刊行物である、特開2005-150723号公報(以下「引用文献2」という。)には、以下の事項が記載されている。(下線は当審が付した。)

(a)「【0017】
本発明の実施の形態ではNIP構造のPDを製造する場合について説明する。そして、本発明の実施の形態ではアノードが共通されるアノードコモンタイプの分割PDについて説明する。しかし、本発明の実施の形態により、当業者であれば本発明の詳細な説明で説明する導電型と逆の導電型を導入してPIN構造のPDを実施できる。そして、本発明の方法によって製造したPDを含む基板上にPDからの電気信号を処理するための集積回路をさらに集積して光ピックアップ素子を製造することもできる。
【0018】
図2ないし図7は本発明の一実施の形態によるPDの製造方法を工程順に従って示した断面図である。
【0019】
まず、図2に示したように、単結晶シリコン基板のようなP型基板100を準備してその全面にP^(+)型埋没層105を形成する。その次に、埋没層105上にP^(-)型第1エピタキシャル層110を形成する。埋没層105はボロン(B)のような不純物を1×10^(19) イオン/cm^(3)程度に高濃度イオン注入した後、熱拡散(ドライブ-イン)作業を行って形成しうる。第1エピタキシャル層110の厚さ及び比抵抗は、PD性能の確保において重要な因子として作用する。この点を考慮して、例えば、第1エピタキシャル層110の厚さはおよそ8?12μmに成長させ、比抵抗は約100?200Ω・cm程度に進める。また、第1エピタキシャル層110工程の進行時には、埋没層105からの外拡散を最小化するための工程条件で進める。その次に、第1エピタキシャル層110上にN型第2エピタキシャル層115を形成する。
【0020】
次に図3に示したように、素子分離膜120を形成して活性領域を定義する。素子分離膜120は、通常的なLOCOS(LOCal Oｘidaｔiｏn ｏf Silicｏn)またはSTI(Shallｏｗ Tｒench Iｓｏlaｔiｏn)が用いられる。次に、第2エピタキシャル層115及び第1エピタキシャル層110をエッチングして埋没層105を露出させるトレンチ125を形成する。トレンチ125を形成する段階は次のようである。例えば、第2エピタキシャル層115上に薄いパッド酸化膜及びパッド窒化膜を形成した後、これらをパターニングしてトレンチを形成する部位に開口部を作る。次に、パターニングされたパッド酸化膜及びパッド窒化膜をマスクとして使用し、第2及び第1エピタキシャル層115,110をエッチングすることによって数?数十μm程度の深さのトレンチ125を形成する。第2及び第1エピタキシャル層115,110のエッチングは、Cl_(2)(塩素)とSF_(6)(六フッ化硫黄)を用いた反応性イオンエッチング(Reacｔiｖe Iｏn Eｔching:RIE)法で進行しうる。その次に、パッド酸化膜及びパッド窒化膜を除去する。
【0021】
トレンチ125を形成した次には、エッチング時に発生した応力を弛緩させることができるように適正条件の熱処理も行える。例えば、トレンチ125の内壁に約50Å?200Å程度の厚さの薄い熱酸化膜130を形成する方式で熱処理を行える。その次に、熱酸化膜130を除去しうる。
【0022】
次に、図4を参照してトレンチ125を完全に埋め込むP^(+)型導電層135を形成する。ここで、導電層135はアノード端子の抵抗を減少させるために形成するものであり、BSG(Bｏｒｏ-Silicaｔe-Glaｓｓ:ホウ珪酸ガラス)やP^(+)型ドープトポリシリコン(ドープされたポリシリコン)で形成しうる。この時、導電層135のドーパント濃度は1×10^(20)ないし1×10^(21) イオン/cm^(3)程度にすることが望ましい。ドーパント濃度が1×10^(20) イオン/cm^(3)より小さい場合、導電層135への抵抗減少効果は十分ではない。一方、ドーパント濃度が1×10^(21) イオン/cm^(3)より大きい場合、導電層135は結晶性が低下し、導電層135の特性が低下する場合がある。ドープトポリシリコンの場合はLPCVD(Lｏｗ Pｒeｓｓｕｒe Chemical Vaｐｏｒ Deｐｏｓiｔiｏn:減圧化学気相蒸着)法で500℃ないし700℃の温度にて蒸着し、数?数十Ω/□程度の抵抗を持つように形成すれば十分な抵抗減少効果を得られる。この時、不純物がドーピングされていない状態で蒸着した後に不純物をイオン注入にてドーピングさせることもでき、蒸着時にインサイチュ(in-ｓiｔｕ)にて不純物をドーピングして蒸着する事もできる。
【0023】
本実施の形態での導電型と逆に、PIN構造のPDを製造する場合には埋没層の導電型がN^(+)型である。したがって、N^(+)型埋没層まで延長して端子(この場合にはカソード)の抵抗を減少させるために形成する導電層は、N型導電層、例えばPSG(Phｏｓｐhｏｒ-Silicaｔe-Glaｓｓ:リン珪酸ガラス)またはN^(+)型ドープトポリシリコンを用いることが望ましい。
【0024】
次に図5を参照して、第2エピタキシャル層115が露出されるように導電層135に対するエッチバックを実施する。これで、トレンチ125内に埋め込まれた導電性プラグ135aが形成される。エッチバック段階では、HBｒ(臭化水素)、HeO_(2)(ヘリウム酸素)、N_(2)(窒素)、及びCF_(4)(四フッ化メタン)ガスの混合ガスを使用しうる。そして、基板100側にバイアス電界を加えてエッチングガスの直進性をさらに大きくしうる。エッチバック段階では、例えば、導電層135と第2エピタキシャル層115とのエッチング率が異なる点を利用し、第2エピタキシャル層115をエッチバック工程のストッパとして使用しうる。あるいは、その代りに、図3を参照して説明した段階でトレンチ125の形成に使用したパッド窒化膜及びパッド酸化膜を除去せずに残し、パッド窒化膜をエッチバック工程のストッパとして使用しうる。そのような場合、パッド窒化膜及びパッド酸化膜はエッチバック後に除去する。
【0025】
ここで、導電層135のドーピング濃度を調節して導電性プラグ135aの抵抗を十分に小さくできるので、導電性プラグ135aと埋没層105との直列抵抗が減少される。したがって、後続工程で導電性プラグ135aと接するように形成される端子の抵抗を小さくできて周波数特性に優れ、これに伴うPDの性能も向上させられる。また、拡散のための熱工程が必要ないので、熱的負担が少なく水平方向への拡散も防止されるので素子の高集積化に非常に有利である。
・・・(中略)・・・
【0028】
以上で詳しく説明したように、図7を参照すれば、本発明によるPDは基板100上に順次形成された第1導電型(ここではP^(+)型)埋没層105、第1導電型(ここではP^(-)型)第1エピタキシャル層110、及び第2導電型(ここではN型)第2エピタキシャル層115を含む。第2及び第1エピタキシャル層115,110を貫通して埋没層105に接するように導電性プラグ135aが埋め込まれている。導電性プラグ135aの上面には第1電極155(ここではアノード)が形成されており、第2エピタキシャル層115の上面には第2電極160(ここではカソード)が形成されている。導電性プラグ135aは上面が平坦である。カソード160と第2エピタキシャル層115間には複数の第2導電型高濃度注入層、すなわちN^(+)型注入層140が形成されている。そして、複数のN^(+)型注入層140は第1導電型高濃度注入層、すなわちP^(+)型注入層145によって隔てられている。アノード155及びカソード160は金属間絶縁膜165によってさらに覆われており、その上には受光部を定義する遮光膜170が形成されうる。受光部内には前記受光部の表面に沿った(コンフォーマルな)反射防止膜180がさらに備えられる。」

(b)「【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

」

3.対比
(1)本願発明と引用発明との対比
(a)引用発明の「ホトダイオードP5?P8」、「4分割ホトダイオード」、「4分割ホトダイオードの中心領域にも配置された複数のトレンチ溝50」、「n^(+)型埋込み層43」、「n^(-)型層44」、「ｐ^(+)型層55」が、それぞれ、本願発明の「複数のセル」、「フォトダイオード」、「中央トレンチ領域を形成するように配置される複数の分離トレンチ」、「第1導電性を有する第1活性層」、「真性層」、「前記第1導電性の逆の第2導電性を有する第2活性層」に相当し、また、引用発明の「n^(+)型埋込み層43」、「n^(-)型層44」、「ｐ^(+)型層55」が半導体であり、かつ、表面と裏面とを有することは自明であるから、
引用発明の
「ホトダイオードP5?P8から構成される4分割ホトダイオードであって、
ホトダイオードP5?P8は、4分割ホトダイオードの中心領域にも配置された複数のトレンチ溝50によって互いに隔てられており、
ホトダイオードP5?P8は、共通の基板40を有していて、基板40は、支持基板41、絶縁層42、n^(+)型埋込み層43、及びn^(-)型層44から構成されており、n^(-)型層44の表層には、それぞれn^(+)型層54、及びｐ^(+)型層55が形成されて」いる構成は、
本願発明の
「フォトダイオードであって、
第1導電性を有する第1活性層と、前記第1導電性の逆の第2導電性を有する第2活性層と、前記第1活性層及び前記第2活性層を分離する真性層と、を含むと共に、表面と裏面とを有する半導体と、」
「前記フォトダイオードを複数のセルに分割すると共に、」「中央トレンチ領域を形成するように配置される複数の分離トレンチと、」「を備える」構成に相当する。

(b)引用発明の「トレンチ溝50の側壁50aに沿ってn^(-)型層44表面からn^(+)型埋込み層43まで達するn^(+)型接続層51が形成されており、このn^(+)型接続層51は、側壁50aからn^(-)型層44に不純物を拡散させることにより形成され」ている構成は、本願発明の「前記分離トレンチ深さを各サイドウォールに沿って延出し、前記サイドウォールの少なくとも一部を第1導電性の不純物を注入して形成されるサイドウォール活性拡散領域と、」「を備える」構成に相当する。
引用発明の「トレンチ溝50の側壁50aに沿ってn^(-)型層44表面からn^(+)型埋込み層43まで達するn^(+)型接続層51が形成されて」いることから、「トレンチ溝50」は「n^(-)型層44」を貫通する深さを有することは明らかである。
引用発明の「トレンチ溝50の側壁50aに沿ってn^(-)型層44表面からn^(+)型埋込み層43まで達するn^(+)型接続層51が形成されて」いる構成において、「n^(+)型接続層51」が導電性であることは自明であり、また、「n^(+)型埋込み層43」は「ホトダイオードP5?P8」の下方に存在することが自明であるから、引用発明の「n^(+)型接続層51」は、「ホトダイオードP5?P8」の下方に存在する「n^(+)型埋込み層43」と電気的に接続するものであるといえる。
引用発明の「トレンチ溝50は、その側壁50a及び底面上に絶縁膜52が形成されるとともに、その空隙にノンドープポリシリコン等の補強材料53が充填されて」いる構成と、本願発明の「前記分離トレンチを充填する導電性材料と、」「を備える」構成とは、「前記分離トレンチを充填する材料と、」「を備える」構成で一致する。

すると、引用発明の
「トレンチ溝50の側壁50aに沿ってn^(-)型層44表面からn^(+)型埋込み層43まで達するn^(+)型接続層51が形成されており、このn^(+)型接続層51は、側壁50aからn^(-)型層44に不純物を拡散させることにより形成され、さらに、トレンチ溝50は、その側壁50a及び底面上に絶縁膜52が形成されるとともに、その空隙にノンドープポリシリコン等の補強材料53が充填されて」いる構成と、
本願発明の
「前記第2活性層と前記真性層とを貫通して前記第1活性層内へと延出する深さを有し、」「当該複数のセルの夫々の下方で前記第1活性層と電気的に接続する」「分離トレンチと、
前記分離トレンチ深さを各サイドウォールに沿って延出し、前記サイドウォールの少なくとも一部を第1導電性の不純物を注入して形成されるサイドウォール活性拡散領域と、
前記分離トレンチを充填する導電性材料と、」「を備える」構成とは、
「前記真性層を貫通する深さを有し、」「当該複数のセルの夫々の下方で前記第1活性層と電気的に接続する」「複数の分離トレンチと、
前記分離トレンチ深さを各サイドウォールに沿って延出し、前記サイドウォールの少なくとも一部を第1導電性の不純物を注入して形成されるサイドウォール活性拡散領域と、
前記分離トレンチを充填する材料と、」「を備える」構成で一致する。

(c)引用発明の「カソード電極66」、「アノード電極64」が、それぞれ、本願発明の「第1電気コンタクト」、「第2電気コンタクト」に相当する。
引用発明の「カソード電極66」は「n^(+)型層54と直接に接続されて」おり、「n^(+)型層54は、n^(+)型接続層51に接して」おり、また、上述のとおり、「n^(+)型接続層51」は「ホトダイオードP5?P8」の下方に存在する「n^(+)型埋込み層43」と電気的に接続するものであるから、「カソード電極66」は、「n^(+)型層54」と(トレンチ溝50の側壁50aに沿って形成された)「n^(+)型接続層51」を介して、「ホトダイオードP5?P8」の下方に存在する「n^(+)型埋込み層43」と電気的に接続されているといえる。
引用発明の「アノード電極64」は「ｐ^(+)型層55」「と直接に接続されており、アノード電極64は各ホトダイオードP5?P8に対応して4つ設けられている」から、「アノード電極64」は、それぞれ、ホトダイオードP5?P8のうちの1つの「ｐ^(+)型層55」と電気的に接続されているといえる。

すると、引用発明の
「n^(+)型層54は、n^(+)型接続層51に接していて、n^(-)型層44の表面には、開口62a,62bが形成された絶縁膜62が成膜されていて、これらの開口62a,62bを通して、アノード電極64及びカソード電極66が、それぞれｐ^(+)型層55及びn^(+)型層54と直接に接続されており、アノード電極64は各ホトダイオードP5?P8に対応して4つ設けられている」構成は、
本願発明の
「前記中央トレンチを介して前記セルの夫々の下方において前記第1活性層と電気的に接続されている第1電気コンタクトと、
その夫々が前記複数のセルの1つの前記第2活性層と電気的に接続され、前記第1電気コンタクトと共に、前記フォトダイオードの前記表面上に形成される複数の第2電気コンタクトと、
を備える」構成に相当する。

(2)一致点
以上のことから、両者は、
「フォトダイオードであって、
第1導電性を有する第1活性層と、前記第1導電性の逆の第2導電性を有する第2活性層と、前記第1活性層及び前記第2活性層を分離する真性層と、を含むと共に、表面と裏面とを有する半導体と、
前記真性層を貫通する深さを有し、前記フォトダイオードを複数のセルに分割すると共に、当該複数のセルの夫々の下方で前記第1活性層と電気的に接続する中央トレンチ領域を形成するように配置される複数の分離トレンチと、
前記分離トレンチ深さを各サイドウォールに沿って延出し、前記サイドウォールの少なくとも一部を第1導電性の不純物を注入して形成されるサイドウォール活性拡散領域と、
前記分離トレンチを充填する材料と、
前記中央トレンチを介して前記セルの夫々の下方において前記第1活性層と電気的に接続されている第1電気コンタクトと、
その夫々が前記複数のセルの1つの前記第2活性層と電気的に接続され、前記第1電気コンタクトと共に、前記フォトダイオードの前記表面上に形成される複数の第2電気コンタクトと、
を備えるフォトダイオード。」で一致し、次の点で相違する。

(3)相違点
(イ)分離トレンチが、本願発明では、「前記第2活性層と前記真性層とを貫通して前記第1活性層内へと延出する深さを有」するのに対して、引用発明では、「n^(-)型層44」を貫通する深さを有するが、「ｐ^(+)型層55」を貫通するものではなく、また、「n^(+)型埋込み層43」へと延出する深さではない点。

(ロ)分離トレンチを充填する材料が、本願発明では、「導電性材料」であるのに対して、引用発明では、「ノンドープポリシリコン等の補強材料53」である点。

4.判断
(1)相違点(イ)について
引用文献2(特に、段落【0017】?【0020】、図2、3参照)には、分割PDとして、「P^(+)型埋没層105」(本願発明の「第1導電性を有する第1活性層」に相当)、「P^(-)型第1エピタキシャル層110」(本願発明の「前記第1活性層及び前記第2活性層を分離する真性層」に相当)、「N型第2エピタキシャル層115」(本願発明の「前記第1導電性の逆の第2導電性を有する第2活性層」に相当)からなる積層構造において、「N型第2エピタキシャル層115」と「P^(-)型第1エピタキシャル層110」を貫通して、「P^(+)型埋没層105」内へと延出する深さを有する「トレンチ125」(本願発明の「分離トレンチ」に相当)を形成する構成が記載されている。
また、引用文献1の段落【0059】、図17に、「トレンチ溝20」を「n^(+)型埋込み層13」まで達する深さとしてもよいことが記載されていることからも、引用発明において、「トレンチ溝50」を「ｐ^(+)型層55」を貫通し、「n^(+)型埋込み層43」へと延出する深さとすることは、当業者が容易に想到し得ることである。

(2)相違点(ロ)について
引用発明では、「トレンチ溝50」を充填する「補強材料53」は、ホトダイオード全体の機械的強度を向上させるものである(引用文献1の段落【0030】参照)から、「補強材料53」として、「ノンドープポリシリコン等」と同程度の機械的強度を有するものであれば他の材料であってもよいことは自明であり、かつ、引用発明において、「ノンドープポリシリコン等」を導電性や絶縁性の他の材料とすることを阻害する要因もないから、引用発明の「トレンチ溝50」に「ノンドープポリシリコン等」に換えてノンドープポリシリコン等と同程度の機械的強度を有する導電性材料を充填して、上記相違点に係る本願発明の発明特定事項を得ることは当業者が容易に想到し得ることである。

(3)効果について
そして、本願発明が奏し得る効果は、引用発明、引用文献1に記載された技術事項及び引用文献2に記載された技術事項から当業者が予測し得る範囲のものであって格別なものではない。

(4)請求人の主張について
請求人は、平成26年8月8日付けの意見書の「3-1.」において、
「請求項1に係る本願発明は、「分離トレンチを充填する導電性材料」との特徴構成を有します。一方、引用文献1に係る発明は、トレンチと導電性材料との間に「絶縁膜52」を有します。
当該相違点について、引用文献1に記載の「絶縁膜52」が不要であって省略可能であることは決して当業者にとって容易に想到し得るものではありません。以下、その理由を説明致します。
当該「絶縁膜52」は「n^(+)型接続層51」が露出する構造において、単に、当該「n^(+)型接続層51」を保護するためのものではありません。明細書の図面にも示されたように、「トレンチ50」が充填された状態においても、絶縁膜層52が存在しており、また、絶縁膜層52は、その名前の通り、電気的特性の保護作用を果たすものであり、単なる物理的な保護作用ではありません。
従って、「絶縁膜52」が不要であることは、当業者にとって容易に想到し得るものではなく、引用文献1には、補強材料53がトレンチ溝50に対して直接充填されるとの技術的示唆は生じ得ません。」と主張する。
これについて、本願発明では、引用発明の「絶縁膜52」に相当する構成の有無についての限定はなく、上記「3.」で検討したとおり、引用発明が「絶縁膜52」を有することは、本願発明と引用発明の相違点ではないから、上記「当該相違点について、引用文献1に記載の「絶縁膜52」が不要であって省略可能であることは決して当業者にとって容易に想到し得るものではありません。」との主張は、そもそも意味がない。
しかし、請求人が上述のような主張を行っていることに鑑み、上記主張について検討すると、引用文献1には、段落【0030】の他に、段落【0011】、【0039】に、(「絶縁膜52」と同様の構成である)「絶縁膜22」について、「トレンチ溝20」の「側壁20a」に露出する「n^(+)型接続層21」を保護するという技術事項が記載されるのみであり、引用文献1の他の記載を参照しても、「絶縁膜22」が電気的特性の保護作用を果たすという技術事項は開示されていないから、上記請求人の主張は、引用文献1に記載された技術事項に基づくものではなく、失当であるというほかない。

(5)結論
したがって、本願発明は、引用発明、引用文献1に記載された技術事項及び引用文献2に記載された技術事項に基いて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。


第3 特許法第36条第4項第1号について
1.当審で通知した拒絶理由
当審が平成26年5月13日付けで通知した拒絶理由(以下「当審拒絶理由」という。)において、以下のとおり、拒絶理由を通知している。

「4.本願は、明細書又は図面の記載が下記の点で不備のため、特許法第36条第4項第1号に規定する要件を満たしていない。

記

(1)略

(2)略

(3)段落【0022】に「後述するように、前記アンダーカット領域56を設けることによって、前記真性層上面活性拡散領域86の形成が容易になる。」という記載があるが、「酸化物層50」をエッチングして、「アンダーカット領域56」を形成しても、「アンダーカット領域56」の下の「真性層36」上には「第2活性層42」が形成されたままであって、「真性層36」の上面は露出していないことを考慮すると、なぜ、「前記アンダーカット領域56を設けることによって、前記真性層上面活性拡散領域86の形成が容易になる」のかが不明であって、発明の詳細な説明に、当業者が発明の技術上の意義を理解するために必要な事項が記載されているとは認められない。

(4)上述したとおり、発明の詳細な説明の記載では、「真性層36」上に「第2活性層42」が積層されている状態で、「真性層上面活性拡散領域」が形成されると解されるが、「第2活性層42」が積層された「真性層36」上面に、具体的にどのようにして、「真性層上面活性拡散領域」を形成するのかが不明であって、発明の詳細な説明は、当業者が実施できる程度に明確かつ十分に記載したものとは認められない。

よって、この出願の発明の詳細な説明は、当業者が請求項1?6、8?20に係る発明を実施することができる程度に明確かつ十分に記載されたものでない。
また、この出願の発明の詳細な説明は、請求項18、19に係る発明について、経済産業省令で定めるところにより記載されたものでない。」

以下、上記拒絶理由「4.」のうちの「(3)」、「(4)」について、すなわち、この出願の発明の詳細な説明は、請求項18に係る発明について、経済産業省令で定めるところにより記載されたものでない、また、この出願の発明の詳細な説明は、当業者が請求項18に係る発明を実施することができる程度に明確かつ十分に記載されたものでないとした拒絶理由について、検討する。

2.本願の特許請求の範囲の請求項18に係る発明
本願の特許請求の範囲の請求項18に係る発明は、平成25年10月16日付けの手続補正により補正された特許請求の範囲の請求項12及び18に記載された事項により特定される、以下のとおりのものである。

「 【請求項12】
フォトダイオードの製造方法であって、
第1導電性を有する第1活性層と、前記第1導電性の逆の第2導電性を有する第2活性層と、前記第1活性層及び前記第2活性層を分離する真性層とを含むと共に、表面と裏面とを有する半導体を提供する工程と、
前記第2活性層と前記真性層とを貫通して前記第1活性層内へと延出する深さを有し、前記フォトダイオードを複数のセルに分割すると共に、前記複数のセルの夫々の下方で前記第1活性層と電気的に接続する中央トレンチ領域を形成するように配置される複数の分離トレンチを形成する工程と、
前記分離トレンチの複数のサイドウォールの少なくとも一部を、第1導電性の不純物を注入することにより、各サイドウォールに沿って分離トレンチ深さを延出するサイドウォール活性拡散領域を形成する工程と、
前記分離トレンチを導電性材料によって充填する工程と、
前記中央トレンチ領域を介して前記セルの夫々の下方において前記第1活性層と電気的に接続される第1電気コンタクトを形成する工程と、
前記複数のセルの1つの前記第2活性層と電気的に接続され、前記第1電気コンタクトと共に前記フォトダイオードの前記表面上に形成される複数の第2電気コンタクトを形成する工程と、
を備えるフォトダイオードの製造方法。」
「 【請求項18】
前記第2活性層上に酸化物層を形成する工程と、
前記酸化物層上にフォトレジストマスクを形成してエッチングマスクを形成する工程と、
前記フォトレジストマスクの下方の前記酸化物層をエッチングして前記フォトレジストマスクのエッジの近傍にアンダーカット領域を形成する工程と、
を有する請求項12に記載のフォトダイオードの製造方法。」

3.審判請求人の主張
上記拒絶理由「4.」のうちの「(3)」、「(4)」に対して、請求人は、平成26年10月15日付け意見書において、
「3-4-3.理由4の(3)、(4)
第2実施例のフォトダイオード10’を示す図3には、第2活性層42が含まれていないことが明らかです。さらに、さらに、段落0021には、「図4Aは、第1工程110?第6工程160の完了時における、加工中のフォトダイオード10又は10’を示しているが、ここで前記第3工程の前記第2活性層42は省略されている。」ことが記載されています。
よって、理由4の(3)、(4)における技術的前提として、いずれも、「第2活性層42」は存在していないことが理解されるべきです。
すなわち、理由4の(3)、(4)では、「アンダーカット領域56」の下の「真性層36」上には、「第2活性層42」が形成されておらず、アンダーカット領域56を設けることによって、真性層36が露出することになるため、真性層36上面に真性層活性拡散領域86の形成が容易になることは、当業者にとって理解され得ます。
よって、これらの不備は存在しないと思われます。」
と主張している。
該主張について、以下、検討する。
請求人の主張するとおり、本願の図3には、「第2活性層42」が記載されていないことは明らかであるが、これは、本願の明細書の【図面の簡単な説明】に、「【図3】第2好適実施例によるフォトダイオードの部分断面図(第2活性層と周部分離トレンチとの図示は省略され、前記中央トレンチ領域の第2構成が図示されている)」と記載されるように、図3では「第2実施例のフォトダイオード10’」の「第2活性層42」の図示を省略したものであって、「第2実施例のフォトダイオード10’」自体に「第2活性層42」が含まれないことを示すものではないことは明らかである。
また、本願の明細書の段落【0021】の「図4Aは、第1工程110?第6工程160の完了時における、加工中のフォトダイオード10又は10’を示しているが、ここで前記第3工程の前記第2活性層42は省略されている。」という記載も、図4Aにおいて、「第2活性層42」の図示を省略したことを意味していることも明らかである。このことは、段落【0019】に「図4A-4F及び図5A-5Bを参照すると、製造方法100を使用して前記第1及び第2実施例フォトダイオード10及び10’が製造される。・・・第2工程120において、真性層36を形成する第2層30が前記第1活性層22上に形成される。第3工程130において、前記第1導電性と逆の第2導電性を有する第2活性層42を形成する第3層40が前記真性層36上に形成される。第4工程140において、前記第2活性層42上に酸化物層50が形成される。第5工程150において、前記酸化物層50上にフォトレジストマスクが形成される。・・・」と記載され、図5Aには、第3工程である130として、「真性層上に,第2導電性を有する第2活性層を形成するように注入された第3層を形成」、第4工程である140として、「第2活性層上に酸化物層を形成」、第5工程である150として、「酸化物層上にフォトレジストマスクを形成」と記載されていることから、「フォトダイオード10’」が「真性層36」上に「第2活性層42」が形成されていることが明記されていることによっても裏付けられる。
さらに、本願の明細書段落【0001】に「本発明は、Positive-Intrinsic-Negative(PIN)又はNegative-Intrinsic-Positive(NIP)フォトダイオードアレイとPIN/NIPフォトダイオードアレイの製造方法とに関する。」、段落【0010】に「本発明の第1好適実施例によるpositive-intrinsic-negative(PIN)フォトダイオード10が図示されている。」、段落【0017】に「第2実施例のフォトダイオード10’においては、中央トレンチ領域76’に隣接するトレンチ70間の側方間隔L’は、前記第1実施例のフォトダイオード10の側方間隔Lよりも広くされている。前記第2実施例側方間隔L’は、各隣接サイドウォール活性拡散領域82の側方深さL_(D)の2倍以上である。第2実施例の中央トレンチ領域76’の設置面積(footprint)又は平面断面積が大きいことにより、第2実施例の第1電気コンタクト90’の長さと幅もそれに応じて大きくなっている。それ以外の点においては、第2実施例フォトダイオード10’の動作と構造は前記第1実施例フォトダイオード10の構造と動作と実質的に同じか、又は同様である。」(下線は当審が付した。)と記載されるように、本願の明細書に記載された技術事項は、PIN/NIPフォトダイオードアレイに関するものであって、「フォトダイオード10又は10’」では、「第1活性層22」、「真性層36」、「第2活性層42」によりPIN/NIPフォトダイオードを形成するものであるから、「第2実施例のフォトダイオード10’」自体に「第2活性層42」が含まれないことは想定できないことが明らかである。
したがって、上記請求人の主張は、本願の明細書及び図面の記載を誤解するものであって、採用することはできない。

5.判断
以上のとおり、本願の発明の詳細な説明には、「真性層36」上に「第2活性層42」が形成されたフォトダイオードが記載されるのみであって、このようなフォトダイオードでは、当審拒絶理由で指摘したとおり、「酸化物層50」をエッチングして、「アンダーカット領域56」を形成しても、「アンダーカット領域56」の下の「真性層36」上には「第2活性層42」が形成されたままであって、「真性層36」の上面は露出していないから、なぜ、段落【0022】に記載されるように「前記アンダーカット領域56を設けることによって、前記真性層上面活性拡散領域86の形成が容易になる」のかが不明であって、発明の詳細な説明に、当業者が発明の技術上の意義を理解するために必要な事項が記載されているとは認められず、また、「第2活性層42」が積層された「真性層36」上面に、具体的にどのようにして、「真性層上面活性拡散領域」を形成するのかが不明であって、発明の詳細な説明は、当業者が実施できる程度に明確かつ十分に記載したものとは認められない。

6.結論
したがって、本願の発明の詳細な説明は、本願の特許請求の範囲の請求項18に係る発明について、経済産業省令で定めるところにより記載されたものではなく、また、本願の発明の詳細な説明は、本願の特許請求の範囲の請求項18に係る発明をその発明の属する技術の分野における通常の知識を有する者がその実施をすることができる程度に明確かつ十分に記載したものでもない。
よって、本願は、その発明の詳細な説明の記載が特許法第36条第4項第1号に規定する要件を満たしていない。


第4 むすび
以上のとおり、本願発明は特許法第29条第2項の規定により特許を受けることができない、また、本願は特許法第36条第4項第1号に規定する要件を満たしていないから、本願は拒絶されるべきものである。
よって、結論のとおり審決する。
 
審理終結日 2014-11-11 
結審通知日 2014-11-13 
審決日 2014-11-26 
出願番号 特願2008-557432(P2008-557432)
審決分類 P 1 8・ 536- WZ (H01L)
P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 濱田 聖司  
特許庁審判長 北川 清伸
特許庁審判官 伊藤 昌哉
土屋 知久
発明の名称 光検出器アレイ用フロントサイド電気コンタクトとその製造方法  
代理人 北村 修一郎  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ