ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L |
|---|---|
| 管理番号 | 1299980 |
| 審判番号 | 不服2013-25844 |
| 総通号数 | 186 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2015-06-26 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2013-12-27 |
| 確定日 | 2015-04-23 |
| 事件の表示 | 特願2011-171781「半導体装置の製造方法」拒絶査定不服審判事件〔平成23年10月27日出願公開、特開2011-216921〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は、平成14年12月27日に出願した特願2002-379270号の一部を平成20年10月17日に出願した特願2008-268083号の一部を平成23年8月5日に特願2011-171781号として新たな特許出願をしたものであって、平成25年3月25日付けで拒絶理由が通知され、同年5月29日付けで手続補正がなされたが、同年9月26日付けで拒絶査定がなされた。 これに対し、同年12月27日に拒絶査定不服の審判が請求され、平成26年5月27日付けで拒絶理由が通知され、同年7月29日付けで手続補正がなされ、同年9月30日付けで拒絶理由が通知され、同年12月8日付けで手続補正がなされた 第2 本願発明について 1.本願発明 本願の請求項1に係る発明(以下、「本願発明」という。)は、平成26年12月8日付け手続補正書の特許請求の範囲の請求項1に記載された次のとおりのものである。 「【請求項1】 ステンレス基板(1)の一の面側に、半導体素子(S)搭載用のアイランド部(2a)および上記半導体素子(S)の電極(L)と接続される電極部(2b)を形成するための所定パターンから成るレジストパターン層(6)を形成する第1の工程と、 上記第1の工程の後、上記ステンレス基板(1)の上記面のうち上記レジストパターン層で覆われていない露出領域に対し、実装用金属薄膜(11)として金をメッキ成長させるために、上記ステンレス基板(1)の上記露出領域に存在する不活性膜を化学エッチングにより除去する第2の工程であって、上記ステンレス基板(1)の上記面のうち上記レジストパターン層で覆われている被覆領域に対しては化学エッチングが行われない、第2の工程と、 上記第2の工程の後、上記ステンレス基板(1)の上記面のうち化学エッチングにより不活性膜を除去した領域に、上記実装用金属薄膜(11)として0.05μm?1μmの厚で金をメッキ成長させ、上記実装用金属薄膜(11)上に電鋳によりリード層(12)を成長させ、上記実装用金属薄膜(11)とこの上面に一体に積層される上記リード層(12)との少なくとも二層構造から成る上記アイランド部(2a)および上記電極部(2b)を独立して形成する第3の工程と、 上記第3の工程の後、上記ステンレス基板(1)より上記レジストパターン層(6)を除去する第4の工程と、 上記第4の工程の後、上記アイランド部(2a)に上記半導体素子(S)を搭載した後、上記半導体素子(S)の上記電極(L)と上記電極部(2b)とを電気的に接続する第5の工程と、 上記第5の工程の後、上記ステンレス基板(1)上の上記半導体素子(S)搭載部分を樹脂でモールドして樹脂層(4)を形成する第6の工程と、 上記第6の工程の後、上記ステンレス基板(1)を引き剥がし除去して、上記樹脂層(4)のうち上記ステンレス基板(1)の上記面との対向面が、上記ステンレス基板(1)の上記面のうち上記第2の工程において化学エッチングが行われていない領域の剥離面として露出すると共に、上記アイランド部(2a)および上記電極部(2b)の上記実装用金属薄膜(11)のうち上記ステンレス基板(1)の上記面との各対向面が、上記樹脂層(4)の上記対向面と同じ側において上記ステンレス基板(1)の上記面のうち上記第2の工程において化学エッチングが行われた領域の剥離面として露出する、第7の工程とを含む、半導体装置の製造方法。」 2.引用例 平成26年9月30日付け拒絶理由通知で引用した特開2002-16181号公報(以下、「引用例」という。)には、「半導体装置、その製造方法、及び電着フレーム」について、図面とともに以下の事項が記載されている。 ア.「【0036】以下、図4,図5を参照して、半導体装置の製造方法を、第1から第8の工程に大別して説明する。 【0037】1)第1の製造工程は、図4(a)に示すように、ステンレス鋼板等による平板状の金属基板9の片面側全面に金属層8を電着して成膜する電着工程である。先ず、金属基板9の一面には、スピンコート法によって光感光性のレジストを塗布して、レジスト膜の全面に露光して硬化させる。続いて、マスクを施した金属基板9を電着槽に浸漬し、金属基板9の他面に金属層8を形成する。金属層8は、Ni又はNi・Cｏ合金を電着したNi又はNi・Cｏ合金薄膜層であり、その後、Ni・Cｏ合金薄膜層上には、金をフラッシュ法等による真空蒸着或いはスパッタリング法等によって成膜される。電着工程は、金属基板9と電着槽内の電極間に通電することによって、金属基板9にNi又はNi・Cｏ合金薄膜層の金属層8が形成される。Ni・Cｏ合金薄膜は、例えば20?35μmの厚さとし、金薄膜層を0.3μmの厚さとする。なお、金属基板9にNi又はNi・Cｏ合金を電着する前に、金を含む合金をフラッシュ法等で真空蒸着することによって、後の電極金属層を形成する成膜工程を省略することができる。 【0038】2)第2の製造工程は、金属層8のエッチング工程である。このエッチング工程では、図4(b)に示すように、金属基板9の片側にレジスト膜10によるマスクを形成し、金属基板9の金属層8上には、レジスト膜10a,10bが選択的に形成される。 【0039】その後、このエッチング工程では、金属層8を選択的にエッチングして除去する。図4(c)に示したように、金属基板9の片側に金属層8a,8bが形成された電着フレームが形成する。電着フレームには、図3(b)に示したように、半導体素子が搭載されて金線をワイヤーボンディングする領域Eが形成される。領域Eは、金属層8a,8bとがマトリック状に形成されている。図3(c)には、その詳細なパターンを示した。 【0040】図3(C)は樹脂封止体裏面の金属基板を剥離した場合におけるワイヤーボンディング領域E裏面のパターンを示す。このパターンには半導体素子が複数封止された樹脂封止体を個々の半導体装置に切断するための切断マーク9d,9cがマーキングされている。切断時には切断マーク9d,9cの間に切断部位が設定させる。 【0041】3)第3の製造工程は、素子搭載工程である。この工程では、図4(d)に示したように、半導体素子2が、公知の手法によって金属層8bに搭載される。半導体素子2は、図1に示したように、その表面には、電極パッド2aが形成されている。 【0042】4)電着フレームに半導体素子2が搭載された後、第4の製造工程のワイヤボンディング工程に進む。第4の製造工程では、図4(e)に示したように、半導体素子2に金ワイヤ4をワイヤボンディングする工程であり、ワイヤ4は、半導体素子2の電極パッド2aと金属層8aとを超音波ボンディング等によって電気的に接続される。 【0043】5)図4(e)のワイヤボンディング工程に続いて、図5(a)に示した第5の製造工程である樹脂モールド工程に進む。樹脂モールド工程は、図5(a)に示したように、金属基材9に半導体素子2が搭載されて、ワイヤボンディングされた後の電着フレームが、モールド金型(上型)に装着される。モールド金型内には、エポキシ樹脂がモールド金型(上型)に形成されたキャビティ(図示しなし)により圧入される。この樹脂モールドでは、金属基材9が樹脂モールドにおける下型としての機能を果たす。 【0044】なお、半導体素子2が搭載された金属基材9を並列に配置して、エポキシ樹脂がライナを通してそれぞれの金属基材9と上金型との間に圧入することで、半導体素子が搭載された電着フレームを多数樹脂封止することができる。 【0045】6)樹脂モールド工程の後、第6の製造工程に進む。第6の製造工程は、図5(b)に示した金属基材9の剥離工程である。図5(b)に示したように、樹脂封止体11から金属基材9を引き離す。金属基材9は可撓性のある平板状であるので、樹脂封止体11から容易に剥離することができる。樹脂封止体11の底面には、金属層8a,8bが露出している。金属層8a,8bの露呈面は、樹脂封止体11の底面と面一である。・・・(以下、省略)」 イ.「【0052】なお、電着フレームの形成は、上記の実施形態による製造方法に限定されることなく、金属基板の金または金と他の金属とを混合した薄膜層を形成した後、パターニングして、その後、NiまたはNi・Cｏの薄膜金属層を電着して形成してもよい。 【0053】金属基板の金または金と他の金属を混合した薄膜層は、金属基板の一方の面にレジスト膜を全面に形成して、他方の面にレジスト膜をパターンニングして、半導体素子の搭載部と外部導出用の金属層とを形成する金属基板面を露呈させて、他はレジスト膜で覆って選択的に金薄膜層に電着して形成する。 【0054】その後、パターンニングしたレジスト膜を除去して、金薄膜層が選択的に形成された面、全面にNiまたはNi・Cｏの薄膜金属層を形成し、続いて、NiまたはNi・Cｏ薄膜金属層を選択的に除去する。 【0055】このような製造工程を経て、先の実施形態で説明したように、金属基板9に金属層8aと金属層8bとを形成する。その後の製造工程は、先に説明した製造工程と同様であるので説明を省略する。」 ・引用例は、上記ア(段落【0036】)によれば、半導体装置の製造方法に係る発明である。 ・上記ア(段落【0037】、【0039】、【0041】、【0042】)、図1及び図4によれば、ステンレス鋼板等による平板状の金属基板9に半導体素子2を搭載する金属層8b、半導体素子2の電極パッド2aと接続される金属層8aを形成するものである。そして、金属層8a、8bを形成後、金属層8bに半導体素子2を搭載し、該半導体素子2の電極パッド2aと金属層8aとを電気的に接続するものである。 ・上記イ(段落【0053】、【0054】)によれば、金属層は、金の薄膜層、その後NiまたはNi・Cｏの薄膜金属層を順次形成してなるものである。形成方法は、金属基板の他方の面に半導体素子の搭載部と外部導出用の金属層とを形成する金属基板面を露呈するようにレジスト膜でパターンニングして、金薄膜層を電着形成し、その後、レジスト膜を除去し、全面にNiまたはNi・Cｏの薄膜金属層を電着形成し、続いて、該NiまたはNi・Cｏの薄膜金属層を選択的に除去するものである。 ・上記ア(段落【0038】、【0039】)、上記イ(段落【0055】)、図4によれば、NiまたはNi・Cｏの薄膜金属層は、選択的に形成されたレジスト膜10a、10bをマスクにし、選択的にエッチング除去されるものである。そして、図4(b)及び図4(c)によれば、その後レジスト膜10a、10bは除去されるものである。これによって、金属層8a、8bが形成される。 ・上記ア(段落【0042】?【0045】)、図5によれば、金属層8bに半導体素子2を搭載し、該半導体素子2の電極パッド2aと金属層8aとを電気的接続した後、半導体素子2の搭載部分を樹脂モールドして樹脂封止体11とし、その後、該樹脂封止体11から金属基板9を引き離すものである。そして、金属基板を引き離した樹脂封止体11の底面は、金属層8a、8bが露呈しているものである。 そうすると、引用例には、以下の発明(以下、「引用発明」という。)が記載されている。 「ステンレス鋼板等による平板状の金属基板9の他方の面に、半導体素子2を搭載する金属層8bの金薄膜および上記半導体素子2の電極パッド2aと接続される金属層8aの金薄膜を形成するためのパターンニングされたレジスト膜を形成する工程と、 上記工程の後、上記金属基板9の上記面のうち上記レジスト膜で覆われていない露呈された領域に対し、金薄膜層を形成し、その後、上記レジスト膜を除去し、全面にNiまたはNi・Cｏの薄膜金属層を電着形成し、上記NiまたはNi・Cｏの薄膜金属層を選択的に除去する工程と、 上記工程の後、上記金属層8bに上記半導体素子2を搭載した後、上記半導体素子2の上記電極パッド2aと上記金属層8aとを電気的に接続する工程と、 上記工程の後、上記金属基板9上の上記半導体素子2搭載部分を樹脂でモールドして樹脂封止体11を形成する工程と、 上記工程の後、上記金属基板9を引き離し、上記樹脂封止体11の底面には金属層8a、8bが露呈する、工程を含む、半導体装置の製造方法。」 3.対比・判断 本願発明と引用発明とを対比する。 a.引用発明の「ステンレス鋼板等による平板状の金属基板」は、本願発明の「ステンレス基板」に相当する。また、引用発明の金属基板の「他方の面」とは、半導体素子を搭載する面側であるから、本願発明のステンレス基板の「一の面側」に相当する。 b.引用発明の「金属層8b」は、半導体素子を搭載するものであるから、本願発明の「アイランド部」に相当する。また、引用発明の「半導体素子の電極パッド」は、半導体素子に形成された電極であるから、本願発明の「半導体素子の電極」に相当し、引用発明の「金属層8a」は、半導体素子の電極と電気的に接続されるものであるから、本願発明の「電極部」に相当する。よって、引用発明は、本願発明の「第5工程」を備えている。 c.引用発明の「金薄膜層」及び「NiまたはNi・Cｏの薄膜金属層」は、この2層によって金属層(本願発明のアイランド部、電極部に相当。)を形成しており、共に電着形成されているから、引用発明の電着形成された「金薄膜層」は、本願発明の「金をメッキ成長」させた「実装用金属薄膜」に相当し、引用発明の電着形成された「NiまたはNi・Cｏの薄膜金属層」は、「電鋳により成長」させた「リード層」に相当する。 d.引用発明の「パターンニングされたレジスト膜を形成する工程」は、金属層(本願発明のアイランド部、電極部に相当。)を形成するために該金属層形成領域以外にレジストパターンを形成するものであるから、本願発明の「所定のパターンから成るレジストパターン層を形成する第1の工程」に相当する。但し、この第1の工程の後にレジストパターンで覆われていない領域に、本願発明は 実装用金属薄膜及びリード層を連続して形成し、その後「レジストパターン層を除去」しているのに対して、引用発明は金薄膜(本願発明の実装用金属薄膜に相当。)のみを形成し、その後レジスト膜を除去し、それからNiまたはNi・Cｏの薄膜金属層(本願発明のリード層に相当。)のパターンを形成している。 e.本願発明は金メッキを成長させる前に「ステンレス基板の露出領域に存在する不活性膜を化学エッチングにより除去する」工程を有しているが、引用発明には金属基板の不活性膜を除去する旨の特定はない。 f.本願発明は金メッキの厚みを「0.05μm?1μm」としているが、引用発明には金の厚みに関する特定はない。 g.上記e及びfを除き、引用発明は、実装用金属薄膜及びリード層からなる二層構造のアイランド部及び電極部を独立して形成しているものであるから、本願発明の「第3の工程」を備えている。 h.引用発明の「樹脂封止体」は、半導体素子搭載部分を樹脂でモールドしたものであるから、本願発明の「樹脂層」に相当する。よって、引用発明は、本願発明の「第6の工程」を備えている。 i.引用発明は、金属基板(本願発明のステンレス基板に相当。)を引き剥がし、該引き剥がした面は樹脂領域と金薄膜(本願発明の実装用金属薄膜に相当。)領域とが露出するから、本願発明の「第7の工程」を備えている。但し、引用発明は、上記eのとおり、化学エッチングを行った領域は確認できない。 したがって、本願発明と引用発明は、以下の点で一致ないし相違している。 (一致点) 「ステンレス基板の一の面側に、半導体素子搭載用のアイランド部および上記半導体素子の電極と接続される電極部を形成するための所定パターンから成るレジストパターン層を形成する第1の工程と、 上記第1の工程の後、上記ステンレス基板の上記面のうち上記レジストパターン層で覆われていない露出領域に、上記実装用金属薄膜として金をメッキ成長させ、上記実装用金属薄膜上に電鋳によりリード層を成長させ、上記実装用金属薄膜とこの上面に一体に積層される上記リード層との少なくとも二層構造から成る上記アイランド部および上記電極部を独立して形成する第3の工程と、 上記工程の後、上記アイランド部に上記半導体素子を搭載した後、上記半導体素子の上記電極と上記電極部とを電気的に接続する第5の工程と、 上記第5の工程の後、上記ステンレス基板上の上記半導体素子搭載部分を樹脂でモールドして樹脂層を形成する第6の工程と、 上記第6の工程の後、上記ステンレス基板を引き剥がし除去して、上記樹脂層のうち上記ステンレス基板の上記面との対向面が剥離面として露出すると共に、上記アイランド部および上記電極部の上記実装用金属薄膜のうち上記ステンレス基板の上記面との各対向面が剥離面として露出する、第7の工程とを含む、半導体装置の製造方法。」 (相違点1) ステンレス基板の実装用金属薄膜を形成する面について、本願発明は「レジストパターン層で覆われていない露出領域に対し、不活性膜を化学エッチングにより除去する」工程を備えているが、引用発明は不活性膜を除去する工程に関して特定がない点。 また、その結果、ステンレス基板を引きはがした面が、本願発明は「化学エッチングが行われていない領域と化学エッチングが行われた領域が剥離面として露出する」のに対し、引用発明はそのようなものか明らかではない点。 (相違点2) 本願発明は、レジストパターン層を形成し、次に実装用金属薄膜とリード層を形成し、その後にレジストパターン層を除去しているのに対して、引用発明は、レジスト膜を形成し、次に金薄膜(本願の実装用金属薄膜に相当。)を形成し、その後にレジスト膜を除去し、続いて、NiまたはNi・Cｏの薄膜金属層(本願発明のリード層に相当。)を形成する点。 (相違点3) 金をメッキ成長させた実装用金属薄膜について、本願発明は「0.05μm?1μmの厚」で金をメッキするのに対して、引用発明は金の厚みに関して具体的な特定がない点。 そこで、上記相違点について検討する。 ＜相違点1について＞ ステンレス表面に不活性膜があることは技術常識であるところ、ステンレス表面に金などの金属層を形成する前に、不活性膜を除去すること(活性化処理を行うこと)は、平成26年9月30日付け拒絶理由通知で引用した特開昭60-234380号公報(第2頁17行?20行、第3頁右上欄9行?14行を参照。以下、「引用例2」という。)、特開昭61-243193号公報(第4頁左上欄4行?15行を参照。以下、「引用例3」という。)、特公昭61-42796号公報(第1頁左欄12行?16行、第1頁右欄26行?第2頁左欄4行を参照。以下、「引用例4」という。)、特開平10-177004号公報(段落【0009】?【0010】を参照。以下、「引用例5」という。)、特開10-335779号公報(段落【0012】、段落【0018】を参照。以下、「引用例6」という。)、特開昭63-164327号公報(第2頁左上欄6行?同頁右上欄1行を参照。以下、「引用例7」という。)に記載されているように周知慣用手段である。そして、引用例2に「酸による活性化処理」を施すと記載されているように、不活性膜を除去する方法として化学エッチングを採用することも当業者であれば適宜選択し得ることである。 したがって、引用発明のレジストパターン層を形成後に「金を薄膜形成する工程」に周知技術を採用して相違点1とすることは、当業者であれば容易に発明できたことである。 なお、審判請求人は意見書において、活性化処理を「化学エッチング」で行うことに特化した旨の主張しているが、本願明細書には「必要に応じて化学エッチングによる表面酸化被膜除去や薬品による周知の化学処理等の表面活性処理を行った後」(段落【0019】参照。)との記載が認められるだけで、複数の活性化処理手段の中から化学エッチングを選択したことによる特別な事情や作用効果の記載はないから、活性化処理としての化学エッチングを選択したことを格別な事項と認めることはできない。また、化学エッチングによって半導体装置底面に「窪み、突出」ができる旨を主張しているが、本願明細書にはその旨の記載はなく、寧ろ本願明細書には、「アイランド部および電極部の金属薄膜の各裏面が、樹脂層の底面と同一平面で露出した状態で形成される」と記載されており、審判請求人の主張を採用することはできない。 ＜相違点2について＞ 1つのレジストパターン層を用いて、複数の金属層を形成し、その後に該レジストパターン層を除去することは、引用例7、平成26年9月30日付け拒絶理由通知で引用した特開昭63-86322号公報(第3頁右上欄5行?13行を参照。以下、「引用例8」という。)、特開2002-198462号公報(段落【0097】?【0101】を参照。以下、「引用例9」という。)、特開2002-289739号公報(段落【0041】?【0045】を参照。以下、「引用例10」という。)に記載されているように周知慣用手段である。 したがって、引用発明の金属層を形成する工程に周知技術を採用して相違点2とすることは、当業者であれば容易に発明できたことである。 ＜相違点3について＞ 金メッキの厚みは適宜設計し得るところ、厚みを0.05μm?1μmとすることは、引用例3(第5頁の第1表を参照。)、引用例4(第3頁の実施例2の記載を参照。)、引用例8(第3頁の実施例1の記載を参照。)、引用例9(段落【0100】を参照。)、引用例10(段落【0049】を参照。)に記載されているように周知慣用手段である。 引用発明の金を薄膜形成する工程に周知技術を採用して相違点3とすることは、当業者であれば容易に発明できたことである。 そして、本願発明の作用効果も、引用発明及び周知技術から当業者が容易に予測できる範囲のものである。 4.むすび 以上のとおり、本願の請求項1に係る発明は、特許法第29条第2項の規定により特許を受けることができないものであるから、その余の請求項について論及するまでもなく、本願は拒絶すべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2015-02-19 |
| 結審通知日 | 2015-02-24 |
| 審決日 | 2015-03-09 |
| 出願番号 | 特願2011-171781(P2011-171781) |
| 審決分類 |
P
1
8・
121-
WZ
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 山本 雄一 |
| 特許庁審判長 |
水野 恵雄 |
| 特許庁審判官 |
関谷 隆一 酒井 朋広 |
| 発明の名称 | 半導体装置の製造方法 |
| 代理人 | 石坂 泰紀 |
| 代理人 | 長谷川 芳樹 |
| 代理人 | 松澤 寿昭 |