• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1301460
審判番号 不服2013-19218  
総通号数 187 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2015-07-31 
種別 拒絶査定不服の審決 
審判請求日 2013-10-03 
確定日 2015-06-03 
事件の表示 特願2010-142492「エピタキシャル被覆された半導体ウェハの製造方法」拒絶査定不服審判事件〔平成23年 1月13日出願公開、特開2011- 9746〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本件出願は、平成22年6月23日(パリ条約による優先権主張 2009年(平成21年)6月24日、ドイツ連邦共和国)の出願であって、平成24年9月3日付けで拒絶の理由が通知され、同年12月10日に意見書及び手続補正書が提出されたが、平成25年5月28日付けで拒絶の査定がなされた。
これに対し、上記拒絶の査定を不服として平成25年10月3日に審判の請求がなされると同時に手続補正書が提出された。

第2 平成25年10月3日付けの手続補正についての補正の却下の決定
[補正の却下の決定の結論]
平成25年10月3日付けの手続補正を却下する。

[理由]
1 補正の内容の概要
平成25年10月3日付けの手続補正(以下「本件補正」という)は、特許請求の範囲について補正をするものであって、特許請求の範囲の請求項1についての補正前後の記載は、以下のとおりである(補正箇所に下線を付した)。

(1)補正前
「記載された順序で次の工程:(a)半導体ウェハの片面にエピタキシャル層を堆積させる工程、(b)前記半導体ウェハのエピタキシャル被覆された側を固定砥粒を有する研磨パッドを使用して固体を含まない研磨剤溶液を供給しながら第1の研磨を行う工程、(c)前記半導体ウェハのエピタキシャル被覆された側を、固定砥粒を有していない軟質の研磨パッドを使用して研磨剤懸濁液を供給しながらCMP研磨を行う工程、(d)前記半導体ウェハの予めエピタキシャル被覆されかつ研磨された側に新たなエピタキシャル層を堆積させる工程を有する、エピタキシャル被覆された半導体ウェハを製造する方法。」

(2)補正後
「記載された順序で次の工程:(a)半導体ウェハの片面にエピタキシャル層を堆積させる工程、(b)前記半導体ウェハのエピタキシャル被覆された側を固定砥粒を有する研磨パッドを使用して固体を含まない研磨剤溶液を供給しながら第1の研磨を行うことでエピタキシャル被覆された前記半導体ウェハの表面の成長縞を低減する工程、(c)前記半導体ウェハのエピタキシャル被覆された側を、固定砥粒を有していない軟質の研磨パッドを使用して研磨剤懸濁液を供給しながらCMP研磨を行う工程、(d)前記半導体ウェハの予めエピタキシャル被覆されかつ研磨された側に新たなエピタキシャル層を堆積させる工程を有する、エピタキシャル被覆された半導体ウェハを製造する方法。」

2 補正の適否
(1)新規事項・目的要件
本件補正は、特許請求の範囲の請求項1について、「第1の研磨を行う工程」を、「第1の研磨を行うことでエピタキシャル被覆された前記半導体ウェハの表面の成長縞を低減する工程」と補正するもので、「第1の研磨」について「エピタキシャル被覆された前記半導体ウェハの表面の成長縞を低減する」ものと限定しているから、特許請求の範囲の減縮を目的とするものである。
また、本願明細書の段落【0043】には、「前記工程は、第1のエピタキシャル工程の後に見られる前記半導体ウェハの表面上の成長縞を低減するか又は完全に除去するために用いられる。前記堆積されたエピタキシャル層の全ては取り去られない。」と記載され、当該記載の「前記工程」が「第1の研磨を行う工程」であり、「第1のエピタキシャル工程」が「半導体ウェハの表面をエピタキシャル被覆する工程」であることは、明細書全体の記載からみて明らかであるから、本件補正は新規事項を追加するものではない。

(2)独立特許要件
次に、本件補正後の特許請求の範囲の請求項1に係る発明(以下「補正発明」という)が、特許出願の際独立して特許を受けることができるものであるか否かについて検討する。

ア 引用刊行物及びその記載事項
(ア)刊行物1
本件優先日前に頒布され、原査定の拒絶の理由に引用された刊行物である特開2009-33159号公報(以下「刊行物1」という)には、次の事項が記載されている(下線は理解の便のため当審で付した)。

a 「【請求項1】
半導体材料から構成された基板を研磨する方法において、
研磨パッド中に結合された研磨材を含有する研磨パッド上で基板を研磨し、研磨材溶液が研磨工程中に基板と研磨パッドとの間に導入される、タイプAの少なくとも1つの研磨工程;および
研磨パッド中に結合された研磨材を含有する研磨パッド上で基板を研磨し、結合されていない研磨材を含有する研磨材スラリーが研磨工程中に基板と研磨パッドとの間に導入される、タイプBの少なくとも1つの研磨工程を有することを特徴とする、半導体材料から構成された基板を研磨する方法。
【請求項2】
タイプBの研磨工程をタイプAの研磨工程の前または後に実施する、請求項1記載の方法。」

b 「【請求項5】
基板を研磨材が結合されていない研磨パッドを用いて研磨するタイプCの少なくとも1つの研磨工程を有し、結合されていない研磨材を含有する研磨材スラリーを、研磨工程中に基板と研磨パッドとの間に導入する、請求項1から4までのいずれか1項に記載の方法。」

c 「【0009】
研磨材溶液は、最も簡単な場合には、水であり、好ましくは、半導体工業に使用するために常用の純度を有する脱イオン水(DIW)である。…(後略)」

d 「【0010】
本発明により研磨される適当な基板は、殊に材料、例えばケイ素、ヒ化ガリウム、Si_(x)Ge_(1-x)、サファイアおよび炭化ケイ素から構成された半導体ウェーハを含む。特に好ましい基板は、ケイ素から構成された半導体ウェーハおよびこのケイ素に由来する基板である。ケイ素から構成された半導体ウェーハの研磨すべき表面は、結晶からの半導体ウェーハの分離後、半導体ウェーハのラッピング後、半導体ウェーハの研削後、半導体ウェーハのエッチング後または既に行なわれた半導体ウェーハの研磨後に生じるような状態で存在することができる。ケイ素から構成された半導体ウェーハに由来する基板は、殊に1つの層構造を有する基板、例えばエピタキシーにより析出された層を有する半導体ウェーハ、SOI基板("silicon on insulator")およびsSOI基板("strained silicon on insulator"歪みSOI基板)およびその中間製品を意味するものと理解すべきである。中間製品は、ドナー半導体ウェーハをも含み、この場合このドナー半導体ウェーハの層は、殊にSOI基板の製造中に他の基板に移行している。再使用することができるようにするために、層移行によって覆われていないドナー半導体の表面は、比較的粗く、端部で特徴のある段を有し、したがってこの表面は、平坦化されなければならない。基板の研磨すべき表面は、ケイ素である必要はないし、ケイ素だけから構成されていない。例示的に、III-V化合物半導体を構成する層、例えばヒ化ガリウム、またはケイ素とゲルマニウムから構成された合金(Si_(x)Ge_(1-x))が含まれていてよい。更に、例は、リン化インジウム、窒化ガリウムおよびヒ化アルミニウムガリウムから構成された層である。Si_(x)Ge_(1-x)層の表面は、しばしば転位によって引き起こされたパターンによって特徴付けられており、"クロスハッチ(cross hatch)"として公知であり、一般に1つ以上の他の層が前記表面上に析出されうる前に平坦化されなければならない。」

e 「【0012】
本発明による方法は、原理的に両面研磨の形で実施されうる。この場合、半導体ウェーハの両面は、同時に研磨される。しかし、特に好適な適用範囲は、片面研磨される。この場合、大きな直径を有する基板、例えば300mmの直径を有するケイ素から構成された半導体ウェーハは、通常、片面研磨される。…(後略)」

f 「【0016】
更に、本発明による方法は、研磨工程、例えばCMP工程を有することができ、この工程は、本明細書中で、タイプCの研磨工程と呼称される。このような研磨工程は、好ましくはタイプAまたはタイプBの研磨工程の後に実施される。…(後略)」

g 刊行物1に記載された発明
上記摘記事項a?fを、技術常識を踏まえ補正発明に照らして整理すると、刊行物1には以下の発明が記載されていると認められる。
「記載された順序で次の工程:(a)エピタキシーにより析出された層を有する半導体ウェーハを用意する工程、(b-1)前記半導体ウェーハのエピタキシー層側を研磨パッド中に結合された研磨材を含有する研磨パッドを使用して研磨材溶液の水を供給しながら研磨を行うことで平坦化する工程、(b-2)前記半導体ウェーハのエピタキシー層側を研磨パッド中に結合された研磨材を含有する研磨パッドを使用して結合されていない研磨材を含有する研磨材スラリーを供給しながら研磨を行うことで平坦化する工程、(c)前記半導体ウェーハのエピタキシー層側を、研磨材が結合されていない研磨パッドを使用して結合されていない研磨材を含有する研磨材スラリーを供給しながらCMP研磨を行う工程を有する、エピタキシー層を有する半導体ウェーハを研磨する方法。」(以下「刊行物1発明」という)

(イ)刊行物2
本件優先日前に頒布され、原査定の拒絶の理由に引用された刊行物である特開平10-12547号公報(以下「刊行物2」という)には、次の事項が記載されている(下線は理解の便のため当審で付した)。

a 「【0006】
【本発明が解決しようとする課題】本発明は、上述したような問題点を解決し、サファイア基板上にバルクのシリコン基板並の結晶欠陥の少ないシリコン層を得る工業的製造方法を提供することを目的とする。」

b 「【0008】そこで、1度の成膜で平坦な薄膜を得る成長条件を検討するのではなく、サファイア基板上に形成されたシリコン層を一旦強制的に平坦化することにより、擬似的にバルクのシリコン基板に近い表面を作り出し、その表面に再度シリコン層を形成する工程を検討したところ従来法に比べ極めて著しい改善が見られた。すなわち、本発明はサファイア基板上にシリコン層2を形成する工程と、該形成したシリコン層の表面を平坦化する工程と、該平坦化されたシリコン層2’上に再度シリコン層3を形成する工程とを有することを特徴とする半導体基板の製造方法である。」

c 「【0014】
【実施例1】以下実施例によって本発明の実施の形態を詳細に説明する。第1図は、本発明による基板の製造方法を工程順に示した概略図である。まず、第1図(a)に示すようにサファイア基板1上に化学気相成長法で堆積温度700℃、ガス(SiH_(4) +H_(2) の混合ガス)圧力10Pa、SiH_(4) の分圧0.2Pa、堆積時間180分の条件によりシリコン2を1.2μm形成した。このときのシリコン層の表面をAFM(AtomicForceMicroscopy)法により測定したところ、10?20nmの凹凸があった。
【0015】その後、サファイア基板1上のシリコン2を機械的化学研磨法(CMP法)で研磨剤ヒュームドシリカ(粒径1500Å)、研磨圧力40kg/wafer、定盤回転数30rpm、研磨時間3分の条件により、0.2μmまで研磨し、図1(b)のように表面の凹凸を1nm以下まで平坦化した。次に平坦化したシリコン2の表面に再度シリコン層3を化学気相成長法で堆積温度800℃、ガス(SiH_(4) +H_(2) の混合ガス)圧力10Pa、SiH_(4) の分圧0.2Pa、堆積時間20分の条件で0.2μm成長させ、サファイア上のシリコン層の厚さを総計0.4μmとした。」

d 刊行物2に記載された事項
上記摘記事項a?cを、技術常識を踏まえて整理すると、刊行物2には以下の事項が記載されていると認められる。
「半導体基板の製造方法において、基板上に化学気相成長法でシリコン層を堆積させる工程、研磨を行うことで形成したシリコン層の表面の凹凸を平坦化する工程、基板上に化学気相成長法でシリコン層を堆積させかつ研磨で平坦化した側に再度シリコン層を化学気相成長法で堆積させる工程を有する点」(以下「刊行物2事項」という)

イ 対比
補正発明と刊行物1発明とを対比する。
刊行物1発明の「半導体ウェーハのエピタキシー層側」は、補正発明の「半導体ウェハのエピタキシャル被覆された側」に相当し、同様に、「研磨パッド中に結合された研磨材を含有する研磨パッド」は「固定砥粒を有する研磨パッド」に、「研磨材溶液の水」は「固体を含まない研磨剤溶液」に、「研磨材が結合されていない研磨パッド」は「固定砥粒を有していない軟質の研磨パッド」に、「結合されていない研磨材を含有する研磨材スラリー」は「研磨剤懸濁液」に、それぞれ相当する。そして、刊行物1発明の「エピタキシー層を有する半導体ウェーハを研磨する方法」と補正発明の「エピタキシャル被覆された半導体ウェハを製造する方法」とは、「エピタキシャル被覆された半導体ウェハを研磨する方法」である限りでは共通するものである。
そうすると、補正発明と刊行物1発明とは、以下の点で一致する。
<一致点>
「記載された順序で次の工程:(b)前記半導体ウェハのエピタキシャル被覆された側を固定砥粒を有する研磨パッドを使用して固体を含まない研磨剤溶液を供給しながら第1の研磨を行う工程、(c)前記半導体ウェハのエピタキシャル被覆された側を、固定砥粒を有していない軟質の研磨パッドを使用して研磨剤懸濁液を供給しながらCMP研磨を行う工程を有する、エピタキシャル被覆された半導体ウェハを研磨する方法。」
そして、補正発明と刊行物1発明とは、以下の点で相違する。
<相違点1>
「半導体ウェハのエピタキシャル被覆された側を固定砥粒を有する研磨パッドを使用して研磨を行う工程」について、補正発明は、「固体を含まない研磨剤溶液を供給しながら」行う工程だけであるのに対し、刊行物1発明では、さらに「結合されていない研磨材を含有する研磨材スラリーを供給しながら」行う工程も有している点。
<相違点2>
補正発明は、「半導体ウェハを製造する方法」であって「(a)半導体ウェハの片面にエピタキシャル層を堆積させる工程」及び「(d)前記半導体ウェハの予めエピタキシャル被覆されかつ研磨された側に新たなエピタキシャル層を堆積させる工程」も有しているのに対し、刊行物1発明は、「エピタキシーにより析出された層を有する半導体ウェーハを用意する工程」を有する「半導体ウェハを研磨する方法」である点。
<相違点3>
補正発明が、「第1の研磨を行うことでエピタキシャル被覆された前記半導体ウェハの表面の成長縞を低減する」ものであるのに対し、刊行物1発明が、「第1の研磨を行うことで平坦化する」ものであるが、「エピタキシャル被覆された前記半導体ウェハの表面の成長縞を低減する」ものであるかは不明な点。

ウ 相違点の検討
(ア)<相違点1>について
補正発明において、研磨に関する工程の順序については、(b)の「第1の研磨を行う工程」及び(c)の「CMP研磨を行う工程」を有し、(b)工程後に(c)工程を行う順番であることが特定されているものの、他の研磨工程の有無及びその順番については、特に特定されていない。一方、刊行物1発明は、補正発明の上記(b)工程及び上記(c)工程に相当する研磨工程を有し、その順番も(b)工程後に(c)工程を行っているから、この点で補正発明と一致するものである。また、刊行物1発明の「(b-2)前記半導体ウェーハのエピタキシー層側を研磨パッド中に結合された研磨材を含有する研磨パッドを使用して結合されていない研磨材を含有する研磨材スラリーを供給しながら研磨を行うことで平坦化する工程」については、上記(b)工程及び上記(c)工程に相当する研磨工程による研磨作用の効果を補強するものではあってもこれを阻害するものではないから、上記(b-2)の工程を有しているからといって、上記補正発明との一致点が覆されることにはならない。そうすると、相違点1は実質的な相違点とはならないものである。
なお、仮に相違点1が実質的な相違点であったとしても、半導体ウェハの研磨技術において、研磨パッドや研磨液の種類を適宜選択した異なる研磨工程をどのように組み合わせて研磨を行うかは、当業者が行う設計的事項になるべきことが技術常識であるところ、刊行物1発明の(b-1)工程、(b-2)工程及び(c)工程のうち、(b-2)工程を含む場合と含まない場合とで適宜選択することが可能であることは、例えば、特開2009-124153号公報の段落【0016】にも、工程順序a)及びb)として例示されており(「FAポリシング」、「研磨布ポリシング」及び「CMP」がそれぞれ刊行物1発明の(b-1)工程、(b-2)工程及び(c)工程に相当するものである)、刊行物1発明において(b-2)工程を行わないことで、相違点1に係る特定事項とすることも、当業者にとって格別の困難性はないものと認められる。

(イ)<相違点2>について
上記刊行物2事項を補正発明と対比すると、刊行物2事項の「半導体基板の製造方法」は補正発明の「半導体ウェハを製造する方法」に相当し、同様に「基板上に化学気相成長法でシリコン層を堆積させる工程」は「(a)半導体ウェハの片面にエピタキシャル層を堆積させる工程」に、「基板上に化学気相成長法でシリコン層を堆積させかつ研磨で平坦化した側に再度シリコン層を化学気相成長法で堆積させる工程」は「(d)前記半導体ウェハの予めエピタキシャル被覆されかつ研磨された側に新たなエピタキシャル層を堆積させる工程」に、それぞれ相当する。
そうすると、刊行物2事項は、<相違点2>に係る「半導体ウェハを製造する方法」の「(a)半導体ウェハの片面にエピタキシャル層を堆積させる工程」及び「(d)前記半導体ウェハの予めエピタキシャル被覆されかつ研磨された側に新たなエピタキシャル層を堆積させる工程」を全て有していることになる。そして、刊行物2事項は、半導体ウェハのエピタキシャル層の研磨工程を有する半導体ウェハの製造方法に係る技術である。したがって、エピタキシャル被覆された半導体ウェハの研磨を行う技術である刊行物1発明に、当該刊行物2事項の技術を適用し、半導体ウェハの製造方法にすることで、<相違点2>に係る補正発明のように構成することは、当業者であれば容易に想到し得たものである。

(ウ)<相違点3>について
エピタキシャル成長により製造した基板表面に成長縞やピットなどの荒れが見られた場合に、結晶成長を阻害させないように基板表面を研磨により平坦化する技術は、例えば、特開2007-197240号公報(段落【0030】の記載を参照)にも示されているように、従来周知の事項である。そして、刊行物1発明の半導体ウェハについて、その表面にエピタキシャル被覆を行った場合に、多少なりとも成長縞による表面の荒れが生じ得ることは、刊行物1に明示されていなくとも当業者には自明の事項である。また、刊行物1発明の「平坦化する」ことが、半導体ウェハの表面の荒れを平坦化する意味であることは技術常識である。そうすると、刊行物1発明が、「第1の研磨を行うことで平坦化する」際に、上記従来周知の事項を勘案し、成長縞を低減するように研磨を行うことは、当業者にとって格別困難な事項ではない。

(エ)効果について
補正発明によってもたらされる効果も、刊行物1発明、刊行物2事項及び上記従来周知の事項から、当業者であれば予測できる程度のものであって、格別のものではない。

エ 小結
したがって、補正発明は、刊行物1発明、刊行物2事項及び従来周知の事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものである。

(3)補正の適否についてのむすび
本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので、同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。
よって、上記[補正の却下の決定の結論]のとおり、決定する。

第3 本件出願について
1 本願発明
本件補正は、上記のとおり却下されることとなるので、本件出願の請求項1ないし10に係る発明は、平成24年12月10日付けの手続補正書により補正された特許請求の範囲の請求項1ないし10に記載された事項により特定されるとおりのものであると認められ、その請求項1に係る発明(以下「本願発明」という)は、上記第2の1(1)に示す特許請求の範囲の請求項1に記載されたとおりのものである。

2 引用刊行物
これに対して、原査定の拒絶の理由に引用された刊行物1、2及びその記載事項は、上記第2の2(2)アに記載したとおりである。

3 当審の判断
本願発明は、補正発明の特定事項である「第1の研磨を行う工程」について、当該研磨を行うことで「エピタキシャル被覆された前記半導体ウェハの表面の成長縞を低減する」という限定事項を削除するものである。
そこで、本願発明と刊行物1発明とを対比すると、両者は上記第2の2(2)イに示された<相違点1>及び<相違点2>でのみ相違し、他は一致することになる。そして、当該<相違点1>及び<相違点2>については、上記第2の2(2)ウで検討したとおり、刊行物1発明及び刊行物2事項から当業者が容易に想到し得たものである。
そうすると、本願発明は、刊行物1発明及び刊行物2事項に基づいて、当業者が容易に発明をすることができたものといえる。

第4 まとめ
したがって、本願発明は、特許法第29条第2項の規定により特許を受けることができないから、本件出願のその他の請求項に係る発明について検討するまでもなく、本件出願は拒絶されるべきものである。
よって、結論のとおり審決する。

 
審理終結日 2014-12-24 
結審通知日 2015-01-06 
審決日 2015-01-20 
出願番号 特願2010-142492(P2010-142492)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 福島 和幸佐藤 健一  
特許庁審判長 久保 克彦
特許庁審判官 石川 好文
栗田 雅弘
発明の名称 エピタキシャル被覆された半導体ウェハの製造方法  
代理人 特許業務法人深見特許事務所  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ