• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
審判 査定不服 1項3号刊行物記載 取り消して特許、登録 H01L
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
管理番号 1323129
審判番号 不服2015-8203  
総通号数 206 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-02-24 
種別 拒絶査定不服の審決 
審判請求日 2015-05-01 
確定日 2017-01-23 
事件の表示 特願2011-522513「埋め込み接地板を備えた半導体構造体の製造方法」拒絶査定不服審判事件〔平成22年 2月18日国際公開、WO2010/018204、平成23年12月22日国内公表、特表2011-530826、請求項の数(13)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、2009年8月13日(パリ条約による優先権主張外国庁受理2008年8月14日、フランス)を国際出願日とする出願であって、その手続きの経緯は以下のとおりである。

平成23年 4月 7日 翻訳文の提出
平成24年 7月30日 審査請求
平成26年 1月17日 拒絶理由通知(起案日)
平成26年 7月18日 意見書及び手続補正書の提出
平成26年12月22日 拒絶査定(起案日)
平成27年 5月 1日 審判請求及び手続補正書の提出
平成28年 6月13日 当審拒絶理由通知(起案日)
平成28年11月11日 意見書及び手続補正書の提出


第2 本願発明
本願の請求項1?13に係る発明は、平成28年11月11日に提出された手続補正書により補正された特許請求の範囲の記載からみて、その特許請求の範囲の請求項1?13に記載された事項により特定される以下のとおりのものと認められる。

「 【請求項1】
絶縁構造体上に半導体を形成する方法であって、
a)半導体基板(2)上に拡散に対するバリアとして機能する層(5)であって、シリコンカーバイドから形成される前記層(5)を堆積するステップと、
b)前記層(5)上に半導体層を堆積するステップと、
c)前記半導体層内に周期表の第IIIカラム又は第Vカラムの元素でドープされた接地板を形成するステップであって、前記接地板が、前記半導体層内にドーパントを導入して前記半導体層をドープすることにより形成されるステップと、
d)誘電体層(3)を形成するステップであって、
前記誘電体層(3)を、
-半導体材料から形成された、若しくは半導体材料から形成された表面層を含む、ソース基板と称される第2基板(10)の半導体材料から形成された表面上に、又は
-前記接地板と接触して前記半導体層上に、形成するステップと、
e)次に、前記半導体基板(2)と前記ソース基板とを組み合わせるステップであって、前記接地板が、前記層(5)と前記誘電体層(3)との間にあり、前記誘電体層が、前記ソース基板と前記接地板との間にあるステップと、
f)次に、半導体構造体の表面上に、半導体材料から形成される膜(20)を残すように、前記ソース基板を薄くするステップと、
を含むことを特徴とする方法。
【請求項2】
拡散に対するバリアとして機能する前記層が、Si_(99%)C_(1%)型のシリコンカーバイドから形成されることを特徴とする請求項1に記載の方法。
【請求項3】
前記誘電体層(3)が、酸化物及び/又は窒化物及び/又はHigh K材料から形成されることを特徴とする請求項1又は2のいずれか一項に記載の方法。
【請求項4】
前記誘電体層(3)が、組み合わされる面の少なくとも一方上における堆積及び/又は反応によって形成されることを特徴とする請求項1から3のいずれか一項に記載の方法。
【請求項5】
前記半導体基板及び/又は前記ソース基板が、シリコン又はシリコンカーバイドSi_(1-X)C_(X)から形成されることを特徴とする請求項1から4のいずれか一項に記載の方法。
【請求項6】
前記接地板(4)が、前記半導体層内へのプラズマドーピング又はイオン注入により形成されることを特徴とする請求項1から5のいずれか一項に記載の方法。
【請求項7】
前記接地板(4)が、注入前に堆積されかつ注入後に除去される表面層を介して、前記半導体層内にドーパントをイオン注入により導入することにより形成されることを特徴とする請求項1から5のいずれか一項に記載の方法。
【請求項8】
前記接地板内のドーピングが、10^(19)at.cm^(-3)を超えることを特徴とする請求項1から7のいずれか一項に記載の方法。
【請求項9】
組み合わされる面の少なくとも一方が、接着前に窒化されることを特徴とする請求項1から8のいずれか一項に記載の方法。
【請求項10】
前記ソース基板(10)が、表面下の局所的なガス種の注入を受け、そこに埋め込み脆化領域(21)を形成し、この操作が、前記誘電体層(3)の形成前又は後に行われることを特徴とする請求項1から9のいずれか一項に記載の方法。
【請求項11】
前記ソース基板(10)内に注入される前記ガス種が、水素であることを特徴とする請求項10に記載の方法。
【請求項12】
前記埋め込み脆化領域(21)において、基板を破壊する方法により、前記ソース基板(10)を薄くするステップが行われることを特徴とする請求項10又は11のいずれか一項に記載の方法。
【請求項13】
前記基板を薄くするステップが、ミリング、及び/又は機械的薄化、及び/又は機械的-化学的薄化、及び/又は化学エッチングによって行われることを特徴とする請求項1から9のいずれか一項に記載の方法。」

以下、本願の請求項1に係る発明ないし請求項13に係る発明を、それぞれ、「本願発明1」ないし「本願発明13」という。


第3 原査定の理由について
1 原査定の理由の概要
(1)拒絶理由通知の概要
原査定の根拠となった平成26年1月17日付けの拒絶理由通知の概要は以下のとおりである。
「1.この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第2号に規定する要件を満たしていない。
……(中略)……
4.この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。

5.この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

〔理由1〕
……(中略)……
B.本願の請求項9には「前記接地板(4)が、前記最終基板(2)の表面上におけるCVDドーピング又はプラズマドーピング又はイオン注入により形成される」と記載されている。
しかしながら、この記載は、「最終基板(2)の表面上」の構成に「CVDドーピング又はプラズマドーピング又はイオン注入」を行うことを意味しているのか、最終基板(2)の表面(表層)に「CVDドーピング又はプラズマドーピング又はイオン注入」を行うことを意味しているのか、それとも別の意味であるのか、特定することができない。
また、仮に、上記の記載が最終基板(2)の表層に「CVDドーピング又はプラズマドーピング又はイオン注入」を行うことを意味している場合、当該記載と引用する請求項7の「前記接地板(4)が、ドープ層を堆積することにより形成される」との記載や、請求項1の「最終基板と称される半導体基板(2)の表面上に、接地板を形成するように周期表の第IIIカラム及び第Vカラムの元素でドープされた半導体層(4)を形成する」との記載は、整合していない。
さらに、最終基板(2)の表層に「CVDドーピング」を行うとは、どのような構成であるのか、特定することができない。
よって、本願の請求項9に係る発明は、不明確である。
……(中略)……
〔理由4、5〕
・請求項1?10、13?16
・引用文献1
・備考
引用文献1の、特に段落0029?0066を参照。
引用文献1に記載された多結晶シリコン膜4が、本願発明の「半導体層(4)」に相当するものと認められる。

〔理由5〕
・請求項11、17?19
・引用文献1
・備考
引用文献1に記載された発明において、多結晶シリコン膜4中の不純物濃度や、単結晶シリコン薄膜7の膜厚は、多結晶シリコン膜4の抵抗値や、SOI基板の用途等を考慮して、当業者が適宜決定し得る設計事項である。

・請求項12
・引用文献1?3
・備考
引用文献1に記載された発明において、貼り合わされる面の少なくとも一方を、貼り合せ前に窒化することは、引用文献2、3の記載を参酌すれば、当業者であれば容易に想到し得たことである。

引 用 文 献 等 一 覧
1.特開平11-111839号公報
2.特開2005-142524号公報
3.特開2007-243038号公報」

(2)原査定の概要
平成26年12月22日付けでなされた拒絶査定(以下「原査定」という。)の概要は以下のとおりである。
「〔理由1:特許法第36条第6項第2号
・先の拒絶理由のB.について
本願の請求項8には「前記接地板(4)が、前記最終基板(2)の表面上における」「プラズマドーピング又はイオン注入により形成される」と記載されている。
しかしながら、この記載は、「最終基板(2)の表面上」の構成に「プラズマドーピング又はイオン注入」を行うことを意味しているのか、最終基板(2)の表面(表層)に「プラズマドーピング又はイオン注入」を行うことを意味しているのか、それとも別の意味であるのか、特定することができない。
また、引用する請求項1には「a)最終基板と称される半導体基板(2)の表面上に、接地板を形成するように周期表の第IIIカラム又は第Vカラムの元素でドープされた半導体層(4)を形成するステップであって、前記接地板が、前記最終基板内にドーパントを導入して前記最終基板の表層をドープすることにより形成されるステップ」と記載されているが、「a)最終基板と称される半導体基板(2)の表面上に、接地板を形成するように周期表の第IIIカラム又は第Vカラムの元素でドープされた半導体層(4)を形成するステップ」との記載は、最終基板の表面の上に接地板を形成するように解釈できる記載であるものの、「前記接地板が、前記最終基板内にドーパントを導入して前記最終基板の表層をドープすることにより形成される」との記載は、最終基板内に接地板を形成する
と解釈できる記載であり、両者の記載が整合しておらず、不明確であることからも、上記の記載の意味を特定することができない。
よって、本願の請求項8、10?15に係る発明は、不明確である。

〔理由4、5:特許法第29条第1項第3号、特許法第29条第2項
・請求項1、2、5?8、12?15について
先の拒絶理由で引用した引用文献1(特開平11-111839号公報)の、特に段落0029?0066を参照。
引用文献1に記載された発明の、単結晶シリコン基板2、酸化膜3及び多結晶シリコン層4が、本願の請求項1の「前記接地板が、前記最終基板内にドーパントを導入して前記最終基板の表層をドープすることにより形成されるステップ」との記載の「最終基板」に相当するものと認められる。
よって、本願の請求項1、2、5?8、12?15に係る発明は、引用文献1に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。
また仮に、本願の請求項1、2、5?8、12?15に係る発明が、引用文献1に記載された発明でないとしても、本願の請求項1、2、5?8、12?15に係る発明は、引用文献1に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

〔理由5:特許法第29条第2項
・請求項10について
引用文献1に記載された発明において、多結晶シリコン膜4中の不純物濃度や、単結晶シリコン薄膜7の膜厚は、多結晶シリコン膜4の抵抗値や、SOI基板の用途等を考慮して、当業者が適宜決定し得る設計事項である。
よって、本願の請求項10に係る発明は、引用文献1に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

・請求項11について
引用文献1に記載された発明において、貼り合わされる面の少なくとも一方を、貼り合せ前に窒化することは、先の拒絶理由で引用した引用文献2(特開2005-142524号公報)、引用文献3(特開2007-243038号公報)の記載を参酌すれば、当業者であれば容易に想到し得たことである。
よって、本願の請求項11に係る発明は、引用文献1?3に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。」

2 原査定の理由の判断
(1)理由1について
ア 平成28年11月11日付けの手続補正で補正された請求項6が、理由1に関する原査定の対象となった前記「請求項8」に対応する。
そして、上記の請求項6に係る発明である本願発明6は、第2で述べたとおり、
「前記接地板(4)が、前記半導体層内へのプラズマドーピング又はイオン注入により形成されることを特徴とする請求項1から5のいずれか一項に記載の方法。」
というものである。

イ そうすると、本願発明6は、「前記半導体層内」へ「プラズマドーピング又はイオン注入」を行うという点で明確である。
そして、前記請求項6が引用する請求項1には、第2で述べたとおり、「c)前記半導体層内に周期表の第IIIカラム又は第Vカラムの元素でドープされた接地板を形成するステップであって、前記接地板が、前記半導体層内にドーパントを導入して前記半導体層をドープすることにより形成されるステップ」と記載されており、本願発明6は、上記の請求項1の記載と整合しているという点でも、明確である。

ウ したがって、原査定における理由1は解消した。

(2)理由4ないし理由5について
ア 第3の1(2)で指摘したとおり、原査定は、平成26年7月18日付けの手続補正で補正された請求項1、2、5?8、12?15に係る発明を理由4ないし理由5によって拒絶しており、平成26年7月18日付けの手続補正で補正された請求項10、11に係る発明を理由5によって拒絶している。
したがって、平成26年7月18日付けの手続補正で補正された請求項3、4及び9のそれぞれに係る発明については、原査定は、理由4または理由5によっては拒絶していない。

イ これに対し、審判請求書の「3-2.補正の根拠の明示」の項に「旧請求項2を削除し、後続する請求項の項番を繰り上げ」、「新請求項1において、「バリアとして機能する層(5)」に係る特徴を追加する補正を行った。」と記載され、平成28年11月11日付けの意見書の「補正の根拠」の項に「新請求項1における「シリコンカーバイドから形成される前記層(5)」との補正は、旧請求項2を根拠としております。」と記載されている。
すなわち、本願発明1は、原査定が理由4ないし理由5の理由では拒絶しなかった、平成26年7月18日付けの手続補正で補正された請求項3に係る発明に相当するものである。
したがって、もはや、原査定の理由4ないし理由5によっては、本願発明1を拒絶することはできない。

ウ 一方、平成26年7月18日付けの手続補正で補正された請求項2は削除され、同請求項5?8及び10?15に係る発明は、それぞれ、本願発明3?6及び8?13に対応している。
そして、本願発明3?6及び8?13は、本願発明1を引用する発明であるから、本願発明1をより限定した発明である。
そうすると、もはや、原査定の理由4ないし理由5によっては、本願発明3?6及び8?13を拒絶することはできない。

エ 以上から、原査定における理由4及び理由5は解消した。

(3)小括
以上のとおり、原査定の拒絶の理由である、理由1、理由4及び理由5は、いずれも解消した。
よって、原査定の理由によっては、本願を拒絶することはできない。


第4 当審拒絶理由について
1 当審拒絶理由の概要
平成28年6月13日付けの当審拒絶理由の概要は以下のとおりである。
「理由1:この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。
理由2:この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
理由3:この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第1号に規定する要件を満たしていない。
理由4:この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第2号に規定する要件を満たしていない。

記 (引用文献等については引用文献等一覧参照)
1.理由1,2
・請求項1
・引用文献1
・備考
(1)引用文献1には、図面とともに以下の記載がある。
……(中略)……
(5)まとめ
請求項1に係る発明は、引用文献1に記載の発明であるから、特許法第29条第1項3号の規定により、特許を受けることができない。仮にそうではないとしても、引用文献1に記載の発明(引用発明)に基づき、当業者が容易に発明をするこができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。

・請求項4
・引用文献1
・備考
引用発明の「酸化膜5」(当該請求項に係る発明の「誘電体層(3)」に相当)が酸化物から形成されることは自明である。

・請求項5
・引用文献1
・備考
引用文献1の段落【0037】には、「酸化膜5」(当該請求項に係る発明の「誘電体層(3)」に相当)が「熱酸化法あるいはPVD法,CVD法」により形成される旨の記載がある。

・請求項6
・引用文献1
・備考
引用発明の「支持基板としての単結晶シリコン基板2」(当該請求項に係る発明の「半導体基板」に相当)と単結晶シリコン基板10(当該請求項に係る発明の「ソース基板」に相当)がシリコンから形成されることは自明である。

・請求項7
・引用文献1
・備考
引用発明には、多結晶シリコン膜4がイオン注入により形成される旨の記載がある。

・請求項8
・引用文献1,4
・備考
引用文献4(特に段落【0071】参照)に記載されているように、イオン注入をする際に、スルー酸化膜を用いることは、本願の出願前より広く知られていたことである。
よって、この技術を引用発明に採用することは当業者が容易に成し得ることである。

・請求項9
・引用文献1,4
・備考
引用発明において、どの程度不純物を導入するかは設計的事項の範疇にすぎない。

・請求項10
・引用文献1,4,5,6
引用発明において、貼り合わされる面の少なくとも一方を、貼り合せ前に窒化することは、引用文献5(段落【0032】,【0053】,【0054】参照)、引用文献6(段落【0018】参照))の記載を参酌すれば、当業者であれば容易に想到し得たことである。

・請求項11-14
・引用文献1,4,5,6
・備考
引用文献1の段落【0040】,【0044】,【0049】を参照されたい。

2.理由3,4
a.請求項1-15
請求項1には、「接地板」との記載があるが、その技術的範囲が不明である。
すなわち、「接地板」が、接地(0V)している板を指すのか、あるいは、本願明細書の
「【0006】
ある用途においては、導電性接地板4上に回路を得ることが興味深いものとなる(図5B)。
【0007】
このためには、表面半導体層20及び導電性層又は接地板上に配置された埋め込み誘電体層3によって形成された組立体を得ることが求められる(図5B)。このようにして、埋め込み導電層と半導体層とに電位差を印加することにより、界面付近の半導体層中のキャリアの濃度を制御することが可能である。」
との記載を参酌して、導電性の板(接地(0V)していない板も含まれる導電性の板)を指すのかが不明である。
よって、請求項1に係る発明は不明確である。
請求項1を引用している請求項2-14に係る発明も同様である。

b.請求項1-14
請求項1には、「前記接地板が、前記層(5)上の前記半導体層と前記誘電体層(3)との間にあり」との記載がある。また、請求項1には、「c)前記半導体層内に周期表の第IIIカラム又は第Vカラムの元素でドープされた接地板を形成するステップであって、前記接地板が、前記半導体層内にドーパントを導入して前記半導体層をドープすることにより形成されるステップ」との記載がある。
これらの記載から、半導体層の表面部分にのみドーパントを導入する(半導体層の深い部分にはドーパントを導入しない)ことにより接地板を形成し、層(5)、半導体層、接地板、誘電体層(3)の順に形成されているものと認められる。
しかしながら、発明の詳細な説明(段落【0053】,図2A)には、半導体層をドーピングする旨の記載のみであり、上述のように、半導体層の表面部分にのみドーパントを導入する(半導体層の深い部分にはドーパントを導入しない)ことにより接地板を形成し、層(5)、半導体層、接地板、誘電体層(3)の順に形成されている旨の記載も示唆もない。
よって、請求項1に係る発明は、発明の詳細な説明に記載されたものであるとは認めることができない。
請求項1を引用している請求項2-14に係る発明も同様である。

c.請求項3-14
請求項3には、「Si_(99%)(C)_(1%)型」との記載がある。
しかしながら、(C)の( )の意味が不明であるので、「Si_(99%)(C)_(1%)」が「Si_(99%)C_(1%)」とが同じなのか違うのが不明である。また、「型」との記載があるが、この意味が不明である。
(「Si99%(C)1%型のシリコンカーバイト」は、「Si_(99%)C_(1%)のシリコンカーバイト」とは異なる技術的概念を特定しようとするものなのか?)
請求項3を引用している請求項4-14に係る発明も同様である。

d.請求項6-14
請求項6には、「シリコンカーバイドSi_((1-x))(C)_(x)」との記載があるが、(1-x)、及び(C)の( )の意味が不明であるので、「シリコンカーバイドSi_((1-x))(C)_(x)」がどのようなシリコンカーバイトを指すのか不明である。
よって、請求項6に係る発明は不明確である。
請求項6を引用している請求項7-14に係る発明も同様である。

e.請求項9
請求項9には、「接地板内のドーピングが、10^(19)at.cm^(-3)又は10^(20)at.cm^(-3)を超える」との記載があるが、当該記載では、ドーピングが10^(19)at.cm^(-3)?10^(20)at.cm^(-3)が、請求項9に係る発明に含まれるのかどうか不明である。
よって、請求項9に係る発明は不明確である。
請求項9を引用している請求項10-14に係る発明も同様である。


引 用 文 献 等 一 覧
1.特開平11-111839号公報
2.特開平10-107159号公報
3.特開2006-210368号公報
4.特開2006-5341号公報
5.特開2005-142524号公報
6.特開2007-243038号公報」

2 当審拒絶理由の判断
(1)理由1について
(1-1)引用文献
ア 引用文献1の記載事項
当審拒絶理由通知において「引用文献1」として引用された刊行物である特開平11-111839号公報には、「半導体基板およびその製造方法」(発明の名称)について、図1?図17とともに、以下の事項が記載されている(下線は、参照のため、当審において付したもの。以下同様。)。
(ア)「【0001】
【発明の属する技術分野】本発明は、支持基板上に絶縁状態に形成された素子形成用の半導体層を有する半導体基板およびその製造方法に関する。
……(中略)……
【0006】ところで、近年では、このようなSOI構造をとる半導体基板を利用して形成する素子として、半導体層の下層に位置する酸化膜中にあらかじめ電極パターンを埋込形成した構成のものが考えられており、このような構成の半導体基板を提供することにより、基板表面の半導体層中に形成した素子に対して、埋込電極に印加する電圧を変化させることにより表面側に設けるゲート電極の動作しきい値電圧を変更設定することができるようにしたものがある。
【0007】このような埋込電極の構造を設けたSOI基板を形成する場合においては、埋込電極を設けることによる面内での凹凸の発生に起因して、上述したイオン注入による剥離技術をそのまま適用するときに、単結晶シリコン薄膜の膜厚の制御性の点でばらつきが大きくなり、精度が低下してしまうことが予想され、この点を解決しないと歩留まりの低下を招くことになる。」
(イ)「【0029】
【発明の実施の形態】
(第1の実施形態)以下、本発明の第1の実施形態について図1ないし図6を参照しながら説明する。図3(d)には、半導体基板としてのSOI基板1の模式的な断面構造を示している。このSOI基板1は、支持基板としての単結晶シリコン基板2上に酸化膜3を多結晶シリコン膜4および酸化膜5からなる膜構造6を設け、その上に半導体層としての単結晶シリコン薄膜7が形成された構成である。
【0030】単結晶シリコン基板2は、例えばP型で面方位が<100>のもので、比抵抗値が5?10Ω・cm程度のものを用いている。膜構造6を構成する酸化膜3は熱酸化膜,PVD(Physical Vapor Deposition )酸化膜またはCVD(Chemical Vapor Deposition )酸化膜である。導電層としての多結晶シリコン膜4は、LPCVD法で形成されたもので、必要に応じてP型あるいはN型の不純物がドープされており所定の抵抗値となるように形成され、数100?500nm程度の膜厚に形成されている。膜構造6のもうひとつの酸化膜5は、多結晶シリコン膜4を埋込電極として利用することを想定して、例えば100nm程度の膜厚に形成してゲート酸化膜として機能するように設けられている。
【0031】膜構造6の上には半導体層としての単結晶シリコン薄膜7は、後述するようにして貼り合わせおよび剥離を行なうことにより形成されるが、その膜厚は、SOI基板1として用いる場合の各用途に対応した膜厚に形成されるようになっていて、例えば一般的な用途では、0.05μm程度から数μm程度までの範囲に設定される。」
(ウ)「【0033】次に上述したSOI基板1の製造方法について説明する。図1は、SOI基板1を製造する場合の全体の工程の流れを概略的に示しており、以下、この第1図および各工程での模式的断面を示す図2,図3を参照して製造工程について説明する。
【0034】支持基板としての単結晶シリコン基板2に対して、膜構造6を形成する膜形成工程は、酸化膜形成工程P1,多結晶シリコン膜形成工程P2および酸化膜形成工程P3からなる。酸化膜形成工程P1では、単結晶シリコン基板2上に熱酸化法あるいはCVD法などの方法により所定の膜厚となるように酸化膜3を形成する(図2(a)参照)。
【0035】多結晶シリコン膜形成工程P2では、酸化膜3上にLPCVD法により多結晶シリコン膜4を堆積させる(同図(b)参照)。このとき、多結晶シリコン膜4の膜厚は、最終工程が終了した段階における膜厚が所望の膜厚(例えば、数100?500nmの範囲)となるように、あらかじめ後工程での目減りの分を考慮した厚さに形成しておく。これは、次の酸化膜形成工程P3とも関係する。
【0036】また、多結晶シリコン膜4は、その形成過程で不純物を含む雰囲気中で行なうことにより所定の導電型の不純物が含まれた状態に形成することもできるし、あるいはノンドープの膜を形成した後にイオン注入法あるいは不純物の熱拡散などの方法により不純物をドープすることもできる。これは、多結晶シリコン膜4を埋込電極(バックゲート)として利用する場合に、その電気抵抗を少なくするために行なうものである。
【0037】次に、酸化膜形成工程P3では、熱酸化法あるいはPVD法,CVD法などにより酸化膜5を形成する(同図(c)参照)。このとき、熱酸化法では、多結晶シリコン膜4の表面を熱酸化により酸化膜5として形成するもので、これによって形成する酸化膜5に対応する分の多結晶シリコン膜4が目減りすることになるので、あらかじめこれを見込んだ膜厚に形成しておく必要がある。CVD法により形成する場合には、ここでの目減りはない。
【0038】この場合、酸化膜5としては、例えば100nm程度の膜厚に形成する。これは、多結晶シリコン膜4を埋込電極つまりバックゲートとして利用する場合に、酸化膜5がゲート酸化膜として機能することになるので、作製上においては、そのときの特性を考慮して膜厚を設定しておく必要があり、電気的特性の点で膜質についても考慮しておく必要がある。
【0039】次に、半導体層用基板としての単結晶シリコン基板10に対して、酸化膜形成工程P4にて酸化膜11を形成する。これは、続くイオン注入層形成工程P5にて行なうイオン注入処理で単結晶シリコン基板10の表層にダメージが入ったりあるいは重金属などによる汚染を防止するために設けるものである。
【0040】イオン注入層形成工程P5では、酸化膜11を形成した側の面から単結晶シリコン基板10内に水素もしくは希ガスあるいはハロゲン系のイオンを所定深さ寸法に高濃度で注入して剥離用のイオン注入層12を形成する(同図(d)参照)。この場合、イオン注入層12を形成する深さ寸法は、形成しようとする半導体層つまり単結晶シリコン薄膜7の膜厚に対応するように設定するもので、加速電圧により調整する。また、注入するイオンの量は、例えば1×10^(16)atoms/cm^(3) 以上とし、好ましくは5×10^(16)atoms/cm^(3) 程度で行なう。
【0041】この後、イオン注入層12を形成した単結晶シリコン基板10については、酸化膜11をそのまま残して次工程に進むか、あるいはエッチングにより全部除去するかまたはエッチングにより表層部分については除去するが単結晶シリコン基板10の表面には酸化膜が残る状態として次工程に移行するといった3通りの処理方法が考えられ、必要に応じて選択して実施することができる。
【0042】ここでは、酸化膜11をエッチングにより全部除去する処理を採用している。これは、イオン注入工程において受けた汚染やダメージを除去するという点と、次の工程で貼り合わせる相手方である単結晶シリコン基板2の表面に酸化膜5が形成されているという点を考慮して採用しているものである。
【0043】次の貼り合わせ工程P6では、上述のようにして得られた単結晶シリコン基板2および10を貼り合わせるが、これに先だって、親水化処理を行なう。これは、例えば、硫酸(H_(2) SO_(4) )と過酸化水素水(H_(2) O_(2) )とを4:1で混合した溶液中で90℃?120℃の範囲の所定温度に保持した状態で洗浄を行なった後、純水洗浄を順次行ない、スピン乾燥により基板表面に吸着する水分量を制御した状態として単結晶シリコン基板2の膜構造6を形成した側の面と単結晶シリコン基板10のイオン注入層12を形成した側の面とを貼り合わせて密着させる(図3(a)参照)。これにより、両者を貼り合わせた界面は、それぞれの基板の表面に形成されたシラノール基および表面に吸着している水分子の水素結合によって密着させるようになる。
【0044】この後、剥離工程P7では、貼り合わせた状態の単結晶シリコン基板2,10を2段階に分けた熱処理を行なう。すなわち、第1の熱処理では、イオン注入層12を水素イオンを注入して形成している場合においては、400℃?600℃の範囲で、例えば500℃程度の温度で熱処理を行なう。これにより、単結晶シリコン基板10に形成したイオン注入層12の部分つまり水素の高濃度領域層部分に、欠陥が集中形成されて単結晶シリコン基板10の表層部分が分離して単結晶シリコン基板2側に残した状態で剥離し、単結晶シリコン基板2の表面の膜構造6の上に単結晶シリコン薄膜7が形成された状態となる。
【0045】このとき、貼り合わせた部分の界面においては、脱水縮合反応が生じて両者つまり膜構造6部分と単結晶シリコン薄膜7との間の接着強度が高められるようになる。これによって、単結晶シリコン基板2側に単結晶シリコン薄膜7を接着した状態に形成してSOI基板1の基本構造を得ることができる。
……(中略)……
【0049】上述のようにして剥離工程P7が終了すると、単結晶シリコン薄膜7の表面に薄く形成された酸化膜をフッ酸系のエッチング液により除去し、この後、研磨工程P8において、剥離面の凹凸の段差をなくすと共に、イオン注入層形成工程P5において発生して残存している欠陥層を除去し、さらに、単結晶シリコン薄膜7の膜厚を最終的に必要な膜厚となるようにするために、研磨処理を行なう。この研磨処理では、例えばCMP(化学的機械的研磨処理)法により剥離面を仕上げる。
【0050】このようにして、支持基板としての単結晶シリコン基板2上に膜構造6を形成すると共に、素子形成用の半導体層としての単結晶シリコン薄膜7を設けた構成の半導体基板13が得られる(同図(b)参照)。なお、この半導体基板13は、本発明の請求項1?3でいうところの半導体基板に相当するものである。」
(エ)「【0067】(第2の実施形態)図7および図8は本発明の第2の実施形態を示すもので、第1の実施形態と異なるところは、半導体基板13の状態に至るまでのを製造工程であり、半導体層用基板としての単結晶シリコン基板10に膜構造6を形成する点である。以下、図7の工程説明図を参照して、第1の実施形態と異なる部分について簡単に説明する。
【0068】上述のように、膜構造6を形成するのは半導体層用基板である単結晶シリコン基板10である。この単結晶シリコン基板10に対して、第1の実施形態と同様にして、酸化膜形成工程R1,多結晶シリコン膜形成工程R2,酸化膜形成工程R3を実施して、順次、酸化膜3,導電層としての多結晶シリコン膜4,酸化膜5を形成して膜構造6を設ける(図8(a)参照)。
【0069】なお、この実施形態においては、上述のようにして形成する膜構造6のうちの酸化膜3は、後述するように、導電層としての多結晶シリコン膜4に対してゲート酸化膜としての機能を果たすものとなるので、例えば、酸化膜形成工程R1においては、単結晶シリコン基板10を熱酸化することにより熱酸化膜3として形成すると、CVD法などにより堆積する場合に比べて電気的に良好な特性を得ることができる。」
(オ)図2(c)には、単結晶シリコン基板2は、当該単結晶シリコン基板2上に、酸化膜3の直上の多結晶シリコン層4に接触して酸化膜5が形成されるという膜構造6を有することが記載されている。
(カ)図3(a)には、単結晶シリコン基板2の表面の酸化膜5の上面を貼り合わせ面としてを、単結晶シリコン基板2と単結晶シリコン基板10とを貼り合わせることが記載されている。

イ 引用発明
以上の(ア)?(カ)から、引用文献1には、第4の2(1)(1-1)ア(イ)で摘記した「第1の実施形態」に係る製造方法として、次の発明(以下「引用発明」という。)が記載されていると認められる。
「支持基板上に絶縁状態に形成された素子形成用の半導体層を有する半導体基板の製造方法であって、
支持基板としての単結晶シリコン基板2上に、熱酸化法あるいはCVD法などの方法により所定の膜厚となるように酸化膜3を形成する酸化膜形成工程P1と、
前記酸化膜3上にノンドープの膜を形成した後に、P型あるいはN型の不純物をイオン注入法あるいは不純物の熱拡散によりドープして所定の抵抗値となるように形成された導電層としての多結晶シリコン膜4を形成する多結晶シリコン膜形成工程P2と、
前記多結晶シリコン層4に接触して、熱酸化法あるいはPVD法,CVD法などにより酸化膜5を形成する酸化膜形成工程P3と、
前記酸化膜3の直上の前記多結晶シリコン層4に接触して前記酸化膜5が形成されるという膜構造6を有する前記単結晶シリコン基板2と単結晶シリコン基板10とを、前記単結晶シリコン基板2の表面に形成された前記酸化膜5の上面を貼り合わせ面として貼り合わせる貼り合わせ工程P6と、
前記単結晶シリコン基板10の表層部分が分離して前記単結晶シリコン基板2側に残した状態で剥離し、前記単結晶シリコン基板2の表面の前記膜構造6の上に、前記素子形成用の半導体層としての単結晶シリコン薄膜7が形成された状態とする剥離工程P7と、
前記単結晶シリコン薄膜7の膜厚を最終的に必要な膜厚となるようにするために研磨処理を行なう研磨工程P8と、
を含むことを特徴とする前記半導体基板の製造方法。」

(1-2)本願発明1と引用発明との対比
ア 対比
本願発明1と引用発明とを対比する。
(ア)第4の2(1)(1-1)ア(イ)の段落【0038】に「酸化膜5がゲート酸化膜として機能する」と記載されていることから、技術常識を参酌すれば、引用発明の「単結晶シリコン基板2」上の「前記酸化膜3の直上の前記多結晶シリコン層4に接触して前記酸化膜5が形成されるという膜構造6」において、少なくとも「酸化膜5」は絶縁体膜であると認められる。
そうすると、引用発明において、「素子形成用の半導体層」を「支持基板上に絶縁状態に形成」する構造、すなわち、「前記素子形成用の半導体層としての単結晶シリコン薄膜7」がその「上」に「形成され」る、前記「単結晶シリコン基板2」上の「前記酸化膜3の直上の前記多結晶シリコン層4に接触して前記酸化膜5が形成されるという膜構造6」は、本願発明1の「絶縁構造体」に相当する。
したがって、引用発明の「支持基板上に絶縁状態に形成された素子形成用の半導体層を有する半導体基板の製造方法」は、本願発明1の「絶縁構造体上に半導体を形成する方法」に相当する。

(イ)引用発明の「単結晶シリコン基板2」は、本願発明1の「半導体基板(2)」に相当する。
しかし、引用発明の「酸化膜3」は、「単結晶シリコン基板2上」に形成される層であるものの、「拡散に対するバリア」として機能するかどうか不明であるとともに、シリコンカーバイドから形成されたものとも認められない。
したがって、引用発明の「支持基板としての単結晶シリコン基板2上に、熱酸化法あるいはCVD法などの方法により所定の膜厚となるように酸化膜3を形成する酸化膜形成工程P1」と、本願発明1の「a)半導体基板(2)上に拡散に対するバリアとして機能する層(5)であって、シリコンカーバイドから形成される前記層(5)を堆積するステップ」とは、「a)半導体基板(2)上」に「層(5)を堆積するステップ」である点で共通する。

(ウ)引用発明の「前記酸化膜3上にノンドープの膜を形成」する工程は、本願発明1の「b)前記層(5)上に半導体層を堆積するステップ」に相当する。

(エ)本願明細書には、段落【0035】に「第一に、表面体積部4を、周期表の第IIIカラム又は第V属の元素でドープし、接地板を形成するように、すなわち、前記ドープ層4を、少なくとも部分的に導電性にするために、半導体材料から形成された基板2の表面12、又は、例えばシリコン若しくはシリコンカーバイトである半導体材料から形成された層を少なくとも表面上に有する基板2の表面12が、イオン注入に曝される(図1A)。」と記載され、加えて、平成28年11月11日付けの意見書において、審判請求人は「本請求項1における「接地板」との表現は、導電性である板または導電層を意味します。」と主張している。したがって、本願発明1の「接地板」とは、「半導体層内にドーパントを導入して前記半導体層をドープすることにより形成」される「板」状ないし層状の単なる導電層を少なくとも包含すると認められる。
そうすると、引用発明における「導電層としての多結晶シリコン膜4」は、本願発明1の「接地板」に相当する。
したがって、引用発明の「P型あるいはN型の不純物をイオン注入法あるいは不純物の熱拡散によりドープして所定の抵抗値となるように形成された導電層としての多結晶シリコン膜4を形成する」工程は、本願発明1の「c)前記半導体層内に周期表の第IIIカラム又は第Vカラムの元素でドープされた接地板を形成するステップであって、前記接地板が、前記半導体層内にドーパントを導入して前記半導体層をドープすることにより形成されるステップ」に相当する。

(オ)上記の(ア)で指摘したように、引用発明の「酸化膜5」は絶縁体膜であると認められる。そして、絶縁体膜が誘電体層として機能することは、当業者の技術常識である。
したがって、引用発明の「前記多結晶シリコン層4に接触して、熱酸化法あるいはPVD法,CVD法などにより酸化膜5を形成する酸化膜形成工程P3」は、本願発明1の「誘電体層(3)を形成するステップ」であって「前記誘電体層(3)」を「前記接地板と接触して前記半導体層上に、形成するステップ」に相当する。

(カ)引用発明の「単結晶シリコン基板10」は、「剥離工程P7」において当該「単結晶シリコン基板10」から「前記素子形成用の半導体層としての単結晶シリコン薄膜7」を「剥離」するという、前記「単結晶シリコン薄膜7」の供給源となる基板であるから、本願発明1の「ソース基板と称される第2基板(10)」に相当する。
ところで、引用発明においては、「前記酸化膜3の直上の前記多結晶シリコン層4に接触して前記酸化膜5が形成されるという膜構造6を有する前記単結晶シリコン基板2と単結晶シリコン基板10とを、前記単結晶シリコン基板2の表面に形成された前記酸化膜5の上面を貼り合わせ面として貼り合わせる」から、当該「貼り合わせ」後は、「前記多結晶シリコン層4」は「前記酸化膜3」と「前記酸化膜5」の間にあり、「前記酸化膜5」は「単結晶シリコン基板10」と「前記多結晶シリコン層4」の間にあることとなる。
したがって、引用発明の「前記酸化膜3の直上の前記多結晶シリコン層4に接触して前記酸化膜5が形成されるという膜構造6を有する前記単結晶シリコン基板2と単結晶シリコン基板10とを、前記単結晶シリコン基板2の表面に形成された前記酸化膜5の上面を貼り合わせ面として貼り合わせる貼り合わせ工程P6」は、前記「酸化膜3」が、「拡散に対するバリア」として機能するか不明であるとともにシリコンカーバイドから形成されたものとも認められないという点を除き、本願発明1の「e)次に、前記半導体基板(2)と前記ソース基板とを組み合わせるステップであって、前記接地板が、前記層(5)と前記誘電体層(3)との間にあり、前記誘電体層が、前記ソース基板と前記接地板との間にあるステップ」に相当する。

(キ)引用発明の「前記単結晶シリコン基板10の表層部分が分離して前記単結晶シリコン基板2側に残した状態で剥離し、前記単結晶シリコン基板2の表面の前記膜構造6の上に、前記素子形成用の半導体層としての単結晶シリコン薄膜7が形成された状態とする剥離工程P7」と「前記単結晶シリコン薄膜7の膜厚を最終的に必要な膜厚となるようにするために研磨処理を行なう研磨工程P8」とを併せた工程は、本願発明1の「f)次に、半導体構造体の表面上に、半導体材料から形成される膜(20)を残すように、前記ソース基板を薄くするステップ」に相当する。

イ 一致点と相違点
以上から、本願発明1と引用発明とは、以下の点で一致するとともに、以下の点で相違する。
(ア)一致点
「絶縁構造体上に半導体を形成する方法であって、
a)半導体基板(2)上に層(5)を堆積するステップと、
b)前記層(5)上に半導体層を堆積するステップと、
c)前記半導体層内に周期表の第IIIカラム又は第Vカラムの元素でドープされた接地板を形成するステップであって、前記接地板が、前記半導体層内にドーパントを導入して前記半導体層をドープすることにより形成されるステップと、
d)誘電体層(3)を形成するステップであって、
前記誘電体層(3)を、
-前記接地板と接触して前記半導体層上に、形成するステップと、
e)次に、前記半導体基板(2)と前記ソース基板とを組み合わせるステップであって、前記接地板が、前記層(5)と前記誘電体層(3)との間にあり、前記誘電体層が、前記ソース基板と前記接地板との間にあるステップと、
f)次に、半導体構造体の表面上に、半導体材料から形成される膜(20)を残すように、前記ソース基板を薄くするステップと、
を含むことを特徴とする方法。」

(イ)相違点
本願発明1は、半導体基板(2)上に「拡散に対するバリアとして機能する層(5)であって、シリコンカーバイドから形成される前記層(5)」を堆積するのに対して、引用発明は、単結晶シリコン基板2上に「熱酸化法あるいはCVD法などの方法により所定の膜厚となるように酸化膜3」を形成する点。

(1-3)本願発明1?13についての判断
ア 上記のように、本願発明1は引用発明と実質的な相違点を有しているから、引用発明は本願発明1と同一の発明ではない。
したがって、本願発明1は引用文献1に記載された発明であるとはいえない。

イ そして、本願発明2?13は、本願発明1を引用する発明であるから、本願発明1をより限定した発明である。
したがって、本願発明1が引用文献1に記載された発明であるとはいえない以上、本願発明2?13も引用文献1に記載された発明であるとはいえない。

ウ そうすると、もはや、当審拒絶理由の理由1によっては、本願発明1?13を拒絶することはできない。

(2)理由2について
(2-1)引用文献
ア 引用文献1の記載事項及び引用発明
引用文献1の記載事項は、第4の2(1)(1-1)アで摘記したとおりであり、引用発明は、第4の2(1)(1-1)イで認定したとおりである。

イ 引用文献2の記載事項
当審拒絶理由通知において「引用文献2」として引用された刊行物である特開平10-107159号公報には、「半導体装置の製造方法」(発明の名称)について、図1?図2とともに、以下の事項が記載されている。
(ア)「【0024】n型ウェル30内においては、BSGからなるサイドウォール絶縁体16内のボロンがn型ウェル30の表面層内に拡散し、エクステンション部34S及び34Dが形成される。n型ウェル30の表面には、図1(B)に示すシリコン酸化膜15の形成工程で、厚さ約1nm程度のシリコン酸化膜が形成されているが、この程度の厚さの膜は拡散バリアとして作用しない。このようにして、ゲート電極32、ソース領域37S、ドレイン領域37D、ソース領域エクステンション部34S、及びドレイン領域エクステンション部34Dを含むpチャネルMOSトランジスタが形成される。
【0025】p型ウェル10とサイドウォール絶縁体16との間には、厚さ約10nmの酸化膜15が形成されている。この酸化膜が拡散バリアとなるため、サイドウォール絶縁体16内のボロンは、p型ウェル10内に拡散しない。」
(イ)「【0027】上記実施例では、図1(B)で説明したように、フォトリソグラフィ工程を行うことなく、酸化速度のn型不純物濃度依存性を利用し、実質的にp型ウェル10の表面にのみ選択的にシリコン酸化膜15を形成することができる。シリコン酸化膜15が、図1(C)の熱処理工程においてBの拡散バリアとして作用する。このため、nチャネルMOSトランジスタのチャネルの両端に、電子に対して電位障壁となるp型領域が形成されることを防止できる。」

ウ 引用文献3の記載事項
当審拒絶理由通知において「引用文献3」として引用された刊行物である特開2006-210368号公報には、「縦型半導体装置及びその製造方法」(発明の名称)について、図1?図15とともに、以下の事項が記載されている。
(ア)「【0037】
シリコン酸化膜をマスクとして、p-型シリコン層43を等方性エッチングすることにより、p-型シリコン層43にスルーホール46を形成する。スルーホール46の深さd_(3)は0.5μm?10μmである。同じマスクを用いて、p-型シリコン層43を異方性エッチングすることにより、p-型シリコン層43に第1トレンチ52を形成する。第1トレンチ52の深さd_(4)は1μm?100μmである。第1トレンチ52の幅w_(4)は0.1μm?10μmである。熱酸化によりスルーホール46の側面上及び第1トレンチ52の側面上にシリコン酸化膜を形成する。スルーホール46の側面上のシリコン酸化膜がゲート酸化膜48となる。第1トレンチ52の側面上のシリコン酸化膜がシリコン酸化膜53である。図12に示すように、CVDによりPSG膜がp-型シリコン層43を覆うように形成する。PSG膜に800℃?900℃の温度条件下で、10min?300minのアニール処理をする。これによりPSG膜はリフローされ、第1トレンチ52内に埋め込まれる。このとき、シリコン酸化膜53が拡散バリアとして働くので、p-型シリコン層43にn型不純物が拡散するのを防ぐことができる。」

エ 引用文献4の記載事項
当審拒絶理由通知において「引用文献4」として引用された刊行物である特開2006-5341号公報には、「貼り合わせSOI基板およびその製造方法」(発明の名称)について、図1?図5とともに、以下の事項が記載されている。
(ア)「【0059】
このように、SOI層10Aの抵抗層10bに結晶欠陥Rを形成するので、デバイス工程の熱処理時、SOI層10Aに存在する金属不純物が転位または積層欠陥といった結晶欠陥Rに補集される。その結果、SOI層10Aの金属汚染を原因とし、SOI層10Aの表面近傍に結晶欠陥および電気的な準位が形成され、デバイス特性が劣化するのを抑制することができる。よって、デバイスの歩留りを大きくすることができる。
また、支持基板用ウェーハ20だけに埋め込みシリコン酸化膜20b用のシリコン酸化膜20aを形成するので、その後の熱処理時において、抵抗層10bの増厚を抑制することができる。その結果、デバイス工程での図示しないトレンチ溝の形成時間を短縮することができる。よって、デバイスの製造コストの低下も可能になる。
なお、高濃度不純物層の形成方法としては、イオン注入法について記載したが,これに限定されるものでないことは、もちろんである。例えば低濃度シリコン基板の表面に高濃度のエピタキシャル層を成長させる方法などを採用することができる。このように、ゲッタリングサイトは任意の方法で形成することができる。」
(イ)「【0071】
また、使用される活性層用ウェーハ10としては、ノンドープウェーハでなくても、実施例1のようにドーパントが低濃度に存在する低ドーズウェーハでもよい。
それから、活性層用ウェーハ10へのイオン注入の前に、活性層用ウェーハ10に図示しないスルー酸化膜を形成してもよい。スルー酸化膜とは、イオン注入時のクロスコンタミネーションなどを原因とし、活性層用ウェーハがボロン、アルミニウムなどで汚染されることを防ぐシリコン酸化膜である。スルー酸化膜は、イオン注入後、フッ酸溶液と接触させることで、汚染物質であるボロン、アルミニウムとともに、活性層用ウェーハから除去される。
また、支持基板用ウェーハには、あらかじめ酸化膜を形成してもよい。
貼り合わせ後、活性層用ウェーハを薄膜化してから貼り合わせ熱処理を行ってもよい。その場合、SOI層10Aが薄いので、さらにウェーハ間およびウェーハ面内での抵抗値の均一化が促進されることとなる。
また、SOI層10Aには、イオン注入のドーパントが熱拡散していない部分を残してもよい。そのときには、例えばデバイス工程の熱処理時に、ウェーハ間およびウェーハ面内での抵抗値が均一化される。」

オ 引用文献5の記載事項
当審拒絶理由通知において「引用文献5」として引用された刊行物である特開2005-142524号公報には、「半導体ウエハの接着前表面処理」(発明の名称)について、図1?図6とともに、以下の事項が記載されている。
(ア)「【0032】
接着工程中に2枚のウエハ間の結合力を高めるためにウエハ表面を活性化させる。」
(イ)「【0053】
特に、プラズマ処理(3)は、特に、その後の接着が加熱処理を伴う又は加熱処理が続いて行われる場合に、ウエハ10の接着表面を活性化するものである。
【0054】
従って、酸素、窒素、アルゴン又は他のガスによりプラズマに表面を晒すことができる。」

カ 引用文献6の記載事項
当審拒絶理由通知において「引用文献6」として引用された刊行物である特開2007-243038号公報には、「貼り合わせウェーハ及びその製造方法」(発明の名称)について、図1?図4とともに、以下の事項が記載されている。
(ア)「【0018】
この発明の製造方法は、水素又はヘリウム等の軽元素イオンを所定の深さ位置にイオン注入した活性層用ウェーハ1を、支持基板用ウェーハ2と貼り合わせ、熱処理によりイオン注入した部分を剥離させる工程を有する、いわゆるスマートカット法による製造方法である。より具体的には図1に示すように、表面に熱酸化させた酸化層3を有する活性層用ウェーハ(図1(a))にH^(+)のような軽元素イオンを注入し、表面から例えば0.1?2μmの深さに欠陥層4を形成させる(図1(b))。イオン注入した活性層用ウェーハ1と図1(c)に示す支持基板用ウェーハ2の貼り合わせ面の少なくとも一方、図1(d)では、両貼り合わせ面に対し、貼り合わせ界面の接着強度が大きくなるようにプラズマ処理を施す。なお、ここでいうプラズマ処理とは、貼り合わせ表面の活性化、および貼り合わせ表面に付着している有機物の除去による接着力強化が目的である。また、雰囲気としては特に限定するものではないが、例えば、窒素、酸素、水素、又は窒素と水素の混合ガスの雰囲気中で行われることが好ましい。プラズマ処理後、活性層用ウェーハ1と支持基板用ウェーハ2を貼り合わせ(図1(e))、窒素雰囲気中で所定温度、好適には400?600℃の範囲内で熱処理を行い、欠陥層4にて活性層用ウェーハの残部5を剥離させる(図1(f))。この方法により、活性層用ウェーハ1´のイオン注入部(欠陥層4)の剥離に伴い不可避的に形成されるテラス部6の幅及びそのばらつき、並びに活性層7の外周面8のスムースさを、効果的に抑制することが可能となる。」

(2-2)本願発明1と引用発明との対比
本願発明1と引用発明とを対比すると、第4の2(1)(1-2)イで検討した一致点で一致し、同相違点で相違している。

(2-3)相違点についての判断
ア 引用発明は、「支持基板としての単結晶シリコン基板2」と「P型あるいはN型の不純物をイオン注入法あるいは不純物の熱拡散によりドープして所定の抵抗値となるように形成された導電層としての多結晶シリコン膜4」との間に「熱酸化法あるいはCVD法などの方法により所定の膜厚となるように酸化膜3」を形成するものである。
前記「酸化膜3」の機能については、第4の2(1)(1-1)ア(イ)?(ウ)で摘記したとおり、引用発明の根拠となった引用文献1の「第1の実施形態」に関する記載中には何ら記載されていない。

イ したがって、何らかの目的で前記「酸化膜3」をシリコンカーバイドから形成される膜に変更することも、その動機付けとなる記載も、引用文献1には記載も示唆もされていない。
よって、引用発明において、前記「酸化膜3」をシリコンカーバイドから形成される膜に変更することを、当業者が想起できたとは認められない。

ウ 一方、引用文献1には、第4の2(1)(1-1)ア(イ)で摘記したとおり、段落【0030】に、引用発明の「酸化膜3」は「熱酸化膜,PVD(Physical Vapor Deposition )酸化膜またはCVD(Chemical Vapor Deposition )酸化膜である」ことが、同(ウ)で摘記したとおり、段落【0037】に、引用発明の「酸化膜5」を「熱酸化法あるいはPVD法,CVD法などにより酸化膜5を形成する」ことが記載されている。すなわち、引用発明の「酸化膜3」と「酸化膜5」は、一連の工程において同一方法で成膜された膜であるから、同一材料で形成され、同様の機能を有する膜である蓋然性が高い。
そして、引用文献1には、第4の2(1)(1-1)ア(ウ)で摘記したとおり、「酸化膜5がゲート酸化膜として機能する」と記載されている(段落【0038】)。
さらに、引用発明の根拠となった前記「第1の実施形態」とは異なる「第2の実施形態」についての記載ではあるが、引用文献1には、第4の2(1)(1-1)ア(エ)で摘記したとおり、段落【0069】に「膜構造6のうちの酸化膜3は、後述するように、導電層としての多結晶シリコン膜4に対してゲート酸化膜としての機能を果たす」と記載されている。

エ ここで、半導体技術において、一般に「ゲート酸化膜」は良好な絶縁性を有することが望まれる絶縁体膜であることは、当業者の技術常識である。
したがって、仮にシリコンカーバイドで形成された膜が拡散に対するバリアとして機能することが周知の事項であったとしても、引用発明において、良好な絶縁性を有することが望まれる絶縁体膜であるゲート酸化膜として機能する引用発明の「酸化膜5」と同様に、前記ゲート酸化膜としての機能を果たすことが可能な「酸化膜3」を、半導体膜であるシリコンカーバイドで形成された膜で置き換えることで、絶縁性を損なうことには、阻害要因があると認められる。

オ 相違点に係る構成である、「絶縁構造体上に半導体を形成する」というSOI構造における支持基板である「半導体基板(2)」上に、「拡散に対するバリアとして機能する層(5)であって、シリコンカーバイドから形成される前記層(5)を堆積する」ことは、引用文献2ないし6にも、記載も示唆もされていない。

カ そして、本願発明1は、相違点に係る構成を備えることで、「前記層が、拡散に対するバリアとして機能し、最終基板2内のドーピング種の拡散を制限し、有利には、これを防ぐ。」ことで「接地板の導電性の質を保つ」という、本願明細書の段落【0052】に記載された効果を奏するものである。
したがって、本願発明1は、引用文献1ないし引用文献6に記載された発明から、当業者が容易に発明をすることができたとは認められない。

(2-4)本願発明2ないし本願発明13について
本願発明2ないし本願発明13は、いずれも、本願発明1を引用する発明であり、本願発明1をさらに限定したものであるので、本願発明1と同様に、引用文献1ないし引用文献6に記載された発明から当業者が容易に発明をすることができたとは認められない。

(2-5)理由2についてのまとめ
したがって、もはや、当審拒絶理由の理由2によっては、本願発明1?13を拒絶することはできない。

(3)理由3及び4について
ア 理由3,4のaについて
第4の2(1)(1-2)ア(エ)で指摘したとおり、平成28年11月11日付けの手続補正によって、本願発明1の「接地板」とは、「半導体層内にドーパントを導入して前記半導体層をドープすることにより形成」される「板」状ないし層状の単なる導電層を包含することが明らかとなり、前記「接地板」の技術的範囲が明確になった。
よって、理由3,4のaで示した当審拒絶理由は解消した。

イ 理由3,4のbについて
平成28年11月11日付けでなされた手続補正によって、請求項1における、当該補正前の「前記接地板が、前記層(5)上の前記半導体層と前記誘電体層(3)との間にあり」という記載は、「前記接地板が、前記層(5)と前記誘電体層(3)との間にあり」と補正された。
これにより、本願発明1は、発明の詳細な説明に記載されたものとなった。
よって、理由3,4のbで示した当審拒絶理由は解消した。

ウ 理由3,4のcについて
平成28年11月11日付けでなされた手続補正によって、当該補正前の請求項3における「Si_(99%)(C)_(1%)型」との記載は、当該補正後の請求項2における「Si_(99%)C_(1%)型」に補正された。
これにより、本願発明2ないし13は明確になったので、理由3,4のcで示した当審拒絶理由は解消した。

エ 理由3,4のdについて
平成28年11月11日付けでなされた手続補正によって、当該補正前の請求項6における「シリコンカーバイドSi_((1-x))(C)_(x)」との記載は、当該補正後の請求項5における「シリコンカーバイドSi_(1-x)C_(x)」に補正された。
これにより、本願発明6ないし13は明確になったので、理由3,4のdで示した当審拒絶理由は解消した。

オ 理由3,4のeについて
平成28年11月11日付けでなされた手続補正によって、当該補正前の請求項9における「接地板内のドーピングが、10^(19)at.cm^(-3)又は10^(20)at.cm^(-3)を超える」との記載は、当該補正後の請求項8における「10^(19)at.cm^(-3)を超える」に補正された。
これにより、本願発明8ないし13は明確になったので、理由3,4のeで示した当審拒絶理由は解消した。

カ 以上から、当審拒絶理由の理由3及び4は解消した。

(4)小括
したがって、平成28年11月11日付けの手続補正によって、当審拒絶理由の理由1ないし理由4はすべて解消した。
そうすると、もはや、当審で通知した拒絶理由によって本願を拒絶することはできない。


第5 むすび
以上のとおりであるから、原査定の理由及び当審拒絶理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。

よって、結論のとおり審決する。
 
審決日 2017-01-06 
出願番号 特願2011-522513(P2011-522513)
審決分類 P 1 8・ 537- WY (H01L)
P 1 8・ 121- WY (H01L)
P 1 8・ 113- WY (H01L)
最終処分 成立  
前審関与審査官 綿引 隆小川 将之  
特許庁審判長 鈴木 匡明
特許庁審判官 加藤 浩一
河口 雅英
発明の名称 埋め込み接地板を備えた半導体構造体の製造方法  
代理人 阿部 達彦  
代理人 村山 靖彦  
代理人 実広 信哉  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ