ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H04N 審判 査定不服 2項進歩性 取り消して特許、登録 H04N |
|---|---|
| 管理番号 | 1329968 |
| 審判番号 | 不服2016-7720 |
| 総通号数 | 212 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2017-08-25 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2016-05-26 |
| 確定日 | 2017-07-25 |
| 事件の表示 | 特願2012-254407「撮像素子」拒絶査定不服審判事件〔平成26年 6月 5日出願公開、特開2014-103543、請求項の数(7)〕について、次のとおり審決する。 |
| 結論 | 原査定を取り消す。 本願の発明は、特許すべきものとする。 |
| 理由 |
第1 手続の経緯 本願は、平成24年11月20日の出願であって、その手続の経緯は、以下のとおりである。 平成28年 1月 4日:拒絶理由の通知 平成28年 2月26日:手続補正 平成28年 3月11日:拒絶査定 平成28年 3月17日:拒絶査定の謄本の送達 平成28年 5月26日:拒絶査定不服審判の請求 平成28年 5月26日:手続補正 平成29年 3月30日:拒絶理由の通知(当審) 平成29年 5月12日:手続補正 平成29年 6月 9日:拒絶理由の通知(当審・最後) 平成29年 6月14日:手続補正 第2 原査定の概要 原査定(平成28年3月11日付け拒絶査定)の概要は次のとおりである。 本願請求項1-20に係る発明は、以下の引用文献A-Eに基づいて、その発明の属する技術分野における通常の知識を有する者(以下「当業者」という。)が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができない。 引用文献A:特開2007-143118号公報 引用文献B:特開2003-234967号公報 引用文献C:Leon-Salas, W.D,A CMOS Imager With Focal Plane Compression Using Predictive Coding,IEEE Journal of Solid-State Circuits,2007年11月,Volume 42, Issue 11 ,p.2555 - 2572 引用文献D:特開2009-290556号公報 引用文献E:再公表特許第96/31974号 第3 当審拒絶理由の概要 1 平成29年3月30日付け当審拒絶理由の概要は次のとおりである。 (1)本願請求項1-3、10-13、15-18に係る発明は、以下の引用文献1-4に基づいて、当業者が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができない。 引用文献1:特開2007-143118号公報(上記引用文献A) 引用文献2:特開2012-164870号公報 引用文献3:特開2009-290556号公報(上記引用文献D) 引用文献4:再公表特許第96/31974号(上記引用文献E) (2)本願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第2項に規定する要件を満たしていない。 ア 請求項4、5 請求項4が引用する請求項1には、「固定の圧縮率で簡易圧縮」することが記載され、請求項4には、「ゴロム符号化」することが記載されている。ゴロム符号は、可変長符号であり、「固定の圧縮率で簡易圧縮」との関係が明確でない。 請求項5は、請求項4を引用するから、請求項4と同様である。 イ 請求項6、7 請求項6は、間接的に請求項1を引用している。請求項1には、「固定の圧縮率で簡易圧縮」することが記載され、請求項6には、「1次元DCTを行う」ことが記載されている。 「1次元DCT」と「固定の圧縮率で簡易圧縮」との関係が明確でない。 ウ 請求項14 請求項14は、請求項12を引用している。請求項12には、「固定の圧縮率で簡易圧縮」することが記載され、請求項14には、「1次元DCTを行う」ことが記載されている。 「1次元DCT」と「固定の圧縮率で簡易圧縮」との関係が明確でない。 2 平成29年6月9日付け当審の最後の拒絶理由の概要は次のとおりである。 本願請求項8に係る発明は明確でないから、特許請求の範囲の記載が、特許法第36条第6項第2項に規定する要件を満たしていない。 第4 本願発明 1 本願発明 本願の請求項1-7に係る発明(以下、それぞれ「本願発明1」-「本願発明7」という。)は、平成29年6月14日付け手続補正により補正された特許請求の範囲の請求項1-7に記載した事項により特定される発明であり、請求項1-7の記載は以下のとおりの発明である。 「 【請求項1】 多層構造を形成する複数の基板を有し、 前記複数の基板の内のいずれかの階層の基板に形成され、入射光を受光し、光電変換する受光部と、 前記複数の基板の内の、前記受光部が形成される階層以外のいずれかの階層の基板に形成され、前記受光部において得られる画素信号から得られるRAWデータを固定の圧縮率で簡易圧縮する記憶用圧縮部と、 前記複数の基板の内の、前記受光部が形成される階層および前記記憶用圧縮部が形成される階層以外のいずれかの階層の基板に形成され、前記記憶用圧縮部により前記RAWデータが前記固定の圧縮率で簡易圧縮されて得られる符号化データを記憶する記憶部と、 前記記憶部から読み出された前記符号化データを伸張する伸張部と、 前記伸張部により前記符号化データが伸張されて得られたRAWデータに対して所定の信号処理を行う前処理部と を備える撮像素子。 【請求項2】 前記受光部において得られる前記画素信号をA/D変換して前記RAWデータを得るA/D変換部をさらに備え、 前記記憶用圧縮部は、前記A/D変換部において得られた前記RAWデータを前記固定の圧縮率で簡易圧縮するように構成される 請求項1に記載の撮像素子。 【請求項3】 前記記憶用圧縮部は、前記簡易圧縮として、前記RAWデータの連続する画素データ同士の差分値を算出し、得られた前記差分値をゴロム符号化し、圧縮率が固定となるように、得られたゴロム符号にデータを付加する 請求項2に記載の撮像素子。 【請求項4】 前記記憶用圧縮部は、前記簡易圧縮として、前記RAWデータに対して1次元DCT(Discrete Cosine Transform)を行い、圧縮率が固定となるよに、得られた変換データの高域成分を破棄する 請求項2に記載の撮像素子。 【請求項5】 前記信号処理は、前記RAWデータのノイズ成分を低減させる処理、または、前記RAWデータの、欠陥画素とされる単位画素の画素データを補正する処理である 請求項1に記載の撮像素子。 【請求項6】 動画像の前記RAWデータの画像サイズを縮小する縮小部をさらに備え、 前記記憶用圧縮部は、前記RAWデータが動画像の場合、前記縮小部により画像サイズが縮小された前記RAWデータを前記固定の圧縮率で簡易圧縮し、前記RAWデータが静止画像の場合、前記縮小部により画像サイズが縮小されていない前記RAWデータを前記固定の圧縮率で簡易圧縮するように構成される 請求項1に記載の撮像素子。 【請求項7】 前記前処理部により信号処理が行われた前記RAWデータを固定の圧縮率で簡易圧縮する出力用圧縮部と、 前記出力用圧縮部により前記RAWデータが前記固定の圧縮率で簡易圧縮されて得られる符号化データを、前記撮像素子の外部に出力する出力部と をさらに備える請求項1に記載の撮像素子。」 2 本願発明1の分説 本願発明1を分説すると次のとおりである。 (本願発明1) (A)多層構造を形成する複数の基板を有し、 (B)前記複数の基板の内のいずれかの階層の基板に形成され、入射光を受光し、光電変換する受光部と、 (C)前記複数の基板の内の、前記受光部が形成される階層以外のいずれかの階層の基板に形成され、前記受光部において得られる画素信号から得られるRAWデータを固定の圧縮率で簡易圧縮する記憶用圧縮部と、 (D)前記複数の基板の内の、前記受光部が形成される階層および前記記憶用圧縮部が形成される階層以外のいずれかの階層の基板に形成され、前記記憶用圧縮部により前記RAWデータが前記固定の圧縮率で簡易圧縮されて得られる符号化データを記憶する記憶部と、 (E)前記記憶部から読み出された前記符号化データを伸張する伸張部と、 (F)前記伸張部により前記符号化データが伸張されて得られたRAWデータに対して所定の信号処理を行う前処理部と (G)を備える撮像素子。 ((A)?(G)は、当審で付与した。以下各構成要件を「構成要件A」等という。) 第5 引用文献、引用発明等 1 引用文献1 平成29年3月30日付けの拒絶の理由に引用された引用文献1(原査定に引用された引用文献A)には、図面とともに次の事項が記載されている(下線は当審が付与した。)。 「【0062】 (第1の実施の形態) 図1は本発明になる撮像装置の第1の実施の形態のブロック図を示す。同図において、撮像装置100は符号化データ出力機能を備えており、1チップ化されている点に特徴がある。ここで、「1チップ化」とは、同一の半導体基板に形成されていること、あるいは複数の半導体基板に形成された各半導体チップを積層化などで一体化した構造になっていることをいう。 【0063】 この撮像装置100を構成する1チップには、入力端子INと出力端子OUTとがあり、外部との情報のやり取りをしている。ここでは入力端子INと出力端子OUTとは、それぞれ一つにまとめて図示しているが、実際にはデジタルのビット分だけ並んだ複数のパラレル端子があり、各回路ブロックを制御するコマンド端子などからなっている。このようなチップ外部と内部とをつなぐために、インターフェイスブロック101がある。 【0064】 入力端子INに入力された情報やコマンドは、インターフェイスブロック101を介してデジタル制御部102に供給されて、撮像装置100の具体的な動作信号に変換される。例えば、1秒間の読出しフレーム数、露光時間、画素敷き詰め領域内の特定の領域だけを読み出す、といったコマンドや設定情報がインターフェイスブロック101を介して入力されると、デジタル制御部102はそれを撮像素子であるグローバルシャッタ型CMOSセンサ103の実際の駆動に反映させる。 【0065】 グローバルシャッタ型CMOSセンサ103は、後述する様に、図3に示す構造である。グローバルシャッタ型CMOSセンサ103から出力される撮像信号はアナログ信号であり、そのアナログ撮像信号は図1のA/D変換部104でサンプリングされて、量子化ビット数が例えば8ビット?14ビットのデジタル画像情報に変換された後、メモリ105に蓄積される一方、デジタル画像調整部106及び画像情報検出部107にそれぞれ供給される。なお、A/D変換部104における量子化ビット数は外部から設定可能である。 【0066】 画像情報検出部107は、デジタル画像情報から特有の情報を抽出する。例えば、手振れ検出である。手振れ検出は、ある瞬間の画像と次の瞬間の画像とを比較し、画面全体あるいは所定の領域全体が同じ画素数だけずれていると、それは手振れが生じたと判断する。そして、画像情報検出部107は、検出した画素のずれ量の情報をデジタル画像調整部106に渡す。画像情報検出部107は、そのほかにホワイトバランス情報、フォーカス情報、露出情報などを検出し、インターフェイスブロック101を通して出力端子OUTから外部に出力する。 【0067】 デジタル画像調整部106は、撮像装置固有の各種の補正処理などを行って画像の絵作りを担当する。図2は図1中のデジタル画像調整部14の一例のブロック図を示す。図1のA/D変換部104からのデジタル情報は、図2のAGC(Automatic Gain Control)回路110に供給され、ここで自動利得制御動作により全体の信号量が調整された後、縦縞補正回路111により縦縞補正が行われる。これは、CMOSセンサ103の各列に入っている後述のCDS回路(相関二重サンプリング回路)のバラツキにより、垂直転送の列毎に画像のレベルがずれているのを補正するもので、予め得られている補正値、あるいはセンサの画素敷き詰め領域の一部を遮光したオプチカルブラック(OB;Opical Black)の情報を基に行う。 【0068】 次に、シェーディング補正回路112によりシェーディング補正が行われる。これはCMOSセンサ103の特性により水平転送、垂直転送両方向の信号レベルが連続的な起伏を持っているのを補正する(すなわち、画像の濃度レベルのむらであるシェーディングを補正する)もので、予め得られている補正値、あるいはOB部の情報を基に補正する。シェーディング補正回路112から出力された信号は、暗電流補正回路113に供給されて画素毎に得られている暗電流レベルの情報から画素毎にレベルを調整する。白キズ、黒キズ補正回路114は、予め得られている欠陥画素を、隣接する画素情報で置き換えて欠陥を目立たなくする補正を行う。白キズは、出力信号が常に飽和信号レベルである画素であり、黒キズは出力信号が常に無信号レベルである画素のことである。 【0069】 次に、手振れ補正回路115により白キズ、黒キズ補正回路114の出力信号に対して、手振れ検出により得られた手振れ情報に基づいて、画像として切り出す領域をずれた画素数分だけずらす。手振れの情報としては、撮像装置100であるチップ外部からの情報、例えば加速度センサ(図示せず)からの情報も利用することも可能である。手振れ補正された信号は、フィルタ処理回路116で例えば低域フィルタ(LPF)特性が付与されて、繰り返し歪み成分が軽減された後、ガンマ補正回路117により所定の計算式に従ったガンマ補正がなされ、人間の視覚に合わせた絵作りをする。ガンマ補正回路117の出力信号は輪郭強調回路118に供給されて、エッジ部が強調される輪郭補正が施されて画質が高められた後、ホワイトバランス回路119に供給され、赤、緑、赤の光の三原色の信号レベルをそれぞれ調整して白色被写体撮像時に白色の撮像画像が得られるようなホワイトバランス調整を行った後、デジタル画像調整部106の出力画像信号として出力される。 【0070】 以上の図2の構成のデジタル画像調整部106により得られた画像信号は、情報量が非常に大きい。そこで、図1のエンコーダ部108で例えばMPEG方式により情報圧縮を行う。このエンコーダ部108の構成は後述する図6のブロック図で示した構成であり、ここでMPEG方式等で圧縮符号化されて符号化データとなり、インターフェイスブロック101を通して出力端子OUTから外部へ出力される。なお、撮像装置100の外部からエンコーダ部108のエンコードに関する各種設定、例えば圧縮率などの設定を行うことができる。」 上記記載によると、引用文献1には、次の「撮像装置」が記載されていると認められる。なお、各構成の末尾に対応する引用文献1の段落番号を記載した。 複数の半導体基板に形成された各半導体チップを積層化で一体化した構造である撮像装置(段落【0062】)であって、 CMOSセンサ(段落【0065】)と、 撮像装置固有の各種補正処置を行って画像を生成するデジタル画像調整部(段落【0067】?【0069】)と、 MPEG方式により圧縮を行うエンコーダ部(段落【0070】)と を備える撮像装置。 上記の「撮像装置」を引用文献1に記載された発明として認定する。この発明を以下「引用発明」という。 (引用発明) (a)複数の半導体基板に形成された各半導体チップを積層化で一体化した構造である撮像装置であって、 (b)CMOSセンサと、 (c)撮像装置固有の各種補正処置を行って画像を生成するデジタル画像調整部と、 (d)MPEG方式により圧縮を行うエンコーダ部と (e)を備える撮像装置。 なお、(a)?(e)は、構成を識別するために付与した。以下各構成を「構成a」等という。 2 引用文献2 平成29年3月30日付けの拒絶の理由に引用された引用文献2には、図面とともに次の事項が記載されている(下線は当審が付与した。)。 「【0037】 図2に、本発明に係るCMOS固体撮像装置の基本的な概略構成を示す。従来のCMOS固体撮像装置161は、図2Aに示すように、1つの半導体チップ162内に、画素アレイ163と、制御回路164と、信号処理するためのロジク回路165とを搭載して構成される。通常、画素アレイ163と制御回路164でイメージセンサ166が構成される。これに対して、本発明の一実施の形態におけるMOS固体撮像装置20は、図2Bに示すように、第1の半導体チップ部22に画素アレイ23と制御回路24を搭載し、第2の半導体チップ部26に信号処理するための信号処理回路を含むロジック回路25を搭載する。この第1及び第2の半導体チップ部22及び26を相互に電気的に接続して1つの半導体チップとしてCMOS固体撮像装置20が構成される。本発明の他の実施の形態におけるCMOS固体撮像装置21は、図2Cに示すように、第1の半導体チップ部22に画素アレイ23を搭載し、第2の半導体チップ部26に制御回路24と信号処理回路を含むロジック回路25を搭載する。この第1及び第2の半導体チップ部22及び26を相互に電気的に接続して1つの半導体チップとしてCMOS固体撮像装置21が構成される。 【0038】 図示しないが、CMOS固体撮像装置の構成によっては、2つ以上の半導体チップ部を貼り合わせて構成することもできる。例えば、上記の第1及び第2の半導体チップ部以外に、メモリ素子アレイを備えた半導体チップ部、その他の回路素子を備えた半導体チップ部などを追加して3つ以上の半導体チップ部を貼り合わせて、1つのチップとしたCMOS固体撮像装置を構成することもできる。」 「【0088】 上述の各実施の形態では、2つの半導体チップ部22及び26を貼り合わせた構成である。さらに、本発明の固体撮像装置は、2つ以上の半導体チップ部を貼り合わせた構成とすることもできる。例えば、画素アレイを有する第1の半導体チップ部とロジック回路を有する第2の半導体チップ部に加えて、メモリ回路を有する第3の半導体チップ部の3つの半導体チップ部で構成することもできる。この場合、少なくとも、第1及び第2の半導体チップ部の構成を、前述の遮光層68又は92を備えた構成とする。」 上記記載によると、引用文献2には、次の発明が記載されていると認められる。この発明を以下「引用発明2」という。 (引用発明2) 「画素アレイを有する第1の半導体チップ部とロジック回路を有する第2の半導体チップ部に加えて、メモリ回路を有する第3の半導体チップ部の3つの半導体チップ部で構成する固体撮像装置」 3 引用文献3 平成29年3月30日付けの拒絶の理由に引用された引用文献3(原査定に引用された引用文献D)には、図面とともに次の事項が記載されている(下線は当審が付与した。)。 「【0043】 以下では、本実施形態の撮像装置100のRAW圧縮部121の構成について詳細に説明する。本実施形態の撮像装置100は、固定長の符号化が可能で、かつ、画像品質を良好に保つことができ、比較的簡単な処理で実現できる非可逆圧縮/伸張方法が用いられる。 【0044】 なお、以下の例では、RAWデータ信号を1画素(ピクセル)当たり14ビットとする。また、例えば図6に示すように、同一色成分を持つ水平方向の20画素分を、1ブロックの符号化データに変換する。図6は、ベイヤ配列と抽出された同色1ラインを示す模式図である。量子化語長は、例えば2?4ビットの可変とする。本実施形態のRAW圧縮部121は、20画素を1ブロックとして、この1ブロックを128ビットの固定長に圧縮する。その結果、1画素当たり6.4ビットとなる。通常、14ビットのデータは、20画素を1ブロックとすると、RAWデータを圧縮しない場合、1ブロックに対応するデータ量は280ビットとなる。一方、本実施形態によれば、280ビットのデータ量を128ビット分に圧縮でき、データ量を約46%に低減する圧縮率を達成できる。」 上記記載によると、引用文献3には、「RAWデータを固定長に圧縮する」技術が記載されている。 4 引用文献4 平成29年3月30日付けの拒絶の理由に引用された引用文献4(原査定に引用された引用文献E)には、図面とともに次の事項が記載されている(下線は当審が付与した。)。 「 上記の例で、圧縮伸長手段は固定圧縮率で圧縮する符号化方式を利用できる。カラー画像を信号の一例とするならば、固定圧縮率を実現するためには、画像を複数画素で構成されるブロックに分割し、該ブロック内の信号を2種類程度の色とその区別(解像)を示す選択信号に変換する手段を用いることができる。 ・・・ なお圧縮方式として、ブロック近似符号(Block Truncation Coding),ハフマン符号,算術符号(Arithmetic coding),LZ(Lempel,Ziv)あるいはその改良型であるLZW符号、等を利用できるが、本発明は圧縮方式を限定するものではない。また、圧縮の前処理として、差分値の算出,直交変換,ウェーブレット変換,ヒストグラム検出,エッジ検出,領域分離,色変換,ブロック近似等の手段を利用することもできるが本発明は方式を限定するものではない。 本発明は上記のように、圧縮手段,伸長手段,蓄積手段および編集手段を用いて、蓄積手段の容量を低減,信号処理の高速化、等の目的を実現できる。信号フローの観点からは、信号の入力および出力手段を除き、信号を圧縮データとして処理および転送する構成を実現できる。信号を原データの形式で処理しなくてはならない場合にも、処理の対象となる信号のみを原データとして扱えばよい。 また蓄積手段103は、半導体メモリ,フラッシュ型のメモリ,ハードディスク装置,光磁気ディスク、等の装置を利用することができる。」(12頁3行?13頁2行) 上記記載によると、引用文献4には、「画像を固定圧縮率で圧縮する」技術が記載されている。 5 引用文献B 原査定に引用された引用文献Bには、図面とともに次の事項が記載されている(下線は当審が付与した。)。 「【0023】この2次元DCT回路12aによるDCT演算は、図2に示すように、第1の1次元DCT演算器21で一度、DCT演算を行い、その結果を転置RAM部22で転置し、さらに、その転置結果をもう一度、第2の1次元DCT演算器23でDCT演算することで達成される。このDCT演算の構成を用いて、ハードウェアの規模と圧縮率を考慮した結果、4ｘ4画素のDCT回路が最適であることが判明している。この点から、上述したように、4ｘ4画素を1ブロックとして、このブロック単位でDCT演算を行うことが好都合である。 【0024】1次元DCT演算器21,22は、列並列処理を行うことで、その処理が高速化される。また、DCTアルゴリズムの規則性がある。つまり、DCT演算の直交基底であるcｏｓ係数には周期性があるので、この周期性に着目することで、図3のような簡単な回路で1次元DCT演算器21、22を構成することができる。」 上記記載によると、引用文献Bには、「1次元DCTを行う」技術が記載されている。 6 引用文献C 原査定に引用された引用文献Cの「Abstract」(p.2555)、「B. Entropy Coding and Golomb-Rice Codes」(p.2558)には、「差分値をゴロム符号化する」技術が記載されている。 第6 対比・判断 1 本願発明1について (1)対比 本願発明1と引用発明とを対比する。 ア 構成要件A、Gと構成a,eとを対比する。 引用発明は、「複数の半導体基板に形成された各半導体チップを積層化で一体化した構造である撮像装置」であるから、「撮像素子」といえ、「多層構造を形成する複数の基板を有」するといえる。 したがって、本願発明1と引用発明とは、「多層構造を形成する複数の基板を有」する「撮像素子」として一致する。 イ 構成要件Bと構成bとを対比する。 引用発明の「CMOSセンサ」は、本願発明1の「受光部」に相当する。 引用発明は、「複数の半導体基板に形成された各半導体チップを積層化で一体化した構造である撮像装置」であるから、引用発明の「CMOSセンサ」は、「前記複数の基板の内のいずれかの階層の基板に形成され」る。 したがって、本願発明1と引用発明とは、「前記複数の基板の内のいずれかの階層の基板に形成され、入射光を受光し、光電変換する受光部」を備える点で一致する。 ウ 構成要件Cと構成dとを対比する。 引用発明の「エンコーダ部」は、「前記受光部において得られる画素信号から得られるRAWデータを圧縮する圧縮部」として本願発明1と共通するが、「圧縮」が、本願発明1においては、「固定の圧縮率で簡易圧縮」であるのに対し、引用発明においては「MPEG方式による圧縮」であり、「固定の圧縮率で簡易圧縮」でない点で、相違する。 また、「圧縮部」が、本願発明1においては「記憶用圧縮部」であるのに対し、引用発明においては「記憶用圧縮部」ではない点で相違する。 さらに、引用発明においては、「前記複数の基板の内のいずれかの階層の基板に形成され」る点で、本願発明1と引用発明とは共通するが、本願発明においては、「前記受光部が形成される階層以外の」いずれかの階層の基板に形成されるのに対し、引用発明においては、「前記受光部が形成される階層以外の」いずれかの階層の基板に形成されると特定されていない点で相違する。 エ 構成要件Dについて 引用発明は、「前記複数の基板の内の、前記受光部が形成される階層および前記圧縮部が形成される階層以外のいずれかの階層の基板に形成され、前記圧縮部により前記RAWデータが前記固定の圧縮率で簡易圧縮されて得られる符号化データを記憶する記憶部」を備えていない点で、本願発明1と相違する。 オ 構成要件E、Fについて 引用発明は、「前記記憶部から読み出された前記符号化データを伸張する伸張部と、前記伸張部により前記符号化データが伸張されて得られたRAWデータに対して所定の信号処理を行う前処理部」を備えていない点で、本願発明1と相違する。 カ 一致点、相違点 以上より、本願発明1と引用発明との一致点、相違点は次のとおりである。 (一致点) 多層構造を形成する複数の基板を有し、 前記複数の基板の内のいずれかの階層の基板に形成され、入射光を受光し、光電変換する受光部と、 前記複数の基板の内のいずれかの階層の基板に形成され、前記受光部において得られる画素信号から得られるRAWデータを圧縮する圧縮部と、 を備える撮像素子。 (相違点1) 「圧縮部」が、 本願発明においては、「前記受光部が形成される階層以外の」いずれかの階層の基板に形成されるのに対し、 引用発明においては、「前記受光部が形成される階層以外の」いずれかの階層の基板に形成されると特定されていない点 (相違点2) 「圧縮部」が、 本願発明1においては、「固定の圧縮率で簡易圧縮」するのに対し、 引用発明においては、「MPEG方式により圧縮」するものであり、「固定の圧縮率で簡易圧縮」するものではない点 (相違点3) 「圧縮部」が、本願発明1においては「記憶用圧縮部」であるのに対し、引用発明においては「記憶用圧縮部」ではない点 (相違点4) 本願発明1は、「前記複数の基板の内の、前記受光部が形成される階層および前記圧縮部が形成される階層以外のいずれかの階層の基板に形成され、前記圧縮部により前記RAWデータが前記固定の圧縮率で簡易圧縮されて得られる符号化データを記憶する記憶部」を備えているのに対し、 引用発明は、当該記憶部を備えていない点 (相違点5) 本願発明1は、「前記記憶部から読み出された前記符号化データを伸張する伸張部と、前記伸張部により前記符号化データが伸張されて得られたRAWデータに対して所定の信号処理を行う前処理部」を備えているのに対し、 引用発明は、当該伸張部、当該前処理部を備えていない点 (2)相違点についての判断 ア 相違点1について 上記第5の2のとおり、引用文献2には、「画素アレイを有する第1の半導体チップ部とロジック回路を有する第2の半導体チップ部に加えて、メモリ回路を有する第3の半導体チップ部の3つの半導体チップ部で構成する固体撮像装置」(引用発明2)が記載されている。 引用発明2は、ロジック回路を有する半導体チップ部を画素アレイを有する半導体チップ部(「受光部が形成されている階層」に相当)以外の階層に形成しているといえるから、引用発明に引用発明2を適用して、圧縮部を「前記受光部が形成される階層以外の」いずれかの階層の基板に形成されるようにすることは、当業者が容易に想到し得ることである。 イ 相違点2について 上記第5の3のとおり、引用文献3には、「RAWデータを固定長に圧縮する」技術が記載され、上記第5の4のとおり、引用文献4には、「画像を固定圧縮率で圧縮する」技術が記載されている。 そうすると、引用発明において、「圧縮」を「固定の圧縮率で簡易圧縮」にすることは、当業者が容易に想到し得ることである。 ウ 相違点4、3について (ア)相違点4について 引用発明は、引用文献1の段落【0109】に符号化データを記録媒体に記録することが記載されていることからして、符号化データを記録媒体に記録することが想定され、その際に、バッファメモリを利用することも普通に想定できる。さらに、引用発明2は、画素アレイを有する半導体チップ部(「受光部が形成されている階層」に相当)、ロジックを有する第2の半導体チップ部(「圧縮部が形成される階層」に対応)に加えて、メモリ回路(「記憶部」に相当)を有する半導体チップ部で構成される固体撮像装置であるから、引用発明に引用発明2を適用して、「前記複数の基板の内の、前記受光部が形成される階層および前記圧縮部が形成される階層以外のいずれかの階層の基板に形成され、前記圧縮部により前記RAWデータが前記固定の圧縮率で簡易圧縮されて得られる符号化データを記憶する記憶部」を備えるようにすることは、当業者が容易に想到し得ることである。 (イ)相違点3について 上記(ア)のとおり、「前記複数の基板の内の、前記受光部が形成される階層および前記圧縮部が形成される階層以外のいずれかの階層の基板に形成され、前記圧縮部により前記RAWデータが前記固定の圧縮率で簡易圧縮されて得られる符号化データを記憶する記憶部」を備えるようにすることは、当業者が容易に想到し得ることであって、「圧縮部」は、「記憶部」に記憶する圧縮されて得られる符号化データを作成しているから、「記憶用圧縮部」といえる。 エ 相違点5について 相違点5に係る本願発明1の、多層構造を形成する複数の基板を有する撮像素子において、「前記記憶部から読み出された前記符号化データを伸張する伸張部と、前記伸張部により前記符号化データが伸張されて得られたRAWデータに対して所定の信号処理を行う前処理部」を備えるという構成は、上記引用文献2-4、B、Cには記載されておらず、周知技術であるともいえない。 したがって、本願発明1は、当業者であっても、引用発明、引用文献2-4、B、Cに記載された技術事項に基づいて容易に発明できたものとはいえない。 2 本願発明2-7について 本願発明2-7は、本願発明1を直接又は間接的に引用するから、本願発明1と同じ理由で、当業者であっても、引用発明、引用文献2-4、B、Cに記載された技術事項に基づいて容易に発明できたものとはいえない。 第7 当審拒絶理由についての判断 1 容易想到性 本願発明1-7は、当業者であっても、当審拒絶理由で引用した引用文献に記載された発明に基づいて容易に発明できたものでないことは、上記第6のとおりである。 2 記載不備 (1)平成29年6月9日付け拒絶理由について 当該拒絶理由の対象の請求項8は、平成29年6月14日付け手続補正により削除されたので、当該拒絶理由は解消した。 (2)平成29年3月30日付け拒絶理由について 平成29年6月14日付け手続補正により補正された特許請求の範囲の請求項3においては、「ゴロム符号化」と「圧縮率が固定」との関係が明確であり、同請求項4においては、「1次DCT」と「圧縮率が固定」との関係が明確であり、当該拒絶理由は解消した。 第8 原査定についての判断 平成29年6月14日付けの補正により、補正後の請求項1-7は、多層構造を形成する複数の基板を有する撮像素子において、「前記記憶部から読み出された前記符号化データを伸張する伸張部と、前記伸張部により前記符号化データが伸張されて得られたRAWデータに対して所定の信号処理を行う前処理部」を備えるという技術的事項を有するものとなった。 当該多層構造を形成する複数の基板を有する撮像素子において、「前記記憶部から読み出された前記符号化データを伸張する伸張部と、前記伸張部により前記符号化データが伸張されて得られたRAWデータに対して所定の信号処理を行う前処理部」を備えることは、原査定における引用文献A-Eには記載されておらず、周知技術でもないので、本願発明1-7は、当業者であっても、引用文献A-Eに記載された発明に基づいて容易に発明できたものではない。 したがって、原査定を維持することはできない。 第9 むすび 以上のとおり、原査定の理由によって、本願を拒絶することはできない。 他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。 |
| 審決日 | 2017-07-10 |
| 出願番号 | 特願2012-254407(P2012-254407) |
| 審決分類 |
P
1
8・
537-
WY
(H04N)
P 1 8・ 121- WY (H04N) |
| 最終処分 | 成立 |
| 前審関与審査官 | 松永 隆志 |
| 特許庁審判長 |
篠原 功一 |
| 特許庁審判官 |
渡辺 努 小池 正彦 |
| 発明の名称 | 撮像素子 |
| 代理人 | 西川 孝 |
| 代理人 | 稲本 義雄 |