ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L 審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1331866 |
| 審判番号 | 不服2016-15643 |
| 総通号数 | 214 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2017-10-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2016-10-20 |
| 確定日 | 2017-08-24 |
| 事件の表示 | 特願2014-224326「電力用半導体装置」拒絶査定不服審判事件〔平成27年 3月26日出願公開、特開2015- 57843〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は,平成23年1月21日の出願である特願2011-011107号の一部を平成26年11月4日に新たな出願としたものであって,その手続の経緯は以下のとおりである。 平成26年11月 4日 審査請求・上申書 平成28年 2月18日 拒絶理由通知 平成28年 4月19日 意見書・手続補正 平成28年 9月12日 拒絶査定 平成28年10月20日 審判請求・手続補正 平成29年 3月13日 上申書 第2 補正の却下の決定 [補正却下の決定の結論] 平成28年10月20日に審判請求と同時にされた手続補正(以下,「本件補正」という。)を却下する。 [理由] 1 補正の内容 本件補正により,本件補正前の特許請求の範囲の請求項2は,本件補正後の請求項2へ補正された。 (1)本件補正前 本件補正前の,特許請求の範囲の請求項2の記載は次のとおりである。 「【請求項2】 第一導電型のSiC基板と, 前記SiC基板の第一主面に形成され,前記SiC基板よりも不純物濃度の低い第一導電型でSiCのドリフト層と, 前記ドリフト層の内部に形成された複数の第二導電型の第一の半導体領域と,複数の前記第一の半導体領域の上部のそれぞれに形成され前記第一の半導体領域よりも第二導電型の不純物濃度が高い第二の半導体領域とを有する複数の第二導電型の半導体領域と, 前記ドリフト層の表面に形成され,第一導電型の前記ドリフト層とショットキー接続し,前記半導体領域とオーミック接続するショットキー電極と, 前記ショットキー電極の表面に形成されたアノード電極と, 前記アノード電極の表面に,複数の前記半導体領域の一つの領域における水平方向の大きさより大きくなるように形成されたファーストボンドと, 前記SiC基板の前記第一主面に対向する第二主面に形成されたカソード電極と, を備えた電力用半導体装置。」 (2)本件補正後 本件補正後の,特許請求の範囲の請求項2の記載は,次のとおりである。(当審注。補正個所に下線を付した。下記(3)も同じ。) 「【請求項2】 第一の主面と前記第一の主面に対向する第二の主面を有する第一導電型のSiC基板と, 前記SiC基板の前記第一主面に形成され,前記SiC基板よりも不純物濃度の低い第一導電型でSiCのドリフト層と, 前記ドリフト層の内部に形成された複数の第二導電型の第一の半導体領域と,複数の前記第一の半導体領域の上部のそれぞれに形成され前記第一の半導体領域よりも第二導電型の不純物濃度が高い第二の半導体領域とを有する複数の第二導電型の半導体領域と, 前記ドリフト層の表面に形成され,第一導電型の前記ドリフト層とショットキー接続し,前記半導体領域とオーミック接続するショットキー電極と, 前記ショットキー電極の表面に形成されたアノード電極と, 前記アノード電極の表面に,複数の前記半導体領域の一つの領域における水平方向の大きさより大きくなるように形成されたファーストボンドと, 前記SiC基板の前記第二主面に形成されたカソード電極と, を備えた電力用半導体装置。」 (3)本件補正事項 本件補正は,請求項2の「SiC基板」に「第一の主面と前記第一の主面に対向する第二の主面を有する」という限定を付加する補正(以下,「本件補正事項」という。)を含むものである。 2 補正の適否 本件補正事項は,新規事項を追加するものではないから特許法17条の2第3項の規定に適合し,特許請求の範囲の減縮を目的とするから,同条4項の規定に適合し,同条5項2号に掲げるものに該当する。 そこで,本件補正後の請求項2に記載された発明(以下,「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか否か(特許法第17条の2第6項で準用する同法第126条第7項)につき,更に検討する。 (1)本願補正発明 本願補正発明は,本件補正後の請求項2に記載された,次のとおりのものと認める。(再掲) 「第一の主面と前記第一の主面に対向する第二の主面を有する第一導電型のSiC基板と, 前記SiC基板の前記第一主面に形成され,前記SiC基板よりも不純物濃度の低い第一導電型でSiCのドリフト層と, 前記ドリフト層の内部に形成された複数の第二導電型の第一の半導体領域と,複数の前記第一の半導体領域の上部のそれぞれに形成され前記第一の半導体領域よりも第二導電型の不純物濃度が高い第二の半導体領域とを有する複数の第二導電型の半導体領域と, 前記ドリフト層の表面に形成され,第一導電型の前記ドリフト層とショットキー接続し,前記半導体領域とオーミック接続するショットキー電極と, 前記ショットキー電極の表面に形成されたアノード電極と, 前記アノード電極の表面に,複数の前記半導体領域の一つの領域における水平方向の大きさより大きくなるように形成されたファーストボンドと, 前記SiC基板の前記第二主面に形成されたカソード電極と, を備えた電力用半導体装置。」 (2)引用文献1の記載 ア 引用文献1 原査定の拒絶の理由に引用された,特開2000-261004号公報(以下,「引用文献1」という。)には,図面とともに,次の記載がある。(下線は当審で付加した。以下同じ。) (ア)「【0001】 【発明の属する技術分野】この発明は半導体装置に係わり,特に大電流通電型ショットキーバリアダイオードに関する。」 (イ)「【0011】[第1の実施形態]図1(A)は,この発明の第1の実施形態に係る大電流通電型ショットキーバリアダイオード装置を示す平面図,図1(B)は,図1(A)に示すペレットのパターンを示す平面図,図1(C)は,図1(A),(B)中の1C-1C線に沿う断面図である。 【0012】図1(A),(B),(C)に示すように,ショットキーバリアダイオードペレット10は,ベッド11に配置されている。ベッド11は,たとえばショットキーバリアダイオードのカソード端子であり,ペレット10のN^(-)型シリコン領域1に電気的に接続される。リード12は,そのアノード端子であり,ペレット10のデバイス電極4に,外部配線材料5を介して電気的に接続されている。なお,図1(A),(B)中の一点鎖線枠13は,デバイス電極4と外部配線材料5との接続部6およびその近傍の領域を示している。 【0013】ペレット10にはN^(-)型シリコン領域1が形成されている。N^(-)型シリコン領域1にはストライプ状のP^(+)型シリコン領域2が形成されている。N^(-)型シリコン領域1,P^(+)型シリコン領域2上には,シリコンにショットキー接触するメタルから成るショットキーバリアメタル層3が形成されている。ショットキーバリアメタル層3上には,ショットキーバリアメタルにオーミックコンタクトするメタルから成るデバイス電極4が形成されている。デバイス電極4には外部配線材料5が接続部6を介して接合されている。 【0014】第1の実施形態において,P^(+)型シリコン領域2の形成間隔は,領域13下を通過する部分を除き,間隔W_(P1)である。間隔W_(P1)は,N^(-)型シリコン領域1とデバイス電極4とが逆バイアスされたときに空乏層がピンチオフする間隔である。そして,P^(+)型シリコン領域2のうち,領域13下を通過する部分の形成間隔は,間隔W_(P2)である。間隔W_(P2)は間隔W_(P1)よりも狭い。好ましくは,間隔W_(P2)は,間隔W_(P1)の約50?80%程度とする。」 (ウ)「【0021】[第3の実施形態]図4は,この発明の第3の実施形態に係る大電流通電型ショットキーバリアダイオード装置を示す平面図である。なお,図4(当審注:「図2」は「図4」の誤記と認める。)に示す平面は,図1(B)に示す平面に相当する。 【0022】図4に示すように,第3の実施形態は,P^(+)型シリコン領域2の形状を変形させたもので,形状を,ストライプ状からドット状にしたものである。ドット状のP^(+)型シリコン領域2の形成間隔は,領域13下で間隔W_(P2)とされている。 【0023】このような構造においても,ドット状のP^(+)型シリコン領域2のうち,領域13下における間隔が,間隔W_(P1)よりも狭い間隔W_(P2)である。このため,領域13下への電流サージの集中が緩和され,電流サージはデバイス電極3の全体に分散されるようになる。よって,第1,第2の実施形態と同様な効果を得ることができる。」 (エ)図1(A)より,ペレット10のN^(-)型シリコン領域1の下面にベッド11が設けられていると認められる。 (オ)図1(A)ないし(C)及び図4並びに前記(ウ)より,「接続部6」は複数の「ドット状のP^(+)型シリコン領域2」の一つの領域における水平方向の大きさより大きくなるように形成されている,と認められる。 イ 引用発明1 前記アより,引用文献1には,次の発明(以下,「引用発明1」という。)が記載されていると認められる。 「N^(-)型シリコン領域1に複数のドット状のP^(+)型シリコン領域2が形成され,N^(-)型シリコン領域1,P^(+)型シリコン領域2上にショットキーバリアメタル層3が形成され,ショットキーバリアメタル層3上にアノード端子であるデバイス電極4が形成され,デバイス電極4には外部配線材料5が接続部6を介して接合されており,接続部6は複数のP^(+)型シリコン領域2の一つの領域における水平方向の大きさより大きくなるように形成され,N^(-)型シリコン領域1に電気的に接続され,N^(-)型シリコン領域1の下面にカソード端子であるベッド11が設けられている大電流通電型ショットキーバリアダイオード装置。」 (3)引用文献2の記載 ア 引用文献2 原査定の拒絶の理由に引用された,特開2002-314099号公報(以下,「引用文献2」という。)には,図面とともに,次の記載がある。 (ア)「【0004】このため,半導体材料に炭化珪素を用いたショットキーダイオードが考えられている。このような炭化珪素を用いた場合,炭化珪素がワイドバンドギャップ半導体であることから,ショットキー電極のバリアハイトを高く設定することができ,高耐圧化に有利である。また,アバランシェ降伏による臨界電界が高いので,炭化珪素内の不純物濃度を高くでき,シリコンと比べて,同じ耐圧で導通時の損失を2桁低減できる。」 (イ)「【0020】 【発明の実施の形態】(第1実施形態)図1に,本発明の一実施形態を適用したショットキーダイオードの断面構成を示す。以下,この図に基づいて本実施形態におけるショットキーダイオードの構成についての説明を行う。 【0021】図1に示すように,高濃度にn型不純物がドーピングされた炭化珪素からなるn^(+)型基板1の上に,n^(+)型基板1よりも低濃度にn型不純物がドーピングされたn^(-)型エピ層2が形成され,このn^(-)型エピ層2の表層部には複数のｐ型拡散層3が形成されている。複数のｐ型拡散層3は,n^(+)型基板1から遠い側に相当する上部領域3aよりもn^(+)型基板1に近い側に相当する下部領域3bの方が幅広で構成され,下部領域3bにおいて隣り合うｐ型拡散層3同士の距離が短くなるように構成されている。上部領域3aにはｐ型不純物としてAlが用いられており,下部領域3bにはｐ型不純物としてBが用いられている。そして,上部領域3aの方が下部領域3bよりも高濃度で構成されている。なお,図1においては表されないが,ｐ型拡散層3の平面形状はストライプ形状,ドット形状,六角形状,同心円状のいずれであっても良い。 【0022】また,n^(-)型エピ層2の表面には酸化膜4が備えられていると共に,この酸化膜4に形成されたコンタクトホールを介して各ｐ型拡散層3及びn^(-)型エピ層2と電気的に接続されたショットキー電極5が備えられている。そして,n^(+)型基板1の裏面側に,n^(+)型基板1とオーミック接触されたオーミック電極6が備えられ,図1に示すショットキーダイオードが構成されている。 【0023】このように構成されたショットキーダイオードにおいては,各ｐ型拡散層3の下部領域3bから伸びる空乏層によって各ｐ型拡散層3の間がピンチオフされることで,逆方向における電界緩和が成されるようになっている。また,ｐ型拡散層3の上部領域3aの幅を狭くしてあるため,n^(-)型エピ層2のうちショットキー電極5との接触部位を広くとれ,n^(-)型エピ層2とショットキー電極5との接触抵抗を低減および電流経路の増大を図ることができ,低オン抵抗化を図ることができる。 【0024】このように,本実施形態の構成とすることで,逆方向の電界緩和効果を低下させることなく,順方向電圧の増加を図り,低オン抵抗化を図ることで損失を低減することができる。」 (ウ)「【0025】続いて,図2,図3に,上記構成のショットキーダイオードの製造工程を示し,これらの図に従って本実施形態におけるショットキーダイオードの製造方法を説明する。 ・・・ 【0027】その後,LTO膜10をマスクとして,ｐ型不純物であるB(ボロン)を高エネルギーでイオン注入することで,ｐ型拡散層3のうちの下部領域3bを1×10^(19)cm^(-3)の不純物濃度で形成する。例えば,Bの注入エネルギーを多段階に変えたボックスプロファイルとすることで,所望の位置に下部領域3bが形成される。 ・・・ 【0029】〔図2(b)に示す工程〕再び,LTO膜10をマスクとしてｐ型不純物であるAl(アルミニウム)を低エネルギーかつ高ドーズ量でイオン注入することで,ｐ型拡散層3のうちの上部領域3aを1×10^(20)cm^(-3)の不純物濃度で形成する。例えば,Alの注入エネルギーを多段階に変えたボックスプロファイルとすることで,所望の位置に上部領域3aが形成される。このとき,ｐ型不純物としてAlを用いることにより,後工程で熱処理が行われても注入されたイオンがほとんど拡散しないようにできる。また,このように上部領域3a,下部領域3bを形成するためのマスクをLTO膜10によって兼用しているため,製造工程の簡略化を図ることも可能である。 ・・・ 【0033】このような製造方法によれば,Alを不純物として上部領域3aを形成しているおり,Alの固溶限が高くAlを高濃度に注入できるため,ショットキー電極5とｐ型拡散層3とがオーミック接合となるようにできる。このため,スイッチング時の局所的な電界集中が起こらないようにすることも可能である。参考として,図4に,B単独でｐ型拡散層3を形成した場合と表面側をAlとした場合それぞれにおけるTLMの電圧-電流特性を調べた結果を示す。この図に示されるように,表面側をAlとすることによりショットキー電極5とｐ型拡散層3とがオーミック接触となるようにできることが分かる。 【0034】また,Alを高ドーズ量で注入することで,Alが注入された領域がアモルファス化され,その領域においてBの拡散が抑制されるため,正確に図1に示す構成のショットキーダイオードを得ることができる。 【0035】また,ｐ型拡散層3をAl単独で形成しようとすると,ｐ型拡散層3の接合深さが得られないが,Alと共にBを用いることにより接合深さを得られるようにすることができる。また,Alは熱拡散し難いため,ｐ型拡散層3のコーナー部での電界集中が発生し易くなり,耐圧低下が生じるが,この耐圧低下も防止することができる。さらに,Alだとイオン注入時の欠陥による逆方向漏れ電流の増加が懸念されるが,Bによって下部領域3bを形成しているため,漏れ電流の増加を抑制することができる。」 イ 引用発明2 前記アより,引用文献2には,次の発明(以下,「引用発明2」という。)が記載されていると認められる。 「高濃度にn型不純物がドーピングされた炭化珪素からなるn^(+)型基板1の上に,n^(+)型基板1よりも低濃度にn型不純物がドーピングされたn^(-)型エピ層2が形成され,このn^(-)型エピ層2の表層部には複数のｐ型拡散層3が形成され,n^(+)型基板1の裏面側に,n^(+)型基板1とオーミック接触されたオーミック電極6が備えられているショットキーダイオードにおいて,ｐ型不純物であるB(ボロン)を高エネルギーでイオン注入することで,ｐ型拡散層3のうちの下部領域3bを1×10^(19)cm^(-3)の不純物濃度で形成し,ｐ型不純物であるAl(アルミニウム)を低エネルギーかつ高ドーズ量でイオン注入することで,ｐ型拡散層3のうちの上部領域3aを1×10^(20)cm^(-3)の不純物濃度で形成すること。」 (4)本願補正発明と引用発明1との対比 ア 引用発明1の「N^(-)型シリコン領域1」は,「アノード端子であるデバイス電極4」に印加される電圧によってキャリアがドリフトする領域であるから,本願補正発明の「前記SiC基板よりも不純物濃度の低い第一導電型でSiCのドリフト層」と「第一導電型のドリフト層」という点で共通する。 イ 引用発明1の「複数のドット状のP^(+)型シリコン領域2」は,「N^(-)型シリコン領域1に形成される」から,前記アを考慮すると,本願補正発明の「前記ドリフト層の内部に形成された複数の第二導電型の第一の半導体領域と,複数の前記第一の半導体領域の上部のそれぞれに形成され前記第一の半導体領域よりも第二導電型の不純物濃度が高い第二の半導体領域とを有する複数の第二導電型の半導体領域」と,下記相違点2を除いて,「前記ドリフト層の内部に形成された第二導電型の第二の半導体領域を有する複数の第二導電型の半導体領域」という点で共通する。 ウ 引用発明1の「ショットキーバリアメタル層3」は,「N^(-)型シリコン領域1,P^(+)型シリコン領域2上に」形成されるものであり,また,「シリコンにショットキー接触するメタルから成る」(前記(2)ア(イ)【0013】)から,「N^(-)型シリコン領域1」とショットキー接続するものである。一方,導電型と不純物濃度が異なれば半導体領域のフェルミ準位が異なるから,「P^(+)型シリコン領域2」とはショットキー接触するとはいえず,「P^(+)型シリコン領域2」が高い不純物濃度を持つこと,「P^(+)型シリコン領域2」は「N^(-)型シリコン領域1とデバイス電極4とが逆バイアスされたときに空乏層がピンチオフ」するように設計されており(前記(2)ア(イ)【0014】),「P^(+)型シリコン領域2」と「N^(-)型シリコン領域1」との間のPN接合から空乏層が有効に広がるには,逆バイアスが印加されるデバイス電極4から「P^(+)型シリコン領域2」へ続く経路には空乏層が形成されないように設計されること,から,「ショットキーバリアメタル層3」は「P^(+)型シリコン領域2」とオーミック接続していると認められる。すると,引用発明1の「ショットキーバリアメタル層3」は,本願補正発明の「前記ドリフト層の表面に形成され,第一導電型の前記ドリフト層とショットキー接続し,前記半導体領域とオーミック接続するショットキー電極」を満たす。 エ 引用発明1の「ショットキーバリアメタル層3上に」形成された「アノード端子であるデバイス電極4」は,本願補正発明の「前記ショットキー電極の表面に形成されたアノード電極」に相当する。 オ 引用発明1の「接続部6」は「デバイス電極4」に接合されており,「接続部6は複数のP^(+)型シリコン領域2の一つの領域における水平方向の大きさより大きくなるように形成され」ているから,本願補正発明の「前記アノード電極の表面に,複数の前記半導体領域の一つの領域における水平方向の大きさより大きくなるように形成されたファーストボンド」と,下記相違点3を除いて,「前記アノード電極の表面に,複数の前記半導体領域の一つの領域における水平方向の大きさより大きくなるように形成された接続部」という点で,共通する。 カ 引用発明1の「カソード端子であるベッド11」は,下記相違点1を除いて,本願補正発明の「カソード電極」に相当する。 キ 引用発明1の「大電流通電型ショットキーバリアダイオード装置」は,下記相違点1ないし3を除いて,本願補正発明の「電力用半導体装置」に相当する。 ク すると,本願補正発明と引用発明1とは,下記ケの点で一致し,下記コの点で相違すると認められる。 ケ 一致点 「第一導電型のドリフト層と, 前記ドリフト層の内部に形成された第二導電型の第二の半導体領域を有する複数の第二導電型の半導体領域と, 前記ドリフト層の表面に形成され,第一導電型の前記ドリフト層とショットキー接続し,前記半導体領域とオーミック接続するショットキー電極と, 前記ショットキー電極の表面に形成されたアノード電極と, 前記アノード電極の表面に,複数の前記半導体領域の一つの領域における水平方向の大きさより大きくなるように形成された接続部と, カソード電極と, を備えた電力用半導体装置。」 コ 相違点 (ア)相違点1 本願補正発明では,「第一の主面と前記第一の主面に対向する第二の主面を有する第一導電型のSiC基板」を備え,「ドリフト層」が「前記SiC基板の前記第一主面に形成され,前記SiC基板よりも不純物濃度の低い第一導電型でSiCのドリフト層」であり,「カソード電極」が「前記SiC基板の前記第二主面に形成された」ものであるのに対し,引用発明1では,「第一の主面と前記第一の主面に対向する第二の主面を有する第一導電型のSiC基板」を備えず,「ドリフト層」及び「カソード電極」が前記のようになっていない点。 (イ)相違点2 本願補正発明では,「半導体領域」が「複数の第二導電型の第一の半導体領域」を有し,「第二の半導体領域」が「複数の前記第一の半導体領域の上部のそれぞれに形成され前記第一の半導体領域よりも第二導電型の不純物濃度が高い」のに対し,引用発明1では,前記のようになっていない点。 (ウ)相違点3 本願補正発明では「接続部」が「ファーストボンド」であるのに対し,引用発明1では「接続部」が「ファーストボンド」であるか不明である点。 (5)相違点についての検討 ア まず,相違点1及び相違点2について検討する。 引用文献2に記載されている(前記(3)ア(ア))ように,半導体材料に炭化珪素を用いたショットキーバリアダイオードは,高耐圧化に有利で導通時の損失を低減できるから,引用発明1の「大電流通電型ショットキーバリアダイオード装置」において半導体材料を炭化珪素とすることは,強く動機づけられる。 よって,引用発明1において引用発明2の「高濃度にn型不純物がドーピングされた炭化珪素からなるn^(+)型基板1の上に,n^(+)型基板1よりも低濃度にn型不純物がドーピングされたn^(-)型エピ層2が形成され,このn^(-)型エピ層2の表層部には複数のｐ型拡散層3が形成され,n^(+)型基板1の裏面側に,n^(+)型基板1とオーミック接触されたオーミック電極6が備えられているショットキーダイオード」の構成を採用することは,当業者が容易に想到することである。 その際に,引用発明1では「N^(-)型シリコン領域1に複数のドット状のP^(+)型シリコン領域2が形成され」ていたところ,「N^(-)型シリコン領域1」に代えて引用発明2の「n^(-)型エピ層2」が採用されるから,ここにｐ型拡散層3を形成するためには炭化珪素結晶に不純物を拡散しなくてはならず,十分な接合深さを得ること,及びイオン注入時の欠陥による漏れ電流を抑制すること(前記(3)ア(ウ)【0035】)が必要になるから,引用発明2における炭化珪素への不純物拡散である「ｐ型不純物であるB(ボロン)を高エネルギーでイオン注入することで,ｐ型拡散層3のうちの下部領域3bを1×10^(19)cm^(-3)の不純物濃度で形成し,ｐ型不純物であるAl(アルミニウム)を低エネルギーかつ高ドーズ量でイオン注入することで,ｐ型拡散層3のうちの上部領域3aを1×10^(20)cm^(-3)の不純物濃度で形成すること」も合わせて採用することは,当業者が設計にあたり容易になし得ることである。 してみると,引用発明1において引用発明2を採用することにより,相違点1及び2に係る構成を得ることは,当業者が容易になし得ることである。 イ また,相違点3について検討すると,デバイス電極を接続する際に外部配線材料としてボンディングワイヤを用いることは周知であり,引用発明1における外部配線材料として具体的にボンディングワイヤを用い,したがって「接続部」を「ファーストボンド」で構成することは,当業者が容易になし得ることである。 (6)本願補正発明の効果について 本願補正発明における「サージ電流による素子破壊が抑制され,逆バイアスが加えられた場合のリーク電流が少ない」という効果(本願明細書【0011】)は,引用発明1(前記(2)ア(ウ)【0023】)及び引用発明2(前記(3)ア(ウ)【0035】)の効果の寄せ集めにすぎず,当業者が予測できる程度のもので,格別なものではない。 なお,本願明細書(【0024】)には「サージ電流が流れる場合,当初はショットキー界面に電流が流れる。電流の増加と共にダイオード両端電圧(アノード電極5,カソード電極3間電圧)は増加し,やがてｐnダイオードが動作する電圧を超え,ｐ領域8を経由して,ｐnダイオード部分にも電流が流れるようになる。ショットキーダイオードは中央部に形成されたｐ領域8(およびｐ^(+)領域9)とエピタキシャル層1によるバイポーラ動作を行うことになる。」と記載されているが,引用発明1においても,サージ電流による電圧降下が,「P^(+)型シリコン領域2」と「N^(-)型シリコン領域1」とからなるPN接合の順方向動作電圧を超える場合には,両者の間にバイポーラ動作が行われるから,この意味においても,本願補正発明の効果は,当業者が予測できる程度のものである。 (7)まとめ 本願補正発明は,引用文献1及び2に記載された発明に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により,特許出願の際独立して特許を受けることができないものである。 3 むすび したがって,本件補正は,特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので,同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 第3 本願発明の特許性の有無について 1 本願発明について 本願の請求項2に係る発明(以下,「本願発明」という。)は,平成28年4月19日にされた手続補正により補正された特許請求の範囲の請求項1に記載された,次のとおりのものと認める。 「第一導電型のSiC基板と, 前記SiC基板の第一主面に形成され,前記SiC基板よりも不純物濃度の低い第一導電型でSiCのドリフト層と, 前記ドリフト層の内部に形成された複数の第二導電型の第一の半導体領域と,複数の前記第一の半導体領域の上部のそれぞれに形成され前記第一の半導体領域よりも第二導電型の不純物濃度が高い第二の半導体領域とを有する複数の第二導電型の半導体領域と, 前記ドリフト層の表面に形成され,第一導電型の前記ドリフト層とショットキー接続し,前記半導体領域とオーミック接続するショットキー電極と, 前記ショットキー電極の表面に形成されたアノード電極と, 前記アノード電極の表面に,複数の前記半導体領域の一つの領域における水平方向の大きさより大きくなるように形成されたファーストボンドと, 前記SiC基板の前記第一主面に対向する第二主面に形成されたカソード電極と, を備えた電力用半導体装置。」 2 引用発明1及び2 引用発明1及び2は,それぞれ,前記第2の2(2)及び(3)のとおりである。 3 判断 本願発明は,本願補正発明の「SiC基板」についての「第一の主面と前記第一の主面に対向する第二の主面を有する」という発明特定事項を削除し,これに整合するように「第一主面」及び「第二主面」の記載を変更したものである。 そうすると,本願発明にさらに前記発明特定事項を付加したものに相当する本願補正発明が,前記第2の2のとおり,引用文献1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものであるから,本願発明も同様に,引用文献1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものである。 4 まとめ 以上のとおり,本願発明は,引用文献1及び2に記載された発明に基づいて当業者が容易に発明することができたものであるから,特許法第29条第2項の規定により,特許を受けることができない。 第4 結言 したがって,本願の請求項2に係る発明は,特許法第29条第2項の規定により,特許を受けることができないから,その余の請求項について検討するまでもなく,本願は拒絶されるべきものである。 よって,結論のとおり審決する。 |
| 審理終結日 | 2017-06-20 |
| 結審通知日 | 2017-06-27 |
| 審決日 | 2017-07-11 |
| 出願番号 | 特願2014-224326(P2014-224326) |
| 審決分類 |
P
1
8・
575-
Z
(H01L)
P 1 8・ 121- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 杉山 芳弘、棚田 一也 |
| 特許庁審判長 |
飯田 清司 |
| 特許庁審判官 |
小田 浩 深沢 正志 |
| 発明の名称 | 電力用半導体装置 |
| 代理人 | 村上 加奈子 |
| 代理人 | 松井 重明 |
| 代理人 | 倉谷 泰孝 |
| 代理人 | 稲葉 忠彦 |