• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1335017
審判番号 不服2016-18282  
総通号数 217 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2018-01-26 
種別 拒絶査定不服の審決 
審判請求日 2016-12-06 
確定日 2017-11-30 
事件の表示 特願2013-516663「パンチスルー抑制トランジスタ」拒絶査定不服審判事件〔平成23年12月29日国際公開、WO2011/163169、平成25年 8月22日国内公表、特表2013-533624〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 理 由
第1 手続の経緯
本願は,平成23年6月21日を国際出願日(パリ条約による優先権主張外国庁受理 2010年9月30日及び2010年6月22日,米国)とする出願であって,その手続の経緯は以下のとおりである。
平成26年 6月 5日 審査請求
平成27年 4月15日 拒絶理由通知
平成27年 7月15日 意見書・手続補正
平成28年 2月18日 拒絶理由通知
平成28年 4月20日 意見書・手続補正
平成28年 8月31日 拒絶査定(以下,「原査定」という。)
平成28年12月 6日 審判請求

第2 原査定の概要
1.(進歩性)この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)
●理由1(特許法第29条第2項)について

・請求項 1-16
・引用文献等 1-3
(請求項1-4、8-12、14、15について)
出願人は、平成28年4月20日付けの意見書において、
「しかも、第2のパンチスルー・ストッパ層142の不純物濃度を高くすると、チャネル層へ拡散する不純物量が多くなり、引用文献1の目的であるチャネル領域の低濃度化(段落[0035]-[0036])に反し、チャネル領域が高濃度化へ向かいます。
(中略)
むしろ、第2のパンチスルー・ストッパ層142の不純物濃度を第1のパンチスルー・ストッパ層141の濃度より大きくすることは、引用文献1に記載された発明の目的に反します。」
と、主張している。
出願人の主張について検討する。
出願人の主張は、「第2のパンチスルー・ストッパ層142」の絶対的な濃度に対するもので、「第1のパンチスルー・ストッパ層141」との相対的な濃度に対するものではない。
引用文献1には、前記拒絶理由通知において記載したように「第2のパンチルー・ストッパ層142」と「第1のパンチスルー・ストッパ層141」との濃度の関係は記載されていないが、その濃度は当業者が適宜設定できることに過ぎない。
ここで、MOSトランジスタにおいてパンチスルー・ストッパを2層設けた場合に、上部のパンチスルー・ストッパを高濃度とすることは、引用文献2(図17)、引用文献3(図3)に記載されているように周知技術に過ぎないため、引用文献1の「第2のパンチスルー・ストッパ層142」の濃度を「第1のパンチスルー・ストッパ層141」の濃度よりも高濃度とすることに、当業者にとって特別な困難性は生じない。
よって、出願人の主張は採用できない。
その余の点は、前記拒絶理由通知書に記載のとおりである。
(請求項5について)
パンチスルー・ストッパの濃度は所望の特性に応じて当業者が適宜選択できるものに過ぎないため、引用文献1において「第2のパンチスルー・ストッパ層142」の濃度を5×10^(18)ドーパント原子/cm^(3)より高い濃度とすることに、当業者にとって特別な困難性は生じない。
(請求項6について)
パンチスルー・ストッパ層は、当然空乏層の深さを設定するものと認められる。
(請求項7、13、16について)
引用文献1のしきい値調整のためのイオン注入は必要に応じて行われるものであり(段落[0042])、また、引用文献1はパンチスルー・ストッパからの不純物の再拡散を考慮するものであるため(段落[0049])、不純物の再拡散も考慮に入れてしきい値を設定することは、当業者であれば当然行えることである。

よって、請求項1-16に係る発明は、引用文献1に記載された発明、引用文献2、3に記載された周知技術に基づいて、当業者であれば容易になし得たものであるから、依然として、特許法第29条第2項の規定により特許を受けることができない。

＜引用文献等一覧＞
1.特開2000-243958号公報
2.特開平08-172187号公報(新たに引用された文献:周知技術を示す文献)
3.特開昭63-305566号公報(新たに引用された文献:周知技術を示す文献)

第3 本願発明
本願の請求項1に係る発明は,平成28年4月20日付け手続補正書によって補正された特許請求の範囲の請求項1に記載された事項により特定される,以下のとおりのものである(以下「本願発明」という。)。
「【請求項1】
第1濃度のドーパントを有するようにドープされたウェルと、
前記ウェルの上方に形成され、前記第1濃度より高い第2濃度のドーパントを有するスクリーン領域と、
前記第1濃度と前記第2濃度との間の第3濃度のドーパントを有する少なくとも1つのパンチスルー抑制領域であり、ゲートの下方且つ前記スクリーン領域と前記ウェルとの間に位置する少なくとも1つのパンチスルー抑制領域と、
前記スクリーン領域の上方に形成された前記第2濃度より低い第4濃度のドーパントを有する閾値電圧設定領域と、
前記閾値電圧設定領域の上方に形成されたアンドープエピタキシャル層を含むチャネル領域と、
を有する電界効果トランジスタ構造。」

第4 引用文献、引用発明等
1 引用文献1について
(1)引用文献1の記載事項
原査定の拒絶の理由に引用された特開2000-243958号公報(以下,「引用文献1」という。)には,図面とともに,次の記載がある。(下線は、当審で付加した。以下同じ。)
ア 「【0001】
【発明の属する技術分野】本発明は、パンチスルー・ストッパ層を主に半導体基板中に形成し、チャネル領域の不純物濃度を低濃度化するためのトランジスタ構造を有する半導体装置及びその製造方法に関する。」

イ 「【0040】(第1実施形態)図1は本発明の第1実施形態に係る半導体装置(単体トランジスタ)の全体構成を示す図であり、(a)は上面図、(b)はチャネル長方向で切断したA-A’断面図、(c)はチャネル幅方向で切断したB-B’断面図である。以下、nチャネルトランジスタの場合について説明する。
【0041】不純物濃度5×10^(15)cm^(-3)程度のｐ型シリコン基板101のトランジスタ領域にｐウェル(図示せず)が形成され、このｐウェルの中のトランジスタ・チャネル形成領域に2×10^(18)cm^(-3)程度の濃度の高濃度不純物が導入されたパンチスルー・ストッパ層102が形成される。パンチスルー・ストッパ層102の上層には、不純物のドープされていないエピタキシャルSi層103が例えば20nm程度の膜厚で形成される。また、これらシリコン基板101及びエピタキシャルSi層103が掘り込まれた領域であってトランジスタの形成されない領域はSTI(Shallow Trench Iso1ation)素子分離領域であり、この素子分離領域には、酸化膜104を介して絶縁膜105が埋め込み形成される。
【0042】エピタキシャルSi層103の一部はチャネル領域として動作する。トランジスタのしきい値(Vth)をコントロールする為、必要に応じて不純物濃度5×10^(16)cm^(-3)程度のｐ型チャネル不純物層(図示せず)が主にエピタキシャルSi層103のチャネル領域にのみ選択形成される。なお、不純物濃度が大きくなると、不純物散乱によるチャネル電流の低下が問題となるため、チャネル領域の不純物濃度は1×10^(17)cm^(-3)程度を超えないものとする。また、チャネル領域全体としての不純物濃度はシリコン基板101よりも高くなっているが、ゲート絶縁膜106との界面近傍における不純物濃度はシリコン基板101よりも低い程度に形成される。
---中略---
【0045】以上説明した構造のトランジスタの製造工程を図2?図8の工程断面図を用いて説明する。図2?図8における(a)は図1(a)の平面図、(b)は図1(b)のA-A’断面図に対応する製造工程図である。
【0046】まず、図2に示すように、不純物濃度5×10^(-5)cm^(-3)程度の(100)ｐ型シリコン基板101のトランジスタ・チャネル領域に例えばピーク不純物濃度で4×10^(17)cm^(-3)程度のｐウェル(図示せず)を、例えばボロンを260KeV,2×10^(13)cm^(-2)程度イオン注入することにより形成する。
【0047】次に、ｐウェル中のトランジスタ・チャネル形成領域に高濃度不純物が導入されたパンチスルー・ストッパ層102をレジスト膜(図示せず)をマスクに例えばボロン等をイオン注入法を用いてピーク濃度で2×10^(18)cm^(-3)程度の不純物分布になるように形成する。この時、Si基板101表面に8mm程度の膜厚のSiO_(2)等の酸化膜121を形成しておき、レジストからのSi基板101への汚染を防止する。この時のイオン注入層の活性化には、例えば900℃、5分、N_(2)中でRTA(Rapid Thermal Anneal)を用いて急峻なプロファイルを持つｐ型の不純物層を形成するようにする。
【0048】次に、図3に示すように、まず酸化膜121を除去し、さらに自然酸化膜を除去し、Si基板101表面を露出させた後、全面にエピタキシャルSi層103を成長させる。成膜温度は例えば700℃程度とし、エピタキシャルSi層103の膜厚は例えば20nm程度とする。自然酸化膜の除去には、エピタキシャル膜成長装置の炉の中で水素ラジカル(H*)等を用いて700℃程度で処理する方法を用いても良い。
【0049】このエピタキシャルSi成長過程及び後の熱工程により、先にSi基板101表面に形成したパンチスルー・ストッパ層102からのエピタキシャルSi層103への不純物の再拡散が起こる。このため、低不純物のチャネル領域を形成するためには、エピタキシャルSi層103の形成やその後の熱工程をできるだけ低温化する。」

ウ 「【0067】以上の工程に示したように、パンチスルー・ストッパ層102形成後の工程にいて、STIのSi側壁の酸化やCVD酸化膜104のデンシファイ等にラジカル酸化を用いて工程を低温化したり、犠牲酸化・ゲート酸化等低温酸化膜形成法を導入することで実現される完全な低温工程で実現したトランジスタ構成により、シリコン基板101中に形成した高濃度不純物のパンチスルー・ストッパ層102からエピタキシャルSi層103中のチャネル領域への不純物拡散を抑制することができ、ゲート絶縁膜との界面近傍におけるチャネル領域の低不純物濃度化が実現できる。これにより、ショートチャネル効果を抑えながらドレイン電流の低下を防止できる。これには、ラジカル酸化法を用いて高品質酸化膜の形成を低温化できたこととイオン注入法にクライオ・イオン注入法を用いて低温活性化を達成できた事が大きく貢献している。また、トランジスタ形成プロセスの低温化が実現できているので、例えば高誘電体膜などをゲート絶縁膜106に適用することが容易になる。これによりゲート絶縁膜106の薄膜化がさらに実現し易くなる。
【0068】また、このように低温化プロセスを用いることにより、ソース・ドレイン拡散層108の深さの拡張を防ぐことができるため、ショートチャネル効果を抑制したトランジスタ構造を実現することができる。
【0069】また、低温化プロセスにより形成可能なシリサイド膜110をソース・ドレイン拡散層108上に形成することにより、コンタクト抵抗が低減でき、ソース・ドレイン拡散層108の寄生抵抗の小さなMOSトランジスタが実現できる。」

エ 「【0076】(第3実施形態)図11は本発明の第3実施形態に係る半導体装置の製造工程途中における全体構成を示す図である。本実施形態の半導体装置の製造工程は図2?図8とほぼ同じでありその詳細な説明は省略し、図7のA-A’断面図に対応する図を(a)に、チャネル幅方向で切断した断面図(図1におけるB-B’断面図に対応する図)を(b)に示す。
【0077】本実施形態では、ソース・ドレイン拡散層108の底部の大部分とパンチスルー・ストッパ層102の間に距離dを設ける構造に関する。例えば距離dは0.01μm程度である。この構造を実現するには例えばシリコン基板101に第1のパンチスルー・ストッパ層141(第1実施形態のパンチスルー・ストッパ層102に対応)のピーク不純物濃度位置(R_(p))を第1実施形態の場合に比べて0.01μm程度下方に形成する事で対応できる。
【0078】また、第1のパンチスルー・ストッパ層141のピーク不純物濃度位置(R_(p))を第1実施形態のパンチスルー・ストッパ層102よりも下方に形成したことによりショートチャネル効果を抑制する能力が低下した場合には、図11に示すように第2のパンチスルー・ストッパ層142をゲート電極107の直下のチャネル領域に選択的に形成する事で対応しても良い。
【0079】本実施形態に係る半導体装置の製造工程は第1実施形態と共通するが、本実施形態では、第1のパンチスルー・ストッパ層141の形成の直前又は直後に、第2のパンチスルー・ストッパ層142の形成を行う点が異なる。この第2のパンチスルー・ストッパ層142は、シリコン基板101表面にレジスト膜(図示せず)をマスクにして選択的に所望の領域にイオン注入することにより形成される。あるいは、エピタキシャルSi層を形成した後にレジスト膜マスクのイオン注入法で形成しても良い。
【0080】いずれにしても、チャネル領域のエピタキシャルSi層103表面が5×10^(16)cm^(-3)以下程度の低濃度領域となり、ショートチャネル効果を低減できるようにチャネル領域の直下に高濃度のパンチスルー・ストッパ層142が形成される構造となっていればよい。
【0081】このようにソース・ドレイン拡散層108の底部の大部分とパンチスルー・ストッパ層141の間に距離dを設ける構造とする理由について以下説明する。
【0082】第1実施形態では、トランジスタのチャネル領域はエピタキシャルSi層103で形成され、シリコン基板101に形成したパンチスルー・ストッパ層102からエピタキシャルSi層103に後の熱工程により高濃度不純物がわずかに再拡散するように設計されている。
【0083】しかし、シリコン基板101中の高濃度パンチスルー・ストッパ層102と高濃度ソース・ドレイン拡散層108がソース・ドレイン拡散層108の底部で接触している構造となっていた。このような構造では高濃度ｐn接合が形成され、接合リーク電流が増加することもそれぞれの濃度関係から考えられ、デバイスによっては使用できない事も予想される。
【0084】そこで本実施形態のようにソース・ドレイン拡散層108と第1のパンチスルー・ストッパ層141の間に距離dを設ける構造とすることにより、高濃度不純物の再拡散も起こりにくく、またｐn接合の形成が防止でき、接合リーク電流の低減を図ることができる。また、第2のパンチスルー・ストッパ層142がゲート電極107の下部の低濃度チャネル領域の下部に形成されるため、ショートチャネル効果も抑制できる。」

オ 図11には、以下の事項が記載されている。

ｐ型シリコン基板101の上方に形成された第1のパンチスルーストッパ層141と、
第1のパンチスルーストッパ層141上に形成された第2のパンチスルーストッパ層142と、
第2のパンチスルーストッパ層上に形成されたエピタキシャル層103とを有するMOSトランジスタ。

(2)引用発明1
ア 前記(1)エには,段落【0076】において,図11に記載された第3実施形態の半導体装置の製造工程は,第1実施形態が記載された「図2?図8とほぼ同じ」であることが記載されている。

イ 前記(1)イには,第1実施形態の「チャネル領域」について,段落【0041】に「パンチスルー・ストッパ層102の上層には、不純物のドープされていないエピタキシャルSi層103が例えば20nm程度の膜厚で形成される」こと、段落【0042】に「チャネル領域全体としての不純物濃度はシリコン基板101よりも高くなっているが、ゲート絶縁膜106との界面近傍における不純物濃度はシリコン基板101よりも低い程度に形成される」ことが記載されている。

ウ 前記(1)イには,第1実施形態の「ｐ型チャネル不純物層」について,段落【0042】に「エピタキシャルSi層103の一部はチャネル領域として動作する。トランジスタのしきい値(V_(th))をコントロールする為、必要に応じて不純物濃度5×10^(16)cm^(-3)程度のｐ型チャネル不純物層(図示せず)が主にエピタキシャルSi層103のチャネル領域にのみ選択形成される」ことが記載されている。

エ 前記(1)イには,第1実施形態の「ｐウェル」及び「パンチスルー・ストッパ層102」について,「【0046】まず,図2に示すように、不純物濃度5×10^(-5)cm^(-3)程度の(100)ｐ型シリコン基板101のトランジスタ・チャネル領域に例えばピーク不純物濃度で4×10^(17)cm^(-3)程度のｐウェル(図示せず)を、例えばボロンを260KeV,2×00^(13)cm^(-2)程度イオン注入することにより形成する。【0047】次に,ｐウェル中のトランジスタ・チャネル形成領域に高濃度不純物が導入されたパンチスルー・ストッパ層102をレジスト膜(図示せず)をマスクに例えばボロン等をイオン注入法を用いてピーク濃度で2×10^(18)cm^(-3)程度の不純物分布になるように形成する。」ことが記載されている。

オ 前記(1)エには,第3実施形態の「第1のパンチスルー・ストッパ層141」及び「第2のパンチスルー・ストッパ層142」について、「【0077】本実施形態では、ソース・ドレイン拡散層108の底部の大部分とパンチスルー・ストッパ層102の間に距離dを設ける構造に関する。例えば距離dは0.01μm程度である。この構造を実現するには例えばシリコン基板101に第1のパンチスルー・ストッパ層141(第1実施形態のパンチスルー・ストッパ層102に対応)のピーク不純物濃度位置(R_(p))を第1実施形態の場合に比べて0.01μm程度下方に形成する事で対応できる。
【0078】また、第1のパンチスルー・ストッパ層141のピーク不純物濃度位置(R_(p))を第1実施形態のパンチスルー・ストッパ層102よりも下方に形成したことによりショートチャネル効果を抑制する能力が低下した場合には、図11に示すように第2のパンチスルー・ストッパ層142をゲート電極107の直下のチャネル領域に選択的に形成する事で対応しても良い。」ことが記載されている。

前記アないしオの記載事項から、引用文献1には、以下の発明(以下、「引用発明1」という。)が記載されていると認められる。

「ピーク不純物濃度で4×10^(17)cm^(-3)程度のｐウェルが形成されているｐ型シリコン基板101の上方に形成されたピーク濃度で2×10^(18)cm^(-3)程度の不純物濃度の第1のパンチスルー・ストッパ層141と、
第1のパンチスルー・ストッパ層141上に形成された第2のパンチスルー・ストッパ層142と、
第2のパンチスルー・ストッパ層142上であって、不純物のドープされていないエピタキシャルSi層103のチャネル領域に、しきい値をコントロールするための不純物濃度5×10^(16)cm^(-3)程度のｐ型チャネル不純物層を形成し、チャネル領域全体としての不純物濃度はシリコン基板101よりも高くなっているが、ゲート絶縁膜106との界面近傍における不純物濃度はシリコン基板101よりも低い程度に形成されるMOSトランジスタ。」

2 引用文献2について
(1)引用文献2の記載事項
原査定の拒絶の理由に引用された特開平8-172187号(以下,「引用文献2」という。)には,図面とともに,次の記載がある。
ア 「【0001】
【産業上の利用分野】この発明は、MOSトランジスタの高性能化に関するものである。
【0002】
【従来の技術】LSIの高集積化に伴い、その構成要素であるMOSトランジスタのゲート長が短くなり、0.25μm以下のゲート長のMOSトランジスタが実用されつつある。この程度にまでゲート長が短くなると、ドレイン空乏層がソースに及び、ゲートの制御に関係無くリーク電流が流れるというパンチスルー現象が顕著になる。」

イ 「【0011】
【発明が解決しょうとする課題】図40はNMOSトランジスタ200の深さ方向(図39のTT断面の方向)の不純物濃度のプロファイルを示すグラフである。曲線の各部を指示する参照番号は、対応する領域の位置の概略を示している。ドレイン領域42を構成する不純物のプロファイルと、パンチスルーストッパー層20を構成する不純物のプロファイルとの交点において、両者の不純物濃度はl×10^(l8)cm^(-3)を超えている。
【0012】図41は図39のTT断面の方向の電界強度のプロファイルを示すグラフである。ドレイン領域42とパンチスルーストッパー層20との接合の近傍で生じる電界強度が1×10^(6) V/cmを超えていることが解る。
【0013】このように、NMOSトランジスタ200においてはパンチスルーストッパー層20の濃度が高いので、ドレイン領域42との間で形成されるPN接合において空乏層は狭い。そのためここで生じる電界が高くなりリーク電流の増大という問題を招来していた。」

ウ 「【0057】第2実施例:図16は本発明の第1実施例であるNMOSトランジスタ102の構造を示す断面図である。図17はNMOSトランジスタ102の深さ方向(図16のWW断面の方向)の不純物濃度のプロファイルを示すグラフである。
【0058】NMOSトランジスタ102では2つのパンチスルーストッパー層22,23が設けられている。パンチスルーストッパー層22はNMOSトランジスタ101の有するパンチスルーストッパー層21と同様にその不純物濃度のピークはドレイン領域10の不純物濃度の分布の中に存在する。一方、パンチスルーストッパー層23はそれよりも深く(半導体層1に向かう方向に)位置し、かつパンチスルーストッパー層22とドレイン領域10との境界(これらの有する不純物濃度が図17において等しくなる位置)における不純物濃度よりも低い不純物濃度を有している。
【0059】このようにソース領域9、ドレイン領域10の深い位置にもパンチスルーストッパー層23を形成することにより、NMOSトランジスタ102は一層パンチスルーに強くなる。」

エ 図16,17には、以下の事項が記載されている。
「P型の半導体層(ウェル)1の不純物濃度より相対的に高い不純物濃度である下側のパンチスルーストッパ層23と、当該下側のパンチスルーストッパ層23上に位置し、相対的に高い不純物濃度である上側のパンチスルーストッパ層22の2層構造のパンチスルースットパ層を備えたMOSトランジスタ。」

(2)引用発明2
前記(1)アないしエから、引用文献2には以下の発明(以下、「引用発明2」という。)が記載されている。
「MOSトランジスタにおいて、ウエルの不純物濃度より相対的に高い不純物濃度である下側のパンチスルーストッパ層と、当該下側のパンチスルーストッパ層上に位置し、相対的に高い不純物濃度である上側のパンチスルーストッパ層の2層構造のパンチスルースットパ層を備えたパンチスルー抑制技術。」

2 引用文献3について
(1)引用文献3の記載事項
原査定の拒絶の理由に引用された特開昭63-305566号(以下,「引用文献3」という。)には,図面とともに,次の記載がある。

ア 「3.発明の詳細な説明
〔産業上の利用分野〕
本発明は、微細化を容易に可能にすると共に高速度・低消費電力・高信頼性の半導体装置およびその製造方法に関するものである。」(第2頁右上欄4?8行)

イ 「〔発明が解決しようとする問題点〕
ゲート長Lの微細化には上記の手法は極めて有効であるが、0.5μm以下の寸法になると5V程度のドレイン耐圧は困難となり、ホットエレクトロン効果に対する電気特性の信頼性を確保し、更にはショートチャネル効果の1つであるしきい値低下を抑制することができなくなってくる。
〔問題点を解決するための手段〕
このような問題点を解決するために本発明は、チャネル上の側壁に堆積させた絶縁膜を利用して形成した複数のパンチスルーカット領域とバッファ領域をチャネル領域に付加し、かつ上記絶縁膜の間隔を隔ててゲート領域をセルフアライン法で形成するものである。」(第2頁右下欄1?14行)

ウ 「〔実施例〕
第1図は本発明による半導体装置の一実施例を説明するための電界トランジスタの断面構造図であり、前述の第6図および第7図と同一部分又は相当部分には同一符号が付してある。同図において、第1の導電形の半導体基板1に対し、基本電極群は、第2の導電形不純物を高濃度にドープしたポリシリコン薄膜9と接続されたソース電極2およびドレイン電極3と、ゲートメタル薄膜10に接続されたゲート電極6とから構成されている。薄膜11は各電極間相互を絶縁する第1の絶縁膜であり、またショットキ接合領域8は、熱酸化膜12と例えばCVD絶縁膜から成る第2の絶縁膜13および例えばノンドープポリシリコン薄膜から成る第3の絶縁膜14のそれぞれの膜厚の総和lの2倍だけをフォトマスクで定めたチャネル長L1から差し引いた寸法L1-2lで定められる。
基板と垂直方向のチャネル不純物分布は、表面側から、第2の導電形の低濃度領域7,第1の導電形のパンチスルーカット領域17および18,そして第1の導電形の基板1の領域の順に変化しており、これらの領域をイオン注入で形成した例を第3図(a)に示す。同図は、第2の導電形不純物イオンとしてAｓ^(+)イオンを加速電圧65keV,ドーズ量1×10^(12)cm^(-2)の条件で、また第1の導電形不純物イオンとしてB^(+)イオンを加速電圧100keVおよび350keV,それぞれのドーズ量4×10^(12)cm^(-2)の条件で注入したシミュレーション結果である。
一方、基板の深さ方向にパンチスルーカット領域が打ち込まれていない領域19は第3図(b)のような不純物分布となっており、第3図(a)の場合に比べ低抵抗となり、バッファ領域として機能する。チャネル領域直下に2種類のパンチスルーカット領域17と18を設けることにより、ショートチャネル効果を抑制するチャネルの薄層化と、ドレイン電界を緩和するのに効果的な構造(第1図ではドレイン,ソースから見たパンチスルーカット領域17,18の階段状構造)が実現できる。」(第3頁左上欄1行?同頁右上欄19行)

エ 図3(a)には、以下の事項が記載されている。

「基板表面から相対的に浅い領域に形成されるパンチスルーカット領域17に対応する第1のボロンの不純物濃度より、相対的に深い領域に形成されるパンチスルーカット領域18に対応するボロンの不純物濃度が低い2層構造で形成されるパンチスルーカット構造の不純物濃度。」

(2)引用発明3
前記アないしエから、引用文献3には次の発明(以下,「引用発明3」という。)が記載されている。
「ショートチャンネル効果に対応して、基板から相対的に浅い領域に形成されるパンチスルーカット領域に対応する第1のボロンの不純物濃度が、相対的に深い領域に形成されるパンチスルーカット領域に対応するボロンの不純物濃度よりも低い2層構造からなるパンチスルーカット領域で形成されるパンチスルーカット抑制技術。」

第5 対比・判断
1 本願発明と引用発明1との対比

(1)引用発明1の「ピーク不純物濃度で4×10^(17)cm^(-3)程度のｐウェル」は、「不純物濃度」と「ドーパント濃度」は技術的に同義であることを考慮すると、本願発明の「第1濃度のドーパントを有するようにドープされたウェル」に相当する。

(2)引用発明1の「第1のパンチスルーストッパ層141」は、ゲートの下方且つ「第2のパンチスルーストッパ層142」と「ｐウェル」との間に位置し、パンチスルーストッパ層として2×10^(18)cm^(-3)程度のドーパント濃度(本願発明の「第3濃度」に対応)を有し、ｐウェルのドーパント濃度4×10^(17)cm^(-3)程度(本願発明の「第1の濃度」に対応)より高い。
したがって、前記(1)、後記(3)を考慮とすると、引用発明1の「第1のパンチスルーストッパ層141」は、本願発明の「パンチスルー領域」に対応し、本願発明と引用発明1とは、「第1濃度より高い第3濃度のドーパントを有するゲートの下方且つスクリーン領域とウェルとの間に位置するパンチスルー抑制領域」を有する点で共通している。

(3)引用発明1の「第2のパンチスルーストッパ層142」は、前記ウェルの上方に形成されているので、本願発明と引用発明1とは、「ウェルの上方に形成された第2濃度のドーパントを有するスクリーン領域」を有する点で共通している。

(4)引用発明1の「しきい値をコントロールするためのドーパント濃度5×10^(16)cm^(-3)程度の不純物濃度を有するｐ型チャネル不純物層」は、5×10^(16)cm^(-3)程度のドーパント濃度(本願発明の「第4濃度」に対応)であり、「第2のパンチスルーストッパ層142」上に位置するから、前記(3)を考慮すると、本願発明と引用発明1とは、「スクリーン領域の上方に形成され第4濃度のドーパントを有する閾値電圧設定領域」を有する点で共通している。

(5)引用発明1の「不純物がドープされていないエピタキシャルSi層103のチャネル領域」は、「チャネル領域全体としての不純物濃度はシリコン基板101よりも高くなっているが、ゲート絶縁膜106との界面近傍における不純物濃度はシリコン基板101よりも低い程度に形成され、ドーパント濃度が5×10^(16)cm^(-3) であるシリコン基板101よりも低い程度に形成される」ことが、ドーパント濃度が本願発明の「アンドープエピタキシャル層」として記載している5×10^(17)cm^(-3)以下の範囲に入っており、当該チャネル領域が形成される位置が、しきい値をコントローするためのｐ型チャネル不純物層(本願発明の「閾値電圧設定領域」に相当)の上方に位置することから、本願発明の「閾値電圧設定領域の上方に形成されたアンドープエピタキシャル層を含むチャネル領域」に相当する。

そうすると、本願発明と引用発明1とは以下のアの点で一致し、以下の
イの点で相違する。

ア 一致点
第1濃度のドーパントを有するようにドープされたウェルと、
前記ウェルの上方に形成され、第2濃度のドーパントを有するスクリーン領域と、
第1濃度より高い第3濃度のドーパントを有する少なくとも1つのパンチスルー抑制領域であり、ゲートの下方且つ前記スクリーン領域と前記ウェルとの間に位置する少なくとも1つのパンチスルー抑制領域と、
前記スクリーン領域の上方に形成された第4濃度のドーパントを有する閾値電圧設定領域と、
前記閾値電圧設定領域の上方に形成されたアンドープエピタキシャル層を含むチャネル領域と、
を有する電界効果トランジスタ構造。

イ 相違点
本願発明では、スクリーン領域のドーパントの第2濃度は、ウェルのドーパントの第1濃度より高く、パンチスルー抑制領域のドーパントの第3濃度よりも高く、閾値電圧設定領域のドーパントの第4濃度よりも高いのに対して、引用発明1では、「スクリーン領域」に対応する第2のパンチスルーストッパ層の不純物濃度である第2濃度が明記されていないため、各層のドーパントとの濃度の大小が不明確な点。

2 相違点についての判断
引用発明2には、本願発明と共通する技術的課題であるMOSトランジスタのショートチャネル化に伴うパンチスルーを抑制するために、ウェルのドーパント濃度(本願発明の「第1濃度」に対応)より相対的に高いドーパント濃度(本願発明の「第3濃度」に対応)である下側のパンチスルーストッパ層と、当該下側パンチスルーストッパ層上に下側パンチスルーストッパ層のドーパント濃度より相対的に高いドーパント濃度(本願発明の「第2濃度」に対応)である上側のパンチスルーストッパ層の2層構造のパンチスルースットパ層を備えたパンチスルー抑制技術が開示されている。また、引用発明3にも同様のパンチスルー抑制技術が開示されている。
したがって、引用発明1において、MOSトランジスタのショートチャンネル化に伴うパンチスルーの抑制を高めるために引用発明2または引用発明3を採用する事は、当業者であれば容易に想到しえた事項である。この時、
各層のドーパント濃度の大小関係は、前述のとおり上側のパンチスルーストッパ層のドーパント濃度である「第2の濃度」はウェルのドーパント濃度である「第1の濃度」、下側のパンチスルー層のドーパント濃度である「第3の濃度」より高くなる。また「第2のパンチスルーストッパ層上に形成されたｐ型チャネル不純物層」のドーパントの濃度(本願発明の「第4濃度」に対応)が「第1のパンチスル-ストッパ層」のドーパントの濃度(本願発明の「第3の濃度」に対応)よりは低いこと(前記(1)エ参照)を考慮すると、「第2の濃度」は「第4の濃度」よりも高くなる。したがって、前記相違点に対応する各層の不純物濃度の大小関係は全て満足することとなる。

3 審判請求人の主張に対する検討
平成28年12月6日付け審判請求書の「3.本願発明が特許されるべき理由」では、パンチスルーストッパ層の2層構造について、引用発明1の第1のパンチスルーストッパ層及び第2のパンチスルーストッパ層が同じ不純物濃度であることを前提に、どちらか一方のパンチスルーストッパ層の不純物濃度を増減することは困難であることを審判請求人は主張しているので、この点について検討する。
まず、第1のパンチスルーストッパ層及び第2のパンチスルーストッパ層が同じ不純物濃度であることについては、引用文献1には各層の不純物濃度は明記されておらず、また、同じ不純物濃度でなければならない技術的な制約は見当たらない。
次に、第2のパンチスルーストッパ層の不純物濃度を相対的に高めることによって、第1のパンチスルーストッパ層の不純物濃度を第2のパンチスルーストッパ層の不純物濃度より低くする点については、(1)チャネル層への拡散が生じる点、(2)ソース・ドレイン拡散層との接合リーク電流が増大する点で阻害要因があると主張するが、(1)については、第2のパンチスルーストッパ層142からの不純物拡散はその後の熱処理プロセスによって当然予見しえる技術的事項であり、これを回避するためにたとえば低温プロセス等に配慮することで対処することが引用文献1には開示されており(前記第4の1(1)ウ段落【0067】参照)、当該主張が懸案事項としては妥当であるとしても、他に対処する方法と併せて対策が講じられるので阻害要因とまではいえない。また、(2)については、接合リーク電流は、パンチスルーストッパ層の領域の不純物濃度のみで決定する特性ではなく、パンチスルーストッパ層とソース・ドレイン拡散層の接合面積を小さくすることや、両層間を離間する構造を採用する事(前記第4の1(1)エ段落【0084】参照)等、ソース・ドレイン拡散層に対するパンチスルーストッパ層の形成される位置等で制御可能であり、この点についても、他に対処する方法と併せて対策を講じられるので阻害要因とは認められない。
さらに、第1のパンチスルーストッパ層の不純物濃度を相対的に低くすることによって、第1のパンチスルーストッパ層の不純物濃度を第2のパンチスルーストッパ層の不純物濃度より低くする点については、(3)パンチスルーの抑制という観点から、第1のパンチスルーストッパ層の不純物濃度を低くする動機付けがないと主張をするが、(3)については、第1のパンチスルーストッパ層141が、ソース・ドレイン領域の下部のように比較的深い位置に形成される場合には、ソース・ドレイン領域と第1のパンチスルーストッパ層141との接合部における高い電界強度により生じるリーク電流を抑制するために不純物濃度を低めに設定する場合も想定され、必ずしも第1のパンチスルーストッパ層141の不純物濃度を高くしなければならいという技術的な制約はない。(前記第4の2(1)イ段落【0013】参照)。
したがって、この点についての主張も認められない。
以上の検討から、引用発明1において引用発明2または引用発明3を組み合わせる事の阻害要因は見当たらないので、上記審判請求人の主張を採用することはできない。

4 まとめ
本願発明は、引用文献1ないし3に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

第6 むすび
したがって、本願の請求項1に係る発明は、特許法第29条第2項の規定により、特許を受けることができないから、その余の請求項について検討するまでもなく、本願は拒絶されるべきものである。

よって、結論のとおり審決する。
 
審理終結日 2017-09-29 
結審通知日 2017-10-03 
審決日 2017-10-18 
出願番号 特願2013-516663(P2013-516663)
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 篠原 功一、市川 武宜、小堺 行彦  
特許庁審判長 飯田 清司
特許庁審判官 大嶋 洋一
小田 浩
発明の名称 パンチスルー抑制トランジスタ  
代理人 伊東 忠彦  
代理人 伊東 忠重  
代理人 加藤 隆夫  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ