• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1335379
審判番号 不服2017-8478  
総通号数 218 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2018-02-23 
種別 拒絶査定不服の審決 
審判請求日 2017-06-12 
確定日 2018-01-09 
事件の表示 特願2016- 2298「固体撮像装置及び電子機器」拒絶査定不服審判事件〔平成28年 4月14日出願公開、特開2016- 54327、請求項の数(14)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、平成22年1月28日を出願日とする特願2010-017019号の一部を、平成26年4月25日に新たな特許出願(特願2014-091203号)としたうえで、当該新たな特許出願の一部を、平成28年1月8日に新たな特許出願としたものであって、その手続の経緯は以下のとおりである。

平成28年 1月22日 審査請求・手続補正書・上申書
平成28年12月16日 拒絶理由通知
平成29年 2月10日 意見書・手続補正書
平成29年 3月 8日 拒絶査定
平成29年 6月12日 審判請求・手続補正書

第2 原査定の概要
原査定(平成29年3月8日付け拒絶査定)の概要は次のとおりである。

本願の請求項1ないし14に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

1.特開2008-218648号公報
2.特開2008-270840号公報
3.特開2006-303468号公報

第3 審判請求時の補正について
審判請求時の補正は、特許法第17条の2第3項から第6項までの要件に違反しているものとはいえない。
審判請求時の補正は、新規事項を追加するものではない。
また、審判請求時の請求項1及び8についての補正は、特許請求の範囲の減縮を目的とするものである。
そして、「第4 本願発明」から「第6 対比・判断」までに示すように、補正後の請求項1ないし14に係る発明は、独立特許要件を満たすものである。

第4 本願発明
本願の請求項1ないし14に係る発明(以下、それぞれ「本願発明1」ないし「本願発明14」という。)は、平成29年6月12日付けの手続補正で補正された特許請求の範囲の請求項1ないし14に記載された事項により特定される発明であり、以下のとおりの発明である。
「【請求項1】
複数の光電変換部で構成される第1光電変換部と、前記第1光電変換部の複数の光電変換部で共有される第1のフローティングディフージョン部と第1リセットトランジスタ、第1増幅トランジスタ及び第1選択トランジスタとを有する第1共有画素と、
複数の光電変換部で構成される第2光電変換部と、前記第2光電変換部の複数の光電変換部で共有される第2のフローティングディフージョン部と第2リセットトランジスタ、第2増幅トランジスタ及び第2選択トランジスタとを有する第2共有画素とを含み、
隣り合う列の前記第1共有画素と前記第2共有画素との間で、
前記第1光電変換部及び前記第2光電変換部は、同じ向きに並べて同じ行に配置され、
行方向に配置された前記第1選択トランジスタ及び前記第1増幅トランジスタの直列回路と、前記第2増幅トランジスタ及び前記第2選択トランジスタの直列回路とが、行方向に反転した状態で互いに隣接して第1の行に配置され、
前記第1リセットトランジスタ及び前記第2リセットトランジスタが同じ向きに並べて第2の行に配置され、
前記第1リセットトランジスタのソース領域と、前記第1増幅トランジスタの増幅ゲート電極と、前記第1のフローティングディフージョン部とを電気的に接続する接続配線と、前記第2リセットトランジスタのソース領域と、前記第2増幅トランジスタの増幅ゲート電極と、前記第2のフローティングディフージョン部とを電気的に接続する接続配線とが、同じ長さである
固体撮像装置。
【請求項2】
前記第1光電変換部は、第1フォトダイオード及び第2フォトダイオードを有し、
前記第2光電変換部は、第3フォトダイオード及び第4フォトダイオードを有する
請求項1に記載の固体撮像装置。
【請求項3】
前記第1フォトダイオード及び前記第3フォトダイオードは、第3の行に配置され、
前記第3の行は、前記第1の行と前記第2の行との間に配置されている
請求項2に記載の固体撮像装置。
【請求項4】
前記第2フォトダイオード及び前記第4フォトダイオードは第4の行に配置され、
前記第4の行は前記第1の行と前記第2の行との間に配置されている
請求項2に記載の固体撮像装置。
【請求項5】
前記第1フォトダイオード及び前記第3フォトダイオードは第3の行に配置されると共に、前記第3の行は前記第1の行と前記第2の行との間に配置されており、
前記第2フォトダイオード及び前記第4フォトダイオードは第4の行に配置されると共に、前記第4の行は前記第1の行と前記第2の行との間に配置されている
請求項2に記載の固体撮像装置。
【請求項6】
前記第1選択トランジスタは、第1信号接続部において第1垂直信号線に接続された第1選択ソース領域を有し、
前記第2選択トランジスタは、第2信号接続部において第2垂直信号線に接続された第2選択ソース領域を有し、
前記第1増幅トランジスタ及び前記第2増幅トランジスタは、前記第1の行において、前記第1信号接続部と前記第2信号接続部との間に配置される
請求項1に記載の固体撮像装置。
【請求項7】
前記第1増幅トランジスタは、第1増幅ゲート電極及び電源接続部において電源に接続される第1増幅ドレイン領域を有し、
前記第2増幅トランジスタは、第2増幅ゲート電極及び前記電源接続部において電源に接続される第2増幅ドレイン領域を有し、
前記電源接続部は、前記第1増幅ゲート電極と前記第2増幅ゲート電極との間に配置され、
前記第1増幅トランジスタは、前記第1選択トランジスタよりもゲート長が大きく、第2増幅トランジスタは、前記第2選択トランジスタよりもゲート長が大きい
請求項1に記載の固体撮像装置。
【請求項8】
固体撮像装置と、
前記固体撮像装置の光電変換部に入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路とを備え、
前記固体撮像装置は、
複数の光電変換部で構成される第1光電変換部と、前記第1光電変換部の複数の光電変換部で共有される第1のフローティングディフージョン部と第1リセットトランジスタ、第1増幅トランジスタ及び第1選択トランジスタとを有する第1共有画素と、
複数の光電変換部で構成される第2光電変換部と、前記第2光電変換部の複数の光電変換部で共有される第2のフローティングディフージョン部と第2リセットトランジスタ、第2増幅トランジスタ及び第2選択トランジスタとを有する第2共有画素とを含み、
隣り合う列の前記第1共有画素と前記第2共有画素との間で、
前記第1光電変換部及び前記第2光電変換部は、同じ向きに並べて同じ行に配置され
行方向に配置された前記第1選択トランジスタ及び前記第1増幅トランジスタの直列回路と、前記第2増幅トランジスタ及び前記第2選択トランジスタの直列回路とが、行方向に反転した状態で互いに隣接して第1の行に配置され、
前記第1リセットトランジスタ及び前記第2リセットトランジスタが同じ向きに並べて第2の行に配置され、
前記第1リセットトランジスタのソース領域と、前記第1増幅トランジスタの増幅ゲート電極と、前記第1のフローティングディフージョン部とを電気的に接続する接続配線と、前記第2リセットトランジスタのソース領域と、前記第2増幅トランジスタの増幅ゲート電極と、前記第2のフローティングディフージョン部とを電気的に接続する接続配線とが、同じ長さである
電子機器。
【請求項9】
前記第1光電変換部は、第1フォトダイオード及び第2フォトダイオードを有し、
前記第2光電変換部は、第3フォトダイオード及び第4フォトダイオードを有する
請求項8に記載の電子機器。
【請求項10】
前記第1フォトダイオード及び前記第3フォトダイオードは、第3の行に配置され、
前記第3の行は、前記第1の行と前記第2の行との間に配置されている
請求項9に記載の電子機器。
【請求項11】
前記第2フォトダイオード及び前記第4フォトダイオードは第4の行に配置され、
前記第4の行は前記第1の行と前記第2の行との間に配置されている
請求項9に記載の電子機器。
【請求項12】
前記第1フォトダイオード及び前記第3フォトダイオードは第3の行に配置されると共に、前記第3の行は前記第1の行と前記第2の行との間に配置されており、
前記第2フォトダイオード及び前記第4フォトダイオードは第4の行に配置されると共に、前記第4の行は前記第1の行と前記第2の行との間に配置されている
請求項9に記載の電子機器。
【請求項13】
前記第1選択トランジスタは、第1信号接続部において第1垂直信号線に接続された第1選択ソース領域を有し、
前記第2選択トランジスタは、第2信号接続部において第2垂直信号線に接続された第2選択ソース領域を有し、
前記第1増幅トランジスタ及び前記第2増幅トランジスタは、前記第1の行において、前記第1信号接続部と前記第2信号接続部との間に配置される
請求項8に記載の電子機器。
【請求項14】
前記第1増幅トランジスタは、第1増幅ゲート電極及び電源接続部において電源に接続される第1増幅ドレイン領域を有し、
前記第2増幅トランジスタは、第2増幅ゲート電極及び前記電源接続部において電源に接続される第2増幅ドレイン領域を有し、
前記電源接続部は、前記第1増幅ゲート電極と前記第2増幅ゲート電極との間に配置され、
前記第1増幅トランジスタは、前記第1選択トランジスタよりもゲート長が大きく、第2増幅トランジスタは、前記第2選択トランジスタよりもゲート長が大きい
請求項8に記載の電子機器。」

第5 引用文献及び引用発明
1 引用文献1
(1)引用文献1の記載事項
原査定において引用された特開2008-218648号公報(以下、「引用文献1」という。)には、図面とともに、次の事項が記載されている。(当審注.下線は当審において付した。以下同様。)
ア「【技術分野】
【0001】
本発明は、CCD(Charge Coupled Device)、CMOS(Complementary Metal Oxide Semiconductor)センサなどの撮像素子を備えた撮像装置およびカメラに関するものである。
【背景技術】
【0002】
CMOSを利用したCMOS撮像装置は、カメラ等の撮像素子として使われ、CCD撮像装置では困難な一部読み出し等の機能を有し、撮像装置の低消費電力化や小型化に有利である。
【0003】
近年のCMOS撮像装置の多画素化に伴い、画素の微細化が要求されている。しかしながら、CMOS撮像装置は画素回路内にフォトダイオード、転送トランジスタ、リセットトランジスタ、増幅トランジスタやセレクトトランジスタ等の多くの駆動素子を有するため、画素寸法の縮小が難しい。
【0004】
画素の微細化に関する解決策の一つに、画素内のトランジスタを共有し、1画素あたりのトランジスタ数を低減させ、画素寸法を縮小させる方法がある(たとえば、特許文献1を参照)。たとえば、複数のフォトダイオードに対して転送トランジスタがそれぞれ配置され、これら複数のフォトダイオードと転送トランジスタに対してセレクトトランジスタ、リセットトランジスタおよび増幅トランジスタが共有される構成をとる。
トランジスタを共有しない場合には、一般的に1画素あたり4個のトランジスタを有するのに対し、4画素で3個のトランジスタを共有すれば、トランジスタ数を1画素あたり1.75個に低減できる。なお、トランジスタの駆動方法等により、セレクトトランジスタを有しない構成もある。(たとえば、特許文献2を参照)。
【0005】
【特許文献1】特開2001-298177号公報
【特許文献2】特開2006-54276号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
以上に述べた解決策は、複数の構成要素を共有するため構成要素数が低減されるが、各構成要素の形状、大きさ等によって各画素内のレイアウトは不均一となる。
【0007】
次に、レイアウトの不均一性について説明する。
【0008】
図1は、複数の構成要素を共有した場合のレイアウトの不均一性を説明するための図である。
図1に示すレイアウトでは、電荷電圧変換部2に対して対角方向に隣接する2個の光電変換部1が電荷電圧変換部2を共有し、これら光電変換部1がゲート長方向の幅がそれぞれ異なるトランジスタ領域3a(ゲート長方向の幅L3a)とトランジスタ領域3b(ゲート長方向の幅L3b)を共有するように配線4によって接続されている。ここで言うトランジスタ領域とは、画素を構成するトランジスタで形成される回路であり、たとえば、トランジスタ領域3aはリセットトランジスタで、トランジスタ領域3bは増幅トランジスタおよびセレクトトランジスタで形成されている。
【0009】
画素を微細化した時、画素内のトランジスタがすべて配置されると、トランジスタのゲート長方向の幅Lが1画素の一辺の幅よりも長くなる。このような理由により、図1に示す配置レイアウトでは、トランジスタ領域が分割されて配置されている。
図1に示すような配置レイアウトの場合、共有するトランジスタの組み合わせによってトランジスタ領域の占有寸法が異なる。トランジスタ領域3aより占有寸法の大きいトランジスタ領域3bは、配置レイアウト上互いに干渉しやすく、このような干渉を防ぐためのトランジスタの配置は困難である。また、トランジスタ領域の占有寸法は、雑音特性に影響しやすく、占有寸法は大きいほど雑音特性がよい。
(中略)
【0014】
しかしながら、多画素化に伴って画素を縮小化する場合にはトランジスタ領域の占有寸法を縮小化する必要がある。この場合、特に増幅トランジスタの雑音特性は悪化し、また、ゲート界面における電荷のトラップ等によるランダム雑音も増加する。さらには、構成要素の寸法は、構成要素の配置レイアウトにも影響を与える。
【0015】
構成要素の寸法により配置レイアウトが制限される場合には、製造プロセスの改善が制限要因の解消に有効な手段である。しかし、この制限要因解消のためには微細プロセスへの移行が必要とされる。それは、設備投資が前提であり、製造工程数が増加するという問題が発生する。さらに、CCDやCMOS撮像装置では、画素部は画素部周辺の回路と異なる構造を有する場合が多く、開発コストが増加するという問題もある。
【0016】
制限要因を解消するための別の手段として、前に述べた構成要素を共有して画素数を増加させる手段がある。しかしながら、この手段では、前述のレイアウトの不均一性が増すのに加え、離れた画素同士を配線するため配線のレイアウトが混雑し、さらには増幅トランジスタ入力部の浮遊ノード容量が増大して変換効率低下に繋がる。
【0017】
したがって、構成要素の配置レイアウトを最適化することで、半導体基板上の面積利用率を上げ、可能な限りトランジスタ領域の占有寸法を大きくとる必要がある。
【0018】
本発明は、半導体基板上の面積利用効率を上げ、トランジスタ領域の占有寸法を大きくとることが可能な撮像装置およびカメラを提供することにある。」
イ 図1には、2個の「トランジスタ領域3a」を同じ行に配置することが記載されていると認められる。(以下では、2個の「トランジスタ領域3a」が配置された行を「第2の行」という。また、以下では、「トランジスタ領域3a」のうち、左側のものを「トランジスタ領域3a-1」といい、右側のものを「トランジスタ領域3a-2」という。)
ウ 図1には、2個の「トランジスタ領域3b」を同じ行に配置することが記載されていると認められる。(以下では、2個の「トランジスタ領域3b」が配置された行を「第1の行」という。また、以下では、「トランジスタ領域3b」のうち、左側のものを「トランジスタ領域3b-1」といい、右側のものを「トランジスタ領域3b-2」という。)
エ 図1には、2本の「配線4」が記載されていると認められる。(以下では、「配線4」のうち、左側のものを「配線4-1」といい、右側のものを「配線4-2」という。)
オ 図1には、4個の「電荷電圧変換部2」が記載されていると認められる。(以下では、左下のものを「電荷電圧変換部2-1」といい、右下のものを「電荷電圧変換部2-2」という。)
カ 図1には、8個の「光電変換部1」が記載されていると認められる。(以下では、「光電変換部1」のうち、「電荷電圧変換部2-1」の左上に位置するものを、「光電変換部1-1」といい、「電荷電圧変換部2-1」の右下に位置するものを、「光電変換部1-2」といい、「電荷電圧変換部2-2」の左上に位置するものを、「光電変換部1-3」といい、「電荷電圧変換部2-2」の右下に位置するものを、「光電変換部1-4」という。)

(2)引用発明1
上記(1)より、引用文献1には、下記の発明(以下、「引用発明1」という。)が記載されていると認められる。
「光電変換部1-1及び光電変換部1-2が電荷電圧変換部2-1を共有し、
前記光電変換部1-1及び前記光電変換部1-2が、リセットトランジスタで形成されるトランジスタ領域3a-1と、増幅トランジスタ及びセレクトトランジスタで形成されるトランジスタ領域3b-1を共有するように、配線4-1によって接続され、
光電変換部1-3及び光電変換部1-4が電荷電圧変換部2-2を共有し、
前記光電変換部1-3及び前記光電変換部1-4が、リセットトランジスタで形成されるトランジスタ領域3a-2と、増幅トランジスタ及びセレクトトランジスタで形成されるトランジスタ領域3b-2を共有するように、配線4-2によって接続され、
前記トランジスタ領域3b-1及び前記トランジスタ領域3b-2は第1の行に配置され、
前記前記トランジスタ領域3a-1及びトランジスタ領域3a-2は第2の行に配置される、
撮像素子。」

2 引用文献2
(1)引用文献2の記載事項
原査定において引用された特開2008-270840号公報(以下、「引用文献2」という。)には、図面とともに、次の事項が記載されている。
ア「【0001】
本発明は絶縁ゲイト型トランジスタを用いたアクティブ方式のイメージセンサに関するものである。また、本発明のイメージセンサはマトリクス回路と光電変換部が積層された積層構造のイメージセンサに関するものである。」
イ「【0014】
従って、多結晶シリコン薄膜トランジスタの特性や信頼性に問題が全く無くとも、デザインルールの制約のため、2/3型以下の光学系を使用することが困難である。本発明はこのような問題点を解消して、薄膜トランジスタを用いたアクティブ方式のイメージセンサにおいて、画素ピッチを縮小するための平面配置および、素子構造を提供することを目的とする。」
ウ「【課題を解決するための手段】
【0015】
上述した課題を解決するための本発明のイメージセンサは、絶縁表面を有する基板上に形成され、光電変換部と、前記光電変換部で検出された光信号を読み出すマトリクス回路とが積層されてなり、複数の画素を有するアクティブ方式のイメージセンサに関するものである。積層構造とすることによって、1画素当たりの占有面積を小さくする。
【0016】
アクティブ方式のマトリクス回路は、信号線、電源線、リセット線及び選択線と、前記画素ごとに形成されたリセットトランジスタ、選択トランジスタ及び増幅トランジスタとを有する。本発明ではこれらトランジスタを薄膜トランジスタで形成することを特徴とする。
【0017】
更に本発明のイメージセンサは、隣接する2つの前記画素において、前記リセットトランジスタ及び前記増幅トランジスタは共通の前記電源線に電気的に接続され、かつ前記選択トランジスタは異なる前記信号線に電気的に接続されていることを特徴とする。
【0018】
即ち本発明は、2つの画素において電源線を共有することで、1画素当たりの配線数を削減して、画素ピッチの縮小化を図るものである。」
エ「【0028】
本実施例はアクティブ型のイメージセンサに関するものであり、マトリクス回路と光電変換部が積層構造をなす。マトリクス回路は従来例と同様に、1画素に3つのトランジスタを有する。本実施例ではこれらのトランジスタは絶縁表面に形成された薄膜トランジスタで形成されている。
【0029】
図1は本実施例のイメージセンサの2×2画素の等価回路図である。本実施例では、破線で囲むように同一行において隣接する2画素が単位ユニット100となる。行ごとに選択線101及びリセット線102が配列され、列ごとに信号線103が配列されている。更に、電力を供給するための電源線104が信号線103に平行に、かつ2列ごとに配列されている。電源線104を隣接する2列で共有することで、1画素当たりの配線数が少なくなり、画素ピッチを小さくすることができる。
【0030】
各画素には、選択トランジスタTs、増幅トランジスタTa、リセットトランジスタTrがそれぞれ形成されている。同じ行に形成される選択トランジスタTsのゲイトは共通の選択線101に接続され、同じ行に形成されるリセットトランジスタTrのゲイトは共通のリセット線に接続されている。また、増幅トランジスタTaのゲイトは画素ごとにフォトダイオードPDに接続されている。
【0031】
図1において黒丸はコンタクトホール105?107を示している。コンタクトホール105?107は各トランジスタの活性層に形成されたソース/ドレイン領域を配線に接続するためのものである。同一列に配置される選択トランジスタTsのドレイン領域はコンタクトホール105を介して共通の信号線103に接続されている。各画素において、増幅トランジスタTaのゲイト電極及びリセットトランジスタTrのソース領域は、共通のコンタクトホール106を介してフォトダイオード(光電変換部)PDの下部電極に接続されている。
【0032】
また、単位ユニット100内の2つの増幅トランジスタTa及び2つのリセットトランジスタTrのソース領域は、1つのコンタクトホール107において電源線104に接続されている。単位ユニット100を構成する2画素において、電源線104に接続される全ての薄膜トランジスタのコンタクトホール107が共通化されているため、1画素当たりのコンタクトホール数が削減され、画素ピッチの縮小化が図れる。
【0033】
更に、本実施例では単位ユニット100を構成する隣接する2つの画素に形成される全てのトランジスタの活性層を1つの島状半導体薄膜に形成することによって、画素の占有面積の削減を図る。」
オ「【0040】
選択線101には選択トランジスタTsのゲイト電極204が一体的に形成され、リセット線102とリセットトランジスタTrのゲイト電極205が一体的に形成される。増幅トランジスタTaのゲイト電極206が形成される。増幅トランジスタTaのゲイト電極206はリセットトランジスタTrの活性層が形成される部分にオーバーラップして形成されている。これは、増幅トランジスタTaのゲイト電極206及びリセットトランジスタTrのドレイン領域と、フォトダイオードの下部電極との接続を容易にするためである。選択線101及びリセット線102の幅はデザインルールaとする。
【0041】
次に、ゲイト電極204?206をマスクにして、島状領域202にN型の導電性を付与するリンをドーピングする。ドーピング後、加熱処理もしくはレーザ照射によりドーピングされたリンを活性化すると共に、ドーピングにより損傷された島状領域の結晶性を改善する。この工程において、島状領域202のゲイト電極204?206によりマスクされた領域は実質的に真性の導電性が維持され、選択トランジスタTr、リセットトランジスタTs及び増幅トランジスタTaのチャネル形成領域207、208、209としてそれぞれ画定される。またリセットトランジスタTrの活性層で、増幅トランジスタTaのゲイト電極206がオーバーラップしている領域210も真性の導電性が維持されている。他方、島状領域202のゲイト電極204?206によりマスクされていない領域は、N型のソース/ドレイン領域となる。
【0042】
次に、第1の層間絶縁膜211として厚さ200?600nmの酸化珪素膜を形成する。そして、ゲイト絶縁膜203及び第1の層間絶縁膜211に、選択トランジスタTsのドレイン領域に整合するコンタクトホール105、増幅トランジスタTaのゲイト電極206及びリセットトランジスタTrのドレイン領域に整合するコンタクトホール106、増幅トランジスタTa及びリセットトランジスタTrのソース領域に整合するコンタクトホール107を形成する。
【0043】
100nmのチタン膜、300nmのアルミニウム膜、100nmのチタン膜でなる積層膜を形成しパターニングして、図4に示すように、信号線103、電源線104及び、フォトダイオードPDの下部電極との接続用の電極212を形成する。信号線103はコンタクトホール105を介して選択トランジスタTsのドレイン領域に接続される。電源線104はコンタクトホール107を介して、単位ユニット100に配置される全ての増幅トランジスタTa及びリセットトランジスタTrのソース領域に接続される。電極212はコンタクトホール106を介して、増幅トランジスタTaのゲイト電極206及びリセットトランジスタTrのドレイン領域に接続される。信号線103及び電源線104の幅は、薄膜トランジスタとの接続部を除いてデザインルールaとする。以上の工程によってマトリクス回路が完成する。(図4、6)
【0044】
本実施例では、隣接する2画素でなる単位ユニット100に配置される6つの薄膜トランジスタ全て1つの島状領域202に形成するため、異なる薄膜トランジスタのソース/ドレイン領域を電気的に接続するためのコンタクトホールが不要である。よって、この単
位ユニットに配置される各2つの増幅トランジスタTa、リセットトランジスタTr、計4つの薄膜トランジスタを電源線104に接続するためのコンタクトホール107が1つでよく、水平方向の画素ピッチが縮小される。」
カ 図1、図3及び図4には、「隣接する2つの画素の選択トランジスタと増幅トランジスタの直列接続を、電源線を中心として行方向に反転した状態で配置すること」、及び、「隣接する2つの画素のリセットトランジスタを、電源線を中心として行方向に反転した状態で配置すること」が記載されている。

(2)引用発明2
上記(1)より、引用文献2には、下記の発明(以下、「引用発明2」という。)が記載されていると認められる。
「隣接する2つの画素の選択トランジスタと増幅トランジスタの直列接続を、電源線を中心として行方向に反転した状態で配置し、
隣接する2つの画素のリセットトランジスタを、電源線を中心として行方向に反転した状態で配置した、イメージセンサ。」

3 引用文献3
原査定において引用された特開2006-303468号公報(以下、「引用文献3」という。)には、図面とともに、次の事項が記載されている。
「【0054】
実施の形態1
実施の形態1では、請求項1?9に記載した固体撮像素子の例として、CMOSイメージセンサについて説明する。このCMOSイメージセンサでは、前記複数個の光電変換部に共通の出力取り出し領域として、2個または4個の単位領域(以下、単位画素と言う。)に共通のFD(フローティングディフュージョン)部を設け、増幅用トランジスタ、垂直選択用トランジスタおよびリセットトランジスタをこれらの単位画素間で共有することによって単位画素当りのトランジスタ数を減らして、フォトダイオードの受光面積を十分に確保するように構成されている。
(中略)
【0056】
図1と図2は、実施の形態1に基づくCMOSイメージセンサの撮像部の構造を示す断面図(図1)と平面図(図2)とである。図1は、図2に1F-1F線で示した位置における断面図である。なお、図2では、トラジスタ5?7を共有する4個の単位画素の光電変換部2を、同じ記号(2a、2b、2c、2d、・・・2x)を付して示している。また、単位画素の位置を示すために、左上に原点(0,0)をとり、縦方向の位置を示すx(行番号)と横方向の位置を示すy(列番号)との組(x,y)を用いるものとする。
(中略)
【0058】
図7(b)を用いて既述したように、フォトダイオード2のn型領域とFD部4のn型領域とは、効率的な信号電荷の転送が行えるように、電荷転送ゲート3のチャネル領域を介して連結されるように設けられている。従って、図8を用いて既述したように、光電変換部2は単位画素の中心位置よりも、FD部4の側(境界位置31の側)に偏位して設けられている。そして、図2に示すように、単位画素の、FD部4とは反対側の領域(図1では、境界位置32およびその近傍)には、画素間で共有される増幅用トランジスタ5や垂直選択用トランジスタ6やリセッットトランジスタ7などが形成されている。この結果、各光電変換部2が形成する配列は、図2の斜め下方向において、ピッチが小さい区間(FD部4を共有し合う単位画素間)とピッチが大きい区間(FD部4を共有しない単位画素間)とが交互に現れる配列になる。これは、図7(a)を用いて先述した、従来のCMOSイメージセンサにおける並進対称性をもった等間隔の配列から偏位している。
(中略)
【0068】
図2の平面図に示すように、本実施の形態に基づくCMOSイメージセンサの撮像部では、4個の単位画素、例えば単位画素(i,j)10、単位画素(i+1,j+1)20、単位画素(i+2,j)30および単位画素(i+3,j+1)40が、増幅用トランジスタ5や垂直選択用トランジスタ6やリセッットトランジスタ7などを共有している。この際、単位画素10と20、および、単位画素30と40とは、それぞれ、FD部4を共有し、2つのFD部4はFD部配線4aで連結され、増幅用トランジスタ5のゲート電極に接続される。なお、図2では、FD部配線4aはFD部4やトランジスタ5?7に重ねて描かれているが、実際には、層間絶縁膜を介して形成され、トランジスタ等と接続プラグによって接続されている。
(中略)
【0073】
以上に説明したように、本実施の形態に基づく固体撮像素子であるCMOSイメージセンサにおいては、共通の出力取り出し領域として、4個の単位画素に共通のFD部4を画素間の境界位置に設け、増幅用トランジスタ5、垂直選択用トランジスタ6およびリセットトランジスタ7をこれらの単位画素間で共有するので、単位画素当りのトランジスタ数を減らすことができる。この結果、出力に要する基板上の面積を縮小することができるので、CMOSイメージセンサを小型化あるいは高画素数化したり、CMOSイメージセンサの小型化あるいは高画素数化にともなう単位画素における受光面積の減少を防止したりすることができる。」

第6 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明1とを対比すると、次のことがいえる。
ア 引用発明1の「光電変換部1-1」と「光電変換部1-2」を併せたもの(以下「光電変換部A」という。)は、本願発明1の「複数の光電変換部で構成される第1光電変換部」に相当するといえる。
また、引用発明1の「電荷電圧変換部2-1」は、後述する相違点1を除き、本願発明1の「第1のフローティングディフージョン部」に相当し、両者は「第1の部分」である点において共通するといえる。
さらに、引用発明1の「トランジスタ領域3a-1」を形成するリセットトランジスタ(以下、「リセットトランジスタ1」という。)は、本願発明1の「第1リセットトランジスタ」に相当するといえる。
また、引用発明1の「トランジスタ領域3b-1」を形成する増幅トランジスタ及びセレクトトランジスタ(以下、それぞれ「増幅トランジスタ1」及び「セレクトトランジスタ1」という。)は、それぞれ、本願発明1の「第1増幅トランジスタ」及び「第1選択トランジスタ」に相当するといえる。
そして、引用発明1の「光電変換部A」、「電荷電圧変換部2-1」、「リセットトランジスタ1」、「増幅トランジスタ1」及び「セレクトトランジスタ1」を併せたもの(以下、「共有画素部1」という。)は、本願発明1の「第1共有画素」に相当するといえる。
そうすると、本願発明1と引用発明1は、「複数の光電変換部で構成される第1光電変換部と、前記第1光電変換部の複数の光電変換部で共有される第1の部分と第1リセットトランジスタ、第1増幅トランジスタ及び第1選択トランジスタとを有する第1共有画素」を有する点において共通し、後述する相違点1において相違するといえる。
イ 引用発明1の「光電変換部1-3」と「光電変換部1-4」を併せたもの(以下「光電変換部B」という。)は、本願発明1の「複数の光電変換部で構成される第2光電変換部」に相当するといえる。
また、引用発明1の「電荷電圧変換部2-2」は、後述する相違点1を除き、本願発明1の「第2のフローティングディフージョン部」に相当し、両者は「第2の部分」である点において共通するといえる。
さらに、引用発明1の「トランジスタ領域3a-2」を形成するリセットトランジスタ(以下、「リセットトランジスタ2」という。)は、本願発明1の「第2リセットトランジスタ」に相当するといえる。
また、引用発明1の「トランジスタ領域3b-2」を形成する増幅トランジスタ及びセレクトトランジスタ(以下、それぞれ「増幅トランジスタ2」及び「セレクトトランジスタ2」という。)は、それぞれ、本願発明1の「第2増幅トランジスタ」及び「第2選択トランジスタ」に相当するといえる。
そして、引用発明1の「光電変換部B」、「電荷電圧変換部2-2」、「リセットトランジスタ2」、「増幅トランジスタ2」及び「セレクトトランジスタ2」を併せたもの(以下、「共有画素部2」という。)は、本願発明1の「第2共有画素」に相当するといえる。
そうすると、本願発明1と引用発明1は、「複数の光電変換部で構成される第2光電変換部と、前記第2光電変換部の複数の光電変換部で共有される第2の部分と第2リセットトランジスタ、第2増幅トランジスタ及び第2選択トランジスタとを有する第2共有画素」を有する点において共通し、後述する相違点1において相違するといえる。
ウ 引用文献1の図1より、引用発明1の「共有画素部1」(本願発明1の「第1共有画素」に相当)と、「共有画素部2」(本願発明1の「第2共有画素」に相当)は、「隣り合う列」であるといえる。
また、引用文献1の図1より、引用発明1の「光電変換部A」(本願発明1の「第1光電変換部」に相当)と「光電変換部B」(本願発明1の「第2光電変換部」に相当)は、「同じ向きに並べて同じ行に配置され」ているといえる。
そうすると、本願発明1と引用発明1は、「隣り合う列の前記第1共有画素と前記第2共有画素との間で、前記第1光電変換部及び前記第2光電変換部は、同じ向きに並べて同じ行に配置され」る点において共通するといえる。
エ 引用文献1の図1より、引用発明1では、行方向に配置された「セレクトトランジスタ1」(本願発明1の「第1選択トランジスタ」に相当)と「増幅トランジスタ1」(本願発明1の「第1増幅トランジスタ」に相当)の直列回路と、「セレクトトランジスタ2」(本願発明1の「第2選択トランジスタ」に相当)と「増幅トランジスタ2」(本願発明1の「第2増幅トランジスタ」に相当)の直列回路が、互いに隣接して第1の行に配置されているといえる。
そうすると、本願発明1と引用発明1は、「行方向に配置された前記第1選択トランジスタ及び前記第1増幅トランジスタの直列回路と、前記第2増幅トランジスタ及び前記第2選択トランジスタの直列回路とが、互いに隣接して第1の行に配置され」る点において共通し、後述する相違点2において相違するといえる。
オ 引用文献1の図1より、引用発明1の「リセットトランジスタ1」(本願発明1の「第1リセットトランジスタ」に相当)と「リセットトランジスタ2」(本願発明1の「第2リセットトランジスタ」に相当)は、同じ向きに並べて第2の行に配置されているといえる。
そうすると、本願発明1と引用発明1は、「前記第1リセットトランジスタ及び前記第2リセットトランジスタが同じ向きに並べて第2の行に配置され」る点において共通するといえる。
カ 引用文献1の図1及び当該技術分野における技術常識より、引用発明1では、「リセットトランジスタ1」(本願発明1の「第1リセットトランジスタ」に相当)のソース領域と、「増幅トランジスタ1」(本願発明1の「第1増幅トランジスタ」に相当)のゲート電極と、「電荷電圧変換部2-1」(後述する相違点1を除き、本願発明1の「第1のフローティングディフージョン部」に相当)が、「配線4-1」により電気的に接続され、「リセットトランジスタ2」(本願発明1の「第2リセットトランジスタ」に相当)のソース領域と、「増幅トランジスタ2」(本願発明1の「第2増幅トランジスタ」に相当)のゲート電極と、「電荷電圧変換部2-2」(後述する相違点1を除き、本願発明1の「第2のフローティングディフージョン部」に相当)が、「配線4-2」により電気的に接続されているといえる。
また、引用文献1の図1より、「配線4-1」と「配線4-2」は同じ長さであるといえる。
そうすると、本願発明1と引用発明1は、「前記第1リセットトランジスタのソース領域と、前記第1増幅トランジスタの増幅ゲート電極と、前記第1の部分とを電気的に接続する接続配線と、前記第2リセットトランジスタのソース領域と、前記第2増幅トランジスタの増幅ゲート電極と、前記第2の部分とを電気的に接続する接続配線とが、同じ長さである」点において共通し、後述する相違点1において相違するといえる。
キ 引用発明1の「撮像素子」は「固体撮像素子」であるといえる。
ク 以上から、本願発明1と引用発明1は、下記(ア)の点で一致し、下記(イ)の点で相違すると認める。
(ア)一致点
「複数の光電変換部で構成される第1光電変換部と、前記第1光電変換部の複数の光電変換部で共有される第1の部分と第1リセットトランジスタ、第1増幅トランジスタ及び第1選択トランジスタとを有する第1共有画素と、
複数の光電変換部で構成される第2光電変換部と、前記第2光電変換部の複数の光電変換部で共有される第2の部分と第2リセットトランジスタ、第2増幅トランジスタ及び第2選択トランジスタとを有する第2共有画素とを含み、
隣り合う列の前記第1共有画素と前記第2共有画素との間で、
前記第1光電変換部及び前記第2光電変換部は、同じ向きに並べて同じ行に配置され、
行方向に配置された前記第1選択トランジスタ及び前記第1増幅トランジスタの直列回路と、前記第2増幅トランジスタ及び前記第2選択トランジスタの直列回路とが、互いに隣接して第1の行に配置され、
前記第1リセットトランジスタ及び前記第2リセットトランジスタが同じ向きに並べて第2の行に配置され、
前記第1リセットトランジスタのソース領域と、前記第1増幅トランジスタの増幅ゲート電極と、前記第1の部分とを電気的に接続する接続配線と、前記第2リセットトランジスタのソース領域と、前記第2増幅トランジスタの増幅ゲート電極と、前記第2の部分とを電気的に接続する接続配線とが、同じ長さである
固体撮像装置。」
(イ)相違点
・相違点1
本願発明1では、「第1の部分」及び「第2の部分」が「フローティングディフージョン部」であるのに対し、引用発明1は、「第1の部分」(電荷電圧変換部2-1)及び「第2の部分」(電荷電圧変換部2-2)が「フローティングディフージョン部」であるとは特定しない点。
・相違点2
本願発明1では、第1選択トランジスタ及び第1増幅トランジスタの直列回路と、第2増幅トランジスタ及び第2選択トランジスタの直列回路とが、行方向に反転した状態で互いに隣接して第1の行に配置されるのに対し、引用発明1では、第1選択トランジスタ(セレクトトランジスタ1)及び第1増幅トランジスタ(増幅トランジスタ1)の直列回路と、第2増幅トランジスタ(増幅トランジスタ2)及び第2選択トランジスタ(セレクトトランジスタ2)の直列回路とが、「行方向に反転した状態」で配置されない点。

(2)相違点についての判断
ア 相違点2について検討する。
上記第5の2(2)のとおり、引用文献2には、相違点2に係る構成を含む、「『隣接する2つの画素の選択トランジスタと増幅トランジスタの直列接続を、電源線を中心として行方向に反転した状態で配置し』、隣接する2つの画素のリセットトランジスタを、電源線を中心として行方向に反転した状態で配置した、イメージセンサ。」(引用発明2)が記載されているものと認められる。
そこで、引用発明1に対して引用発明2を適用し、相違点2に係る構成とすることが、当業者が容易になし得たことであるかについて、以下に検討する。
(ア)引用発明1は、半導体基板上にトランジスタを形成したものであるのに対し(引用文献1の段落【0017】及び【0018】)、引用発明2は、ガラス基板や石英基板上に多結晶シリコン薄膜トランジスタを形成したものであり(引用文献2の段落【0014】、【0016】、【0028】及び【0044】)、引用発明1と引用発明2は、トランジスタを形成する基板が相違する。
また、引用発明1は、光電変換部と各トランジスタを同一平面状に配置したものであるのに対し(引用文献1の段落【0008】及び【図1】)、引用発明2は、光電変換部と各トランジスタを積層構造としたものであり(引用文献2の段落【0001】、【0015】、【0016】、【0028】及び【図6】)、引用発明1と引用発明2は、光電変換部と各トランジスタの集積化技術が相違する。
このように、引用発明1と引用発明2は、トランジスタを形成する基板が相違し、かつ、光電変換部と各トランジスタの集積化技術も相違するから、引用発明1に対して引用発明2を適用する前提となる同一技術分野性を満たさない。
(イ)引用発明1に対して引用発明2を適用した場合には、「光電変換部」と「電源線」が干渉し、又は重なって配置されることとなり、固体撮像装置として通常配慮される光電変換部の開口率が減少し、その結果、光電変換の効率が低下することは明らかである。
したがって、引用発明1に対して引用発明2を適用することには、光電変換率の観点から、阻害要因があるといえる。
(ウ)引用発明1に対して引用発明2をそのまま適用した場合には、隣接する2つの画素のリセットトランジスタが行方向に反転した状態で配置されることとなり、本願発明1の「前記第1リセットトランジスタ及び前記第2リセットトランジスタが同じ向きに並べて第2の行に配置され」る構成(以下、「構成A」という。)とは相違することとなる。
そこで、引用発明1及び引用発明2に基づいて、相違点2に係る構成と構成Aの両者を併せ持った本願発明1を導き出すためには、引用発明1に対して、引用発明2に係る技術思想のうち、「隣接する2つの画素の選択トランジスタと増幅トランジスタの直列接続を、電源線を中心として行方向に反転した状態で配置」するという構成(以下、「引用発明2の構成1」という。)のみを適用し、「隣接する2つの画素のリセットトランジスタを、電源線を中心として行方向に反転した状態で配置」するという構成(以下、「引用発明2の構成2」という。)を適用しないことが必要となる。
しかしながら、引用発明2は、隣接する2つの画素において、リセットトランジスタ及び増幅トランジスタを共通の電源線に電気的に接続し、2つの画素において電源線を共有することで、1画素当たりの配線数を削減して、画素ピッチを縮小化すること(引用文献2の段落【0017】及び【0018】)、及び、隣接する2つの画素において、増幅トランジスタ及びリセットトランジスタを電源線に接続するためのコンタクトホールを1つとすることにより、水平方向の画素ピッチを縮小すること(引用文献2の段落【0044】)を目的とするものであり、当該目的に鑑みれば、「引用発明2の構成1」及び「引用発明2の構成2」は、特段の事情がない限り、通常は一体の構成として用いられるものであるといえる。
そして、引用発明1に対し、「引用発明2の構成2」を適用せずに「引用発明2の構成1」のみを適用すべき特段の事情を見いだすことはできない。
(エ)上記(ア)のとおり、引用発明1と引用発明2は前提となる同一技術分野性を満たさず、また、上記(イ)のとおり、引用発明1に対して引用発明2を適用することには阻害要因があり、さらに、上記(ウ)のとおり、引用発明1に対して「引用発明2の構成2」を適用せずに「引用発明2の構成1」のみを適用すべき特段の事情を見いだすことはできないから、引用発明1及び2に基づいて、相違点2に係る構成と構成Aの両方を併せ持った本願発明1を導き出すことは、当業者が容易になし得たことであるとはいえない。
イ また、引用文献3には、相違点2に係る構成について、記載も示唆もされていない。
ウ 以上より、相違点1について検討するまでもなく、本願発明1は、引用文献1ないし3に記載された発明に基づいて、当業者が容易に発明をすることができたものであるとはいえない。

2 本願発明2ないし14について
本願発明2ないし14は、本願発明1の発明特定事項を全て含み、さらに他の発明特定事項を付加したものであるから、上記1のとおり、本願発明1が引用文献1ないし3に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない以上、本願発明2ないし14も、引用文献1ないし3に記載された発明に基づいて、当業者が容易に発明をすることができたものであるとはいえない。

第7 原査定について
上記第6のとおり、本願発明1ないし14は、引用文献1ないし3に記載された発明に基づいて、当業者が容易に発明をすることができたものであるとはいえないから、原査定の理由によっては、本願を拒絶することはできない。

第8 結言
以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2017-12-18 
出願番号 特願2016-2298(P2016-2298)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 加藤 俊哉小池 英敏鈴木 肇  
特許庁審判長 深沢 正志
特許庁審判官 大嶋 洋一
須藤 竜也
発明の名称 固体撮像装置及び電子機器  
代理人 特許業務法人信友国際特許事務所  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ