ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1337357 |
| 審判番号 | 不服2017-7956 |
| 総通号数 | 220 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2018-04-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2017-06-02 |
| 確定日 | 2018-02-08 |
| 事件の表示 | 特願2015-533844「半導体装置」拒絶査定不服審判事件〔平成27年 3月 5日国際公開、WO2015/029159〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は、平成25年8月28日を国際出願日とする日本語特許出願であって、その手続の経緯は以下のとおりである。 平成27年 7月29日 国内書面・審査請求 平成28年 6月10日 拒絶理由通知 平成28年 8月 3日 意見書・手続補正書 平成29年 1月23日 拒絶理由通知 平成29年 3月14日 意見書・手続補正書 平成29年 3月31日 拒絶査定 平成29年 6月 2日 審判請求・手続補正書 平成29年 8月30日 上申書 第2 補正の却下の決定 [補正却下の決定の結論] 審判請求と同時にされた手続補正(以下、「本件補正」という。)を却下する。 [理由] 1 補正の内容 本件補正により、本件補正前の請求項1は、本件補正後の請求項1へ補正された。 (1)本件補正前 本件補正前の請求項1の記載は、次のとおりである。 「【請求項1】 半導体基板に形成されたスイッチング素子と、 前記半導体基板に形成された温度センスダイオードと、 前記半導体基板上に配設された前記スイッチング素子の主電流電極パッドと、 前記半導体基板上に配設され、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電膜と、 を備え、 前記導電膜は、前記温度センスダイオードの一方電極パッドを介することなく、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続し、 前記半導体基板上に配設された前記半導体スイッチング素子の制御電極配線をさらに備え、 前記導電膜は、前記制御電極配線と同一の層に形成されていることを特徴とする、半導体装置。」 (2)本件補正後 本件補正後の請求項1の記載は、次のとおりである。(当審注.補正箇所に下線を付した。) 「【請求項1】 半導体基板に形成されたスイッチング素子と、 前記半導体基板に形成された温度センスダイオードと、 前記半導体基板上に配設された前記スイッチング素子の主電流電極パッドと、 前記半導体基板上に配設され、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電膜と、 を備え、 前記導電膜は、前記温度センスダイオードの一方電極パッドを介することなく、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続し、 前記半導体基板上に配設された前記半導体スイッチング素子の制御電極配線をさらに備え、 前記導電膜は、前記制御電極配線と同一の層に形成され、 前記制御電極配線は、前記温度センスダイオードに接続されていないことを特徴とする、半導体装置。」 (3)本件補正事項 本件補正は、請求項1に記載された「制御電極配線」について、「温度センスダイオードに接続されていない」ものに限定する補正(以下、「本件補正事項」という。)を含むものである。 2 補正の適否 本件補正事項は、請求項1に記載された発明を特定するために必要な事項である「制御電極配線」を限定するものであり、かつ、本件補正前の請求項1に記載される発明と本件補正後の請求項1に記載される発明の産業上の利用分野及び解決しようとする課題は同一であるから、特許法第17条の2第5項第2号に掲げる事項を目的とするものに該当する。 そこで、本件補正後の請求項1に記載された発明(以下、「本願補正発明」という。)が、特許出願の際独立して特許を受けることができるものであるか否か(特許法第17条の2第6項で準用する同法第126条第7項)につき、更に検討する。 (1)本願補正発明 本願補正発明は、本件補正後の請求項1に記載された、次のとおりのものと認める。(再掲) 「【請求項1】 半導体基板に形成されたスイッチング素子と、 前記半導体基板に形成された温度センスダイオードと、 前記半導体基板上に配設された前記スイッチング素子の主電流電極パッドと、 前記半導体基板上に配設され、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電膜と、 を備え、 前記導電膜は、前記温度センスダイオードの一方電極パッドを介することなく、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続し、 前記半導体基板上に配設された前記半導体スイッチング素子の制御電極配線をさらに備え、 前記導電膜は、前記制御電極配線と同一の層に形成され、 前記制御電極配線は、前記温度センスダイオードに接続されていないことを特徴とする、半導体装置。」 (2)引用文献1の記載 ア 引用文献1 原査定の拒絶の理由に引用された、特開平7-153920号公報(以下、「引用文献1」という。)には、図面とともに、次の記載がある。(当審注.下線は当審において付加した。以下同じ。) (ア)「【特許請求の範囲】 【請求項1】 ポリシリコンを主体としたゲート電極を有するMOS型電界効果トランジスタを含む半導体素子において、その温度を検出できるポリシリコンダイオード又は抵抗を同一チップ上にポリシリコン一層で形成してなることを特徴とする半導体装置。」 (イ)「【0013】 【実施例】次に、本発明について図1?図8を参照して説明する。なお、図1?図5は、本発明の一実施例(実施例1)を説明するための図であり、図6及び図7は、本発明の他の実施例(実施例2)を説明するための図である。また、図8は、本発明の半導体装置における温度特性(温度-V_(F))を示すグラフである。 【0014】(実施例1)図1は、本発明の一実施例(実施例1)の半導体装置の要部断面図であり、図2は、本発明の実施例1の半導体装置の平面図である。本実施例1における半導体装置の製造に当っては、図1に示すように、まずシリコン基板(n^(+)基板1)上に酸化膜5を形成し、さらにその上にポリシリコン6を形成し、フォトリソグラフィ技術を用いてポリシリコン6をパターニングし、n^(+)層4とｐ^(+)層32を形成し、その上に酸化膜7及びリンガラス8を形成する。 【0015】n^(+)層4及びｐ^(+)層32にはソース電極91、シリコン基板(n^(+)基板1)にはドレイン電極92、ゲート層にはゲート電極93が接触しており、このゲート電極形成と同一工程で、ｐ^(+)層12に接触する電極14とn^(+)層13に接触する電極15とを有する温度検出用ポリシリコンダイオード10を形成する。 【0016】図3(A)、(B)は、上記ダイオード部拡散層を説明するための図であって、本実施例1のポリシリコンダイオード10の拡散層は、同図(A)、(B)に示すような閉じた拡散層、並列拡散層を形成する。図4は、本実施例1のポリシリコンダイオード(ポリシリDi)部のレイアウトを示す平面図であり、これは、試作時のパターンを参考としたものであり、縦:500μm、横:240μmよりなる。 【0017】図5は、本実施例1の等価回路図(5電極)であり、本実施例1では、この図に示すように、ソース電極91、ドレイン電極92、ゲート電極93、アノード電極及びカソード電極である電極14、同15の5電極が独立に有する構造のものである。 【0018】次に、この実施例1の半導体装置の動作を説明すると、この温度検出用ポリシリコンダイオード10の低電流における順電圧降下は、温度依存性を有するので、半導体素子の温度を検出することができ、早い応答性でゲート電圧の制御回路へ送ることができる。 【0019】(実施例2)図6は、本発明の他の実施例(実施例2)の半導体装置の平面図であり、図7は、本発明の実施例2の等価回路図(4電極)である。この実施例2では、前記実施例1の5電極が独立に有する構造のものに代えて、図6及び図7に示すように、ソース電極91、ドレイン電極92、ゲート電極93の独立した3電極と、ソース電極91及びアノード電極14を接続した電極端子との4電極を有する構造としたものである。 【0020】本実施例2の半導体装置について、前記した図1を参照してさらに説明すると、本実施例2では、図1に示したｐ^(+)層12に接触する電極14とソース電極91とを接続させた構造よりなり、また、図1に示すｐ^(+)層12及びn^(+)層4をポリシリコン6の層に垂直に突き抜けるように形成した構造よりなる。 【0021】本実施例2では、上記したとおり、ｐ^(+)層12に接触する電極14とソース電極91とを接続させたので、実施例1における電極を1個少なくすることができる。従って、本実施例2によれば、ボンデイングワイヤーを打つための面積分ペレット面積を小さくできるという利点がある。また、本実施例2では、前記実施例1のｐ^(+)層12及びn^(+)層4をポリシリコン6の層に垂直に突き抜けるように形成したため、アルミスパイクによる特性変動及び順方向電圧(V_(F))、耐圧(V_(Z))等のバラツキを小さくできるという利点を有している。」 イ 引用発明 前記アより、引用文献1には、「実施例2」として、次の発明(以下、「引用発明」という。)が記載されていると認められる。 「シリコン基板(n^(+)基板1)上に形成され、ポリシリコンを主体としたゲート電極6を有するMOS型電界効果トランジスタと、 前記シリコン基板(n^(+)基板1)上に形成された温度検出用ポリシリコンダイオード10と、 前記シリコン基板(n^(+)基板1)上に形成されたソース電極91と、 前記シリコン基板(n^(+)基板1)上に形成され、前記温度検出用ポリシリコンダイオード10のアノード電極14と前記ソース電極91とを電気的に接続する構造と、 ゲート電極93と を備えたことを特徴とする、半導体装置。」 (3)引用文献2 ア 引用文献2 原査定の拒絶の理由において引用された、特開2010-103571号公報(以下、「引用文献2」という。)には、図面とともに、次の記載がある。 (ア)「【0023】 図1は本発明の第1の実施の形態の半導体装置の回路図である。本発明の半導体装置はパワーMOSFET部(M9)の過熱または過電流による素子破壊を防止するために、M9と同一チップ上に過熱保護ならびに過電流保護回路を内蔵している。 【0024】 本実施の形態の半導体装置は、ゲート保護回路、定電圧回路、温度検出回路、ラッチ回路、ゲート遮断回路、過電流保護回路そしてパワーMOSFETから構成される。」 (イ)「【0041】 図2は本発明の第1の実施の形態の半導体装置の平面構造図である。 【0042】 本実施の形態の第9の特徴は、温度検出用素子がソースパッドの近傍(300μm以内)のところに配置してある点にある。ここで、温度検出用素子とは温度上昇により電圧変動または抵抗値変動または電流変動が顕著であるため温度検出に用いる素子のことである。本実施の形態では多結晶シリコンダイオードD3a?D3gを使用している。従来、パワーMOSFETの最大温度を示すのはアクティブ領域の中心と考えられていた。しかし、これはチップの温度上昇速度をチップ内の温度伝達速度より充分ゆっくりとさせた場合である。負荷短絡事故等のようにドレイン電流が急増することによる発熱の場合には、ソースパッド近傍で最も温度が上昇することが判明した。このため、温度検出用ダイオードは、M1等(図1参照)の温度検出回路部よりもソースパッド側に近接して配置されている。 【0043】 本実施の形態の第10の特徴は、ソースパッドはチップ周辺から300μm以上離れたところに配置してある点にある。これは、ソース電極に流れる電流密度を低減し局部的な温度上昇を回避するためとソース電極のオン抵抗増加を防止するためである。 【0044】 本実施の形態の第11の特徴は、温度検出用ダイオードを温度検出用ダイオード以外の保護回路部とソースパッドとの間(P1、P2、P3、P4、P5、P6、P7で囲まれる領域内)に配置している点にある。通常のパワーMOSFETプロセスはチップ表面の電極は1層だけであるため、この1層の金属電極層でパワーMOSFETのソース電極と温度検出用ダイオード等の配線を形成する必要がある。温度検出用ダイオードを温度検出用ダイオード以外の保護回路領域と外部ソース端子用パッドの間の領域に形成することにより、負荷短絡事故の場合に半導体チップ内で最も温度上昇しやすいソースパッド近傍に温度検出用ダイオードを近付けられると同時に、パワーMOSFETのソース電極が寸断されにくくなるためソース抵抗の増加を防止できる。また、ソース電極の増加防止のためゲートフィンガ(ゲート抵抗低減のための金属電極層)はパワーMOSFETのアクティブ領域をおおうように配線しさらにソースパッドに向かって配置する。 【0045】 本実施の形態の第12の特徴は、ゲートパッドの周辺にゲート保護用ダイオードをゲートパッドを囲むように形成し、保護回路部の角に配置してある点にある。これにより、温度検出用ダイオードとゲート保護回路と以外の保護回路の配線がゲートパッドにより阻害されることを防止できるためチップ面積の増加を抑えることが可能となる。 【0046】 図3は本発明の第1の実施の形態の半導体装置の温度検出素子部の平面構造図、図4は図3のc-c’部の断面構造図である。1は高濃度n型半導体基板、2はn型エピタキシャル層でこれらはパワーMOSFETのドレインである。7aはパワーMOSFETのゲート、12は高濃度n型領域でパワーMOSFETのソース、10はｐ型領域でパワーMOSFETのチャネルが形成されるボディー、5は高濃度ｐ型領域でパワーMOSFETのソース・ボディ・ドレイン間に存在する寄生nｐnトランジスタを低減するために形成してある。また、この高濃度ｐ型領域5は温度検出用ダイオード直下にも形成し温度検出用ダイオード直下のｐ型領域5がn反転し、寄生素子が働くことを防止している。13は高濃度ｐ領域でパワーMOSFETのボディ10を低抵抗でソースと接続するため形成している。 【0047】 本実施の形態の第13の特徴は、温度検出用ダイオードのアノード(ｐ型多結晶シリコン層7d)とカソード(n型多結晶シリコン層7c)がリング状形成している点にある。このため、ｐn接合の端におけるリーク電流の増加や温度特性のバラツキ増加要因をなくせるという効果がある。なお、図3では接合が四角形の場合を示したが、この4角を円弧または鈍角にすることにより、角における接合電流の増加をさらに低減できるという効果がある。 【0048】 本実施の形態の第14の特徴は、温度検出用ダイオード直下の絶縁層6がパワーMOSFETのゲート酸化膜と同レベルの100nm程度以下の薄い酸化膜上に形成し、さらにｐ領域多結晶シリコンダイオード7dとn型多結晶シリコンダイオード7cのパターンを多結晶シリコン層7両側部から離れた内側部分のみに形成している点にある。本実施の形態では、ｐ領域多結晶シリコンダイオード7dを形成するためのボロンイオン打ち込み工程を13のボロンイオン打ち込み工程と同時に行い、n型多結晶シリコンダイオード7cを形成する工程を12のヒ素(またはリン)イオン打ち込みと同時に行っている。このた め、もしもn型多結晶シリコンダイオード7cのパターンを多結晶シリコン層7の外側までの延ばした場合には上記ヒ素(またはリン)イオン打ち込み工程によって多結晶シリコンダイオードの周辺のｐ型領域5にフローティングのn型領域が形成されため好ましくない。なお、温度検出用ダイオード直下に薄い絶縁層を用いる理由はパワーMOSFETのドレイン領域2からの熱伝達速度を速くするためである。 【0049】 図5は図2のa-a’部の断面構造図、図6は図2のb-b’部の断面構造図である。図5に示した多結晶シリコンダイオードは図1のD2a?D2fのように定電圧回路に用いる素子の構造である。 (中略) 【0052】 図7(a)から図7(b)は本発明の第1の実施の形態の半導体装置の製造工程図で、図5の構造が得られるまでの主要過程の断面構造図である。(中略) 【0053】 以下に半導体装置の製造方法の概略を述べる。 【0054】 (1)高濃度n型基板1上にn型エピタキシャル層2を形成した後、絶縁層3を形成し、これをマスクにしてｐ型領域4と5を形成するためのボロンイオン打ち込みと拡散を行う｛図7(a)｝。 【0055】 (2)絶縁層3を除去した後、窒化膜を利用した選択酸化とゲート酸化工程により絶縁層6を形成し、次に、多結晶シリコン層7を形成する。その後、多結晶シリコンダイオードと高抵抗の多結晶シリコン抵抗を形成する領域に絶縁層8を形成する｛図7(b)｝。 【0056】 (3)リン等のn型不純物を多結晶シリコン層7の絶縁層8で保護されない領域にドープし7a領域を形成する。次に、絶縁層8を除去しボロン打ち込みによりｐ型多結晶シリコン層7bを形成する。次に、多結晶シリコン層7aと7bのパターンニングを行いパワーMOSFETのチャネル領域形成を主目的としたｐ型領域10形成のため多結晶シリコン層7aと自己整合的に形成して拡散する。そして、保護回路用MOSFETの高耐圧化のため低濃度n型領域11をリン(またはヒ素)のイオン打ち込み工程により形成した後、絶縁層9を形成する。 【0057】 (4)その後は、n型多結晶シリコンダイオード7cを形成する工程をn型領域12のヒ素(またはリン)イオン打ち込みと同時に行い、ｐ領域多結晶シリコンダイオード7dを形成するためのボロンイオン打ち込みはｐ領域領域13のボロンイオン打ち込み工程と同時に行う。その後、絶縁層14(絶縁層9を含む、他の図においても同様)を形成し、コンタクト形成、金属電極層15の形成、絶縁層16の形成、裏面エッチング、裏面電極17の形成を行い、図5に至る。」 (ウ)引用文献2の【図5】には、「ゲートフィンガ」を「金属電極層15」と同じ層に形成することが示されている。 イ 引用文献2記載事項 前記アより、引用文献2には次の事項(以下、「引用文献2記載事項」という。)が記載されていると認められる。 「パワーMOSFET、温度検出用ダイオード、ゲートパッド、ソースパッド及びドレインパッドを備えた半導体装置において、 パワーMOSFETのソース電極と温度検出用ダイオードの配線、及び、ゲートフィンガ(ゲート抵抗低減のための金属電極層)を、半導体基板上の1層の金属電極層で形成すること。」 (4)本願補正発明と引用発明との対比 ア 引用発明における「シリコン基板(n^(+)基板1)」及び「MOS型電界効果トランジスタ」は、それぞれ、本願補正発明における「半導体基板」及び「スイッチング素子」に相当するといえる。 そうすると、本願補正発明と引用発明は、「半導体基板に形成されたスイッチング素子」を備える点において共通するといえる。 イ 引用発明における「温度検出用ポリシリコンダイオード10」は、本願補正発明における「温度センスダイオード」に相当するといえる。 そうすると、本願補正発明と引用発明は、「前記半導体基板に形成された温度センスダイオード」を備える点において共通するといえる。 ウ 引用文献1の【図1】、【図2】、【図6】及び【図7】の記載より、引用発明における「ソース電極91」は、電極パッドであるといえる。 また、引用文献1の【図1】及び【図7】の記載より、引用発明における「ソース電極91」は、「MOS型電界効果トランジスタ」の「主電流電極」であるといえる。 そうすると、引用発明における「ソース電極91」は、本願補正発明における「主電流電極パッド」に相当するといえ、本願補正発明と引用発明は、「前記半導体基板上に配設された前記スイッチング素子の主電流電極パッド」を備える点において共通するといえる。 エ 引用発明における「温度検出用ポリシリコンダイオードのアノード電極14」は、本願補正発明における「温度センスダイオードの一方電極」に相当するといえる。 また、引用発明における「前記温度検出用ポリシリコンダイオードのアノード電極14と前記ソース電極91とを電気的に接続する構造」と、本願補正発明における「導電膜」は、「導電物」である点において共通し、後述する相違点1において相違するといえる。 そうすると、本願補正発明と引用発明は、「前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電物」を備える点において共通し、後述する相違点1において相違するといえる。 オ 上記(2)ア(イ)の引用文献1の記載(段落【0021】)、並びに引用文献1の【図1】、【図2】、【図6】及び【図7】の記載より、引用発明(引用文献1の【図6】)においては、「温度検出用ポリシリコンダイオードのアノード電極14」の位置には電極パッドが形成されないものと認められるから、引用発明における「前記温度検出用ポリシリコンダイオードのアノード電極14と前記ソース電極91とを電気的に接続する構造」は、「温度検出用ポリシリコンダイオードのアノード電極14のパッドを介することなく、温度検出用ポリシリコンダイオードの一方電極と、ソース電極91とを電気的に接続する」ものであるといえる。 そうすると、本願補正発明と引用発明は、「前記導電物は、前記温度センスダイオードの一方電極パッドを介することなく、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続し」との点において共通するといえる。(なお、引用文献1の【図6】には「91 ソース電極(14 電極)」との記載があるが、【図7】には「14 電極」がないこと、及び、引用文献1の段落【0019】の記載から見て、当該「91 ソース電極(14 電極)」との記載は「ソース電極91及びアノード電極14を接続した電極端子」を意味するものであって、独立して外部と接続しうる「14 電極」が設けられていることを意味しないと解される。) カ 以上より、本願補正発明と引用発明とは、下記(ア)の点において一致し、下記(イ)の点において相違する。 (ア)一致点 「半導体基板に形成されたスイッチング素子と、 前記半導体基板に形成された温度センスダイオードと、 前記半導体基板上に配設された前記スイッチング素子の主電流電極パッドと、 前記半導体基板上に配設され、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電物と、 を備え、 前記導電物は、前記温度センスダイオードの一方電極パッドを介することなく、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続することを特徴とする、半導体装置。」 (イ)相違点 ・相違点1 本願補正発明では、「導電物」が「導電膜」であるのに対し、引用発明は、「導電物」(前記温度検出用ポリシリコンダイオードのアノード電極14と前記ソース電極91とを電気的に接続する構造)が「導電膜」であるとは特定しない点。 ・相違点2 本願補正発明は、「前記半導体基板上に配設された前記半導体スイッチング素子の制御電極配線をさらに備え」るのに対し、引用発明は当該構成を特定しない点。 ・相違点3 本願補正発明では、「前記導電膜は、前記制御電極配線と同一の層に形成され」るのに対し、引用発明は当該構成を特定しない点。 ・相違点4 本願補正発明では、「前記制御電極配線は、前記温度センスダイオードに接続されていない」のに対し、引用発明は当該構成を特定しない点。 (5)相違点についての検討 ア はじめに、本願補正発明における「制御電極配線」との用語の意義について、検討する。 本願明細書の段落【0040】には「図4に示すように、本実施の形態2による半導体装置1は、カソード電極パッド3とエミッタ電極パッド6とが同一の層で接続して形成されており、カソード電極パッド3とエミッタ電極パッド6と交差する部分におけるゲート配線部17では、ゲートメタル配線16(制御電極配線)が分断して形成されていることを特徴としている。」と記載されており、本願補正発明における「制御電極配線」は、発明の詳細な説明に記載された「ゲートメタル配線16」に対応するものと認められる。そして、本願明細書には、ほかに「制御電極配線」についての説明はない。 すると、本願補正発明の「制御電極配線」との用語は、「ゲートメタル配線」を意味する、又は、少なくとも「ゲートメタル配線」を包含するものと認められる。 イ 上記アを踏まえ、相違点1ないし4について、まとめて検討する。 ウ 引用文献2記載事項における「ゲートフィンガ(ゲート抵抗低減のための金属電極層)」が「ゲートメタル配線」であることは、引用文献2の【図2】を参酌すれば明らかである。また、引用発明における「前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電物」(前記温度検出用ポリシリコンダイオードのアノード電極14と前記ソース電極91とを電気的に接続する構造)と、引用文献2記載事項における「パワーMOSFETのソース電極と温度検出用ダイオードの配線」は、MOSFETのソース電極と温度検出用ダイオードの電極とを接続する構造である点において共通する。 そして、引用発明の実施に際し、「ゲート電極6」と「ゲート電極93」との間を配線する必要があることは、引用文献1の【図6】及び【図7】の記載より明らかであり、また、引用文献2記載事項における「ゲートフィンガ(ゲート抵抗低減のための金属電極層)」は、ゲート抵抗の低減を目的として設けられたものであるところ、ゲート抵抗の低減は当該技術分野における一般的な技術課題であり、引用発明においてもゲート抵抗を低減することが好ましいことは明らかであるから、引用発明に対して引用文献2記載事項を適用する動機付けが存在する。 そうすると、引用発明の実施に際し、ゲート抵抗を低減するために、引用文献2記載事項を適用し、「引用発明において、『ゲート電極6』と『ゲート電極93』とを接続する『ゲートメタル配線』と、『前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電物』(前記温度検出用ポリシリコンダイオードのアノード電極14と前記ソース電極91とを電気的に接続する構造)を、半導体基板上の1層の金属電極層で形成した構造」(以下、「構造A」という。)とすることは、当業者であれば容易に想到し得たことである。 エ 次に、構造Aが相違点1ないし4に係る構成を備えたものであるかについて、検討する。 オ 構造Aにおいては、「前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電物」(前記温度検出用ポリシリコンダイオードのアノード電極14と前記ソース電極91とを電気的に接続する構造)が「1層の金属電極層」に形成され、上記「導電物」は金属層であるから、「導電膜」といえるものである。したがって、構造Aは、相違点1に係る構成を備えたものである。 カ 構造Aは、「ゲート電極6」と「ゲート電極93」とを接続する配線である「ゲートメタル配線」を半導体基板上に備えたものであり、上記アより、該「ゲートメタル配線」は「制御電極配線」といえるものである。したがって、構造Aは、相違点2に係る構成を備えたものである。 キ 構造Aにおいては、「ゲートメタル配線」と「前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電物」(前記温度検出用ポリシリコンダイオードのアノード電極14と前記ソース電極91とを電気的に接続する構造)を1層の金属電極層で形成しているから、構造Aは、相違点3に係る構成を備えたものである。 ク 引用文献1の【図7】の記載より、構造Aにおける「ゲートメタル配線」が、「温度センスダイオード」(温度検出用ポリシリコンダイオード)に接続されないこととなることは、当業者にとって明らかである。したがって、構造Aは、相違点4に係る構成を備えたものである。 ケ 以上より、引用発明に対して引用文献2記載事項を適用し、相違点1ないし4に係る構成を得ることは、当業者が容易になし得たことである。 (6)本願補正発明の効果について 本願補正発明の効果は、引用発明の構成並びに引用文献2記載事項から当業者が予測できるものであり、格別のものではない。 (7)請求人の主張について ア 請求人は、平成29年8月30日提出の上申書において、「また、確かに引用例1では、パワーMOSFETのゲート7aに直接接続された『ゲートフィンガ』が、『金属電極層15』と同一の層に形成された構成が示されています。しかしながら、引用例1の『ゲートフィンガ』は、ゲート抵抗低減のために配置されたものであり(引用例1:段落[0044])、本願請求項1の『制御電極配線』には相当し得ません。」との主張をしている。(当審注.上記「引用例1」は、引用文献2を指す。) しかしながら、上記(5)アにおいて検討したとおり、本願補正発明の「制御電極配線」との用語は、ゲートメタル配線を意味し、又は少なくともゲートメタル配線を包含するものと認められ、上記(5)ウにおいて検討したとおり、引用文献2記載事項における「ゲートフィンガ(ゲート抵抗低減のための金属電極層)」もゲートメタル配線であるから、請求人の上記主張を採用することはできない。 イ 請求人は、上記上申書において、「引用例2では、本願請求項1に係る発明のように『前記導電膜は、前記制御電極配線と同一の層に形成されている』ことについて開示も示唆もなされていません。」との主張をしている。(当審注.上記「引用例2」は、引用文献1を指す。) しかしながら、上記(5)において検討したとおり、引用発明に対して引用文献2記載事項を適用することによって、「前記導電膜は、前記制御電極配線と同一の層に形成されている」との構成(相違点3に係る構成)とすることは、当業者が容易になし得たことであるから、請求人の上記主張を採用することはできない。 (8)まとめ 本願補正発明は、引用発明及び引用文献2記載事項に基づいて、当業者が容易に発明をすることができたものであるから、特許出願の際独立して特許を受けることができないものである。 3 むすび したがって、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので、同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 第3 本願発明の特許性の有無について 1 本願発明について 本願の請求項1に係る発明(以下、「本願発明」という。)は、平成29年3月14日付けの手続補正書による補正後の特許請求の範囲の請求項1に記載された、次のとおりのものと認める。 「【請求項1】 半導体基板に形成されたスイッチング素子と、 前記半導体基板に形成された温度センスダイオードと、 前記半導体基板上に配設された前記スイッチング素子の主電流電極パッドと、 前記半導体基板上に配設され、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続する導電膜と、 を備え、 前記導電膜は、前記温度センスダイオードの一方電極パッドを介することなく、前記温度センスダイオードの一方電極と前記主電流電極パッドとを電気的に接続し、 前記半導体基板上に配設された前記半導体スイッチング素子の制御電極配線をさらに備え、 前記導電膜は、前記制御電極配線と同一の層に形成されていることを特徴とする、半導体装置。」 2 引用発明及び引用文献2記載事項 引用発明及び引用文献2記載事項は、それぞれ、前記第2の2(2)及び(3)のとおりである。 3 判断 本願発明は、前記第2の1(3)のとおり、本願補正発明の「制御電極配線」について、「温度センスダイオードに接続されていない」との限定を取り除いたものである。 そうすると、本願発明をさらに限定した本願補正発明が、前記第2の2のとおり、引用発明及び引用文献2記載事項に基づいて当業者が容易に発明をすることができたものであるから、本願発明も同様に、引用発明及び引用文献2記載事項に基づいて当業者が容易に発明をすることができたものである。 4 まとめ 以上のとおり、本願発明は、引用発明及び引用文献2記載事項に基づいて当業者が容易に発明することができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。 第4 結言 したがって、本願の請求項1に係る発明は、特許法第29条第2項の規定により、特許を受けることができないから、その他の請求項について検討するまでもなく、本願は拒絶されるべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2017-11-22 |
| 結審通知日 | 2017-11-28 |
| 審決日 | 2017-12-11 |
| 出願番号 | 特願2015-533844(P2015-533844) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
P 1 8・ 575- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 大橋 達也、小川 将之 |
| 特許庁審判長 |
深沢 正志 |
| 特許庁審判官 |
大嶋 洋一 須藤 竜也 |
| 発明の名称 | 半導体装置 |
| 代理人 | 吉竹 英俊 |
| 代理人 | 有田 貴弘 |