• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 1項3号刊行物記載 取り消して特許、登録 G09G
審判 査定不服 2項進歩性 取り消して特許、登録 G09G
管理番号 1337677
審判番号 不服2017-8464  
総通号数 220 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2018-04-27 
種別 拒絶査定不服の審決 
審判請求日 2017-06-12 
確定日 2018-03-19 
事件の表示 特願2015-547474「スマートピクセル照明及びディスプレイのマイクロコントローラ」拒絶査定不服審判事件〔平成26年6月26日国際公開、WO2014/099499、平成28年3月17日国内公表、特表2016-508231、請求項の数(20)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
この審判事件に関する特許出願(以下、「本願」という。)は、2012年(平成24年)12月17日にアメリカ合衆国でされた特許出願に基づくパリ条約の優先権を主張して平成25年12月10日にされた国際特許出願である。その後、平成27年7月22日及び平成28年10月4日に特許請求の範囲についての補正がされ、平成29年2月8日付けで拒絶査定(以下、「原査定」という。)がされ、同13日に査定の謄本が送達された。
これに対して、同年6月12日に拒絶査定不服審判が請求され、同時に特許請求の範囲についての補正がされた。

第2 本願に係る発明
本願の特許請求の範囲の請求項1ないし請求項20に係る発明(以下、「本願発明1」ないし「本願発明20」という。)は、本願の特許請求の範囲の請求項1ないし請求項20に記載された事項により特定される以下のとおりのものである。

「【請求項1】
発光ダイオード(LED)デバイスアレイと、
前記LEDデバイスアレイを切り替えて駆動するマイクロコントローラアレイと、
を備え、前記LEDデバイスアレイ及び前記マイクロコントローラアレイは、基板の同じ側に接合され、前記マイクロコントローラアレイのマイクロコントローラの数は、前記LEDデバイスアレイのLEDデバイスの数より少なく、前記マイクロコントローラアレイの各マイクロコントローラは、複数のピクセルと電気的に接続しているマイクロチップであり、各ピクセルの複数のLEDデバイスを切り替えて駆動し、前記マイクロコントローラアレイの各マイクロコントローラは、1?100μmの最大長寸法又は1?100μmの最大幅寸法を有する、発光アセンブリ。
【請求項2】
各マイクロコントローラ及び各LEDデバイスは、インジウム、金、銀、銅又はそれらの合金によって、前記基板に接合される、請求項1に記載のアセンブリ。
【請求項3】
前記マイクロコントローラアレイの各マイクロコントローラは、1?100μmの最大長寸法及び1?100μmの最大幅寸法を有する、請求項1に記載のアセンブリ。
【請求項4】
前記LEDデバイスアレイの各LEDデバイスは、1?100μmの最大長又は最大幅寸法を有する、請求項1に記載のアセンブリ。
【請求項5】
前記LEDデバイスアレイは、前記基板の前記同じ側の上にある配線と電気的に接続されたランディングパッドに接合される、請求項1に記載のアセンブリ。
【請求項6】
前記マイクロコントローラアレイの各マイクロコントローラは、1つ以上の入力回路及び少なくとも1つの出力回路を含む、請求項1?5のいずれか一項に記載のアセンブリ。
【請求項7】
1つ以上の入力回路の少なくとも1つは、容量性記憶モジュールに接続する、請求項6に記載のアセンブリ。
【請求項8】
前記出力回路は、アナログ駆動回路を含む、請求項6に記載のアセンブリ。
【請求項9】
前記1つ以上の入力回路の少なくとも1つは、アナログデジタル変換器を更に含む、請求項6に記載のアセンブリ。
【請求項10】
前記入力回路の前記アナログデジタル変換器は、データ記憶モジュールに接続する、請求項9に記載のアセンブリ。
【請求項11】
前記マイクロコントローラアレイの各マイクロコントローラは、デジタル論理を含み、前記デジタル論理は、入力論理ブロックと、出力論理ブロックと、データ記憶モジュールと、を含む、請求項1に記載のアセンブリ。
【請求項12】
前記データ記憶モジュールは、ランダムアクセスメモリの少なくとも1つのバンクを含む、請求項11に記載のアセンブリ。
【請求項13】
ランダムアクセスメモリの前記少なくとも1つのバンクは、スタティックランダムアクセスメモリを含む、請求項12に記載のアセンブリ。
【請求項14】
ランダムアクセスメモリの前記少なくとも1つのバンクは、ダイナミックランダムアクセスメモリを含む、請求項12に記載のアセンブリ。
【請求項15】
前記基板を介して前記マイクロコントローラアレイに接続するデータドライバと、
前記基板を介して前記マイクロコントローラアレイに接続する走査ドライバと、
を更に備える、請求項1に記載のアセンブリ。
【請求項16】
前記データドライバに接続するタイミングコントローラを更に備え、前記タイミングコントローラは、前記走査ドライバに対して、ディスプレイパネルの第1の行に現在のデータフレームにおいてリフレッシュさせないように合図し、前記ディスプレイパネルの第2の行に前記現在のデータフレームにおいてリフレッシュさせるように合図することが動作可能である、請求項15に記載のアセンブリ。
【請求項17】
各マイクロコントローラ及び各LEDデバイスは、前記マイクロコントローラアレイ及び前記LEDデバイスアレイを電気的に接続する配線に電気的に接続されたランディングパッドに接合される、請求項1に記載のアセンブリ。
【請求項18】
前記マイクロコントローラアレイにおける複数のマイクロコントローラは、前記複数のマイクロコントローラ間でデータを交換する外部通信モジュールを含む、請求項1に記載のアセンブリ。
【請求項19】
前記基板は照明基板である、請求項1に記載のアセンブリ。
【請求項20】
センサデバイスを更に備え、前記センサデバイスは、熱センサ、光センサ又は圧力センサのうちの1つ以上を含む、請求項1に記載のアセンブリ。」

なお、本願発明2ないし本願発明20は、いずれも本願発明1の構成を全て含む。

第3 原査定の概要
本願発明1ないし本願発明20は、いずれも、後記の引用文献1、引用文献3又は引用文献4に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。
本願発明1ないし本願発明20は、いずれも、後記の引用文献1、引用文献3又は引用文献4に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

引用文献1:国際公開第2012/108890号
引用文献3:特開2005-003696号公報
引用文献4:国際公開第03/023745号

第4 引用文献に記載された発明等
1 引用文献1
(1)引用文献1の記載
引用文献1には、以下の記載がある。下線は、当審が付した。原文の引用の後に記載した日本語訳は、引用文献1に対応する公表特許公報(特表2014-511499号公報)を参考にして当審が作成した。

ア (第1ページ第17行ないし第19行)
「The present invention relates to digital display apparatus having
a substrate with distributed, independent chiplets for controlling
pixels in the display.」
「本発明はディスプレイ内のピクセルを制御するための、分散し、独立したチップレットを備える基板を有するデジタルディスプレイ装置に関する。」

イ (第8ページ第17行ないし第29行)
「Referring to FIGS. 1 and 2, in one embodiment of the present
invention, a digital display device and system includes a display
substrate 10 having a display area 11 on a process side 9 of the
display substrate 10. An array of pixels 30 is formed on the display
substrate 10 process side 9 in the display area 11 , each pixel 30
including a first electrode 12, one or more layers 14 of light-
emitting material located over the first electrode 12, and a second
electrode 16 located over the one or more layers 14 of light-
emitting material, wherein the pixels 30 emit light in response to a
current provided by the first and second electrodes 12, 16 through
the one or more layers of light-emitting material 14. The layers 12,
14 and 16 define a pixel 30, for example an organic light-emitting
diode 15, in the areas where all three layers 12, 14, 16 overlap and
current can flow through the one or more layers 14 of light-emitting
material from the electrodes 12, 16.」
「図1及び図2を参照すると、本発明の一実施形態では、デジタルディスプレイデバイス及びシステムはディスプレイ基板10を備え、ディスプレイ基板は、ディスプレイ基板10のプロセス面9上に表示エリア11を有する。ディスプレイ基板10のプロセス面9の表示エリア11内にピクセル30のアレイが形成され、各ピクセル30は第1の電極12と、第1の電極12の上方に位置する1つ又は複数の発光材料層14と、1つ又は複数の発光材料層14の上方に位置する第2の電極16とを含み、ピクセル30は、第1の電極12及び第2の電極16によって与えられた電流に応答して、1つ又は複数の発光材料層14を通して光を放射する。層12、14及び16は、3つ全ての層12、14、16が重なり合うエリア内でピクセル30、例えば、有機発光ダイオード15を画定し、電極12、16から1つ又は複数の発光材料層14を通って電流が流れることができる。」

ウ (第8ページ第30行ないし第9ページ第17行)
「A plurality of chiplets 20 is located on the display substrate 10
process side 9 in the display area 11, each chiplet 20 including a
chiplet substrate 28 separate and distinct from the display
substrate 10. One or more electrode and signal connection pads 24
are formed over the chiplet substrate 28. As shown in FIG, 3, each
chiplet 20 includes one or more pixel circuits 22 formed in the
chiplet 20 and electrically connected through the electrode
connection pads 24 to at least one electrode connector 32 and
electrically connected through the signal connection pads 24 for
receiving one or more digital luminance values in a digital image
signal provided by a controller 40 external to the display area 11.
Each pixel circuit 22 includes a digital luminance value converter
circuit 29 (see FIG. 3) for converting at least one digital
luminance value to a pixel driving signal that controls the
luminance of the pixel 30 connected to the at least one electrode
connector 32. As shown in FIG. 2, a plurality of electrode
connectors 32 can be formed on the display substrate 10 on process
side 9 in the display area 11 to electrically connect the first or
second electrodes 12, 16 to electrode connection pads 24. FIG. 1
shows that a plurality of signal connectors 34 can transmit digital
image signals from the controller 40 to a signal connection pad 24
on a chiplet 20 or from a signal connection pad 24 one chiplet 20 to
a signal connection pad 24 on another chiplet 20. At least one
signal connector 34 is externally accessible from the digital
display device for receiving the digital image signal.」
「ディスプレイ基板10のプロセス面9の表示エリア11内に複数のチップレット20が位置し、各チップレット20はディスプレイ基板10とは別個の異なるチップレット基板28を含む。チップレット基板28の上方に1つ又は複数の電極及び信号接続パッド24が形成される。図3に示されるように、各チップレット20は1つ又は複数のピクセル回路22を含み、ピクセル回路はチップレット20内に形成され、電極接続パッド24を通して少なくとも1つの電極コネクタ32に電気的に接続され、表示エリア11の外部にあるコントローラー40によって与えられるデジタル画像信号において1つ又は複数のデジタル輝度値を受信するために信号接続パッド24を通して電気的に接続される。各ピクセル回路22は、少なくとも1つのデジタル輝度値を、少なくとも1つの電極コネクタ32に接続されるピクセル30の輝度を制御するピクセル駆動信号に変換するためのデジタル輝度値コンバーター回路29(図3を参照)を含む。図2に示されるように、複数の電極コネクタ32がディスプレイ基板10のプロセス面9上の表示エリア11内に形成され、第1の電極12又は第2の電極16を電極接続パッド24に電気的に接続することができる。図1は、複数の信号コネクタ34が、コントローラー40からチップレット20上の信号接続パッド24に、又はチップレット20上の信号接続パッド24から別のチップレット20上の信号接続パッド24に、デジタル画像信号を送信できることを示す。デジタル画像信号を受信するために、少なくとも1つの信号コネクタ34がデジタルディスプレイデバイスから外部にアクセス可能である。」

エ (第9ページ第18行ないし最終行)
「As shown in FIGS. 2 and 3, each chiplet 20 has a chiplet substrate
28 that is independent and separate from the display device
substrate 10 and is located on process side 9. As used herein,
distributed over the substrate 10 means that the chiplets 20 are not
located solely around the periphery of the pixel array but are
located within the array of pixels, that is, beneath (that is, the
chiplet 20 is located between the pixel 30 and the substrate 10),
above (that is, the chiplet 20 is located on the opposite side of
the pixel 30 from the substrate 10), or between pixels 30 in the
display area 11. Each chiplet 20 includes pixel circuits 22, for
example including a store-and-forward circuit 26 and a pixel driver
circuit 31. Connection pads 24 can be formed on the surface of the
chiplets 20 to connect the chiplets to the pixels 30 through
electrode connectors 32. Planarization layers 18 can be employed to
assist in photolithographically forming electrical connections e.g.
electrode and signal connectors 32, 34, with the connection pads 24.
Preferably, chiplet interconnection busses are formed in a single
wiring layer at least partially above the chiplets 20.」
「図2及び図3に示されるように、各チップレット20は、ディスプレイデバイス基板10から独立した別個のチップレット基板28を有する。チップレット基板28はプロセス面9上に位置する。本明細書において用いられるときに、「基板10の上方に分散配置される」という表現は、チップレット20が、ピクセルアレイの周辺部の周りだけに位置するのではなく、ピクセルのアレイ内に、すなわち、下方に(すなわち、チップレット20がピクセル30と基板10との間に位置する)、上方に(すなわち、チップレット20がピクセル30の基板10とは反対側の面上に位置する)、又は表示エリア11内のピクセル30間に位置することを意味する。各チップレット20は、例えば、蓄積転送回路26及びピクセルドライバー回路31を含む、回路部22を含む。電極コネクタ32を介してチップレットをピクセル30に接続するために、チップレット20の表面上に接続パッド24を形成することができる。平坦化層18を用いて、接続パッド24との電気的接続、例えば電極コネクタ32及び信号コネクタ34をフォトリソグラフィによって形成するのを助けることができる。少なくとも部分的にチップレット20の上方にある単一の配線層内にチップレット相互接続バスが形成されることが好ましい。」

オ (第10ページ第1行ないし第12行)
「Referring to FIG. 3, in one embodiment of the present invention,
the digital image signal is a serial signal transmitted on a serial
signal connector (e.g. 34) and each pixel circuit 22A and 22B
located respectively on chiplets 20A and 20B includes one or more
store-and-forward circuits 26 having an input 27A and an output 27B.
The store-and-forward circuit 26 can include, for example a D flip-
flop controlled by a clock. In a further embodiment of the present
invention, the input 27A of a store-and-forward circuit 26 in a
pixel circuit 22B in a first chiplet 20B is connected to the output
27B of a pixel circuit 22A in a first chiplet 20A to form a serial
shift register. The first pixel circuit 26 can be in the first
chiplet 20A and the second pixel circuit 26 can be in the second
chiplet 20B different from the first chiplet 20A. Multiple store-
and-forward circuits 26 can form a serial shift register 25 that
spans multiple chiplets 20.」
「図3を参照すると、本発明の一実施形態では、デジタル画像信号は、シリアル信号コネクタ(例えば、34)上で送信されるシリアル信号であり、チップレット20A及び20B上にそれぞれ位置する各ピクセル回路22A及び22Bは、入力27A及び出力27Bを有する1つ又は複数の蓄積転送回路26を含む。蓄積転送回路26は、例えば、クロックによって制御されるDフリップフロップを含むことができる。本発明の更なる実施形態では、第1のチップレット20B内のピクセル回路22B内の蓄積転送回路26の入力27Aは、第1のチップレット20A内のピクセル回路22Aの出力27Bに接続され、シリアルシフトレジスタを形成する。第1のピクセル回路26は、第1のチップレット20A内に存在することができ、第2のピクセル回路26は、第1のチップレット20Aとは異なる第2のチップレット20B内に存在することができる。複数の蓄積転送回路26が、複数のチップレット20に及ぶシリアルシフトレジスタ25を形成することができる。」

カ (第10ページ第21行ないし第11ページ第2行)
「A serial buss is one in which data is re-transmitted from one
circuit to the next on electrically separated electrical
connections; a parallel buss is one in which data is simultaneously
broadcast to all of the chiplets on an electrically common
electrical connection. A plurality of serially-connected, store-and
forward circuits 26 can be included within a chiplet 20 and
connected to the electrical connections of the serial buss to form
an independent set of store-and- forward circuits 26 on a single
serial buss. Moreover, a plurality of serial busses serially-
connecting a plurality of chiplets 20 in a plurality of sets can be
employed. It is also possible to connect multiple serial busses to a
chiplet 20 and to include multiple, serially-connected sets of
store-and-forward circuits 26 within one chiplet 20. As shown in
FIGS. 1 and 4, chiplets 20 can be arranged in a plurality of rows or
columns. A serial buss can serially connect the chiplets 20 in two
or more rows. Alternatively, a serial buss can serially connect the
chiplets in two or more columns.」
「シリアルバスは、電気的に分離された電気的接続において、1つの回路から次の回路にデータが再送されるバスである。パラレルバスは、電気的に共通の電気的接続において、全てのチップレットにデータが同時にブロードキャストされるバスである。1つのチップレット20内に複数のシリアルに接続された蓄積転送回路26を含むことができ、シリアルバスの電気的接続に接続して、単一のシリアルバス上に独立した1組の蓄積転送回路26を形成することができる。さらに、複数組のチップレット内の複数のチップレット20をシリアルに接続する複数のシリアルバスを用いることができる。複数のシリアルバスを1つのチップレット20に接続することもでき、1つのチップレット20内にシリアルに接続される複数組の蓄積転送回路26を含むこともできる。図1及び図4に示されるように、チップレット20は、複数の行又は列において配列することができる。シリアルバスは、2つ以上の行においてチップレット20をシリアルに接続することができる。代替的には、シリアルバスは、2つ以上の列においてチップレットをシリアルに接続することができる。」

キ (第11ページ第3行ないし第28行)
「In an embodiment of the present invention, a serial buss connects
a driving device (e.g. a controller 40) to a first store-and-forward
circuit 26 with an electrical conductor (e.g. 34, 35). Each store-
and-forward circuit 26 on the serial buss connects to the next
store-and-forward circuit 26 with an electrically independent
electrical conductor, so that all of the electrical conductors can
communicate different data from one store-and-forward circuit 26 to
the next at the same time, for example in response to a clock
signal. The controller 40 provides a first digital luminance value
and a control signal (e.g. clock) to the first store-and-forward
circuit 26 connected to the controller 40 that enables the store-
and-forward circuit 26 to store the digital luminance value. Once
the first store-and-forward circuit 26 has stored the first digital
luminance value, a second digital luminance value can be provided to
the first store-and-forward circuit 26 at the same time as the first
store-and-forward circuit 26 provides the first digital luminance
value to a second store-and-forward circuit 26 connected to the
first store-and-forward circuit 26. The control signal (for example,
a clock signal) can be provided to all of the store-and-forward
circuits together or can be propagated from one store-and-forward
circuit to the next, much as the digital luminance values are
propagated. The first store-and-forward circuit 26 then stores the
second digital luminance value while the second store-and-forward
circuit 26 stores the first digital luminance value. The process is
then repeated with a third digital luminance value and a third
store-and-forward circuit 26, and so on, so that digital luminance
values are sequentially shifted from one store-and-forward circuit
26 to the next. Each chiplet 20 includes one or more store-and-
forward circuits 26 so that the digital luminance values are shifted
from one chiplet 20 to the next. In contrast, a parallel buss, as
used herein, provides the same signal to every circuit (or chiplet)
at the same time.」
「本発明の一実施形態において、シリアルバスは、電気導体(例えば、34、35)を用いて、駆動デバイス(例えば、コントローラー40)を第1の蓄積転送回路26に接続する。シリアルバス上の各蓄積転送回路26は、電気的に独立している電気導体を用いて次の蓄積転送回路26に接続し、その結果、例えば、1つのクロック信号に応答して、全ての電気導体が、1つの蓄積転送回路26から次の蓄積転送回路26に同時に異なるデータを通信することができる。コントローラー40は、コントローラー40に接続された第1の蓄積転送回路26に第1のデジタル輝度値及び制御信号(例えば、クロック)を与え、それにより、蓄積転送回路26がデジタル輝度値を格納できるようにする。第1の蓄積転送回路26が第1のデジタル輝度値を格納すると、第1の蓄積転送回路26が第1のデジタル輝度値を第1の蓄積転送回路26に接続された第2の蓄積転送回路26に与えるのと同時に、第1の蓄積転送回路26に第2のデジタル輝度値を与えることができる。制御信号(例えば、クロック信号)は、全ての蓄積転送回路に一緒に与えることができるか、又はデジタル輝度値が伝搬されるのと同じように、1つの蓄積転送回路から次の蓄積転送回路に伝搬させることができる。その後、第1の蓄積転送回路26は第2のデジタル輝度値を格納し、一方、第2の蓄積転送回路26は第1のデジタル輝度値を格納する。その後、その過程は、第3のデジタル輝度値及び第3の蓄積転送回路26を用いて繰り返され、それ以降も同様であり、その結果、1つの蓄積転送回路26から次の蓄積転送回路26にデジタル輝度値が順次にシフトされる。各チップレット20は、1つ又は複数の蓄積転送回路26を含み、デジタル輝度値が1つのチップレット20から次のチップレット20にシフトされるようになる。対照的に、本明細書において用いられるような、パラレルバスは、全ての回路(又はチップレット)に同時に同じ信号を与える。」

ク (第12ページ第3行ないし第8行)
「The signal connectors 34, 35 can be connected to connection pads
24 on the duplets 20. Internal chiplet connections 44 can be
employed to connect each store-and forward circuit 26 to the next in
a serial fashion. Other signals (e.g. a clock or reset signal) can
pass through the chiplet 20 from one connection pad 24 to another
connection pad 24 and thereby connect all of the chiplets in
parallel, or serially, to a common signal.」
「信号コネクタ34、35は、チップレット20上の接続パッド24に接続することができる。内部チップレット接続44を用いて、各蓄積転送回路26を次の蓄積転送回路に直列に接続することができる。他の信号(例えば、クロック信号又はリセット信号)は、チップレット20を通って1つの接続パッド24から別の接続パッド24に進み、それにより、全てのチップレットを共通の信号に並列に、又は直列に接続することができる。」

ケ (第12ページ第31行ないし第13ページ第9行)
「Each chiplet 20 can include pixel circuits 22 for controlling the
pixels 30 to which the chiplet 20 is connected through connection
pads 24. The circuitry 22 can include store-and-forward circuits 26
that store a digital luminance value representing a desired
luminance for each pixel 30 to which the chiplet 20 is connected in
a row or column, the chiplet 20 using such value to control either
the first electrodes or second electrodes connected to the pixel 30
to activate the pixel 30 to emit light. The pixel circuits that
generate the pixel driving signal can be active-matrix control
circuits in various embodiments of the present invention. A wide
variety of such circuits using an analog charge representing the
luminance value are known in the art, that include both voltage
control and current control of an electroluminescent pixel
element.」
「各チップレット20は、ピクセル30を制御するためのピクセル回路22を含むことができ、チップレット20は接続パッド24を通してピクセル30に接続される。回路22は蓄積転送回路26を含むことができ、蓄積転送回路は、チップレット20が1つの行又は列内において接続されるピクセル30ごとの所望の輝度を表すデジタル輝度値を記憶し、チップレット20は、そのような値を用いて、ピクセル30に接続される第1の電極又は第2の電極を制御し、ピクセル30を起動して光を放射する。本発明の種々の実施形態において、ピクセル駆動信号を生成するピクセル回路はアクティブマトリックス制御回路とすることができる。エレクトロルミネッセントピクセル素子の電圧制御及び電流制御の両方を含む、輝度値を表すアナログ電荷を用いる多種多様のそのような回路が当該技術分野において既知である。」

コ (第14ページ第17行ないし第15ページ第2行)
「In operation, an external source of digital image signals, for
example from a digital television source or computer, containing
digital luminance values that describe the desired brightness of
each of an array of multi- colored pixels, for example red, green,
and blue or red, green, blue, and white, is communicated to a
display controller. The display controller transmits the digital
image signal with suitable control signals (such as a clock or reset
signal) over signal connectors, e.g. a serial buss, to an array of
chiplets located in a display area. The array of chiplets can
include storage registers, for example serial shift registers, for
storing digital luminance values. The stored digital luminance
values can be converted to analog pixel driving signals with
digital-to-analog convertors that are then transmitted to pixel
electrodes controlling an array of pixels, for example organic
light-emitting diodes, causing the pixels to emit light
corresponding to the digital luminance values. Successive digital
images can be displayed by the pixels sequentially using the same
process. The analog pixel driving signals can form an active-matrix
control circuit. Alternatively, an array of pixel groups can be
defined. Each pixel group can be operated as an individual passive-
matrix-controlled pixel array through local row and column
electrodes controlled by one or more chiplets.」
「動作時に、例えば、デジタルテレビ信号源又はコンピュータから、多色ピクセル、例えば、赤色、緑色及び青色、又は赤色、緑色、青色及び白色ピクセルのアレイのそれぞれの所望の輝度を示すデジタル輝度値を含む、デジタル画像信号の外部信号源がディスプレイコントローラーに通信される。ディスプレイコントローラーは、デジタル画像信号を適切な制御信号(クロック信号又はリセット信号等)とともに、信号コネクタ、例えば、シリアルバスを介して、表示エリア内に位置するチップレットのアレイに送信する。チップレットのアレイは、デジタル輝度値を記憶するための記憶レジスタ、例えば、シリアルシフトレジスタを含むことができる。記憶されたデジタル輝度値は、デジタル/アナログコンバーターを用いてアナログピクセル駆動信号に変換することができ、その後、その信号は、ピクセル、例えば、有機発光ダイオードのアレイを制御するピクセル電極に送信され、それにより、ピクセルがデジタル輝度値に対応する光を放射する。同じプロセスを用いて、ピクセルによって一連のデジタル画像を順次に表示することができる。アナログピクセル駆動信号は、アクティブマトリックス制御回路を形成することができる。代替的には、ピクセルグループのアレイを規定することができる。各ピクセルグループは、1つ又は複数のチップレットによって制御されるローカル行電極又はローカル列電極を通して、個別のパッシブマトリックス制御ピクセルアレイとして動作することができる。」

サ (第16ページ第19行ないし第27行)
「According to the present invention, chiplets 20 provide
distributed pixel control elements over a substrate 10. A chiplet 20
is a relatively small integrated circuit compared to the device
substrate 10 and includes one or more pixel circuits 22 including
wires, connection pads, passive components such as resistors or
capacitors, or active components such as transistors or diodes,
formed on an independent substrate 28. Chiplets 20 are separately
manufactured from the display substrate 10 and then applied to the
display substrate 10. Details of these processes can be found, for
example, in US 6,879,098; US 7,557,367; US 7,622,367; US20070032089;
US20090199960 and US20100123268.」
「本発明によれば、チップレット20は、基板10上に分散配置されるピクセル制御素子を提供する。チップレット20は、デバイス基板10に比べて相対的に小さな集積回路であり、独立した基板28上に形成される、ワイヤ、接続パッド、抵抗器若しくはキャパシタのような受動構成要素、又はトランジスタ若しくはダイオードのような能動構成要素を含む1つ又は複数のピクセル回路22を備える。チップレット20は、ディスプレイ基板10とは別に製造され、その後、ディスプレイ基板10に取り付けられる。これらのプロセスの詳細は、例えば、米国特許第6,879,098号;米国特許第7,557,367号;米国特許第7,622,367号;米国特許出願公開第20070032089号;米国特許出願公開第20090199960号及び米国特許出願公開第20100123268号において見いだすことができる。」

シ (第16ページ第28行ないし第17ページ第17行)
「The chiplets 20 are preferably manufactured using silicon or
silicon on insulator (SOI) wafers using known processes for
fabricating semiconductor devices. Each chiplet 20 is then separated
prior to attachment to the device substrate 10. The crystalline base
of each chiplet 20 can therefore be considered a substrate 28
separate from the device substrate 10 and over which the chiplet
circuitry 22 is disposed. The plurality of chiplets 20 therefore has
a corresponding plurality of substrates 28 separate from the device
substrate 10 and each other. In particular, the independent
substrates 28 are separate from the substrate 10 on which the pixels
30 are formed and the areas of the independent, chiplet substrates
28, taken together, are smaller than the device substrate 10.
Chiplets 20 can have a crystalline substrate 28 to provide higher-
performance active components than are found in, for example, thin-
film amorphous or polycrystalline silicon devices. Chiplets 20 can
have a thickness preferably of 100 um or less, and more preferably
20 um or less. This facilitates formation of the adhesive and
planarization material 18 over the chiplet 20 that can then be
applied using conventional spin-coating techniques. According to one
embodiment of the present invention, chiplets 20 formed on
crystalline silicon substrates are arranged in a geometric array and
adhered to a device substrate (e.g. 10) with adhesion or
planarization materials. Connection pads 24 on the surface of the
chiplets 20 are employed to connect each chiplet 20 to signal wires,
power busses and row or column electrodes (16, 12) to drive pixels
30. Chiplets 20 can control at least four pixels 30.」
「チップレット20は、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコンオンインシュレーター(SOI)ウェハーを用いて製造されることが好ましい。各チップレット20は、その後、デバイス基板10に取り付けられる前に分離される。それゆえ、各チップレット20の結晶性基部は、デバイス基板10とは別個であり、かつチップレットの回路部22がその上に配置される基板28と見なすことができる。それゆえ、複数のチップレット20は、デバイス基板10とは別個であり、かつ互いに別個である対応する複数の基板28を有する。詳細には、独立した基板28は、その上にピクセル30が形成される基板10とは別個であり、独立したチップレット基板28の面積は、合わせても、デバイス基板10より小さい。チップレット20は、例えば、薄膜アモルファスシリコンデバイス又は多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板28を有することができる。チップレット20は100μm以下の厚みを有することができることが好ましく、20μm以下であることがより好ましい。これは、チップレット20上に接着剤及び平坦化材料18を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて塗布することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレット20は、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板(例えば10)に接着される。チップレット20の表面上の接続パッド24を用いて、各チップレット20を信号ワイヤ、電力バス及び行電極又は列電極(16、12)に接続し、ピクセル30を駆動する。チップレット20は少なくとも4つのピクセル30を制御することができる。」

ス (第17ページ第18行ないし最終行)
「Since the chiplets 20 are formed in a semiconductor substrate, the
circuitry of the chiplet can be formed using modern lithography
tools. With such tools, feature sizes of 0.5 microns or less are
readily available. For example, modern semiconductor fabrication
lines can achieve line widths of 90 nm or 45 nm and can be employed
in making the chiplets of the present invention. The chiplet 20,
however, also requires connection pads 24 for making electrical
connection to the wiring layer provided over the chiplets once
assembled onto the display substrate 10. The connection pads 24 can
be sized based on the feature size of the lithography tools used on
the display substrate 10 (for example 5 um) and the alignment of the
chiplets 20 to the wiring layer (for example +/-5 um). Therefore,
the connection pads 24 can be, for example, 15 um wide with 5 um
spaces between the pads. This means that the pads will generally be
significantly larger than the transistor circuitry formed in the
chiplet 20.」
「チップレット20は半導体基板内に形成されるので、チップレットの回路部は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、0.5ミクロン以下の機構サイズを容易に手に入れることができる。例えば、最新の半導体製造ラインは、90nm又は45nmの線幅を達成することができ、本発明のチップレットを作製する際に用いることができる。しかしながら、チップレット20は、ディスプレイ基板10上に組み付けられると、チップレット上に設けられた配線層への電気的接続を作製するための接続パッド24も必要とする。接続パッド24のサイズは、ディスプレイ基板10上で用いられるリソグラフィツールの機構サイズ(例えば、5μm)、及び配線層に対するチップレット20の位置合わせ(例えば、±5μm)に基づくことができる。それゆえ、接続パッド24は、例えば、15μm幅にすることができ、パッド間に5μmの間隔をあけることができる。これは、パッドが一般的には、チップレット20内に形成されるトランジスタ回路部よりも著しく大きいことを意味する。」

セ (図1)


ソ (図2)


タ (図3)


(2)引用文献1に記載された発明
引用文献1の前記(1)の記載によれば、以下のことが認められる。

ア 引用文献1には、ディスプレイ内のピクセルを制御するためのチップレットを備える基板を有するデジタルディスプレイ装置が記載されている(前記(1)ア)。

イ デジタルディスプレイ装置は、ディスプレイ基板10を備え、ディスプレイ基板10のプロセス面9上の表示エリア11内には、ピクセル30のアレイが形成され、各ピクセル30は、第1の電極12とその上方に位置する発光材料層14とその上方に位置する第2の電極16とを含み、第1の電極12、発光材料層14及び第2の電極16は、これら全てが重なり合うエリア内で、ピクセル30としての有機発光ダイオード15を画定する(前記(1)イ、図1、図2)。

ウ ディスプレイ基板10のプロセス面9上の表示エリア11内に形成されたピクセル30間には、複数のチップレット20が位置する(前記(1)ウ、エ)。

エ 各チップレット20は、ディスプレイ基板10に比べて相対的に小さな集積回路であり、ディスプレイ基板10とは別に製造された後、ディスプレイ基板10に取り付けられ、ディスプレイ基板10とは別個のチップレット基板28を含み、チップレット基板28の上方のチップレット20の表面上には、複数の接続パッド24が形成される(前記(1)ウ、エ、サ、図2、図3)。

オ 各チップレット20内には、複数のピクセル回路22が形成され、各ピクセル回路22は、蓄積転送回路26とデジタル輝度値コンバーター回路29とピクセルドライバー回路31とを含み、各ピクセル回路22に含まれる蓄積転送回路26は、内部チップレット接続44によって互いにシリアル接続される(前記(1)ウ、エ、キ、ク、コ、図3)。

カ 複数のチップレット20は、第1のチップレット20Aの接続パッド24と第2のチップレット20Bの接続パッド24とを信号コネクタ34で接続することにより、第1のチップレット20A内のピクセル回路22A内の蓄積転送回路26の出力27Bと、第2のチップレット20B内のピクセル回路22B内の蓄積転送回路26の入力27Aとが接続されて、複数の蓄積転送回路26が複数のチップレット20に及びシリアルシフトレジスタ25を形成する(前記(1)ウ、オ、図1、図3)。

キ 各ピクセル30は、有機発光ダイオード15の第1の電極12又は第2の電極16が電極コネクタ32でチップレット20の接続パッド24に接続されることで、チップレット20に接続される(前記(1)ウ、エ、図1)。

ク 表示エリア11の外部にあるコントローラー40は、電極コネクタ32でチップレット20の接続パッド24に接続される(前記(1)ウ、図1、図3)。

ケ コントローラー40は、それに接続された第1の蓄積転送回路26に第1のデジタル輝度値を与えて第1の蓄積転送回路26が第1のデジタル輝度値を格納できるようにし、第1の蓄積転送回路26がそれに接続された第2の蓄積転送回路26に第1のデジタル輝度値を与えて第2の蓄積転送回路26が第1のデジタル輝度値を格納できるようにするのと同時に、第1の蓄積転送回路26に第2の輝度値を与えて第1の蓄積転送回路26が第2のデジタル輝度値を格納できるようにし、その過程を第3の輝度値及び第3の蓄積転送回路26を用いて繰り返し、それ以降も同様にすることによって、1つの蓄積転送回路26から次の蓄積転送回路26にデジタル輝度値が順次にシフトされ、したがって、1つのチップレット20から次のチップレット20にデジタル輝度値が順次にシフトされる(前記(1)キ)。

コ 各チップレット20は、それに接続されるピクセル30ごとのデジタル輝度値を記憶し、記憶されたデジタル輝度値をデジタル輝度値コンバーター回路29でアナログピクセル駆動信号に変換し、その信号を有機発光ダイオード15の第1の電極12又は第2の電極16に送信し、それにより、ピクセル30は、デジタル輝度値に対応する光を放射する(前記(1)ケ、コ)。

サ 各チップレット20は、少なくとも4つのピクセル30を制御することができ、接続パッド24は、例えば15μm幅であり、それぞれの間に5μmの間隔があいている(前記(1)シ、ス、図1)。

シ 以上のことをまとめると、引用文献1には、以下の発明(以下、「引用発明」という。)が記載されている。

「ディスプレイ内のピクセルを制御するためのチップレットを備える基板を有するデジタルディスプレイ装置であって、
デジタルディスプレイ装置は、ディスプレイ基板10を備え、ディスプレイ基板10のプロセス面9上の表示エリア11内には、ピクセル30のアレイが形成され、各ピクセル30は、第1の電極12とその上方に位置する発光材料層14とその上方に位置する第2の電極16とを含み、第1の電極12、発光材料層14及び第2の電極16は、これら全てが重なり合うエリア内で、ピクセル30としての有機発光ダイオード15を画定し、
ディスプレイ基板10のプロセス面9上の表示エリア11内に形成されたピクセル30間には、複数のチップレット20が位置し、
各チップレット20は、ディスプレイ基板10に比べて相対的に小さな集積回路であり、ディスプレイ基板10とは別に製造された後、ディスプレイ基板10に取り付けられ、ディスプレイ基板10とは別個のチップレット基板28を含み、チップレット基板28の上方のチップレット20の表面上には、複数の接続パッド24が形成され、
各チップレット20内には、複数のピクセル回路22が形成され、各ピクセル回路22は、蓄積転送回路26とデジタル輝度値コンバーター回路29とピクセルドライバー回路31とを含み、各ピクセル回路22に含まれる蓄積転送回路26は、内部チップレット接続44によって互いにシリアル接続され、
複数のチップレット20は、第1のチップレット20Aの接続パッド24と第2のチップレット20Bの接続パッド24とを信号コネクタ34で接続することにより、第1のチップレット20A内のピクセル回路22A内の蓄積転送回路26の出力27Bと、第2のチップレット20B内のピクセル回路22B内の蓄積転送回路26の入力27Aとが接続されて、複数の蓄積転送回路26が複数のチップレット20に及びシリアルシフトレジスタ25を形成し、
各ピクセル30は、有機発光ダイオード15の第1の電極12又は第2の電極16が電極コネクタ32でチップレット20の接続パッド24に接続されることで、チップレット20に接続され、
表示エリア11の外部にあるコントローラー40が電極コネクタ32でチップレット20の接続パッド24に接続され、
コントローラー40は、それに接続された第1の蓄積転送回路26に第1のデジタル輝度値を与えて第1の蓄積転送回路26が第1のデジタル輝度値を格納できるようにし、第1の蓄積転送回路26がそれに接続された第2の蓄積転送回路26に第1のデジタル輝度値を与えて第2の蓄積転送回路26が第1のデジタル輝度値を格納できるようにするのと同時に、第1の蓄積転送回路26に第2の輝度値を与えて第1の蓄積転送回路26が第2のデジタル輝度値を格納できるようにし、その過程を第3の輝度値及び第3の蓄積転送回路26を用いて繰り返し、それ以降も同様にすることによって、1つの蓄積転送回路26から次の蓄積転送回路26にデジタル輝度値が順次にシフトされ、したがって、1つのチップレット20から次のチップレット20にデジタル輝度値が順次にシフトされ、
各チップレット20は、それに接続されるピクセル30ごとのデジタル輝度値を記憶し、記憶されたデジタル輝度値をデジタル輝度値コンバーター回路29でアナログピクセル駆動信号に変換し、その信号を有機発光ダイオード15の第1の電極12又は第2の電極16に送信し、それにより、ピクセル30は、デジタル輝度値に対応する光を放射し、
各チップレット20は、少なくとも4つのピクセル30を制御することができ、接続パッド24は、例えば15μm幅であり、それぞれの間に5μmの間隔があいている
デジタルディスプレイ装置。」

2 引用文献3
引用文献3には、以下の記載がある。下線は、当審が付した。

「【0035】
<A:電気光学装置の構成>
まず、画像を表示するための装置として本発明に係る電気光学装置を適用した形態を説明する。図1は、本発明の実施形態に係る電気光学装置の構成を示す斜視図である。同図に示されるように、電気光学装置Dは、支持基板6と有機EL層1と配線形成層2と電子部品層3とを有する。この支持基板6は、ガラス、プラスチック、金属、セラミックなどからなる板状またはフィルム状の部材である。電子部品層3は支持基板6の一方の面に設けられている。また、配線形成層2は電子部品層3からみて支持基板6の反対側に設けられ、有機EL層1は配線形成層2からみて支持基板6とは反対側に設けられている。
【0036】
有機EL層1は、多数の有機EL素子10を電気光学素子として含んでいる。これらの有機EL素子10は、行方向(X方向)および列方向(Y方向)にわたってマトリクス状に配置されている。各有機EL素子10は、電流の供給によって駆動され、これにより発光する素子(被駆動素子)である。各有機EL素子10から発せられた光は、図1における上方向(すなわち支持基板6とは反対方向)に出射する。なお、本実施形態においては、列方向にm個の有機EL素子10が配置され、行方向にn個の有機EL素子10が配置された場合を想定する。したがって、画素数の合計は「m×n」個である。」

「【0138】
バンク層52は、陽極層49および第2配線層47が形成された第2絶縁層45の表面を覆う層である。このバンク層52は、例えば感光性のポリイミド、アクリル、ポリアミドといった有機樹脂材料からなる。バンク層52は、相互に隣接する有機EL素子10同士を仕切るための層である。したがって、バンク層52は、有機EL素子10に対応するように開口した画素開口部52aを有する。さらに、本実施形態におけるバンク層52は、陰極層58を第2配線層47に導通させるための陰極コンタクト部52bを有する。この陰極コンタクト部52bは、図16に示されるように、接続中間部49bに対応するように開口した部分である。」

【図1】


【図14】


3 引用文献4
引用文献4には、以下の記載がある。下線は、当審が付した。

(1)(第9ページ第17行ないし第23行)
「図1は、実施の形態1にかかる表示装置1の断面概略図であり、図2はその平面図である。この表示装置1は、有機EL膜からなる光表示素子が形成された有機EL表示装置である。
この表示装置1は、マトリックス状に配列された表示素子を有する表示部10、この表示部10の背面上に並べて配された複数のモジュール基板20、及びこれら複数のモジユール基板20を覆って設けられた主配線基板30から構成されている。」

(2)(第10ページ第12行ないし第19行)
「表示部10は、図3(A),(B)に示すように、1枚の透明絶縁基板12の背面上に透明導電膜13が全面にベタで形成され、この透明導電膜13上に、有機EL膜14がストライプ状に配設され、各有機EL膜14上に表示部端子15が配列されて構成されている。
当該構成によって、透明絶縁基板12の背面上には、透明導電膜13と表示部端子15とが有機EL膜14を介して対向配置されてなる表示素子11が、マトリックス状に配列され、各表示素子11の背面側には、表示部端子15が露出している。」

(3)(図1)


(4)(図3)


第5 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明とを対比すると、以下のとおりである。

ア 引用発明の「有機発光ダイオード15」は、本願発明1の「発光ダイオード(LED)」及び「LED」に相当する。

イ 引用発明の「ディスプレイ基板10のプロセス面9上の表示エリア11内には、ピクセル30のアレイが形成され、各ピクセル30は、第1の電極12とその上方に位置する発光材料層14とその上方に位置する第2の電極16とを含み、第1の電極12、発光材料層14及び第2の電極16は、これら全てが重なり合うエリア内で、ピクセル30としての有機発光ダイオード15を画定し」は、引用発明が「ピクセル30としての有機発光ダイオード15」の「アレイ」を備えることを意味する。
したがって、前記アを踏まえると、引用発明の「ピクセル30のアレイ」と、本願発明1の「発光ダイオード(LED)デバイスアレイ」とは、「発光ダイオード(LED)アレイ」である点で共通する。

ウ 引用発明の「ディスプレイ基板10のプロセス面9上の表示エリア11内に形成されたピクセル30間には、複数のチップレット20が位置し、」「各チップレット20は、ディスプレイ基板10に比べて相対的に小さな集積回路であり、ディスプレイ基板10とは別に製造された後、ディスプレイ基板10に取り付けられ、ディスプレイ基板10とは別個のチップレット基板28を含み、チップレット基板28の上方のチップレット20の表面上には、複数の接続パッド24が形成され」は、引用発明の「複数のチップレット20」が「集積回路」として個別に製造された「チップレット20」のアレイであることを意味する。
また、引用発明の「各チップレット20は、それに接続されるピクセル30ごとのデジタル輝度値を記憶し、記憶されたデジタル輝度値をデジタル輝度値コンバーター回路29でアナログピクセル駆動信号に変換し、その信号を有機発光ダイオード15の第1の電極12又は第2の電極16に送信し、それにより、ピクセル30は、デジタル輝度値に対応する光を放射し」は、「チップレット20」が「ピクセル30」を駆動するコントローラであることを意味する。
したがって、前記ア及びイを踏まえると、引用発明の「複数のチップレット20」と、本願発明1の「前記LEDデバイスアレイを切り替えて駆動するマイクロコントローラアレイ」とは、「LEDアレイを駆動するコントローラアレイ」である点で共通する。

エ 引用発明の「ディスプレイ基板10」は、本願発明1の「基板」に相当する。

オ 引用発明の「ディスプレイ基板10のプロセス面9上の表示エリア11内には、ピクセル30のアレイが形成され」及び「ディスプレイ基板10のプロセス面9上の表示エリア11内に形成されたピクセル30間には、複数のチップレット20が位置し」は、「ピクセル30のアレイ」及び「複数のチップレット20」が「ディスプレイ基板10のプロセス面9上」にあること、すなわち、「ディスプレイ基板10」の同じ側にあることを意味する。
また、引用発明の「各チップレット20は、ディスプレイ基板10に比べて相対的に小さな集積回路であり、ディスプレイ基板10とは別に製造された後、ディスプレイ基板10に取り付けられ」は、「チップレット20」が「ディスプレイ基板10」に接合されることを意味する。
したがって、前記アないしエを踏まえると、引用発明の「ディスプレイ基板10のプロセス面9上の表示エリア11内には、ピクセル30のアレイが形成され」及び「ディスプレイ基板10のプロセス面9上の表示エリア11内に形成されたピクセル30間には、複数のチップレット20が位置し」と、本願発明1の「前記LEDデバイスアレイ及び前記マイクロコントローラアレイは、基板の同じ側に接合され」とは、「LEDアレイ及びコントローラアレイは、基板の同じ側にあり、コントローラアレイは、基板に接合され」という点で共通する。

カ 引用発明の「各チップレット20は、少なくとも4つのピクセル30を制御することができ」は、「チップレット20」の数より「ピクセル30」の数が多いことを意味する。
したがって、前記アないしオを踏まえると、引用発明の「各チップレット20は、少なくとも4つのピクセル30を制御することができ」と、本願発明1の「前記マイクロコントローラアレイのマイクロコントローラの数は、前記LEDデバイスアレイのLEDデバイスの数より少なく」とは、「コントローラアレイのコントローラの数は、LEDアレイのLEDの数より少なく」という点で共通する。

キ 引用発明の「集積回路」は、本願発明1の「チップ」に相当する。

ク 引用発明の「各チップレット20は、」「ディスプレイ基板10とは別個のチップレット基板28を含み、チップレット基板28の上方のチップレット20の表面上には、複数の接続パッド24が形成され、」「各ピクセル30は、有機発光ダイオード15の第1の電極12又は第2の電極16が電極コネクタ32でチップレット20の接続パッド24に接続されることで、チップレット20に接続され」は、「チップレット20」が複数の「ピクセル30」と電気的に接続していることを意味する。
したがって、前記アないしキを踏まえると、引用発明の「各チップレット20は、」「集積回路であり、」「ディスプレイ基板10とは別個のチップレット基板28を含み、チップレット基板28の上方のチップレット20の表面上には、複数の接続パッド24が形成され、」「各ピクセル30は、有機発光ダイオード15の第1の電極12又は第2の電極16が電極コネクタ32でチップレット20の接続パッド24に接続されることで、チップレット20に接続され」と、本願発明1の「前記マイクロコントローラアレイの各マイクロコントローラは、複数のピクセルと電気的に接続しているマイクロチップであり」とは、「コントローラアレイの各コントローラは、複数のピクセルと電気的に接続しているチップであり」という点で共通する。

ケ 引用発明の「ディスプレイ基板10のプロセス面9上の表示エリア11内には、ピクセル30のアレイが形成され、各ピクセル30は、第1の電極12とその上方に位置する発光材料層14とその上方に位置する第2の電極16とを含み、第1の電極12、発光材料層14及び第2の電極16は、これら全てが重なり合うエリア内で、ピクセル30としての有機発光ダイオード15を画定し、」「各チップレット20は、それに接続されるピクセル30ごとのデジタル輝度値を記憶し、記憶されたデジタル輝度値をデジタル輝度値コンバーター回路29でアナログピクセル駆動信号に変換し、その信号を有機発光ダイオード15の第1の電極12又は第2の電極16に送信し、それにより、ピクセル30は、デジタル輝度値に対応する光を放射し」は、「ディスプレイ基板10」が光を放射するものであることを意味する。
したがって、引用発明の「ディスプレイ基板10」は、本願発明1の「発光アセンブリ」に相当する。

(2)一致点及び相違点
前記(1)の対比の結果をまとめると、本願発明1と引用発明との一致点及び相違点は、以下のとおりである。

ア 一致点
「発光ダイオード(LED)アレイと、
前記LEDアレイを駆動するコントローラアレイと、
を備え、前記LEDアレイ及び前記コントローラアレイは、基板の同じ側にあり、前記コントローラアレイは、基板に接合され、前記コントローラアレイのコントローラの数は、前記LEDアレイのLEDの数より少なく、前記コントローラアレイの各コントローラは、複数のピクセルと電気的に接続しているチップである、発光アセンブリ。」

イ 相違点
(ア)相違点1
本願発明1は、「発光ダイオード(LED)アレイ」が「発光ダイオード(LED)デバイスアレイ」(すなわち、「発光ダイオード(LED)デバイス」の「アレイ」)であり、「発光ダイオード(LED)」が「デバイス」とされて、その「アレイ」が「基板」「に接合され」るのに対し、
引用発明は、「発光ダイオード(LED)アレイ」が「ピクセル30のアレイ」であり、「各ピクセル30は、第1の電極12とその上方に位置する発光材料層14とその上方に位置する第2の電極16とを含み、第1の電極12、発光材料層14及び第2の電極16は、これら全てが重なり合うエリア内で、ピクセル30としての有機発光ダイオード15を画定」するものであるから、「ピクセル30としての有機発光ダイオード15」がデバイスとされていない点。

(イ)相違点2
本願発明1は、「コントローラ」が「各ピクセルの複数のLED」「を切り替えて駆動し」、また、「コントローラアレイ」が「LED」「アレイを切り替えて駆動する」ものであるのに対し、
引用発明は、「各チップレット20内には、複数のピクセル回路22が形成され、各ピクセル回路22は、蓄積転送回路26とデジタル輝度値コンバーター回路29とピクセルドライバー回路31とを含み、各ピクセル回路22に含まれる蓄積転送回路26は、内部チップレット接続44によって互いにシリアル接続され、」「複数のチップレット20は、第1のチップレット20Aの接続パッド24と第2のチップレット20Bの接続パッド24とを信号コネクタ34で接続することにより、第1のチップレット20A内のピクセル回路22A内の蓄積転送回路26の出力27Bと、第2のチップレット20B内のピクセル回路22B内の蓄積転送回路26の入力27Aとが接続されて、複数の蓄積転送回路26が複数のチップレット20に及びシリアルシフトレジスタ25を形成し、」「表示エリア11の外部にあるコントローラー40が電極コネクタ32でチップレット20の接続パッド24に接続され、」「コントローラー40は、それに接続された第1の蓄積転送回路26に第1のデジタル輝度値を与えて第1の蓄積転送回路26が第1のデジタル輝度値を格納できるようにし、第1の蓄積転送回路26がそれに接続された第2の蓄積転送回路26に第1のデジタル輝度値を与えて第2の蓄積転送回路26が第1のデジタル輝度値を格納できるようにするのと同時に、第1の蓄積転送回路26に第2の輝度値を与えて第1の蓄積転送回路26が第2のデジタル輝度値を格納できるようにし、その過程を第3の輝度値及び第3の蓄積転送回路26を用いて繰り返し、それ以降も同様にすることによって、1つの蓄積転送回路26から次の蓄積転送回路26にデジタル輝度値が順次にシフトされ、したがって、1つのチップレット20から次のチップレット20にデジタル輝度値が順次にシフトされ、」「各チップレット20は、それに接続されるピクセル30ごとのデジタル輝度値を記憶し、記憶されたデジタル輝度値をデジタル輝度値コンバーター回路29でアナログピクセル駆動信号に変換し、その信号を有機発光ダイオード15の第1の電極12又は第2の電極16に送信し、それにより、ピクセル30は、デジタル輝度値に対応する光を放射」するものであるから、「チップレット20」(本願発明1の「マイクロコントローラアレイの各マイクロコントローラ」と「コントローラアレイの各コントローラ」である点で共通する。)及び「複数のチップレット20」(本願発明1の「LEDデバイスアレイを切り替えて駆動するマイクロコントローラアレイ」と「LEDアレイを駆動するコントローラアレイ」である点で共通する。)が「ピクセル30のアレイ」(本願発明1の「発光ダイオード(LED)デバイスアレイ」と「発光ダイオード(LED)アレイ」である点で共通する。)を切り替えて駆動するか明らかでない点。

(ウ)相違点3
本願発明1は、「コントローラ」が「1?100μmの最大長寸法又は1?100μmの最大幅寸法を有する」「マイクロチップ」である「マイクロコントローラ」であり、したがって、「コントローラアレイ」が「マイクロコントローラアレイ」であるのに対し、
引用発明は、「チップレット20」(コントローラ)が「ディスプレイ基板10に比べて相対的に小さな集積回路であり、」「複数の接続パッド24が形成され、」「少なくとも4つのピクセル30を制御することができ、接続パッド24は、例えば15μm幅であり、それぞれの間に5μmの間隔があいている」ものである点。

(3)相違点1についての判断
発光ダイオードをデバイスとし、そのアレイを基板に接合することは、引用文献3にも引用文献4にも記載されていないし、示唆されてもいない。
すなわち、引用文献3には、多数の有機EL素子10が行方向及び列方向にわたってマトリクス状に配置された有機EL層1を支持基板6の面に設けた電気光学装置Dが記載されているが(【0035】、【0036】、図1)、相互に隣接する有機EL素子10同士は、有機EL素子10に対応するように開口した画素開口部52aを有するバンク層52で仕切られているだけであるから(【0138】、図4)、各有機EL素子10がデバイスであるということはできない。
また、引用文献4には、有機EL膜からなる光表示素子がマトリックス状に配列された表示部10を含む有機EL表示装置1が記載されているが(前記第4の3(1)、図1)、表示部10は、透明絶縁基板12の背面の全面に透明導電膜13をベタで形成し、有機EL膜14を透明導電膜13上にストライプ状に配設し、表示部端子15を各有機EL膜14上に配列して構成することで、透明導電膜13と表示部端子15とが有機EL膜14を介して対向配置されてなる表示素子11をマトリックス状に配列したものであるから(前記第4の3(2)、図3)、各表示素子11は、有機EL素子ではあるものの、デバイスであるということはできない。
そして、発光ダイオードをデバイスとし、そのアレイを基板に接合することは、当業者にとって自明のことであると認めることもできない。
したがって、相違点1に係る本願発明1の構成は、引用発明並びに引用文献3及び引用文献4に記載された発明に基づいて当業者が容易に思い付くことであるということはできない。

(4)本願発明1についてのまとめ
ア 前記(2)のとおり、本願発明1は、相違点1ないし相違点3で引用発明と相違するから、引用文献1に記載された発明であるということはできない。

イ 前記(3)のとおり、相違点1に係る本願発明1の構成は、引用文献3にも引用文献4にも記載されていないから、本願発明1は、引用文献3に記載された発明ではないし、引用文献4に記載された発明でもないことが明らかである。

ウ 前記(3)のとおり、相違点1に係る本願発明1の構成は、引用発明並びに引用文献3及び引用文献4に記載された発明に基づいて当業者が容易に思い付くことであるということはできないから、相違点2及び相違点3について検討するまでもなく、本願発明1は、引用文献1、引用文献3又は引用文献4に記載された発明に基づいて、また、これらの発明の全てに基づいても、当業者が容易に発明をすることができたものであるということはできない。

2 本願発明2ないし本願発明20について
(1)本願発明2ないし本願発明20は、いずれも本願発明1の構成を全て含むから、少なくとも本願発明1と引用発明との相違点1ないし相違点3(前記1(2)イ(ア)ないし(ウ))で引用発明と相違する。
したがって、本願発明2ないし本願発明20は、いずれも引用文献1に記載された発明であるということはできない。

(2)前記1(3)のとおり、相違点1に係る本願発明1の構成は、引用文献3にも引用文献4にも記載されていないから、本願発明2ないし本願発明20は、いずれも、引用文献3に記載された発明ではないし、引用文献4に記載された発明でもないことが明らかである。

(3)前記1(3)のとおり、相違点1に係る本願発明1の構成は、引用発明並びに引用文献3及び引用文献4に記載された発明に基づいて当業者が容易に思い付くことであるということはできないから、相違点1に係る本願発明2ないし本願発明20の構成も同様である。
したがって、本願発明2ないし本願発明20は、いずれも、引用文献1、引用文献3又は引用文献4に記載された発明に基づいて、また、これらの発明の全てに基づいても、当業者が容易に発明をすることができたものであるということはできない。

第6 原査定について
原査定は、引用文献1に記載された「チップレット20」、引用文献3に記載された「画素駆動用ICチップ37」及び引用文献4に記載された「駆動素子部21」はいずれもマイクロチップであり、それらに接続される複数のLEDデバイスを切り替えて駆動するものであると判断した。
しかし、既に述べたとおり、本願発明1ないし本願発明20は、いずれも、引用文献1、引用文献3又は引用文献4に記載された発明であるということはできないし、引用文献1、引用文献3又は引用文献4に記載された発明に基づいて、また、これらの発明の全てに基づいても、当業者が容易に思い付くことであるということはできない。
したがって、原査定の理由は、維持することができない。

第7 むすび
以上のとおりであるから、原査定の理由によっては、本願は拒絶をするべきものであるということはできない。
また、他に、本願は拒絶をするべきものであるとする理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2018-03-02 
出願番号 特願2015-547474(P2015-547474)
審決分類 P 1 8・ 121- WY (G09G)
P 1 8・ 113- WY (G09G)
最終処分 成立  
前審関与審査官 中村 直行  
特許庁審判長 清水 稔
特許庁審判官 小林 紀史
須原 宏光
発明の名称 スマートピクセル照明及びディスプレイのマイクロコントローラ  
代理人 田中 伸一郎  
代理人 弟子丸 健  
代理人 大塚 文昭  
代理人 西島 孝喜  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ