• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1338872
審判番号 不服2017-4912  
総通号数 221 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2018-05-25 
種別 拒絶査定不服の審決 
審判請求日 2017-04-06 
確定日 2018-03-28 
事件の表示 特願2013-543143「集積回路の水素パッシベーション」拒絶査定不服審判事件〔平成24年 6月14日国際公開、WO2012/078163、平成26年 1月16日国内公表、特表2014-501045〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は,平成22年12月9日を国際出願日とする出願であって,その手続の経緯は以下のとおりである。
平成25年12月 4日 審査請求・手続補正
平成27年 3月27日 拒絶理由通知
平成27年 8月27日 意見書・手続補正
平成28年 3月29日 拒絶理由通知
平成28年10月 5日 意見書・手続補正
平成28年11月28日 拒絶査定(以下,「原査定」という。)
平成29年 4月 6日 審判請求

第2 本願発明
本願の請求項1に係る発明(以下,「本願発明」という。)は,平成28年10月5日付けの手続補正で補正された特許請求の範囲の請求項1に記載された事項により特定される発明であり,以下のとおりである。
「【請求項1】
集積回路であって,
基板と,
前記基板に結合されるトランジスタと,
前記基板に結合されるPMD層であって,コンタクトの一部を含む,前記PMD層と,
前記PMD層の上にある,水素放出層と重水素放出層の少なくとも1つの層と,
水素放出層と重水素放出層の前記少なくとも1つの層の上にあるパッシベーショントラッピング層であって,前記パッシベーショントラッピング層の頂面が前記コンタクトの頂面よりも前記基板から遠くない,前記パッシベーショントラッピング層と,
を含む,集積回路。」

第3 引用文献及び引用発明等
1 引用文献1について
(1)引用文献1の記載
原査定の拒絶の理由に引用された特開2010-093064号公報(以下,「引用文献1」という。)には,図面とともに次の事項が記載されている。(下線は,当審で付加した。以下同じ。)
ア 「【技術分野】
【0001】
本発明は,容量素子を備えた半導体装置及びその製造方法に関する。」
イ 「【0003】
ダイナミックランダムアクセスメモリ(DRAM:Dynamic Random Access Memory)装置においては,その高集積化を実現するために,高誘電率を有する誘電体(以下,高誘電体と呼ぶ。)を記憶容量素子の容量膜として用いる技術が開発されている。例えば,酸化タンタル(Ta_(2)O_(5))又は酸化ハフニウム(HfO_(2))等の金属酸化物は,酸化シリコン又は窒化シリコンよりも誘電率が大きいため,容量膜の面積を小さくすることができる。また,情報セキュリティに対して高度な暗号化技術が必要とされており,低電圧動作で且つ高速書き込み及び高速読み出しが可能な不揮発性メモリ装置が要望されている。自発分極特性を有する強誘電体を用いた強誘電体RAM(FeRAM:Ferroelectric Random Access Memory)装置が実用化されている。容量膜には,Pb(Zr_(1-x)Ti_(x))O_(3)(0<x<1,通称PZT),SrBi_(2)Ta_(2)O_(9)(通称SBT),SrBi_(2)Nb_(2)O_(9)(通称SBN),SrBi_(2)(Ta_(1-x)Nb_(x))_(2)O_(9)(0<x<1,通称SBTN)又はBi_(4)Ti_(3)O_(12)(通称BIT)等のペロブスカイト構造を持つ金属酸化物がよく用いられている。これらの材料は,ヒステリシス特性を有することから不揮発性メモリ装置を実現できる。
【0004】
しかしながら,これらの誘電体材料は金属酸化物であるため,水素等の還元性雰囲気によって容易に還元するという問題がある。一般に半導体製造プロセスにおいては,トランジスタの電気的特性を維持するには水素雰囲気で熱処理を行う必要がある。また,配線形成工程においても,化学気相成長(CVD)法等の水素雰囲気で処理される工程が多い。さらに,湿気又は粉塵等の外部の有害環境から半導体素子を保護するために,金属配線の上に保護膜を形成する工程も水素雰囲気で行われる。
【0005】
水素雰囲気での各処理工程においては,水素ガス及び水素イオンが発生するため,発生した水素ガス及び水素イオンがキャパシタに至った場合は,水素イオンが誘電体を構成する酸素原子と反応して誘電体膜の膜質を劣化させる。その結果,メモリセルの容量特性が低下する。
【0006】
従って,誘電体膜を有する半導体メモリ装置において,水素が通過しにくい膜(以降,水素バリア膜と呼ぶ。)によって容量素子を囲むことにより,水素が誘電体膜に達することを防止する必要がある。例えば以下の特許文献1には,容量素子の下部に絶縁性水素バリア膜及び導電性水素バリア膜を配置することにより,下部からの水素の進入を防止する構造が提案されている。
・・・
【0015】
図10に示すように,第2の従来例に係る半導体装置は,絶縁性水素バリア膜108と層間絶縁膜112との間,及び絶縁性水素バリア膜108と導電性水素バリア膜110との間上に,酸化シリコンよりなる絶縁性応力緩和膜201が形成されている。
【0016】
このように絶縁性水素バリア膜108の上に絶縁性応力緩和膜201を形成することにより,導電性水素バリア膜108における下部電極111の端部に生じるクラックの発生を防止することができるため,水素の進入による強誘電体が還元及び容量素子の特性劣化を抑制することがきる。
【特許文献1】特開平11-008355号公報
【発明の開示】
【発明が解決しようとする課題】
【0017】
しかしながら,前記第2の従来例に係る半導体装置は,酸化シリコンよりなる絶縁性応力緩和膜201を通して容量絶縁膜113に水素が進入するという問題がある。
【0018】
すなわち,図11に示すように,製造プロセス中の水素は,コンタクトプラグ109を通して半導体支持基板101の下方から上方に垂直に進入し,さらに,絶縁性応力緩和膜201を通して導電性水素バリア膜110の下側を基板面に平行に進入し,最終的に強誘電体よりなる容量絶縁膜113に到達する。強誘電体は水素により還元されるため,容量素子115の特性が劣化してしまう。
【0019】
前記従来の問題に鑑み,本発明は,半導体装置にクラックの発生を防止する絶縁性応力緩和膜を用いながらも,下方からの水素の進入を阻止して容量絶縁膜の還元を防止することにより,良好な容量特性を持つ半導体装置を実現できるようにすることを目的とする。」
ウ 「【0035】
図1は本発明の一実施形態に係る半導体装置であって,容量素子の断面構成を示している。
【0036】
図1に示すように,例えばシリコン(Si)よりなる半導体基板11の上部には,酸化シリコン(SiO_(2))よりなる素子分離領域12が選択的に形成されている。なお,半導体基板11は必ずしも基板に限られず,シリコン等の半導体領域であればよい。
【0037】
半導体基板11の素子分離領域12によって区画された領域には,それぞれ,例えば酸化シリコンよりなるゲート絶縁膜13,ポリシリコンよりなるゲート電極14及びボロン(B)又は砒素(As)等の不純物を注入して拡散した不純物拡散層15により構成された複数のトランジスタ16が形成されている。トランジスタ16を含む半導体基板11上の全面には,ボロン(B)及び燐(P)が添加された酸化シリコン(いわゆるBPSG)よりなる第1の層間絶縁膜17が形成されている。
【0038】
第1の層間絶縁膜17の上には,窒化シリコンからなり,耐水素性を有する第1の絶縁性水素バリア膜18が形成され,該第1の絶縁性水素バリア膜18の上には,第1の絶縁性水素バリア膜18と組成比が異なる窒化シリコンよりなり,耐水素性を有する第2の絶縁性水素バリア膜19が形成されている。なお,第1の絶縁性水素バリア膜18及び第2の絶縁性水素バリア膜19の詳細な構成は後述する。
【0039】
第1の層間絶縁膜17,第1の絶縁性水素バリア膜18及び第2の絶縁性水素バリア膜19よりなる積層膜には,それぞれ半導体基板11の不純物拡散層15にまで達する,タングステン(W)よりなる複数のコンタクトプラグ20が形成されている。
エ 「【0046】
図2は図1の容量素子27を含む半導体装置の要部を拡大した断面構成を示している。半導体基板11側からの水素の進入は,良好な水素バリア性を持つ第1の絶縁性水素バリア膜18によって阻止できる。また,その端部に応力が集中する導電性水素バリア膜21は,応力が小さい第2の絶縁性水素バリア膜19の上に形成されるため,該第2の絶縁性水素バリア膜19に生じるクラックを抑えることができる。さらに,半導体基板11側からコンタクトプラグ20を通して垂直な方向に進入し,且つ導電性水素バリア膜21の下側を基板面に平行な方向に進入する水素は,水素バリア性を持つ第2の絶縁性水素バリア膜19によって阻止できる。」
オ 「【0054】
以下,前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
【0055】
図3(a),(b)及び図4(a),(b)は本発明の一実施形態に係る半導体装置の製造方法における工程順の断面構成を示している。
【0056】
まず,図3(a)に示すように,シリコンよりなる半導体基板11の上部に酸化シリコンよりなる素子分離領域12を選択的に形成する。続いて,半導体基板11上における素子分離領域12により区画された領域に,それぞれ酸化シリコンよりなるゲート絶縁膜13,ポリシリコンよりなるゲート電極14及びボロン又は砒素等の不純物を注入して拡散した不純物拡散層15により構成された複数のトランジスタ16を形成する。その後,各トランジスタ16を含む半導体基板11の上の全体に,BPSGよりなる第1の層間絶縁膜17を形成する。続いて,熱CVD法により,第1の層間絶縁膜17の上に全面にわたって,膜厚が20nmのSi_(3)N_(4)よりなる第1の絶縁性水素バリア膜18と,膜厚が80nmのSiN_(x)よりなる第2の絶縁性水素バリア膜19とを順次形成する。なお,第1の絶縁性水素バリア膜18と第2の絶縁性水素バリア膜19との具体的な成膜条件は後述する。
【0057】
次に,図3(b)に示すように,第2の絶縁性水素バリア膜19,第1の絶縁性水素バリア膜18及び第1の層間絶縁膜17に対して,半導体基板11の不純物拡散層15にまで達するコンタクトホールを形成する。続いて,CVD法又はスパッタ法等により,第2の絶縁性水素バリア膜19の上に各コンタクトホールにタングステンを充填されるように形成してコンタクトプラグ20を形成する。その後,第2の絶縁性水素バリア膜19上の不要なタングステンを除去する。・・・
【0060】
以下,本実施形態に係る第1の絶縁性水素バリア膜18及び第2の絶縁性水素バリア膜19の成膜方法の具体例を説明する。
【0061】
第1の絶縁性水素バリア膜18及び第2の絶縁性水素バリア膜19は,シラン(SiH_(4))とアンモニア(NH_(3))とを原料とする熱CVD法により形成する。この熱CVD法により,シリコン(Si)と窒素(N)との原子数比の値は,シランとアンモニアとの流量比によって制御可能である。
【0062】
図5に窒化シリコンの屈折率とシランに対するアンモニアの流量比(NH_(3)/SiH_(4))との関係を示す。ここで,成膜時の圧力は2Paとし,基板温度は800℃としている。図5から分かるように,シランに対するアンモニアの流量比の値が大きい場合は,窒化シリコンの屈折率は窒化シリコン(Si_(3)N_(4))の屈折率の値の2.0に近づく。一方,シランに対するアンモニアの流量比の値が小さい場合は,窒化シリコンの屈折率はシリコン(Si)の3.4に近づく。成膜された窒化シリコンの屈折率を窒素原子数比xの値に換算した値を右側の縦軸に示す。シランに対するアンモニアの流量比を100にまで大きくすると,窒素原子数比xの値は1.3となり,化学量論組成である4/3=1.33に近い膜が得られる。一方,シランに対するアンモニアの流量比を5にまで小さくすると,窒素原子数比xの値は1.1となる。さらに小さくすると,シリコン(Si)に近い膜となるため,水素バリア性が低下する。」
(2)引用発明
前記(1)より,引用文献1には次の発明(以下,「引用発明」という。)が記載されていると認められる。
「半導体装置であって,
半導体基板11には,複数のトランジスタ16が形成され,
トランジスタ16を含む半導体基板11上の全面には,第1の層間絶縁膜17が形成されており,
第1の層間絶縁膜17の上には,窒化シリコンからなり,耐水素性を有する第1の絶縁性水素バリア膜18が形成され,該第1の絶縁性水素バリア膜18の上には,第1の絶縁性水素バリア膜18と組成比が異なる窒化シリコンよりなり,耐水素性を有する第2の絶縁性水素バリア膜19が形成されており,
第1の層間絶縁膜17,第1の絶縁性水素バリア膜18及び第2の絶縁性水素バリア膜19よりなる積層膜には,タングステン(W)よりなる複数のコンタクトプラグ20が形成されている。」
2 引用文献2について
(1)引用文献2の記載
原査定の拒絶の理由に引用された特開2003-224206号公報(以下,「引用文献2」という。)には,図面とともに次の事項が記載されている。
ア 「【0001】
【発明の属する技術分野】本発明は,半導体装置及びその製造方法に係り,特に,貴金属電極を用いたキャパシタを有する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】DRAMは,1トランジスタ,1キャパシタで構成できる半導体記憶装置であり,従来より高密度・高集積化された半導体記憶装置を製造するための構造や製造方法が種々検討されている。特に,DRAMにおけるキャパシタの構造は高集積化に多大な影響を与えるため,如何にして装置の高集積化を阻害せずに所望の蓄積容量を確保するかが重要である。」
イ 「【0027】また,高誘電率膜を用いてキャパシタを形成する場合,トランジスタの特性向上のために行われるフォーミングガスアニールによってキャパシタ特性が劣化することがある。これは,蓄積電極238を構成する貴金属の触媒作用によって水素のラジカルが発生するためと考えられている。このため,キャパシタ特性を向上する観点からは,キャパシタ上を水素の拡散を防止する膜で覆うことが望ましい。しかしながら,キャパシタ上に水素の拡散を防止する膜を設けると,キャパシタの下層に設けられているトランジスタまで水素が到達せず,フォーミングガスアニールの本来の目的であるトランジスタの特性向上を図ることができなくなる。
【0028】本発明の目的は,キャパシタ特性を劣化することなくトランジスタに水素を供給しうる半導体装置及びその製造方法を提供することにある。」
ウ 「【0035】はじめに,本実施形態による半導体装置の構造について図1及び図2を用いて説明する。
【0036】シリコン基板10上には,素子領域を画定する素子分離膜12が形成されている。素子領域上には,ゲート電極20とソース/ドレイン拡散層24,26とを有するメモリセルトランジスタが形成されている。ゲート電極20は,図1に示すように,ワード線を兼ねる導電膜としても機能する。メモリセルトランジスタが形成されたシリコン基板10上には,ソース/ドレイン拡散層24に接続されたプラグ36及びソース/ドレイン拡散層26に接続されたプラグ38とが埋め込まれた層間絶縁膜30が形成されている。
【0037】層間絶縁膜30上には,膜中に水素を含むシリコン窒化膜よりなる水素供給膜44と,酸化タンタル(Ta_(2)O_(5))膜よりなる水素拡散防止膜45と,層間絶縁膜40とが形成されている。層間絶縁膜40上には,プラグ36を介してソース/ドレイン拡散層24に接続されたビット線48が形成されている。ビット線48は,図1に示すように,ワード線(ゲート電極20)と交わる方向に延在して複数形成されている。ビット線48が形成された層間絶縁膜40上には,層間絶縁膜58が形成されている。層間絶縁膜58には,プラグ38に接続されたプラグ62が埋め込まれている。
【0038】層間絶縁膜58上には,エッチングストッパ膜64,層間絶縁膜66及びエッチングストッパ膜68が形成されている。エッチングストッパ膜68上には,エッチングストッパ膜68,層間絶縁膜66,エッチングストッパ膜64を貫きプラグ62に接続され,エッチングストッパ膜68上に突出して形成されたシリンダ状の蓄積電極76が形成されている。蓄積電極76上には,酸化タンタル膜よりなるキャパシタ誘電体膜78を介して,ルテニウム膜よりなるプレート電極80が形成されている。プレート電極80上には,例えば酸化タンタル膜よりなる水素拡散防止膜82が形成されている。
【0039】水素拡散防止膜82上には,層間絶縁膜90が形成されている。層間絶縁膜90上には,プラグ96を介してプレート電極88に接続され,或いは,プラグ98を介してビット線48に接続された配線層100が形成されている。配線層100が形成された層間絶縁膜90上には,層間絶縁膜102が形成されている。
【0040】こうして,1トランジスタ,1キャパシタよりなるメモリセルを有するDRAMが構成されている。
【0041】このように,本実施形態による半導体装置は,層間絶縁膜30と層間絶縁膜40との間に,水素供給膜44と水素拡散防止膜45とが形成されていることに主たる特徴がある。このようにして半導体装置を構成することにより,キャパシタ上に水素拡散防止膜82を設けた場合であっても,フォーミングガスから水素を供給する代わりに,水素供給膜44中に含まれる水素をメモリセルトランジスタに供給することができる。したがって,水素供給膜44から放出される水素によってゲート界面のサイトやシリコン基板上のサイトを水素によってパッシベートすることができ,メモリセルトランジスタの特性向上を図ることができる。また,水素供給膜44から放出される水素は水素拡散防止膜45によってキャパシタには達しないため,水素供給膜44によってキャパシタ特性を劣化することはない。これにより,フォーミングガスアニールによるキャパシタ特性の劣化を防止しつつ,メモリセルトランジスタの特性を向上することができる。」
エ 「【0053】次いで,全面に,例えばPECVD法により,例えば膜厚20?100nmのシリコン窒化膜を堆積する。この際,例えば平行平板型の減圧CVD装置を用い,ソースガスとして例えばSiH_(4)及びNH_(3)を用い,成膜温度を例えば300℃程度とする。これにより,シリコン窒化膜中には,30%程度の水素が含有される。こうして,膜中に水素を多量に含むシリコン窒化膜よりなる水素供給膜44を形成する。
【0054】なお,水素供給膜44としては,水素を15%以上含むシリコン窒化膜を適用することが望ましい。水素含有量が15%未満の膜では,メモリセルトランジスタの特性向上に十分な水素を供給できないからである。
【0055】次いで,水素供給膜44上に,例えば膜厚5?50nm程度の酸化タンタル膜を堆積し,酸化タンタル膜よりなる水素拡散防止膜45を形成する。例えば,酸素とペントエトキシタンタル(Ta(OC_(2)H_(5))_(5))との混合ガスを用い,基板温度を480?500℃,圧力を0.5Torrとして成膜することにより,酸化タンタル膜よりなる水素拡散防止膜45を形成する。
【0056】なお,水素拡散防止膜45としては,酸化タンタル膜のほか,酸化ニオブ(Nb_(2)O_(5))膜,アルミナ(Al_(2)O_(3))膜,酸化ハフニウム(HfO_(2))膜,酸化ジルコニウム(ZrO_(2))膜などの他の金属酸化物膜を用いてもよい。或いは,水素含有量が15%未満であるシリコン窒化膜を用いてもよい。」
(2)引用技術的事項2
前記(1)より,引用文献2には次の技術的事項(以下,「引用技術的事項2」という。)」が記載されていると認められる。
「半導体装置であって,トランジスタが形成されたシリコン基板10上に,プラグ38が埋め込まれた層間絶縁膜30が形成されており,層間絶縁膜30上には,膜中に水素を含むシリコン窒化膜よりなる水素供給膜44と水素含有量が15%未満であるシリコン窒化膜である水素拡散防止膜45とが形成されたものにおいて,フォーミングガスから水素を供給する代わりに,水素供給膜44中に含まれる水素をトランジスタに供給することができる。」
3 引用文献3について
(1)引用文献3の記載
原査定の拒絶の理由に引用された特開平08-045926号公報(以下,「引用文献3」という。)には,図面とともに次の事項が記載されている。
ア 「【0001】
【産業上の利用分野】本発明は,半導体装置およびその製造方法に係り,さらに詳しくは,層間膜からトランジスタへのリンや水分の侵入を防止し,しかもトランジスタの水素化が十分な半導体装置およびその製造方法に関する。」
イ 「【0021】
【実施例】以下,本発明に係る半導体装置およびその製造方法を,図面に示す実施例に基づき,詳細に説明する。図1,2に示すように,本発明の一実施例に係る半導体装置では,単結晶シリコン製半導体基板2の表面に,素子分離領域(LOCOS)4が素子分離パターンで形成してあり,LOCOS4により囲まれた半導体基板2の表面上に,ゲート絶縁膜6およびゲート電極11(導電層)が形成してある。本実施例では,ゲート電極11は,ポリシリコン膜8とタングステンシリサイド膜10とのポリサイド構造であるが,これに限らず,ポリシリコン膜単独で構成することもできる。
【0022】LOCOS4は,窒化シリコン膜を酸化阻止マスクとして用いた熱酸化法により形成され,酸化シリコン膜で構成される。ゲート絶縁膜6は,絶縁膜であれば特に限定されないが,たとえば熱酸化法により形成される酸化シリコン膜で構成される。ゲート電極11と,ゲート絶縁膜6と,半導体基板2の表面に形成されたソース・ドレイン領域とでMOSトランジスタが構成される。
【0023】本実施例では,ポリサイド構造のゲート電極11の上に,反射防止効果を有する水素供給源層20が成膜してある。水素供給源層20は,Si_(x) O_(y) N_(z) :H膜またはSi_(x) N_(y) :H膜などで構成される。これらの膜は,水素含有量が,10atom%以上,好ましくは15atom%以上,さらに好ましくは20atom%以上である。Si_(x) O_(y) N_(z) :H膜は,SiH_(4) ,N_(2) O,N_(2) ,NH_(3) 等を用いて,たとえばCVD法または反応性スパッタ法,または,ECRプラズマCVDあるいはバイアスECRプラズマCVDなどのプラズマCVD法により成膜される。特に,Si_(x) O_(y) N_(z) :H膜は,水素の含有量が,約20atom%と多く,水素供給源層として好ましく利用することができる。
【0024】また,本実施例の水素供給源層20は,ゲート電極11のフォトリソグラフィー加工時において,反射防止層として機能し,定在波効果を低減し,線幅変動を極力防止して微細パターンの形成が可能になる。このような観点から,水素供給源層20の光学定数および膜厚は,反射防止機能を最大限に発揮するように設定される。
【0025】本実施例の半導体装置では,水素供給源層20が形成されたゲート電極11およびLOCOS4を覆うように,バリア層22が成膜してある。バリア層22としては,たとえば低圧CVDによる窒化シリコン膜またはECR-CVDによる窒化シリコン膜などで構成され,上に成膜される層間膜24からトランジスタへのリンあるいは水分などの不純物の透過を防止する。このバリア層22を設けることで,後工程での水素化処理に際し,外部からトランジスタのチャネル部への水素の侵入も阻止される。しかし,本実施例では,バリア層22の内側に,水素供給源層20が成膜してあるので,図2に示すように,水素化処理に際し,この水素供給源層20から半導体基板2の表面のチャネル部に水素が供給されるので,この部分の水素化が十分に行われる。したがって,シリコンの未結合手が水素により良好に終端され,キャリアトラップとなることもなく,トランジスタの特性が向上する。」
ウ 「【0044】また,本発明では,トランジスタのゲート電極または半導体層となる導電層の上に,反射防止効果を有する水素供給源層を,導電層のパターン加工後にもそのまま残す。そして,その後の工程で,トランジスタの特性を向上させるための水素化処理を行う際に,水素供給源層に含まれる水素が,トランジスタのチャネルを構成する半導体基板あるいは半導体層まで良好に到達し,半導体基板または半導体層を構成するシリコンの未結合手を終端させ,トランジスタの特性を向上させる。
【0045】特に本発明では,バリア層の下に水素供給源層が成膜されるので,水素化用熱処理に際し,水素供給源層から水素が供給されるので,水素化が不十分になることもない。また,バリア層は,水素供給源層またはトランジスタから水素が外部に逃げることも防止することができる。」
(2)引用技術的事項3
前記(1)より,引用文献3には次の技術的事項(以下,「引用技術的事項3」という。)が記載されていると認められる。
「半導体装置であって,水素供給源層が形成されたゲート電極を覆うように,窒化シリコンで構成されるバリア層が成膜され,バリア層はトランジスタから水素が外部に逃げることを防止する。」

第5 対比及び判断
1 本願発明と引用発明との対比
(1)引用発明の「半導体装置」は,「複数のトランジスタ16が形成され」ているから,本願発明の「集積回路」に相当する。
(2)引用発明の「半導体基板11」は,本願発明の「基板」に相当する。
(3)引用発明において「半導体基板11には,複数のトランジスタ16が形成され」ているから,本願発明の「前記基板に結合されるトランジスタ」を満たす。
(4)引用発明において「トランジスタ16を含む半導体基板11上の全面には,第1の層間絶縁膜17が形成され」かつ「第1の層間絶縁膜17,第1の絶縁性水素バリア膜18及び第2の絶縁性水素バリア膜19よりなる積層膜には,タングステン(W)よりなる複数のコンタクトプラグ20が形成されている」から,本願発明の「前記基板に結合されるPMD層であって,コンタクトの一部を含む,前記PMD層」を満たす。
(5)引用発明において「窒化シリコンからなり,耐水素性を有する第1の絶縁性水素バリア膜18が形成され,該第1の絶縁性水素バリア膜18の上には,第1の絶縁性水素バリア膜18と組成比が異なる窒化シリコンよりなり,耐水素性を有する第2の絶縁性水素バリア膜19が形成され」ており,引用発明の「第1の絶縁性水素バリア層18」とその上の「第2の絶縁性水素バリア膜」は,本願明細書段落【0021】に「水素拡散障壁層2116が,パッシベーショントラッピング層として機能する」と記載されていることから,本願発明の「パッシベーショントラッピング層」と,「水素拡散障壁層」である点で共通し,さらに,引用発明において「第1の層間絶縁膜17,第1の絶縁性水素バリア膜18及び第2の絶縁性水素バリア膜19よりなる積層膜には,タングステン(W)よりなる複数のコンタクトプラグ20が形成されている」から,「水素拡散障壁層の頂面が前記コンタクトの頂面よりも前記基板から遠くない」を満たす。
(6)すると,本願発明と引用発明とは,下記(7)の点で一致し,下記(8)の点で相違する。
(7)一致点
「集積回路であって,
基板と,
前記基板に結合されるトランジスタと,
前記基板に結合されるPMD層であって,コンタクトの一部を含む,前記PMD層と,
水素拡散障壁層であって,前記水素拡散障壁層の頂面が前記コンタクトの頂面よりも前記基板から遠くない,前記水素拡散障壁層と,
を含む,集積回路。」
(8)相違点
ア 相違点1
本願発明は「前記PMD層の上にある,水素放出層と重水素放出層の少なくとも1つの層」を含み,水素拡散障壁層が「水素放出層と重水素放出層の前記少なくとも1つの層の上にある」のに対し,引用発明は「水素放出層と重水素放出層の少なくとも1つの層」を含まない点。
イ 相違点2
本願発明においては水素拡散障壁層が「パッシベーショントラッピング層」であるのに対し,引用発明においては水素拡散障壁層が「パッシベーショントラッピング層」であることは明示されていない点。
2 相違点についての判断
まず,相違点1について検討すると,引用文献1にはトランジスタの電気的特性を維持するために水素雰囲気で熱処理を行う必要があることが記載されており(前記第3の1(1)イ【0004】),引用発明において水素雰囲気で熱処理を行うことが前提とされている。そして,引用技術的事項2では,フォーミングガスから水素を供給する代わりに水素供給膜から水素をトランジスタに供給し,層間絶縁膜上に水素供給膜とシリコン窒化膜である水素拡散防止膜を形成されたものが示されているから,引用発明においてトランジスタの電気的特性を維持するために引用技術的事項2の水素供給膜を採用し,これを引用発明の第1の層間絶縁膜の上に設けることは,当業者が容易になし得ることである。
すると,引用発明の窒化シリコンからなる第1の絶縁性水素バリア膜及び第2の絶縁性水素バリア膜の下に水素供給膜を設けることになる。
そして,引用発明の窒化シリコンからなる第1の絶縁性水素バリア膜は半導体基板側からの水素の進入を阻止するものであること(前記第3の1(1)エ),引用技術的事項2の水素供給膜から放出される水素は,水素拡散防止膜によってキャパシタには達せず,かつ,メモリセルトランジスタの特性が向上することが引用文献2に開示されていること(前記第3の2(1)ウ【0041】)及び引用技術的事項3より,水素供給膜を覆う窒化シリコンで構成される水素拡散障壁層がトランジスタから水素が外部に逃げることを防止する機能を持つことが,当業者に容易に了解される。そして,本願発明の「パッシベーショントラッピング層」とは,「水素又は重水素パッシベーションが,後続の熱処理工程の間トランジスタ及びインタフェース領域から離れて拡散することを防ぐ」という機能を持つもののことである(本願明細書段落【0017】)から,相違点2に係る「パッシベーショントラッピング層」についても,当業者が容易に導くことができるものである。
3 まとめ
したがって,本願発明は,引用発明並びに引用文献2及び3に記載された技術的事項に基づいて,当業者が容易に発明をすることができたものである。
なお,請求人は,本願発明は「パッシベーショントラッピング層の形成プロセスの後続のプロセスにおける熱処理の間にトランジスタや基板とトランジスタとの間のインターフェース領域から水素や重水素が離れて拡散する」という技術的課題を解決するために「水素放出層と重水素放出層の前記少なくとも1つの層の上にあるパッシベーショントラッピング層であって,前記パッシベーショントラッピング層の頂面が前記コンタクトの頂面よりも前記基板から遠くない,前記パッシベーショントラッピング層」という構成を有しているが,引用文献1-5は,この構成を何ら教示,示唆していない旨主張している。しかし,請求人の主張する課題を解決する「パッシベーショントラッピング層」が,当業者により容易に導けることは,前記2のとおりであるから,請求人の主張は採用できない。

第6 結言
以上のとおり,本願の請求項1に係る発明は,特許法第29条第2項の規定により,特許を受けることができないから,他の請求項について検討するまでもなく,本願は拒絶されるべきものである。
よって,結論のとおり審決する。
 
審理終結日 2017-10-26 
結審通知日 2017-10-31 
審決日 2017-11-13 
出願番号 特願2013-543143(P2013-543143)
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 河合 俊英  
特許庁審判長 鈴木 匡明
特許庁審判官 深沢 正志
須藤 竜也
発明の名称 集積回路の水素パッシベーション  
代理人 片寄 恭三  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ