• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1339902
審判番号 不服2017-9552  
総通号数 222 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2018-06-29 
種別 拒絶査定不服の審決 
審判請求日 2017-06-29 
確定日 2018-05-01 
事件の表示 特願2013- 89580「固体撮像装置」拒絶査定不服審判事件〔平成26年 5月29日出願公開,特開2014- 99582〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,平成25年4月22日(優先権主張 平成24年10月18日)の出願であって,平成28年2月9日に手続補正書の提出と審査請求がされ,平成29年1月20日付けで拒絶理由が通知され,同年3月14日に意見書と手続補正書が提出され,同年3月31日付けで拒絶査定がなされ,同年6月29日に拒絶査定不服の審判が請求されるとともに手続補正書が提出されたものである。

第2 補正の却下の決定

[補正の却下の決定の結論]
平成29年6月29日に提出された手続補正書による補正を却下する。

[理 由]
1 補正の内容
平成29年6月29日に提出された手続補正書による補正(以下「本件補正」という。)は,補正前の特許請求の範囲の請求項1ないし14を補正して,補正後の請求項1ないし14とするものであって,補正前後の請求項1は次のとおりである。

<補正前>
「【請求項1】
光電変換部を含むセンサ回路を有する第1の半導体基板と,
前記センサ回路とは異なる回路をそれぞれ有する第2の半導体基板および第3の半導体基板とを備え,
前記第1の半導体基板を最上層とし,前記第1の半導体基板,前記第2の半導体基板,および前記第3の半導体基板が3層に積層され,
前記第1の半導体基板に,外部接続用の電極を構成する電極用金属素子が配置され,
前記電極用金属素子は,前記第1の半導体基板の受光面の反対側から前記光電変換部に入射する光を遮光する遮光機構を兼ねる
固体撮像装置。」

<補正後>
「【請求項1】
光電変換部を含むセンサ回路を有する第1の半導体基板と,
前記センサ回路とは異なる回路をそれぞれ有する第2の半導体基板および第3の半導体基板とを備え,
前記第1の半導体基板を最上層とし,前記第1の半導体基板,前記第2の半導体基板,および前記第3の半導体基板が3層に積層され,
前記第1の半導体基板に,外部接続用の電極を構成する電極用金属素子が配置され,
前記電極用金属素子は,前記第1の半導体基板の受光面の反対側から前記光電変換部に入射する光を遮光する遮光機構を兼ね,
前記第1の半導体基板と前記第2の半導体基板との電気的接続,または,前記第2の半導体基板と前記第3の半導体基板との電気的接続の少なくとも一方には,シェアードコンタクトが用いられる
固体撮像装置。」

2 補正事項の整理
本件補正の請求項1についての補正事項を整理すると次のとおりである。

・補正事項1
補正前の請求項1の「前記電極用金属素子は,前記第1の半導体基板の受光面の反対側から前記光電変換部に入射する光を遮光する遮光機構を兼ねる」を補正して,補正後の請求項1の「前記電極用金属素子は,前記第1の半導体基板の受光面の反対側から前記光電変換部に入射する光を遮光する遮光機構を兼ね,
前記第1の半導体基板と前記第2の半導体基板との電気的接続,または,前記第2の半導体基板と前記第3の半導体基板との電気的接続の少なくとも一方には,シェアードコンタクトが用いられる」とすること。

3 新規事項追加の有無,発明の特別な技術的特徴の変更の有無,及び,補正の目的の適否についての検討
(1)補正事項1は,特許法第17条の2第5項第2号に掲げる,特許請求の範囲の減縮を目的とするものに該当する。
したがって,補正事項1は,特許法第17条の2第5項に規定する要件を満たす。

(2)さらに,補正事項1による補正は,本願の願書に最初に添付した明細書,特許請求の範囲又は図面(以下「当初明細書等」という。また,本願の願書に最初に添付した明細書を「当初明細書」という。)に記載されているものと認められるから,補正事項1は,当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではない。
したがって,補正事項1は,いずれも特許法第17条の2第3項に規定する要件を満たす。

(3)そして,補正事項1は,発明の特別な技術的特徴を変更するものではないと認められるから,特許法第17条の2第4項に規定する要件を満たすものといえる。

(4)以上検討したとおりであるから,本件補正の補正事項1を含む請求項1についての補正は,特許法第17条の2第3項,第4項,及び,第5項に規定する要件を満たす。

4 独立特許要件についての検討
本件補正は,特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とする補正事項1を含むから,特許法第17条の2第6項において準用する同法第126条第7項の規定によって,本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が,特許出願の際独立して特許を受けることができるものであることを要する。
そこで,本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否か,すなわち,本件補正がいわゆる独立特許要件を満たすものであるか否かについて,請求項1に係る発明について,更に検討を行う。

(1)補正後の発明
本件補正による補正後の請求項1に係る発明(以下「本願補正発明1」という。)は,本件補正により補正された明細書,特許請求の範囲又は図面の記載からみて,その特許請求の範囲の請求項1に記載されている事項により特定されるとおりのものである。
以下,再掲する。

「【請求項1】
光電変換部を含むセンサ回路を有する第1の半導体基板と,
前記センサ回路とは異なる回路をそれぞれ有する第2の半導体基板および第3の半導体基板とを備え,
前記第1の半導体基板を最上層とし,前記第1の半導体基板,前記第2の半導体基板,および前記第3の半導体基板が3層に積層され,
前記第1の半導体基板に,外部接続用の電極を構成する電極用金属素子が配置され,
前記電極用金属素子は,前記第1の半導体基板の受光面の反対側から前記光電変換部に入射する光を遮光する遮光機構を兼ね,
前記第1の半導体基板と前記第2の半導体基板との電気的接続,または,前記第2の半導体基板と前記第3の半導体基板との電気的接続の少なくとも一方には,シェアードコンタクトが用いられる
固体撮像装置。」

(2)引用例とその記載事項,及び,引用発明
ア 拒絶査定の理由で引用した,本願の出願前に日本国内又は外国において頒布された又は電気通信回線を通じて公衆に利用可能となった,特開2012-15278号公報(以下「引用例1」という。)には,図面とともに以下の事項が記載されている。(なお,下線は,当合議体において付したものである。以下同じ。)

「【請求項7】
光電変換素子が主面に配された基板と,
前記基板の主面の上に配された,銅を主成分とする配線を含む配線層とアルミニウムを主成分とする配線を含む配線層とを有する配線構造と,を有する固体撮像装置用の部材において,
前記アルミニウムを主成分とする配線を含む配線層は,前記銅を主成分とする配線を含む配線層よりも前記基板に近接して配置され,前記光電変換素子の電荷に基づく信号を出力するためのパッドを有することを特徴とする固体撮像装置用の部材。」

「【0003】
特許文献1には,増幅型であるCMOS型の固体撮像装置において,光電変換素子の受光面積を確保するため,光電変換素子と転送トランジスタを配した第1基板と,他の回路を配した第2基板とを接合して固体撮像装置を形成する構成が開示されている。接合については,第1基板と第2基板とを銅のボンディングパッドで接合している。」

「【発明の効果】
【0011】
本発明の固体撮像装置によって,外部端子との接続不良の発生を抑制し,金属汚染の発生が低減されたパッドを提供することが可能となる。」

「【0015】
本発明の実施例1について,図1から図6を用いて説明する。
【0016】
まず,図3を用いて実施例1の固体撮像装置の回路を説明する。本実施例では,信号電荷が,例えば電子の場合について説明を行う。図3の固体撮像装置は,複数の光電変換素子が配列した画素部301と,画素部301からの信号を読み出す駆動のための制御回路や読み出した信号を処理する信号処理回路を含む周辺回路を有する周辺回路部302とを有する。
【0017】
画素部301は,光電変換素子303と,転送トランジスタ304と,増幅トランジスタ306と,リセットトランジスタ307が複数配置されている。少なくとも1つの光電変換素子303を含む構成を画素とする。本実施例の1つの画素は,光電変換素子303と,転送トランジスタ304と,増幅トランジスタ306と,リセットトランジスタ307を含む。光電変換素子303のアノードは接地している。転送トランジスタ304のソースは光電変換素子303のカソードと接続しており,転送トランジスタ304のドレイン領域は増幅トランジスタ306のゲート電極と接続している。この増幅トランジスタ306のゲート電極と同一のノードをノード305とする。リセットトランジスタはノード305に接続し,ノード305の電位を任意の電位(例えば,リセット電位)に設定する。ここで,増幅トランジスタ306はソースフォロア回路の一部であり,ノード305の電位に応じた信号を信号線RLに出力する。ノード305はフローティングディフュージョンとも称される場合がある。
【0018】
周辺回路部302は,画素部301以外の領域を示している。周辺回路部302は,読み出し回路や制御回路を含む周辺回路が配置されている。周辺回路は,画素部301のトランジスタのゲート電極へ制御信号を供給するための制御回路である垂直走査回路VSRを有する。また,周辺回路は,画素部301から出力された信号を保持し,増幅や加算やAD変換などの信号処理を行う読み出し回路RCを有する。また,周辺回路は,読み出し回路RCから信号を順次出力するタイミングを制御する制御回路である水平走査回路HSRを有する。
【0019】
ここで,実施例1の固体撮像装置は2つの部材が張り合わされることによって構成されている。2つの部材とは,第1の基板101を有する第1部材308と第2の基板121を有する第2部材309である。第1基板には画素部301の光電変換素子303と,転送トランジスタ304とが配されており,第2基板には画素部301の増幅トランジスタ306と,リセットトランジスタ307と,周辺回路部302とが配されている。第2部材309の周辺回路部302から第1部材308の転送トランジスタ304のゲート電極への制御信号は,接続部310を介して供給される。接続部310の構成については後述する。第1部材308の光電変換素子303にて生じた信号は,転送トランジスタ304のドレイン領域,即ちノード305に読み出される。ノード305は,第1部材308に配された構成と第2部材309に配された構成とを含む。
【0020】
このような構成によって,従来の1つの部材(即ち1つの基板)に画素部を全て配置する場合に比べて,光電変換素子303の面積を大きくすることが可能となり感度の向上させることが可能となる。また,従来の1つの部材(即ち1つの基板)に画素部を全て配置する場合に比べて,光電変換素子の面積を同一とするならば,光電変換素子303を多く設けることが可能となり,多画素化が可能となる。なお,第1基板には少なくとも光電変換素子が配置されていればよく,第1基板に増幅トランジスタ306が配置されていてもよい。また,転送トランジスタを設けず,光電変換素子と増幅トランジスタのゲート電極とが接続する構成であってもよい。本発明は,第1基板に配置される素子は任意に選定可能であり,画素回路構成も任意に選択可能である。」

「【0022】
図2(A)において,第1部材308には,複数の光電変換素子が配列した画素部301Aと,パッド313が配されたパッド部312A,とが配されている。画素部301Aには,図3における光電変換素子303と転送トランジスタ304と接続部310,311とが複数配されている。また,パッド313と平面的に同一位置に第2部材309との接続のための接続部314Aが配されている。パッド313には外部端子が接続される。パッド313は固体撮像装置に複数配置されており,光電変換素子で生じた電荷に基づく信号(画像信号)を出力するパッドや,外部から供給される周辺回路を駆動するための電圧などが入力されるパッドが含まれる。」

「【0026】
第1部材308は,第1配線構造149と第1基板101とを有する。第1基板101は例えばシリコン半導体基板であり,主面102と裏面103とを有する。第1基板の主面102にはトランジスタが配置されている。第1配線構造149は,層間絶縁膜104?106と,ゲート電極や配線を含むゲート電極層107と,複数の配線を含む配線層109,111と,複数のコンタクトあるいはビアを含むコンタクト層108,110とを有する。ここで第1配線構造149に含まれる層間絶縁膜,配線層及びコンタクト層の層数は任意に設定可能である。なお,第1配線構造149の配線層111は,接続部を含む。
【0027】
第1部材308の画素部301において,第1基板101には,光電変換素子を構成するn型半導体領域112と,転送トランジスタのドレインであるn型半導体領域114と,素子分離構造119とが配されている。転送トランジスタはn型半導体領域112とn型半導体領域114と,ゲート電極層107に含まれるゲート電極113とで構成される。ここで,n型半導体領域112で蓄積された電荷は,ゲート電極113によって,n型半導体領域114に転送される。n型半導体領域114に転送された電荷に基づく電位はコンタクト層108のコンタクト,配線層109の配線,コンタクト層110のビア,配線層111の配線を介して,第2部材309へと伝達される。この配線層111の配線は,接続部311を構成する。なお,光電変換素子は更にp型半導体領域を有する埋込みフォトダイオードであってもよく,フォトゲートであってもよく,適宜変更可能である。
【0028】
画素部301の第1基板101の裏面103側には,平坦化層115,複数のカラーフィルタを含むカラーフィルタ層116,平坦化層117,複数のマイクロレンズを含むマイクロレンズ層118がこの順に配置されている。図1において,複数のカラーフィルタ及び複数のマイクロレンズはそれぞれが1つの光電変換素子に対応して,すなわち画素毎に配置されているが,複数画素に対して1つずつ設けられていてもよい。本実施例の固体撮像装置は,このマイクロレンズ層118側から光が入射し光電変換素子が受光する,所謂,裏面照射型の固体撮像装置である。
【0029】
第1部材308のパッド部312には,パッド313と,外部端子と接続させるためのパッド313を露出する開口100とが配されている。また,パッド313から入力された電圧を第2部材309に伝達する接続部314Aが配置されている。なお,第1部材308において,第2部材309の周辺回路部302に対応する領域には,図1に示したように任意の回路素子120を設けている。
【0030】
第2部材309は,第2配線構造150と第2基板121とを有する。第2基板121は例えばシリコン半導体基板であり,主面122と裏面123とを有する。第2基板の主面122にはトランジスタが配置される。第2配線構造150は,層間絶縁膜124?127と,ゲート電極や配線を含むゲート電極層128と,複数の配線を含む配線層130,132,134と,複数のコンタクトあるいはビアを含むコンタクト層129,131,133とを有する。ここで第2配線構造150に含まれる層間絶縁膜,配線層及びコンタクト層の層数は任意に設定可能である。なお,配線層134は,接続部を含む。」

「【0034】
そして,本実施例の固体撮像装置においては,第1基板101の主面102と第2基板121の主面122とが,第1,第2配線構造を介して向かい合う向きに配置されている(対向配置)。つまり,第1基板,第1配線構造,第2配線構造,第2基板の順に配置されている。また,第1配線構造149の上面と,第2配線構造150の上面とが,接合面Xにおいて張り合わされているとも言える。つまり,第1部材308と第2部材309とが接合面Xにて接合されている。接合面Xは,第1配線構造149の上面と第2配線構造150の上面とで構成される。そして,外部と信号のやりとりを行うための固体撮像装置のパッド313が第2部材309の主面122の上部に配置され,第1部材308側に開口100が設けられている。
【0035】
ここで,第1配線構造149において,配線層109はアルミニウムを主成分とする配線(アルミニウム配線)からなり,配線層111は銅を主成分とする配線(銅配線)からなる。また,第2配線構造150においては,配線層131及び配線層132はアルミニウム配線からなり,配線層134は銅配線からなる。この時,接合面Xにおいて,銅配線からなる配線層111及び配線層134に含まれる接続部311及び接続部314(314A及び314B)が金属接合により接合している。また,パッド部において,外部端子との接続を行うパッド313は,配線層109と同一層,即ち同一高さに配置されており,アルミニウムを主成分とする導電体である。パッドがアルミニウムを主成分とする導電体からなることで,パッドにおける外部端子との接続不良の発生を抑制することが可能となる。なお,例えば,銅でパッドを構成すると表面に酸化物が形成されやすく,外部端子との接続時(ワイヤボンディング時)の接触不良を起こしやすい。また,外部端子と接続させるために銅の表面を露出させた場合には,装置内に銅が拡散し金属汚染が生じ,ノイズの原因となりうる。
【0036】
また,パッドが配線層109と同一層,即ち同一高さに配置されていることで,配線層109の配線と同一工程で形成することが可能となり,製造工程が簡易である。なお,高さとは第1基板101の主面102からの高さである。」

「【0053】
また,本実施例においては,第1基板の主面に最も近接した配線層に含まれた配線がパッドとして機能している。このような構成によって,パッド313は配線層109の配線と同一工程で形成可能であり,製造工程が簡易となる。また,露出させるためのエッチングを薄膜化された半導体基板407の裏面408側から行うことで,パッド形成のエッチングに要する時間を短縮することが可能となる。なお,エッチングの際には,パッド313がエッチングストッパとしても機能することが可能である。
【0054】
更に,第1基板の主面に最も近接した配線層を,アルミニウムを主成分とする金属としている。この構成によって,アルミニウムよりも拡散しやすい銅を主成分とする金属を光電変換素子に近接した層に用いないため,光電変換素子等への金属汚染の影響を低減し,固体撮像装置のノイズを抑制することが可能となる。」

イ 引用発明
引用例1の上記の記載から,引用例1には,以下の発明(以下「引用発明」という。)が記載されていると認められる。

「少なくとも光電変換素子が配置されていればよく,転送トランジスタ,増幅トランジスタ等の素子が配されているシリコン半導体基板である第1基板を有する第1部材と,
周辺回路部等が配されているシリコン半導体基板である第2基板を有する第2部材とを備えた裏面照射型の固体撮像装置であって,
前記第1部材は,
光電変換素子が主面に配され,裏面側には,平坦化層,複数のカラーフィルタを含むカラーフィルタ層,平坦化層,複数のマイクロレンズを含むマイクロレンズ層がこの順に配置されている第1基板と,
前記第1の基板の主面の上に配された,銅を主成分とする配線を含む配線層とアルミニウムを主成分とする配線を含む配線層とを有する第1配線構造と,を有し,
前記アルミニウムを主成分とする配線を含む配線層は,前記銅を主成分とする配線を含む配線層よりも前記第1基板に近接して配置され,前記光電変換素子の電荷に基づく信号を出力するためのパッドを有するものであり,
前記第2部材は,第2配線構造と,主面にトランジスタが配置される第2基板とを有するものであり,
前記第1基板の主面と第2基板の主面とが,前記第1,第2配線構造を介して向かい合う向きに配置されて,第1基板,第1配線構造,第2配線構造,第2基板の順に配置されるように張り合わされることによって構成され,
第1配線構造の上面と,第2配線構造の上面とが,接合面において張り合わされている
裏面照射型の固体撮像装置。」

ウ 拒絶査定の理由で引用した,本願の出願前に日本国内又は外国において頒布された又は電気通信回線を通じて公衆に利用可能となった,国際公開2006/129762号(以下「引用例2」という。)には,図面とともに以下の事項が記載されている。

「[0023] 画素が光電変換素子とトランジスタで構成されたイメージセンサを備えた第1の半導体チップと,複数のアナログ/デジタル変換器からなるアナログ/デジタル変換器アレイを備えた第2の半導体チップと,さらに少なくともデコーダとセンスアンプを備えたメモリ素子アレイを備えた第3の半導体チップを積層して構成することにより,1つの単一化されたデバイスとなり,光電変換素子の開口率の向上,チップ利用率の向上,さらに全画素の同時シャツタを実現することができる。」

「[0028]以下,図面を参照して本発明の実施の形態を説明する。
[0029]図1は,本発明に係る半導体イメージセンサ・モジュールの第1実施の形態の概略構成を示す。本発明実施の形態に係る半導体イメージセンサ・モジュール51は,複数の画素が規則的に配列され,各画素が光電変換素子となるフォトダイオードとトランジスタで構成されたイメージセンサを備えた第1の半導体チップ52と,複数のアナログ/デジタル変換器からなるアナログ/デジタル変換器アレイ(いわゆるアナログ/デジタル変換回路)を備えた第2の半導体チップ53と,少なくともデコーダとセンスアンプを備えたメモリ素子アレイを備えた第3の半導体チップ54とを積層して構成される。」

引用例2の上記記載から,イメージセンサを備えた第1の半導体チップと,イメージセンサとは異なる回路をそれぞれ有する第2の半導体チップおよび第3の半導体チップとを備え,第1の半導体チップを最上層とし,前記第1の半導体チップ,前記第2の半導体チップ,および第3の半導体チップを3層に積層した半導体イメージセンサ・モジュールの構造が,本願の優先権主張の日前に知られていたこと,及び,このように半導体チップを3層に積層して,1つの単一化されたデバイスとすることで,光電変換素子の開口率の向上,チップ利用率の向上等の効果を得ることができることが知られていたと理解できる。

エ 拒絶査定の理由で引用した,本願の出願前に日本国内又は外国において頒布された又は電気通信回線を通じて公衆に利用可能となった,特開2012-64709号公報(以下「引用例3」という。)には,図面とともに以下の事項が記載されている。

「【請求項1】
基板の光入射側に形成され,光電変換部を含む画素が複数配列された画素領域と,
前記画素領域の基板深さ方向の下部に形成され,能動素子を含む周辺回路部と,
前記画素領域と前記周辺回路部との間に形成されて,前記能動素子の動作時に能動素子から放射される光の前記光電変換部への入射を遮る遮光部材と
を有する固体撮像装置。
【請求項2】
前記画素が,光電変換部と複数の画素トランジスタを含んで形成され,
前記周辺回路部の能動素子が,MOSトランジスタ及び/又はダイオードで形成されている
請求項1記載の固体撮像装置。
【請求項3】
前記基板は,
多層配線層及び前記画素領域を含む第1の半導体チップ部と,
多層配線層及び前記周辺回路部を含む第2の半導体チップ部とが
貼り合わされて構成され,
前記周辺回路は,ロジック回路を有し,
前記第1の半導体チップ部と前記第2の半導体チップ部は,前記第1の半導体チップを貫通する接続導体により電気的に接続されている
請求項2記載の固体撮像装置。
<途中省略>
【請求項5】
前記遮光部材は,光を反射・散乱させる反射・散乱部材で形成されている
請求項1乃至4のいずれかに記載の固体撮像装置。
<途中省略>
【請求項9】
前記反射・散乱部材は,前記多層配線層の互いに一部重ね合わせた複数層の配線,あるいは複数層のダミー配線,あるいは複数層の配線とダミー配線の組み合わせで形成されている
請求項5記載の固体撮像装置。」

「【発明が解決しようとする課題】
【0008】
固体撮像装置においては,複数のチップ同士を貼り合わせて接合することで,信号を高速伝送できるようにする取り組みも始まっている。しかし,この場合,光電変換部と周辺回路部が至近距離に形成されるため,固体撮像装置特有の課題が発生する。光電変換部は微小なキャリア(例えば電子)を信号として扱うため,周辺にある回路からの熱や電磁場の影響が雑音として混入し易い。加えて,トランジスタの通常の回路動作ではほとんど問題にならない,トランジスタから出る微小なホットキャリア発光も固体撮像装置の特性に大きな影響を与える。
【0009】
ホットキャリア発光は,ソース・ドレイン間で加速されたキャリアがドレイン端で衝突電離するときに出る電子と正孔の生成再結合,あるいはそのどちらかの状態遷移によって起きる発光である。この発光は,特性上何の問題もないトランジスタでも微小であるが定常的に発生している。発光は四方に拡散するため,トランジスタから離れると影響が非常に少ない。しかし,光電変換部とトランジスタで構成された回路とを非常に近くに配置した場合,発光はそれほど拡散せずに光電変換部に光子が相当数注入される。
【0010】
拡散が不十分であることから,回路のトランジスタ配置密度やアクティブ率の違いから生じるホットキャリア発光の発光分布が2次元情報として画像に写り込む。そのため,光電変換部へのホットキャリア発光の注入量を検出限界以下に抑えるための遮光が必要である。
【0011】
また,周辺回路内に,サージ電圧に対して回路素子を保護するための保護回路が内蔵されている。保護回路を構成する保護ダイオードでは,動作時に逆バイアス電圧がかかりブレークダウン状態で発光現象が起きる。この発光が光電変換部に入ると上述と同様に,固体撮像装置の特性に大きな影響を与える。」

「【発明の効果】
【0017】
本発明に係る固体撮像装置によれば,周辺回路部における能動素子の動作時に能動素子から放射される光が遮光部材で遮断され,光電変換部への光の侵入が抑制されるので,固体撮像装置の画質を向上することができる。」

「【0034】
<2.第1実施の形態>
[固体撮像装置の構成例]
図3に,本発明に係る固体撮像装置,特にMOS型固体撮像装置の第1実施の形態を示す。本実施の形態のMOS型固体撮像装置は,裏面照射型の固体撮像装置である。本実施の形態のMOS型固体撮像装置は,図2Cの構成を適用したが,他の図Bの構成あるいは,制御回路をそれぞれの第1及び第2の半導体チップ部に分けて搭載した構成にも適用できる。第2実施の形態以下の各実施の形態においても,同様に,上記構成を適用できる。
【0035】
第1実施の形態に係る固体撮像装置28は,第1の半導体チップ部31と,第2の半導体チップ部45とが貼り合わされて構成される。第1の半導体チップ部31には,光電変換部となるフォトダイオードPDと,複数の画素トランジスタとからなる画素が2次元的に複数配列された画素アレイ(以下,画素領域という)23と,制御回路24とが形成される。」

「【0047】
そして,本実施の形態においては,特に,画素領域と周辺回路部との間に,周辺回路部の能動素子の動作時に能動素子から放射される光が画素のフォトダイオードPDへ入射するのを遮る遮光部材が配置される。能動素子としては,MOSトランジスタ,あるいは保護用のダイオードなどである。本例では,画素領域23と周辺回路部を構成するロジック回路25との間に遮光部材81が配置される。
【0048】
本実施の形態では,第1の半導体チップ部31の多層配線層41の所要の複数層の配線40で遮光部材81が形成される。図示の例では,3層の配線40としたとき,第2の半導体チップ部45に近い2層目,3層目の配線40で遮光部材81を形成することができる。この場合,画素領域23を隙間なく被覆するように,例えば図4A,Bに示すように,2層目の配線402と3層目の配線403が互いに一部重なり合うようにして遮光部材81が構成される。配線40は金属で形成されるので,当然402,403も金属である。従って,配線40を利用して構成した遮光部材81は,反射・散乱部材になる。」

引用例3の上記記載から,多層配線層及び光電変換部を含む画素が複数配列された画素領域を含む第1の半導体チップ部と,多層配線層及び周辺回路部を含む第2の半導体チップ部とを貼り合わせて接合した固体撮像装置において,前記光電変換部と前記周辺回路部とを至近距離に配置した場合,ソース・ドレイン間で加速されたキャリアがドレイン端で衝突電離するときに出るホットキャリア発光が,前記光電変換部に雑音として混入するため,光電変換部への前記ホットキャリア発光の注入量を検出限界以下に抑えるために遮光が必要であるという課題,及び,当該遮蔽に,画素領域と前記周辺回路部との間に配された,前記第1の半導体チップ部の多層配線層の互いに一部重ね合わせた複数層の配線,あるいは複数層のダミー配線,あるいは複数層の配線とダミー配線の組み合わせで形成した反射・散乱部材を用いることで前記課題を解決して,固体撮像装置の画質を向上することができることが,本願の優先権主張の日前に知られていたと理解できる。

オ 拒絶査定の理由で引用した,本願の出願前に日本国内又は外国において頒布された又は電気通信回線を通じて公衆に利用可能となった,特開2011-96851号公報(以下「引用例4」という。)には,図面とともに以下の事項が記載されている。

「【0039】
図3は,本実施形態例の固体撮像装置の電極パッド部78を含む概略断面構成図(完成図)である。本実施形態例の固体撮像装置81は,画素アレイ(以下,画素領域という)23と制御回路24とを含む第1の半導体チップ部22と,ロジック回路25が搭載された第2の半導体チップ部26が電気的に接続された状態で上下に積層されている。
図4?図19を用いて,本実施形態例の固体撮像装置81の製造方法について説明する。
【0040】
第1の実施形態例においては,先ず,図4に示すように,第1の半導体ウェハ(以下,第1の半導体基板という)31の各チップ部となる領域に,半製品状態のイメージセンサ,すなわち画素領域23と制御回路24を形成する。すなわち,シリコン基板からなる第1の半導体基板31の各チップ部となる領域に,各画素の光電変換部となるフォトダイオード(PD)を形成し,その半導体ウェル領域32に各画素トランジスタのソース/ドレイン領域33を形成する。半導体ウェル領域32は,第1導電型,例えばp型の不純物を導入して形成し,ソース/ドレイン領域33は,第2導電型,例えばn型の不純物を導入して形成する。フォトダイオード(PD)及び各画素トランジスタのソース/ドレイン領域33は,基板表面からのイオン注入で形成する。
【0041】
フォトダイオード(PD)は,n型半導体領域34と基板表面側のp型半導体領域35を有して形成される。画素を構成する基板表面上にはゲート絶縁膜を介してゲート電極36を形成し,ゲート電極36と対のソース/ドレイン領域33により画素トランジスタTr1,Tr2を形成する。図4では,複数の画素トランジスタを,2つの画素トランジスタTr1,Tr2で代表して示す。フォトダイオード(PD)に隣接する画素トランジスタTr1が転送トランジスタに相当し,そのソース/ドレイン領域がフローティングディフージョン(FD)に相当する。各単位画素30が素子分離領域38で分離される。
【0042】
一方,制御回路24側では,第1の半導体基板31に制御回路を構成するMOSトランジスタを形成する。図3では,MOSトランジスタTr3,Tr4で代表して,制御回路24を構成するMOSトランジスタを示す。各MOSトランジスタTr3,Tr4は,n型のソース/ドレイン領域33と,ゲート絶縁膜を介して形成したゲート電極36とのより形成される。
【0043】
次いで,第1の半導体基板31の表面上に,1層目の層間絶縁膜39を形成し,その後,層間絶縁膜39に接続孔を形成し,所要のトランジスタに接続する接続導体44を形成する。高さの異なる接続導体44の形成に際しては,トランジスタ上面を含む全面に第1絶縁薄膜43aを例えばシリコン酸化膜にて形成し,エッチングストッパとなる第2絶縁薄膜43bを例えばシリコン窒化膜にて形成して積層する。この第2絶縁薄膜43b上に1層目の層間絶縁膜39を形成する。1層目の層間絶縁膜39は,例えば,P-SiO膜(プラズマ酸化膜)を10?150nmで成膜後,NSG(ノンドープケイ酸ガラス)膜又はPSG膜(リンケイ酸ガラス)を50nm?1000nmで形成する。その後,dTEOS膜を100?1000nmで成膜後,P-SiH4膜(プラズマ酸化膜)を50?200nmで成膜することで形成することができる。
【0044】
その後,1層目の層間絶縁膜39に深さの異なる接続孔をエッチングストッパとなる第2絶縁薄膜43bまで選択的に形成する。次いで,各接続孔に連続するように,各部で同じ膜厚の第1絶縁薄膜43a及び第2絶縁薄膜43bを選択エッチングして接続孔を形成する。そして,各接続孔に接続導体44を埋め込む。
【0045】
また,第2絶縁薄膜43b形成後,第1の半導体基板31の半導体ウェル領域32内の所望の領域を分離する絶縁スペーサ層42を形成する。絶縁スペーサ層42は,第2絶縁薄膜43b形成後,第1の半導体基板31の所望の位置を裏面側から開口し,絶縁材料を埋め込むことで形成される。この絶縁スペーサ層42は,図3の基板間配線68を囲む領域に形成されるものである。
【0046】
次いで,各接続導体44に接続するように,層間絶縁膜39を介して複数層,本例では3層の銅配線40を形成して多層配線層41を形成する。通常,各銅配線40は,Cu拡散を防止するため図示しないバリアメタル層で覆われる。バリアメタル層は,例えばSiN膜,SiC膜を10?150nmで成膜することで形成することができる。また,2層目からの層間絶縁膜39は,dTEOS膜(プラズマCVD法により形成されたシリコン酸化膜)を100?1000nmで成膜することで形成することができる。層間絶縁膜39とバリアメタル層を介して形成される銅配線40とを交互に形成することにより,多層配線層41が形成される。本実施形態例では,多層配線層41を銅配線40で形成する例としたが,その他の金属材料によるメタル配線とすることも可能である。」

「【0086】
<3.第2の実施形態>
図21に,本発明の第2の実施形態に係る固体撮像装置の概略構成図を示す。図21は,図3と同様,パッド部が形成される領域を含む範囲の概略断面構成図である。本実施形態例の固体撮像装置82は,1つの接続孔からなる基板間配線80を形成することにより,第1の半導体基板31側の画素領域及び制御回路と,第2の半導体基板45側のロジック回路とを電気的に接続して構成した例である。図21において,図3に対応する部分には同一符号を付し重複説明を省略する。
【0087】
本実施形態例では,第1の半導体基板31と第2の半導体基板45とを電気的に接続する基板間配線80は,第1の半導体基板31の裏面側から第1の半導体基板31を貫通して第2の半導体基板45の最上層のアルミ配線57に達している。さらに,その基板間配線80は,一部において,第1の半導体基板31の銅配線40に達している。本実施形態例では,接続孔の内壁面に絶縁膜を形成した後,接続孔内に,導体を埋め込むことにより画素領域及び制御回路側の配線とロジック回路側の配線を接続する基板間配線80を形成する。
【0088】
また,本実施形態例では,遮光膜63は,基板間配線80を形成した後の工程で形成する。この場合には,基板間配線80を形成したのち,基板間配線80上部にキャップ膜72を形成し,その後,遮光膜63を形成すればよい。
【0089】
本実施形態例の固体撮像装置では,1つの基板間配線80で画素領域及び制御回路とロジック回路との電気的な接続がなされる。このため,第1の実施形態に比較し,構成が簡素化されるとともに,製造工数も削減される。したがって,製造コストをより削減することができる。その他,第1の実施形態と同様の効果を奏する。」

引用例4の上記記載から,第1の半導体基板の裏面側から第1の半導体基板を貫通して第2の半導体基板の最上層のアルミ配線に達し,さらに,一部において,第1の半導体基板の銅配線に達する,第1の半導体基板側の画素領域及び制御回路と,第2の半導体基板側のロジック回路とを電気的に接続する,1つの接続孔からなる基板間配線が,固体撮像装置の構成を簡素化するとともに,製造工数を削減し,したがって,製造コストをより削減することができるという効果を奏することが,本願の優先権主張の日前に知られていたと理解できる。

(3)本願補正発明1の進歩性について
ア 本願補正発明1と引用発明との対比
(ア)引用発明の「光電変換素子」は,本願補正発明1の「光電変換部」に相当する。そうすると,引用発明の第1基板に配された「『光電変換素子』と『転送トランジスタ,増幅トランジスタ等の素子』」を含む回路は,本願補正発明1の「光電変換部を含むセンサ回路」に相当する。

(イ)引用発明の第2基板に配された「周辺回路部等」は,本願補正発明1の「前記センサ回路とは異なる回路」に相当する。

(ウ)引用発明の「前記第1基板の主面と第2基板の主面とが,前記第1,第2配線構造を介して向かい合う向きに配置されて,第1基板,第1配線構造,第2配線構造,第2基板の順に配置されるように張り合わされることによって構成され」と,本願補正発明1の「前記第1の半導体基板を最上層とし,前記第1の半導体基板,前記第2の半導体基板,および前記第3の半導体基板が3層に積層され」は,「前記第1の半導体基板を最上層とし,前記第1の半導体基板,前記第2の半導体基板が積層され」の範囲で一致する。

(エ)引用発明の「『光電変換素子の電荷に基づく信号を出力するためのパッドを有するものであ』る『アルミニウムを主成分とする配線を含む配線層』」は,本願補正発明1の「外部接続用の電極を構成する電極用金属素子」に相当する。そうすると,引用発明の「『前記第1部材は』『アルミニウムを主成分とする配線を含む配線層』を有し,『前記アルミニウムを主成分とする配線を含む配線層は』『前記光電変換素子の電荷に基づく信号を出力するためのパッドを有するものであり』」は,本願補正発明1の「前記第1の半導体基板に,外部接続用の電極を構成する電極用金属素子が配置され」に相当する。

(オ)引用発明は,「第1配線構造の上面と,第2配線構造の上面とが,接合面において張り合わされている」ものであるところ,前記接合面において,第1部材の画素部に配された光電変換素子を構成するn型半導体領域で蓄積された電荷に基づく電位が,第2部材へと伝達され(【0027】),第1部材のパッド部に配されたパッドから入力された電圧が,第2部材に伝達され(【0029】)るのであるから,引用発明は,第1部材と第2部材との電気的接続を備えるといえる。そうすると,引用発明と,本願補正発明1とは,第1の半導体基板と第2の半導体基板との電気的接続を有する範囲で一致する。

したがって,上記の対応関係から,引用発明は,以下の一致点において,本願補正発明1の構成を満たし,以下の点で相違する。

<一致点>
「光電変換部を含むセンサ回路を有する第1の半導体基板と,
前記センサ回路とは異なる回路を有する第2の半導体基板を備え,
前記第1の半導体基板を最上層とし,前記第1の半導体基板,前記第2の半導体基板が積層され,
前記第1の半導体基板に,外部接続用の電極を構成する電極用金属素子が配置され,
前記第1の半導体基板と前記第2の半導体基板との電気的接続を有する
固体撮像装置。」

<相違点>
・相違点1:本願補正発明1の固体撮像装置が,光電変換部を含むセンサ回路を有する第1の半導体基板と,前記センサ回路とは異なる回路を有する第2の半導体基板に加えて,「『センサ回路とは異なる回路を有する』『第3の半導体基板』」を備え,当該「第3の半導体基板」が,「前記第1の半導体基板を最上層とし,前記第1の半導体基板,前記第2の半導体基板,および前記第3の半導体基板が3層に」なるように積層されているのに対して,引用発明は,「第3の半導体基板」を備えることが特定されていない点。

・相違点2:一致点に係る構成である,電極用金属素子が,本願補正発明1では,「前記第1の半導体基板の受光面の反対側から前記光電変換部に入射する光を遮光する遮光機構を兼ね」るのに対して,引用発明では,そのような特定がされていない点。

・相違点3:一致点に係る構成である,電気的接続が,本願補正発明1では,「シェアードコンタクトが用いられる」のに対して,引用発明では,そのような特定がされていない点。

イ 相違点についての判断
・相違点1について
引用例1には,上記4(2)アのとおり,「増幅型であるCMOS型の固体撮像装置において,光電変換素子の受光面積を確保するため,光電変換素子と転送トランジスタを配した第1基板と,他の回路を配した第2基板とを接合して固体撮像装置を形成する構成が開示されている。」(【0003】),「実施例1の固体撮像装置は2つの部材が張り合わされることによって構成されている。」(【0019】),「このような構成によって,従来の1つの部材(即ち1つの基板)に画素部を全て配置する場合に比べて,光電変換素子303の面積を大きくすることが可能となり感度の向上させることが可能となる。また,従来の1つの部材(即ち1つの基板)に画素部を全て配置する場合に比べて,光電変換素子の面積を同一とするならば,光電変換素子303を多く設けることが可能となり,多画素化が可能となる。なお,第1基板には少なくとも光電変換素子が配置されていればよく,第1基板に増幅トランジスタ306が配置されていてもよい。また,転送トランジスタを設けず,光電変換素子と増幅トランジスタのゲート電極とが接続する構成であってもよい。本発明は,第1基板に配置される素子は任意に選定可能であり,画素回路構成も任意に選択可能である。」(【0020】)とあり,光電変換素子の受光面積を確保するため,あるいは,多画素化を可能とする等の理由によって,固体撮像装置を,1つの部材ではなく,2つの部材を積層した構成とすることが記載されている。

一方,引用例2には,上記4(2)ウのとおり,イメージセンサを備えた第1の半導体チップと,イメージセンサとは異なる回路をそれぞれ有する第2の半導体チップおよび第3の半導体チップとを備え,第1の半導体チップを最上層とし,前記第1の半導体チップ,前記第2の半導体チップ,および第3の半導体チップを3層に積層した半導体イメージセンサ・モジュールの構造が記載されるとともに,このように半導体チップを3層に積層して,1つの単一化されたデバイスとすることで,光電変換素子の開口率の向上,チップ利用率の向上等の効果が得られることが示されている。

そうすると,引用発明と引用例2の前記記載に接した当業者であれば,2つの部材を積層して構成した引用発明において,積層する部材の数を,2層から3層に増やすことによって,2層の場合よりも,光電変換素子の受光面積の確保,チップ利用率の向上等の効果をより一層得ることができる場合があることに容易に思い至るといえる。
してみれば,「第3の半導体基板」を備えていない引用発明に係る固体撮像装置の構成を,光電変換部を含むセンサ回路を有する第1の半導体基板と,前記センサ回路とは異なる回路を有する第2の半導体基板に加えて,「『センサ回路とは異なる回路を有する』『第3の半導体基板』」を備えるものとなし,当該「第3の半導体基板」を,「前記第1の半導体基板を最上層とし,前記第1の半導体基板,前記第2の半導体基板,および前記第3の半導体基板が3層に」なるように積層したものとなすことは,光電変換素子の受光面積の確保,チップ利用率の向上等の必要の程度に応じて,当業者が適宜なし得た設計事項といえる。
したがって,引用発明において,上記相違点1について,本願補正発明1の構成を採用することは当業者が容易になし得たことである。

・相違点2について
引用文献3には,上記4(2)エのとおり,多層配線層及び光電変換部を含む画素が複数配列された画素領域を含む第1の半導体チップ部と,多層配線層及び周辺回路部を含む第2の半導体チップ部とを貼り合わせて接合した固体撮像装置において,前記光電変換部と前記周辺回路部とを至近距離に配置した場合,ソース・ドレイン間で加速されたキャリアがドレイン端で衝突電離するときに出るホットキャリア発光が,前記光電変換部に,雑音として混入するため,光電変換部への前記ホットキャリア発光の注入量を検出限界以下に抑えるために遮光が必要であるという課題,及び,当該遮蔽に,画素領域と前記周辺回路部との間に配された,前記第1の半導体チップ部の多層配線層の互いに一部重ね合わせた複数層の配線,あるいは複数層のダミー配線,あるいは複数層の配線とダミー配線の組み合わせで形成した反射・散乱部材を用いることで前記課題を解決して,固体撮像装置の画質を向上することができることが示されている。

一方,引用発明に係る裏面照射型の固体撮像装置は,光電変換素子が主面に配され,裏面側にはカラーフィルタ層,マイクロレンズ層等が配置される第1基板と,主面にトランジスタが配置される第2基板とが,前記第1基板の主面と前記第2基板の主面とを,第1,第2配線構造を介して向かい合う向きに配置して,第1基板,第1配線構造,第2配線構造,第2基板の順に配置されるように張り合わせた構造を備えるものである。

そうすると,引用文献3の前記記載に接した当業者であれば,引用発明に係る裏面照射型の固体撮像装が,前記第1基板の光電変換素子と,前記第2基板のトランジスタとが,第1,第2配線構造を介して向かい合う向きに配置,すなわち,至近に配置する構造を備えており,そのため,前記トランジスタのソース・ドレイン間で加速されたキャリアがドレイン端で衝突電離するときに出るホットキャリア発光が,第1基板の主面側から,すなわち,カラーフィルタ層,マイクロレンズ層等が配置された第1基板の受光面とは反対の面側から,前記光電変換素子に入射して,雑音として混入する恐れがあることに思い至るといえる。

そして,引用文献3に,前記ホットキャリア発光の注入量を検出限界以下に抑えるためには遮光が必要であること,及び,当該遮蔽に,画素領域と前記周辺回路部との間に配された,第1の半導体チップ部の多層配線層の互いに一部重ね合わせた複数層の配線,あるいは複数層のダミー配線,あるいは複数層の配線とダミー配線の組み合わせで形成した反射・散乱部材を用いることが記載されているのであるから,当該記載に接した当業者であれば,前記第1基板の主面と前記第2基板の主面とを,第1,第2配線構造を介して向かい合う向きに配置して,第1基板,第1配線構造,第2配線構造,第2基板の順に配置されるように張り合わせて構成した裏面照射型の固体撮像装置である引用発明において,前記前記第1基板の光電変換素子と,前記第2基板のトランジスタとの間に配置された,第1配線構造の一部,例えば,アルミニウムを主成分とする配線を含む配線層を,前記第1の半導体基板の受光面の反対側から前記光電変換部に入射する光を遮光する遮光機構を兼ねるように形成することは容易になし得たことである。
したがって,引用発明において,上記相違点2について,本願補正発明1の構成を採用することは当業者が容易になし得たことである。

・相違点3について
引用文献4には,上記4(2)オのとおり,第1の半導体基板の裏面側から第1の半導体基板を貫通して第2の半導体基板の最上層のアルミ配線に達し,さらに,一部において,第1の半導体基板の銅配線に達する,第1の半導体基板側の画素領域及び制御回路と,第2の半導体基板側のロジック回路とを電気的に接続する,1つの接続孔からなる基板間配線が,固体撮像装置の構成を簡素化するとともに,製造工数を削減し,したがって,製造コストをより削減することができるという効果を奏することが示されている。

一方,本願の発明の詳細な説明には,以下の記載がある。
「【0159】
例えば,第1の半導体基板211の図中最も上側から第1の半導体基板211を貫通して第2の半導体基板の多層配線層255内の配線に達し,且つ一部が第1の半導体基板211の多層配線層245の配線に達するコンタクトを形成すれば,貫通孔を1つ設けるだけで第1の半導体基板211と第2の半導体基板212との電気的接続が可能となる。このようなコンタクトはシェアードコンタクトとも称される。」

そうすると,本願の発明の詳細な説明の上記説明に照らして,引用文献4に記載された前記「1つの接続孔からなる基板間配線」は,本願補正発明1の「シェアードコンタクト」であると認められる。

そして,固体撮像装置の構成を簡素化し,製造工数を削減し,製造コストをより削減することができることが望ましいことは当業者にとって周知の課題といえる。
してみれば,引用発明と引用文献4に接した当業者であれば,引用文献4に,第1の半導体基板側の画素領域及び制御回路と,第2の半導体基板側のロジック回路とを電気的に接続する,1つの接続孔からなる基板間配線を用いることにより,固体撮像装置の構成を簡素化するとともに,製造工数を削減し,したがって,製造コストをより削減することができるという効果を奏することが示されているのであるから,引用発明の部材間の電気的接続にあたって,引用文献4に記載された「1つの接続孔からなる基板間配線」,すなわち,「シェアードコンタクト」を用いることは,容易になし得たことである。
したがって,引用発明において,上記相違点3について,本願補正発明1の構成を採用することは当業者が容易になし得たことである。

・効果について
上記相違点1ないし3に基づく効果は,当業者が予測する範囲内のものであって,本願明細書の記載からは,格別のものとは認められない。

(4)むすび
本願補正発明1は,引用例1に記載された引用発明と引用例2なし4に記載された発明に基づいて当業者が容易に発明をすることができたものであるから,本願補正発明1は,特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものである。

5 補正の却下の決定のむすび
したがって,本件補正は,特許法第17条の2第5項第2号に掲げる,特許請求の範囲の減縮を目的とする補正を含むものであり,特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので,同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について
1 本願発明
平成29年6月29日に提出された手続補正書による補正は,上記のとおり却下されたので,本願の請求項1-14に係る発明は,平成29年3月14日に提出された手続補正書によって補正された明細書,特許請求の範囲又は図面の記載からみて,その特許請求の範囲の請求項1-14に記載されている事項により特定されるとおりのものであるところ,そのうち請求項1に係る発明に係る発明(以下「本願発明1」という。)は,次のとおりである。

「【請求項1】
光電変換部を含むセンサ回路を有する第1の半導体基板と,
前記センサ回路とは異なる回路をそれぞれ有する第2の半導体基板および第3の半導体基板とを備え,
前記第1の半導体基板を最上層とし,前記第1の半導体基板,前記第2の半導体基板,および前記第3の半導体基板が3層に積層され,
前記第1の半導体基板に,外部接続用の電極を構成する電極用金属素子が配置され,
前記電極用金属素子は,前記第1の半導体基板の受光面の反対側から前記光電変換部に入射する光を遮光する遮光機構を兼ねる
固体撮像装置。」

2 進歩性について
(1)引用例及びその記載事項
原査定の拒絶理由に引用され,本願の出願前に日本国内又は外国において頒布された刊行物である引用例1ないし4に記載されている事項は,上記「第2 4 (2)引用例とその記載事項,及び,引用発明」の項で指摘したとおりである。

(2)当審の判断
本願発明1を限定したものである本願補正発明1が,前記「第2 4 (3)本願補正発明1の進歩性について」で判断したとおり,引用例1ないし4に記載された発明に基いて当業者が容易に発明をすることができたものと判断されることから,本願発明1も同様に,引用例1ないし4に記載された発明に基いて当業者が容易に発明をすることができたものと認められる。

第4 むすび
以上のとおり,本願の請求項1に係る発明は,引用例1ないし4に記載された発明に基いて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
したがって,他の請求項について検討するまでもなく,本願は拒絶をすべきものである。

よって,結論のとおり審決する。
 
審理終結日 2018-03-05 
結審通知日 2018-03-06 
審決日 2018-03-19 
出願番号 特願2013-89580(P2013-89580)
審決分類 P 1 8・ 121- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 小池 英敏鈴木 肇加藤 俊哉  
特許庁審判長 鈴木 匡明
特許庁審判官 大嶋 洋一
加藤 浩一
発明の名称 固体撮像装置  
代理人 西川 孝  
代理人 稲本 義雄  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ