• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1347272
審判番号 不服2017-6361  
総通号数 230 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2019-02-22 
種別 拒絶査定不服の審決 
審判請求日 2017-05-01 
確定日 2019-01-15 
事件の表示 特願2015-508330「半導体装置および半導体装置の製造方法」拒絶査定不服審判事件〔平成26年10月 2日国際公開,WO2014/156791,請求項の数(6)〕について,次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は,特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成26年3月17日の出願(優先権主張:平成25年3月29日)であって,その手続の経緯は以下のとおりである。
平成28年 7月 5日 拒絶理由通知
平成28年 9月12日 意見書提出・手続補正
平成29年 1月26日 拒絶査定(以下,「原査定」という。)
平成29年 5月 1日 審判請求
平成30年 4月12日 拒絶理由通知(以下,「当審拒絶理由通知1」という。)
平成30年 6月15日 意見書提出・手続補正
平成30年 8月 7日 最後の拒絶理由通知(以下,「当審拒絶理由通知2」という。)
平成30年10月15日 意見書提出・手続補正

第2 本願発明
本願請求項1-6に係る発明(以下,それぞれ「本願発明1」-「本願発明6」という。)は,平成30年10月15日付けの手続補正で補正された特許請求の範囲の請求項1-6に記載された事項により特定される発明であり,本願発明1-本願発明6は以下のとおりの発明である。
「 【請求項1】
炭化珪素基板のおもて面にゲート絶縁膜およびゲート電極からなる絶縁ゲート構造を形成する第1工程と,
前記炭化珪素基板のおもて面に,層間絶縁膜によって前記ゲート電極と絶縁された,アルミニウムまたはアルミニウム合金からなるおもて面電極を形成する第2工程と,
前記おもて面電極の表面に,ニッケル,ニッケル合金,銅,パラジウム,チタン,白金,金または銀からなる金属膜,または,これらの金属からなる金属膜を2層以上積層してなる金属積層膜を形成する第3工程と,
前記第3工程の後,窒素ガス雰囲気,窒素を含む混合ガス雰囲気,真空雰囲気またはアルゴンガス雰囲気のアニールを行う第4工程と,
を含み,
前記第3工程は,
前記炭化珪素基板のおもて面および前記おもて面電極の表面をパッシベーション膜で覆う保護工程と,
前記パッシベーション膜に,前記おもて面電極の表面の60%以上90%以下の範囲を露出するコンタクトホールを形成する開口工程と,
前記おもて面電極の,前記コンタクトホールに露出する表面全面に,めっき法により前記金属膜または前記金属積層膜を形成する金属膜形成工程と,を含むことを特徴とする半導体装置の製造方法。
【請求項2】
前記第2工程後,前記第3工程前に,窒素ガス雰囲気,窒素を含む混合ガス雰囲気,真空雰囲気またはアルゴンガス雰囲気のアニールを行う第5工程をさらに含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第5工程のアニール温度は,前記第4工程のアニール温度よりも高いことを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項4】
前記第5工程のアニール温度は,350℃以上であることを特徴とする請求項2または3に記載の半導体装置の製造方法。
【請求項5】
前記第4工程のアニール温度は,150℃以上450℃以下であることを特徴とする請求項1?4のいずれか一つに記載の半導体装置の製造方法。
【請求項6】
前記第4工程のアニール温度は,300℃以上420℃以下であることを特徴とする請求項5に記載の半導体装置の製造方法。」

第3 引用文献及び引用発明
1 引用文献Aについて
(1)引用文献Aの記載
当審拒絶理由通知1に引用された引用文献A(特表2009-508326号公報)には,図面とともに次の事項が記載されている。(下線は当審で付加した。以下同じ。)
「【技術分野】
【0001】
関連出願の相互参照
本出願は,本明細書によって優先権の請求がなされ,また,その開示が参照によって本明細書に組み込まれる,マーティン・キャロル他による「Solderable Top Metallization and Passivation for Semiconductor Package(半導体パッケージのためのはんだ付け可能な上部メタライゼーションおよびパッシベーション)」という名称の,2005年9月2日に出願された米国特許仮出願第60/714076号に基づき,その利益を主張するものである。
【0002】
本発明は,広義では,半導体デバイスに関し,より詳細には,無鉛はんだ中の活性成分から電極を保護する,半導体デバイスの電極のためのバリア層に関する。」

「【発明が解決しようとする課題】
【0025】
本発明は,無鉛はんだに含まれている酸性のフラックスから,半導体デバイスの電極を保護し,それによって,その下の活性な半導体接合を保護するバリア層を,半導体デバイスの電極に設けて,従来技術の上述の欠点,また,他の欠点を克服するものである。」

「【発明を実施するための最良の形態】
【0066】
図4には,本発明の好適な一実施形態による,半導体デバイス200の一部分の側面断面図が示されている(図4は,正しい縮尺で示されていないことに注意されたい)。一例として,半導体デバイス200は,特許文献1に記載されているようなDiｒecｔFET(商標名)タイプのデバイス・パッケージとしてパッケージされた縦型導電パワーMOSFETである。
【0067】
半導体デバイス200は,シリコン,シリコンカーバイド(SiC),窒化ガリウム(GaN),または,その他同様のものから成る半導体ダイ102を備えている。半導体ダイ102は,その内部に,縦型導電パワーMOSFETとして構成されている接合(図4には示されていない)を形成されている。」

「【0108】
図8?図17は,本発明の一実施形態による,例えば図4および図5に示されている半導体デバイス200および200aを製造するためのプロセスの一例が示されている。
【0109】
当業者には容易に認識されるように,複数の半導体デバイス200/200aを,単一のウェハに同時に形成し,それらの半導体デバイスを最終的に個別化することによって,個々の半導体デバイス200/200aを得ることができる。説明を簡単にするために,単一の半導体デバイス200/200aの製造について説明する。
【0110】
図8から始めると,最初に,縦型導電パワーMOSFETが,任意の公知の手法でシリコン・ウェハ内に形成され,それによって,半導体ダイ102が得られる。さらに,終端領域252が,任意の公知の手法で,半導体ダイ102の活性エリア251の外縁を囲んで形成される場合がある。図示のように,終端領域252は,例えば,フィールド酸化膜リング253,フィールド・プレート254,およびILD層255を備えている。
【0111】
次に図9に示すように,アルミニウムのようなコンタクト金属層404が,活性エリア251の全域にわたって,半導体ダイ102の上面上に,および,終端領域252の上面上にデポジットされ,その後,焼結される。
【0112】
コンタクト金属層404は,活性エリア全域にわたって,例えば約4μmの厚さ205になるようにデポジットされる。コンタクト金属層404がデポジットされると,次に,バリア層が,コンタクト金属層404の,例えば全上面上にデポジットされる。
【0113】
本発明のこの実施形態によれば,バリア層は,例えば約1800Åの厚さにデポジットされたチタン層204である。その後,はんだ付け可能な上端金属406が,チタン層204の上面上にデポジットされる。この場合にも,このはんだ付け可能な上端金属406は,例えば,それぞれ,約2000Åおよび約6000Åの厚さにデポジットされたニッケル層211および銀層212のスタックのような,銀を含んだ金属スタックである。
【0114】
次に図10に示すように,適切なフォトレジスト層408が,はんだ付け可能な上端金属406の直上に形成される。次に説明するように,このフォトレジスト層は,ソース電極104となる領域の上方に,はんだ付け可能なコンタクト210のような少なくとも1つのはんだ付け可能なコンタクトを形成するための,また,ゲート電極105となる領域の上方に,少なくとも1つのはんだ付け可能なコンタクトを形成するためのマスクとして用いられる。
【0115】
従って,フォトレジスト層408は,次に,はんだ付け可能なコンタクトの所望の数およびパターンに基づいて,適切なフォトリソグラフィックマスク・ステップによってパターン化される。それによって,その後,図10に示されているように,開口410のような複数の開口が,フォトレジスト層を貫通して形成され,そのため,はんだ付け可能な上端金属406の上面の一部が露出する。
【0116】
図11に示すように,その後,フォトレジスト層408は,チタン層204の上面から,銀層212およびニッケル層211をエッチングによって除去し,それによって,ソース電極およびゲート電極に対する,はんだ付け可能なコンタクト210のようなはんだ付け可能なコンタクトを形成するためのマスクとして用いられる。
【0117】
一例として,最初に,図10の半導体デバイスを,水酸化アンモニウム(NH_(4)OH)と過酸化水素との室温混合液を含む槽内に約1分間浸漬し,その後,半導体デバイスをリンスすることによって,銀層212をエッチングによって除去することができる。
【0118】
次に,同様に,半導体デバイスを,硝酸(HNO_(3))の槽内に約9分間浸漬して,その後,半導体デバイスをリンスすることによって,ニッケル層211をエッチングによって除去することができる。
【0119】
次に図12に示すように,フォトレジスト層408は,前ステップによって生じたはんだ付け可能なコンタクトの表面から除去され,その後,第2の適切なフォトレジスト層412が,はんだ付け可能なコンタクトの上,および,チタン層204の露出した表面の直上に形成される。
【0120】
それに代えて,例えば,フォトレジスト層408を,そのまま残して,フォトレジスト層412を,例えばチタン層204の露出した表面に沿ってのみ形成する場合もある。以下に説明するように,フォトレジスト層412は,ソース電極104およびゲート電極105を形成するためのマスクとして用いられ,さらに,それに先立って,ソース電極104およびゲート電極105となる領域の直上にバリア層202および203を形成するために用いられる。
【0121】
従って,フォトレジスト層412は,次に,ソース電極およびゲート電極/バリア層の所望のパターンに基づいて,適切なフォトリソグラフィックマスク・ステップによってパターン化される。それによって,その後,図12に示されているように,開口414のような複数の開口が,終端領域に沿って,フォトレジスト層412を貫通して形成され,そのため,チタン層204の上面の一部が露出する。
【0122】
次に図13に示すように,フォトレジスト層412は,コンタクト金属層404の表面から,チタン層204をエッチングによって除去し,それによって,バリア層202およびバリア層203を形成するためのマスクとして用いられる。一例として,図12の半導体デバイスを,100:1の濃度のフッ化水素酸(HF)の槽内に約50秒間浸漬して,その後,半導体デバイスをリンスすることによって,チタン層204をエッチングによって除去することができる。
【0123】
次に図14に示すように,フォトレジスト層412は,ILD層255の表面から,コンタクト金属層404をエッチングによって除去し,それによって,ソース電極104およびゲート電極105を形成するためのマスクとして用いられる。一例として,図13の半導体デバイスを,PAN(燐酸と硝酸の混合液)の槽内に浸漬し,その後,半導体デバイスをリンスすることにより,コンタクト金属層404をエッチングによって除去することができる。
【0124】
図14に示すように,コンタクト金属層404をエッチングして,ソース電極およびゲート電極を形成した結果,コンタクト金属層が,バリア層202および203の外縁端の下方の部分から,エッチングで除去され,その結果,オーバーハング202aおよび203aが形成される場合がある。
【0125】
本発明の一実施形態によれば,これらのオーバーハングは,そのまま残され,そのため,例えば図5に示されている半導体デバイス200aが形成される。
【0126】
それに代えて,本発明の別の一実施形態によれば,これらのオーバーハングは,さらにエッチングされて,場合によっては除去される。例えば,バリア層202および203の外縁端が,ソース電極およびゲート電極の外縁端104aおよび105aまで広がっている程度に,これらのオーバーハングをエッチングすることができる。
【0127】
それに代えて,バリア層の外縁端が,ソース電極およびゲート電極の外縁端よりも内側に引っ込む程度に,これらのオーバーハングをエッチングして,例えば図4に示されている半導体デバイス200を形成することもできる。
【0128】
エッチングをそれ以上行わない場合には,次に,フォトレジスト層412が除去され,それによって,ソース電極およびゲート電極の外縁端104aおよび105aを越えて広がるオーバーハング202aおよび203aを有するバリア層202および203を備えた,例えば図15に示されている半導体デバイスが得られる。
【0129】
それに代えて,チタン層204のさらなるエッチングを行う場合には,図14の半導体デバイスを,再度,フッ化水素酸の槽内に浸漬して,その後,リンスすることができる。バリア層202および203の外縁端を,ソース電極およびゲート電極の外縁端104aおよび105aよりも内側に引っ込める場合には,図14の半導体デバイスを,フッ化水素酸に,約50秒間浸漬することができる。
【0130】
このさらなるエッチングの結果,図16に示すように,ソース電極およびゲート電極の上面に沿って,外縁部231および232を露出させることができる。その後,フォトレジスト層412が除去されて,その結果,例えば図17に示されている半導体デバイスが得られる。
【0131】
フォトレジスト層412が除去されると,その後,例えばアルミニウムから成る金属バックコンタクトが,例えば図15または図17に示されている半導体デバイスの下面上にデポジットされ,それによって,ドレイン電極103が形成される。
【0132】
次に,例えば約18μmの厚さのパッシベーション層220が,はんだ付け可能なコンタクトおよびバリア層202および203を覆い,ソース電極とゲート電極との間の領域を満たすように,図15または図17に示されている半導体デバイスの上面上に形成される。この場合にも,パッシベーション層220は,例えば,はんだレジストとしても働くことができる,任意の適切なエポキシ・パッシベーション層である。
【0133】
その後,任意の適切なプロセスを用いて,はんだ付け可能なコンタクトの各々の上面からパッシベーション層を除去することによって,例えば図4および図5の半導体デバイス200および200aに対して,示されているように,パッシベーション層220に開口が形成される。上述のように,これらの開口は,はんだ付け可能なコンタクトより広いのが好ましく,その下のバリア層202および203まで達していて,はんだ付け可能なコンタクトの各々と,それを囲むパッシベーション層との間に空隙を形成しているのが好ましい。
【0134】
最後に,図4および図5の半導体デバイス200および200aによって部分的に示されているように,ドレイン電極103を,パッケージ・クリップのウェブ113に電気的に接続することにより,半導体デバイスを,DiｒecｔFET(商標名)タイプのデバイス・パッケージとしてパッケージすることができる。」

(2)引用発明A
前記(1)より,引用文献Aには,次の発明(以下,「引用発明A」という。)が記載されていると認められる。

「 シリコンカーバイド(SiC)から成る半導体ダイ102は,その内部に,縦型導電パワーMOSFETが,任意の公知の手法で形成されており,
アルミニウムのようなコンタクト金属層404が,半導体ダイ102の上面上に,デポジットされ,
次に,バリア層が,コンタクト金属層404の,全上面上にデポジットされ,バリア層は,チタン層204であり,
その後,ニッケル層211および銀層212のスタックが,チタン層204の上面上にデポジットされ,
その後,チタン層204の上面から,銀層212およびニッケル層211をエッチングによって除去し,
次に,コンタクト金属層404の表面から,チタン層204をエッチングによって除去し,
コンタクト金属層404をエッチングして,ソース電極およびゲート電極を形成し,
次に,パッシベーション層220が,はんだ付け可能なコンタクトおよびバリア層202および203を覆い,ソース電極とゲート電極との間の領域を満たすように形成される
半導体デバイスを製造するためのプロセス。」

2 引用文献Bについて
当審拒絶理由通知1に引用された引用文献B(特開2006-152431号公報)には,図面とともに次の事項が記載されている。
「【技術分野】
【0001】
本発明は酸化物を少なくとも表面に有するガラス基材或いはセラミック基材に銅めっきを形成しためっき基板,銅めっきを形成する無電解めっき方法およびこの方法を用いた回路形成方法に関する。
【背景技術】
【0002】
従来より,例えば,ガラス基材やセラミック基材にめっき膜を形成する方法として,無電解銅めっき方法が知られている(例えば,特許文献1,2および3参照)。
【0003】
従来の無電解銅めっき方法は,アンカー効果により,基材における銅めっきが形成される被処理面と銅めっきとの間の高い密着力を確保するため,まず被処理面を強く粗面化処理して,被処理面に粗い凹凸形状を形成する。
【0004】
そして,粗面化処理を行ったセラミック基材を銅めっき液に浸漬させることにより,セラミック基材に銅めっきを形成するようになっている。
【0005】
しかし,このように粗面化処理が施されたセラミック基材の被処理面に設けられた銅めっきを,誘電体共振器等の電極として用いる場合,100μm程度のピッチの配線パターンの電極を形成することは可能であるが,20μm程度のピッチの配線パターンを形成するのは困難となってしまい,ファインピッチの配線パターンを形成するには限界があった。」

「【発明が解決しようとする課題】
【0013】
本発明はこれらの点に鑑みてなされたものであり,各基材における鏡面状の被処理面に銅めっきを良好に密着させることができ,これにより,ファインピッチの配線パターンを形成することができるとともに,高周波特性が良好な回路を形成することができるめっき基板,無電解めっき方法およびこの方法を用いた回路形成方法を提供することを目的とする。」

「【0071】
続いて,前記めっき基板の製造するための無電解めっき方法および回路形成方法について図2から図5を参照して説明する。
【0072】
図2は,前記めっき基板のめっき膜を形成するための無電解めっき方法の各工程を示すフローチャートであり,図3は,本実施形態の無電解めっき方法を利用した回路形成方法の各工程を示す概念図である。
【0073】
まず,本実施形態に係る無電解めっき方法に用いられる基材1として,約50%のホウ珪酸ガラスと約50%のアルミナ微粉とを混合して低温焼成したガラス成分を表面に有するセラミック基材1を用意する。このセラミック基材1は,その製造工程上,平滑な第1面2aと,第1面2aより平滑性が劣る第2面2bとが存在し,本実施形態においては,第1面2aと第2面2bとの両面を被処理面として銅めっき膜6を形成することとする。なお,セラミック基材1としては,前述のような50%のホウ珪酸ガラスと50%のアルミナ微粉とを材料とする低温共焼成セラミック基材1に限定されるものではない。
【0074】
図2に示すように,このセラミック基材1に付着したゴミや油脂類等の不純物を除去するため,セラミック基材1を脱脂洗浄する(ST1)。
【0075】
一方,1.33%の塩化錫,0.54%の塩酸を含む塩酸性の塩化錫水溶液,および0.015%の塩化パラジウムを含む塩化パラジウム水溶液を用意する。
【0076】
そして,まず,前記脱脂洗浄をしたセラミック基材1を,23℃の前記塩化錫水溶液中に3分間浸漬させた後,十分に水洗する。
【0077】
続いて,前記セラミック基材1を,30℃の前記塩化パラジウム水溶液中に2分間浸漬させた後,十分に水洗する。
【0078】
さらに,前記セラミック基材1を,再度,前記塩化錫水溶液中に2分間浸漬させた後,前記塩化パラジウム水溶液中に1分間浸漬させることにより,セラミック基材1の第1面2aおよび第2面2bに第1触媒層5を形成する第1触媒処理を行う(ST2)。
【0079】
なお,前述の第1触媒処理工程においては,塩化錫水溶液および塩化パラジウム水溶液にかえて,錫・パラジウムコロイド溶液を用いてもよい。
【0080】
このように,セラミック基材1を塩化錫水溶液と塩化パラジウム水溶液とに交互に浸漬させる第1触媒処理工程を経た後,このセラミック基材1を十分に水洗してから乾燥させる。
【0081】
その後,セラミック基材1に対し,酸素を含む雰囲気内において所定の熱処理時間,所定の熱処理温度によって銅めっき前熱処理を行う(ST3)。ここで,前記熱処理温度については,250?450℃の範囲内で,また熱処理時間については,10分以上の熱処理が行われることが好ましい。
【0082】
この銅めっき前熱処理工程の後,セラミック基材1を,塩化錫溶液と塩化パラジウム溶液とに再度浸漬させて,セラミック基材1の第1面2aおよび第2面2bに積層触媒層9を形成する積層触媒処理を行う(ST4)。なお,前述の積層触媒処理工程においても,塩化錫水溶液および塩化パラジウム水溶液にかえて,錫・パラジウムコロイド溶液を用いてもよい。
【0083】
さらに,この積層触媒処理工程の後,セラミック基材1を再度脱脂洗浄し,約0.05%の硫酸(H_(2)SO_(4))および4%のホルマリンを含有するホルマリン水溶液に1分間浸漬することにより,第1触媒層5および積層触媒層9を還元する(ST5)。
【0084】
その後,前記セラミック基材1を水洗せずに,第1面2aおよび第2面2bに銅めっき膜6を形成するための第1めっき処理を行う。この第1めっき処理においては,2.5g/L(0.039mｏl/L)の銅イオン(Cｕ)と,0.138g/L(0.0023mｏl/L)のニッケルイオン(Ni)と,錯化剤として酒石酸ナトリウムカリウム四水和物(ロッシェル塩)(KNaC_(4)H_(4)O_(6)・4H_(2)O)と,還元剤として約0.2%のホルムアルデヒド(CH_(2)O)を含む銅めっき液を用いる。すなわち,本実施形態における銅めっき液には,前記銅めっき液に含まれる銅イオン100モルに対し,6モルのニッケルイオンが含まれている。
【0085】
なお,銅めっき液におけるニッケルイオンの添加量は,本実施形態に限定されるものではないが,好ましくは,銅めっき液に含まれる銅イオン100モルに対し1?25モルのニッケルイオンが含まれるとよい。もし,ニッケルイオンが,銅イオン100モルに対して1モル未満であると,セラミック基材1と銅めっき膜6との十分な密着性が得られなくなってしまい,一方,ニッケルイオンが25モルよりも多い場合には,銅の物性が低下してしまい,例えば比抵抗が大幅に増加してしまう。
【0086】
さらに,この銅めっき液には,ｐH調整のための約1.5g/Lの水酸化ナトリウム(NaOH)が含まれてｐHが約12.6に調整されているとともに,さらに,約0.1%のキレート剤が含まれている。
【0087】
そして,セラミック基材1を36℃の銅めっき液に所定時間浸漬させることにより,第1面2aおよび第2面2bに約2μmの膜厚の銅めっき膜6を形成する第1めっき処理を行う(ST6)。
【0088】
続いて,銅めっき膜6を形成したセラミック基材1を十分に洗浄した後,乾燥させる(ST7)。
【0089】
さらに,乾燥させたセラミック基材1を,例えば窒素ガス等の不活性ガス雰囲気中や真空中等の実質的に酸素および水素を含まない雰囲気中において,ガラス転移温度以下の熱処理温度により所定の熱処理時間加熱する銅めっき後熱処理を行う(ST8)。ここで,前記熱処理温度については,250?450℃の範囲内で,また熱処理時間については,10分以上の熱処理が行われることが好ましい。これにより,セラミック基材1の第1面2aおよび第2面2bに高密着性の銅めっき膜6を形成し,めっき基板を20製造する。
【0090】
なお,銅めっき後熱処理工程においては,セラミック基材1に所定の圧力を加えながら熱処理を行ってもよい。所定の圧力を加えながら熱処理を行う場合,熱処理温度は150?400℃であることが好ましい。
【0091】
続いて,銅めっき膜6が形成されたセラミック基材1の第1面2aおよび第2面2bに第2触媒層10を形成する第2触媒処理を行う(ST9)。第2触媒処理工程においては,例えば,前記セラミック基材1を,所定温度のパラジウム溶液に所定時間浸漬させることにより行う。なお,第2触媒処理工程において,触媒の条件は本実施形態に限定されるものではない。
【0092】
そして,第2触媒層10を形成したセラミック基材1を純水を用いて洗浄した後,このセラミック基材1を,所定温度のニッケル-リンめっき液に所定時間浸漬させることにより,第1面2aおよび第2面2bに約2μmの膜厚のニッケルめっき膜7を形成する第2めっき処理を行う(ST10)。第2めっき処理工程のめっき処理時間については,20分程度が好ましく,めっき処理温度は80℃程度が好ましい。
【0093】
さらに,前記セラミック基材1を,所定温度の金めっき液に所定時間浸漬させることにより,第1面2aおよび第2面2bに約0.05μmの膜厚の金めっき膜8を形成する第3めっき処理を行う(ST11)。第3めっき処理工程のめっき処理時間については10分程度が好ましく,めっき処理温度は60℃程度が好ましい。
【0094】
なお,第2めっき処理工程および第3めっき処理工程のめっき処理条件は,本実施形態に限定されるものではない。
【0095】
その後,ニッケルめっき膜7および金めっき膜8が形成されたセラミック基材1を,例えば窒素ガス等の不活性ガス雰囲気中や真空中等の実質的に酸素および水素を含まない雰囲気中において,所定の熱処理温度により所定の熱処理時間加熱するニッケルめっき後熱処理を行う(ST12)。ここで,前記熱処理温度については,150?350℃の範囲内であることが好ましい。150℃以下であると,めっき中に取り込まれた水素の除去が不十分となり,一方,350°以上であると,ニッケルめっき膜7および金めっき膜8が剥離しやすくなってしまうからである。また,熱処理時間については,10分?12時間の熱処理が行われることが好ましい。10分以下では,めっき中に取り込まれた水素の除去が不十分となり,一方12時間以上であると,作業性が悪くなってしまうからである。これにより,セラミック基材1の第1面2aおよび第2面2bに高密着性のニッケルめっき膜7および金めっき膜8を形成する。」

3 引用文献1について
(1)引用文献1の記載
原査定の拒絶の理由に引用された引用文献1(特開2013-16538号公報)には,図面とともに次の事項が記載されている。
「【技術分野】
【0001】
本発明は,半導体装置及びその製造方法に関し,特に,基板と,金属膜と,はんだ層と,保護膜とを有する半導体装置及びその製造方法に関する。
【背景技術】
【0002】
従来から,下地層の上に無電解めっきニッケル層を形成し,無電解めっきニッケル層上に電解めっきニッケル層を形成したはんだ接合用電極が知られている(例えば,特許文献1参照)。
【0003】
かかる特許文献1に記載のはんだ接合用電極においては,はんだ接合用電極上に錫を90%以上含むはんだバンプが形成された際に,無電解めっきニッケル層が錫の電極内での拡散を防ぎ,電解めっきニッケル層によりはんだの濡れ性を良好に保つこととしている。これにより,ニッケルがはんだの中に溶け込み,はんだ接合用電極が消失してしまう電極食われという現象の発生を防止することができる。また,無電解めっきニッケル層は,はんだの濡れ性が電解めっきニッケル層に比較して劣ることから,無電解めっきニッケル層上に電解めっきニッケル層を形成することにより,はんだの濡れ性も良好に保っている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2000-349111号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら,特許文献1に記載の構成では,はんだ接合用電極の周囲に,基板を覆う保護膜が必要な状況については何ら考慮されていない。一般的に,はんだ接合用電極は基板の表面上に形成された金属電極上に形成されるが,基板表面の他の露出箇所には半導体素子等の回路素子が形成されている場合が多く,かかる回路素子を保護すべく,基板の表面を覆うとともに,側面がはんだ接合用電極やはんだと接触して密閉するような保護膜を設ける必要がある場合が多い。
【0006】
かかる保護膜を設ける場合,保護膜で基板表面全体を覆ってから,めっき接合用電極を形成する箇所の保護膜をウェットエッチングで除去し,基板表面にある金属電極を露出さっせ,その上にめっき膜を形成してはんだ接合用電極とする場合が多い。
【0007】
しかしながら,保護膜をウェットエッチングで除去すると,保護膜のエッチング面はなだらかに裾が広がった斜面を形成し,保護膜の厚さが薄くなった裾の部分を,上下からめっき膜と金属電極で挟むような形状となり,挟んだ箇所よりも上側では,めっき膜の側面と保護膜の斜面との間に隙間が空くような形状となる場合が多い。かかる形状のはんだ接合用電極(めっき膜)上にはんだを形成すると,はんだがめっき膜と保護膜との隙間に入りこみ,はんだと金属電極との間を隔てているのが,保護膜が薄くなった裾の部分のみとなり,はんだと金属電極との合金化が発生するおそれがある。金属電極には,一般的にAl(アルミニウム)が用いられ,はんだには上述のように錫(Sn)が用いられるため,合金化が発生すると,Al-Sn合金が発生するが,かかるAl-Sn合金は脆弱であり,実装時や素子動作の熱負荷,また使用環境での温度変化の際に,各材料の熱膨張力の差により破断が発生し,システム不良が発生するおそれがあるという問題があった。」

「【実施例1】
【0019】
図1は,本発明の実施例1に係る半導体装置の一例を示した断面図である。図1において,実施例1に係る半導体装置は,半導体基板10と,エミッタ電極20と,金属膜30と,はんだ層40と,保護膜50と,金属ブロック60とを備える。図1において,半導体基板10の表面を覆うようにエミッタ電極20が形成されている。エミッタ電極20の表面上には,金属膜30が形成されており,金属膜30の表面上には,はんだ層40が形成されている。金属膜30の側面及びはんだ層40の側面の下側の一部は,保護膜50と接している。保護膜50は,半導体基板10の表面及びエミッタ電極20の表面の一部を覆うとともに,水平方向には金属膜30及びはんだ層40の方に延び,金属膜30の側面及びはんだ層40の側面の一部を覆っている。また,はんだ層40の表面上には,金属ブロック60が設けられている。
【0020】
半導体基板10は,IGBT(Insulated Gate Bipolar Transistor,絶縁ゲートバイポーラトランジスタ)等の回路素子を形成する対象であり,例えば,半導体ウエハ等が用いられる。半導体基板10には,IGBT等の半導体素子以外にも種々の回路素子が形成されてよいが,図1においては,IGBT(図示せず)のエミッタ電極が半導体基板10の表面に形成された例を挙げて説明する。
【0021】
エミッタ電極20は,半導体基板10上に形成された金属パターンであり,半導体基板10にIGBTが形成された場合のIGBTの電極の一部を構成する。図1においては,半導体基板10にIGBTが形成された例が示されているため,半導体基板10の表面にはエミッタ電極20が形成されているが,例えば,パワーMOS(Metal Oxide Semiconductor)トランジスタ等が形成された場合には,ドレイン電極やゲート電極であってもよい。また,その他の回路素子や回路端子の電極であってもよい。
【0022】
エミッタ電極20は,配線用の種々の金属材料で構成されてよいが,例えば,有るアルミニウム(Al)で構成されてもよい。また,エミッタ電極20は,種々の方法で形成することができ,例えば,蒸着法,スパッタリング法,CVD(Chemical Vapor Deposition,化学的気相成長)法等により形成されてよい。
【0023】
金属膜30は,はんだ接合用電極を構成する金属材料からなる膜である。金属膜30は,はんだとの接合性が考慮され,種々の材料が選択される。例えば,金属膜30は,ニッケル(Ni)膜であってもよいし,Ni-Sn合金膜であってもよい。また,金属膜30は,複数の金属から構成されてよく,ニッケル膜の表面に金(Aｕ)の膜が形成されてもよいし,Ni-Sn合金膜の表面に金膜が形成されてもよい。
【0024】
金属膜30は,めっき,蒸着,CVD,スパッタリング等の種々のプロセスにより形成され得るが,例えば,めっき処理により形成されためっき膜として構成されてもよい。めっき膜は,無電解めっき処理により形成された無電解めっき膜であってもよいし,電気めっき処理により形成された電気めっき膜であってもよい。また,無電解めっき膜と電気めっき膜の2層から構成されてもよい。無電解めっき処理と電気めっき処理の双方を行う場合には,無電解めっき膜がエミッタ電極20上に形成され,無電解めっき膜上に電気めっき膜が形成される構成とされることが好ましい。
【0025】
はんだ層40は,金属ブロック60を金属膜30上に接合するための接合層である。はんだ層40は,種々のはんだ材から構成され得るが,例えば,鉛を含まない鉛フリーはんだから構成されてもよい。鉛フリーはんだの場合,例えば,錫を主成分とするはんだ材が用いられてもよい。
【0026】
保護膜50は,半導体基板10の表面に形成された回路素子を保護するための膜である。よって,保護膜50は,半導体基板10の表面全体を覆い,エミッタ電極20の露出部分も覆う。更に,金属膜30の側面全体とはんだ層40の側面の一部も覆って半導体基板10の表面を密閉し,半導体基板10の表面に形成された回路素子を埃や塵から保護する。
【0027】
保護膜50は,有機材料の一種であるポリイミドから構成される。ポリイミドは,例えば,非感光性ポリイミドを用いてもよい。この場合には,マスクを用いたエッチングによりパターニングを行い,ポリイミドからなる保護膜50を形成することができる。また,保護膜50には,感光性ポリイミドを用いるようにしてもよい。この場合には,露光,現像によりパターニングを行い,ポリイミドからなる保護膜50を形成することができる。
【0028】
保護膜50は,半導体基板10の表面及びエミッタ電極20の表面を適切に保護できるように,十分な厚さを有して保護膜50を形成することができ,例えば,5μm以上の厚さを有する保護膜50を形成してもよい。
【0029】
金属ブロック60は,半導体モジュールを形成する際の半導体素子間の接続用の配線及びスペーサとなる部材であり,銅やアルミニウム等の金属材料から構成される。
【0030】
実施例1に係る半導体装置は,上述のような機能を有する構成要素から構成されているが,図1において,金属膜30及びはんだ層40は,山の裾のように下側に行くにつれて広がる形状を有している。そして,金属膜30及びはんだ層40の側面を覆っている保護膜50は,基板10側から離れて表面側に向かうにつれて,金属膜30及びはんだ層40側に迫り出す形状となっている。これにより,はんだ層40は,金属膜30が存在する領域上にその存在が制約され,はんだ層40が保護膜50と金属膜30との界面に入り込むことを防止できる構成となっている。」

「【実施例3】
【0044】
実施例3においては,実施例1及び実施例2で説明したような,本発明の実施例に係る半導体装置の製造方法の一例について説明する。本実施例に係る半導体装置を製造するためには,基板10,11上にエミッタ電極20,21等の金属パターンを形成し(金属パターン形成工程),エミッタ電極20,21を含めて基板10,11全体を覆うように保護膜50,51を形成する(保護膜形成工程)。保護膜50,51は,ポリイミドからなり,保護膜形成工程においては,十分な加熱が必要であるため,350℃以上で十分に加熱(ベーク)処理を行う(保護膜加熱工程)。その後,保護膜50,51に逆テーパー状の開口を形成し(開口形成工程),当該開口に金属膜30,31を充填するため,金属膜30,31を形成する(金属膜形成工程)。金属膜30,31を形成した後,必要に応じて金属膜30,31を加熱する(金属膜加熱工程)。金属膜加熱工程においては,保護膜加熱工程よりも低い温度で金属膜30,31の加熱が行われる。次に,金属膜30,31上にはんだ層40,41を形成する(はんだ層形成工程)。かかる一連の工程により,本実施例に係る半導体装置が製造される。
【0045】
上述の工程において,保護膜形成工程は,金属膜形成工程及びはんだ層形成よりも先に行われている。上述のように,保護膜50,51にポリイミドを用いた場合,保護膜加熱工程においては,350℃以上で十分に加熱(ベーク)処理を行う。一方,はんだの融点は,350℃よりも低いため,保護膜50,51のベーキングは,金属膜30,31及びはんだ層40,41を形成する前に行う必要がある。よって,本実施例に係る半導体装置の製造方法においては,保護膜形成工程は,金属膜形成工程及びはんだ層形成よりも先に行う。
【0046】
なお,以下,実施例3においては,保護膜50,51に逆テーパー形状の開口を形成する工程について,詳細に説明する。」

「【0054】
図7は,実施例3に係る半導体装置の製造方法における保護膜の開口方法の一例を示した図である。
【0055】
図7(A)は,実施例3に係る半導体装置の製造方法の第1段階の一例を示した図である。図7(A)において,電極23の表面上に保護膜52が形成されており,保護膜52の表面上に開口71を有するマスク70が配置されている。ここで,マスク70は,プリベークが施されて硬化され,保護膜52との密着性が高まった状態となっている。また,電極23は,実施例1,2で説明したエミッタ電極20,21に相当する金属パターンである。この点は,以後の実施例においても同様とする。
【0056】
上述のように,保護膜52を形成するために,ベーキング処理を行うが,ベーキング処理の前に,プリベークというベーキング処理よりも低い温度で加熱を行う処理がある。かかるプリベークは,レジストマスクの水分を除去させるため,レジストが反応しない比較的低い温度で行われる加熱処理であるが,プリベークにおいて,時間を長くしたり,温度を値以上のプリベークよりも上げたりすると,マスク70が硬化し,マスク70と保護膜52との密着性が高まる。プリベークの温度や時間は,保護膜52の特性や用途に応じて適宜定められてよいが,例えば,300℃の温度に設定されてもよい。実施例3に係る保護膜の開口方法では,保護膜52とマスク70との密着性を高める処理を行ってから,保護膜52に開口を形成するエッチング処理を行う。
【0057】
図7(B)は,実施例3に係る半導体装置の製造方法の第2段階の一例を示した図である。図7(B)において,エッチングが進んでいるが,マスク70と保護膜52との密着性が高くなっているため,横方向へのエッチングがあまり進行せず,深さ方向にエッチングが進んだ断面形状となっている。
【0058】
図7(C)は,実施例3に係る半導体装置の製造方法の第3段階の一例を示した図である。図7(C)において,エッチングが更に進んでいるが,マスク70と保護膜52との密着性が高くなっているため,横方向へのエッチングが殆ど進行せず,深さ方向に大幅にエッチングが進んだ断面形状となっている。その結果,マスク70の開口71よりも,横幅の広い開口が形成されており,マスク70付近は逆テーパー形状となっている。
【0059】
図7(D)は,実施例3に係る半導体装置の製造方法の最終段階の一例を示した図である。図7(D)において,エッチングが更に進んで電極23の表面が露出している。マスク70と保護膜52との密着性が高いため,マスク70付近では横方向へのエッチングが殆ど進行せず,電極23付近の深い位置では横方向へのエッチングが進行した状態となっている。これにより,全体として逆テーパー状の開口が形成されている。
【0060】
このように,マスク70と保護膜52との密着性を高める処理を行ってから保護膜52にエッチングで開口を形成することにより,保護膜52を逆テーパー状の側面を有する形状に加工することができる。」

(2)引用発明1
前記(1)より,引用文献1には,次の発明(以下,「引用発明1」という。)が記載されていると認められる。
「 半導体基板10にIGBTが形成され,
半導体基板10の表面にはエミッタ電極20が形成され,
エミッタ電極20は,アルミニウム(Al)で構成され,
金属膜30は,ニッケル(Ni)膜,また,ニッケル膜の表面に金(Aｕ)の膜が形成され,
金属膜30は,めっき処理により形成されためっき膜として構成される半導体素子であって,
基板10,11上にエミッタ電極20,21等の金属パターンを形成し(金属パターン形成工程),
エミッタ電極20,21を含めて基板10,11全体を覆うように保護膜50,51を形成し(保護膜形成工程),
その後,保護膜50,51に逆テーパー状の開口を形成し(開口形成工程),
当該開口に金属膜30,31を充填するため,金属膜30,31を形成し(金属膜形成工程),
金属膜30,31を形成した後,金属膜30,31を加熱する(金属膜加熱工程)
半導体装置の製造方法。」

4 引用文献2について
原査定の拒絶の理由に引用された引用文献2(特開2006-152431号公報)は,上記2の引用文献Bと同一の文献であり,引用文献2には,図面とともに上記2の事項が記載されている。

5 引用文献3について
原査定の拒絶の理由に引用された引用文献3(特開平6-349828号公報)には,図面とともに次の事項が記載されている。
「【0001】
【産業上の利用分野】本発明は集積回路装置の製造方法に関し,特に多層配線金属間の絶縁層間膜のスルーホール開孔方法に関する。」

「【0007】
【実施例】本発明の第1の実施例について図1の(a),(b)を参照して説明する。
【0008】まず図1の(a)において,この実施例は,シリコン基板5上に通常プロセスによって形成されたシリコン酸化膜7,ゲート絶縁膜9,ゲート電極8を有する半導体基板の主表面上に,下層の配線金属であるアルミニウム1を堆積し,パターニングする。
【0009】次に,プラズマCVDにより,膜厚1000?2000オングストロームの酸化膜あるいは窒化膜6を堆積する。第1の絶縁層間膜であるシリコンポリイミド2を,膜厚3000?10000オングストロームとなるように塗布法を用いて塗布し,350?550℃の窒素雰囲気中でポリイミドキュアを行なった後,第2の絶縁層間膜であるシリコンポリイミド3を,塗布法を用いて塗布し,150?250℃のポリイミドキュアを行い,第1のシリコンポリイミド2と同等の厚さとなるように形成する。」

6 引用文献4について
原査定の拒絶の理由に引用された引用文献4(特開平7-86221号公報)には,図面とともに次の事項が記載されている。
「【0001】
【産業上の利用分野】この発明は,半導体基板のダスト除去装置に関し,半導体製造プロセスのクリーン化技術の分野で利用され得る。」

「【0011】
【実施例】以下,この発明に係る半導体基板のダスト除去装置の詳細を図面に示す実施例に基づいて説明する。
【0012】本実施例の説明に先がけて,シリコンウェハ上にポリイミド保護膜を形成する方法を説明する。先ず,シリコンウェハに素子等を形成した後,ウェハ上にポリアミド酸(焼成後ポリイミドになる)を回転塗布する。この時のポリアミド酸の膜厚は,例えば数μm?10μmである。次に,ポリアミド酸に含まれる溶剤の沸点付近の温度で溶剤を揮発させ,その後熱処理を施してイミド化する。なお,溶剤を揮発させる温度は,溶剤によって異なるが,一般に使われているNMP(ノルマル2メチルピロリドン)の場合200?250℃,また熱処理のイミド化焼成温度は300?400℃程度が適当である。また,イミド化焼成は窒素雰囲気中で行い,ポリイミドの酸化を防止したほうが良い。ポリイミドの帯電は,イミド化焼成時に乾燥した窒素ガスとポリイミド表面との摩擦により発生しているものと考えられる。少なくとも焼成直後には,すでに帯電していることが確認されている。この帯電電荷量に相当する電位を測定器で測定した結果+1500ボルトであった。この帯電したウェハ(ポリイミド保護膜)表面への浮遊粒子(ダスト)の付着は一般的によく知られている。しかも,一旦付着した異物は,ポリイミド表面が柔らかなこともあり,硬い異物の場合,次工程の裏面研削時に押し付けられて,ポリイミド保護膜中に埋め込まれる場合もある。このように,ポリイミド上に付着した異物は電気化学的あるいは物理的に吸着しているため,極めて強固で除去が困難である。従って,この異物を除去するために,本実施例は,これら2つの作用に着目したダスト除去装置とした。」

7 引用文献5について
原査定の拒絶の理由に引用された引用文献5(特開2009-111188号公報)には,図面とともに次の事項が記載されている。
「【技術分野】
【0001】
本発明は,縦型のIGBTとダイオードが同じ半導体基板に形成されてなり,主面側と裏面側の両方にメッキ電極層を有する半導体装置に関する。」

「【0043】
(第1の実施形態)
図1は,本実施形態における半導体装置の一例を示す図で,半導体装置100の模式的な断面図である。尚,図1に示す半導体装置100において,図11に示した半導体装置90と同様の部分については,同じ符号を付した。
【0044】
図1に示す半導体装置100においては,図11に示した半導体装置90と同様に,縦型のIGBT100iと,該IGBT100iに逆並列に接続される縦型のダイオード100dとが,それぞれ,セルの集合体として同じ半導体基板10に形成されている。半導体装置100では,IGBT100iのセルの集合体であるIGBTセル領域とダイオード100dのセルの集合体であるダイオードセル領域とが,それぞれ,一つの纏まった領域として構成されている。半導体基板10の主面側では,配線層の形成に一般的に用いられるアルミニウム(Al)またはアルミニウム(Al)合金からなる下地金属層18が,IGBT100iのエミッタ(n)領域とチャネル形成領域であるベース(ｐ)領域およびダイオード100dのアノード(ｐ)領域に共通接続するように形成されている。尚,IGBT100iのベース(ｐ)領域とダイオード100dのアノード(ｐ)領域は,一体の不純物層10aとして形成されている。下地金属層18上には,安価なニッケル(Ni)および金(Aｕ)の積層体からなるメッキ電極層25,26が,順次形成されている。Aｕメッキ電極層33は,はんだ接続のために形成した層であり,はんだ接続等を行わない場合には省略してよい。半導体基板10の裏面側においても,主面側と同様に,アルミニウム(Al)またはアルミニウム(Al)合金からなる下地金属層31が,IGBT100iのコレクタ(ｐ+)領域10cおよびダイオード100dのカソード(n)領域10bに共通接続するように形成されている。また,ニッケル(Ni)および金(Aｕ)の積層体からなるメッキ電極層32,33が,下地金属層31上に順次形成されている。
【0045】
一方,図1に示す半導体装置100においては,図11に示した半導体装置90と異なり,ダイオードセル領域における主面側の半導体基板10上に,酸化膜からなる所定の凸状パターン17aが形成されている。この凸状パターン17aは,IGBTセル領域においてゲート電極を覆う酸化膜17と同じ酸化膜で形成されており,該凸状パターン17a上に下地金属層18が積層されている。
【0046】
次に,図1に示す半導体装置100の製造方法を説明する。図2?図4は,半導体装置100の製造工程別の断面図である。
【0047】
最初に,図2(a)に示すように,シリコン(Si)からなる半導体基板10の主面側に,IGBTとダイオードの構造を,概略,以下のように形成する。
【0048】
LOCOS酸化膜20を介してP導電型の不純物をイオン注入し,IGBTのチャネル形成領域であるベース(ｐ)領域およびダイオードのアノード(ｐ)領域となる不純物層10aを形成する。次に,IGBTセル領域において,トレンチゲート14の構造を形成し,N導電型の不純物をイオン注入してエミッタ領域を形成する。
【0049】
次に,半導体基板10上にPSGやBPSG等の酸化膜を形成した後,所定形状にパターニングして,IGBTセル領域において(トレンチ)ゲート電極14を覆う酸化膜17とダイオードセル領域における所定の凸状パターン17aを形成する。ゲート電極14を覆う酸化膜17とダイオードセル領域における凸状パターン17aは,例えば,同じ4μmのピッチで同一形状のパターンに形成する。図11に示した半導体装置90のように,ダイオードセル領域に酸化膜を残さない場合には,酸化膜17を残すIGBTセル領域にエッチングレートを合わせると,ダイオードセル領域の端部でエッチングレートが高くなり,中央部でエッチングレートが低くなる。このため,ダイオードセル領域に酸化膜を残さない場合には,ダイオードセル領域の全体に亘って均一にエッチングすることが困難で,端部での過剰エッチングや中央部でのエッチング残りが発生し易い。これに対して,図2(a)のダイオードセル領域にも酸化膜からなる凸状パターン17aを残す場合には,ダイオードセル領域の全体に亘ってより均一なエッチングが可能となり,安定したエッチング工程が得られる。
【0050】
次に,図2(b)に示すように,主面側にアルミニウム(Al)またはアルミニウム(Al)-シリコン(Si)合金からなる下地金属層18を形成する。このとき,下地金属層18の表面Saは,半導体基板10上に形成されたIGBTセル領域の酸化膜17とダイオードセル領域の同じ酸化膜からなる凸状パターン17aの凹凸を反映して,図のように部分的に凹部が形成された表面となる。次に,下地金属層18を熱処理(アニール)すると,該凹部に縦に走る結晶粒界が生じる。
【0051】
次に,図2(c)に示すように,IGBTセル領域とダイオードセル領域の下地金属層18の表面Saを露出するようにして,保護膜24をパターニング形成する。
【0052】
次に,半導体基板10の裏面側を研削およびウェットエッチングした後,ホト工程,イオン注入工程,熱処理工程を施し,ダイオードのカソード(n)領域10bやIGBTのコレクタ(ｐ+)領域10cとなる不純物層を形成する。
【0053】
次に,図3(a)に示すように,半導体基板10の裏面側に,アルミニウム(Al)またはアルミニウム(Al)-シリコン(Si)合金からなる下地金属層31を形成する。裏面側の下地金属層31は熱処理を行わず,表面Sbが次のエッチング工程により侵食され易い状態にしておく。
【0054】
次に,図3(b)に示すように,ウェハをエッチング液に入れ,主面側と裏面側の下地金属層18,31の表面Sa,Sbを同時にエッチングする。このとき,半導体基板10の主面側では,凹部の粒界にエッチング液が浸透しエッチングが加速されため,IGBTセル領域およびダイオードセル領域の全体に亘って凹凸が強調された表面Scとなる。半導体基板10の裏面側では,下地金属層31に熱処理が施されていないため,凹凸が発生した表面Sdとなる。
【0055】
次に,図4(a)に示すように,ウェハを亜鉛(Zn)を含む液に入れてジンケート処理を行い,下地金属層18,31の表面Sc,Sdに図中に黒丸で示したようにZnを付着させる。下地金属層18,31の表面Sc,Sdは,IGBTセル領域とダイオードセル領域の全体に亘ってほぼ等しい凹凸を形成しているため,Znを均等且つ稠密に付着させることができる。
【0056】
最後に,図4(b)に示すように,ウェハをメッキに入れて無電解メッキを行い,下地金属層18,31上に,ニッケル(Ni)メッキ電極層25,32およびおよび金(Aｕ)メッキ電極層26,33を順次形成する。前述したジンケート処理で下地金属層18,31の表面Sc,SdにはZnが均等且つ稠密に付着されているため,Niメッキ時にはIGBTセル領域とダイオードセル領域の全体に亘ってNiイオンがZnと均一に置換し,安定したNiメッキ膜の成長が可能で,密着強度の高いメッキ電極層26,33を形成することができる。
【0057】
以上の工程により,図1に示した半導体装置100が製造される。」

「【0082】
図8は,半導体装置100を例とした実装状態を示す図で,図8(a)は,リードフレームL1,L2が主面側と裏面側の両方ではんだ接続されている状態を示した模式的な上面図であり,図8(b)は,図8(a)における一点鎖線A-Aでの断面図である。
【0083】
上記半導体装置100?103は,図8に示すように,主面側メッキ電極層26および裏面側メッキ電極層33に,それぞれ,主面側リードフレームL1および裏面側リードフレームL2をはんだ層H1,H2を介して接続することで,該半導体装置100?103のチップの両面から放熱することが可能である。」

第5 対比及び判断
1 本願発明1について
(1)本願発明1と引用発明Aとの対比
ア 引用発明Aの「シリコンカーバイド(SiC)から成る半導体ダイ102」は,本願発明1の「炭化珪素基板」に相当する。
イ 引用発明Aは,「縦型導電パワーMOSFETが,任意の公知の手法で形成されて」おり,縦型導電パワーMOSFETが,基板のおもて面にゲート絶縁膜およびゲート電極からなる絶縁ゲート構造を有することは技術常識であるから,「基板のおもて面にゲート絶縁膜およびゲート電極からなる絶縁ゲート構造を形成する第1工程」を有しているといえる。
ウ 引用発明Aの「アルミニウムのようなコンタクト金属層404」は,本願発明1の「アルミニウムまたはアルミニウム合金からなるおもて面電極」に相当する。
エ 引用発明Aは,「アルミニウムのようなコンタクト金属層404が,半導体ダイ102の上面上に,デポジットされ」ているから,「基板のおもて面に,」「アルミニウムまたはアルミニウム合金からなるおもて面電極を形成する第2工程」を有しているといえる。
オ 引用発明Aは,「コンタクト金属層404をエッチングして,ソース電極およびゲート電極を形成し,
次に,パッシベーション層220が,はんだ付け可能なコンタクトおよびバリア層202および203を覆い,ソース電極とゲート電極との間の領域を満たすように形成される」から,「アルミニウムまたはアルミニウム合金からなるおもて面電極」は,「前記ゲート電極と絶縁された」ソース電極という電極構造を有しているといえる。
カ 引用発明Aの「チタン層204」及び「ニッケル層211および銀層212のスタック」は,本願発明1の「ニッケル」,「チタン」,「銀」「からなる金属膜を2層以上積層してなる金属積層膜」に相当する。
キ 引用発明Aは「次に,チタン層204が,コンタクト金属層404の,全上面上にデポジットされ,
その後,ニッケル層211および銀層212のスタックが,チタン層204の上面上にデポジットされ」るから,「前記おもて面電極の表面に,」「ニッケル」,「チタン」,「銀」「からなる金属膜を」「積層してなる金属積層膜」「を形成する第3工程」を有しているといえる。
ク 引用発明Aの「パッシベーション層220」は,本願発明1の「パッシベーション膜」に相当する。
ケ 引用発明Aは「次に,パッシベーション層220が,はんだ付け可能なコンタクトおよびバリア層202および203を覆い,ソース電極とゲート電極との間の領域を満たすように形成される」から,「前記炭化珪素基板のおもて面および前記おもて面電極の表面をパッシベーション膜で覆う保護工程」を有しているといえる。
コ 引用発明Aの「半導体デバイスを製造するためのプロセス」は,本願発明1の「半導体装置の製造方法」に相当する。
サ すると,本願発明1と引用発明Aとは,下記シの点で一致し,下記スの点で相違する。

シ 一致点
「 炭化珪素基板のおもて面にゲート絶縁膜およびゲート電極からなる絶縁ゲート構造を形成する第1工程と,
前記炭化珪素基板のおもて面に,前記ゲート電極と絶縁された,アルミニウムまたはアルミニウム合金からなるおもて面電極を形成する第2工程と,
前記おもて面電極の表面に,ニッケル,チタン,銀からなる金属膜を積層してなる金属積層膜を形成する第3工程と,
前記第3工程は,
前記炭化珪素基板のおもて面および前記おもて面電極の表面をパッシベーション膜で覆う保護工程と,を含むことを特徴とする半導体装置の製造方法。」

ス 相違点
(ア)相違点1
本願発明1は,「前記炭化珪素基板のおもて面に,」「前記ゲート電極と」「アルミニウムまたはアルミニウム合金からなるおもて面電極」とを絶縁する「層間絶縁膜」を有するのに対し,引用発明Aはそうではない点。
(イ)相違点2
本願発明1は,「ニッケル,ニッケル合金,銅,パラジウム,チタン,白金,金または銀からなる金属膜,または,これらの金属からなる金属膜を2層以上積層してなる金属積層膜を形成する」を有するのに対して,引用発明Aは,ニッケル,チタン,銀からなる金属膜を積層してなる金属積層膜を形成する点。
(ウ)相違点3
本願発明1は,「前記第3工程の後,窒素ガス雰囲気,窒素を含む混合ガス雰囲気,真空雰囲気またはアルゴンガス雰囲気のアニールを行う第4工程」を有するのに対して,引用発明Aは,そうではない点。
(エ)相違点4
本願発明1は,「前記パッシベーション膜に,前記おもて面電極の表面の60%以上90%以下の範囲を露出するコンタクトホールを形成する開口工程と,
前記おもて面電極の,前記コンタクトホールに露出する表面全面に,めっき法により前記金属膜または前記金属積層膜を形成する金属膜形成工程」を有するのに対し,引用発明Aは,「その後,チタン層204の上面から,銀層212およびニッケル層211をエッチングによって除去し,
次に,コンタクト金属層404の表面から,チタン層204をエッチングによって除去し,
コンタクト金属層404をエッチングして,ソース電極およびゲート電極を形成し,
次に,パッシベーション層220が,はんだ付け可能なコンタクトおよびバリア層202および203を覆い,ソース電極とゲート電極との間の領域を満たすように形成される」点。

(2)相違点についての判断
まず,相違点4について検討する。
引用発明Aは,「無鉛はんだに含まれている酸性のフラックスから,半導体デバイスの電極を保護」することを目的とする(前記第3の1(1)【0025】)。そして,この目的を達成するために,銀層およびニッケル層を除去し,チタン層を除去した後で,「パッシベーション層220が,はんだ付け可能なコンタクトおよびバリア層202および203を覆い,ソース電極とゲート電極との間の領域を満たすように形成される」ことで,パッシベーション層ははんだレジストとして働く(前記第3の1(1)【0132】)。してみると,その形成工程を変更して相違点4に係る工程とすることは,引用発明Aの目的に反することになるから阻害要因があるというべきである。
また,本願発明1は,相違点1-4に係る構成を備えることによって,「ゲート電極へのマイナス電圧印加によってゲートしきい値電圧が低下することを抑制することができる」(本願明細書【0020】)という格別の効果を奏すると認められる。

(3)まとめ
したがって,本願発明1は,引用文献A,Bに記載された発明に基づいて,当業者が容易に発明できたものではない。

(4)本願発明1と引用発明1との対比
ア 引用発明1は,「半導体基板10にIGBTが形成され」ており,IGBTが基板のおもて面にゲート絶縁膜およびゲート電極からなる絶縁ゲート構造を有することは技術常識であるから,「基板のおもて面にゲート絶縁膜およびゲート電極からなる絶縁ゲート構造を形成する第1工程」を有しているといえる。
イ 引用発明1の「エミッタ電極20は,アルミニウム(Al)で構成され」ているから,引用発明1の「エミッタ電極20」は,本願発明1の「アルミニウムまたはアルミニウム合金からなるおもて面電極」に相当する。
ウ 引用発明1は,「基板10,11上にエミッタ電極20,21等の金属パターンを形成し」ており,「基板のおもて面に,」層間絶縁膜によって前記ゲート電極と絶縁された,「アルミニウムまたはアルミニウム合金からなるおもて面電極を形成する第2工程と」を有しているといえる。
エ 引用発明1は,「エミッタ電極20,21を含めて基板10,11全体を覆うように保護膜50,51を形成し(保護膜形成工程),
その後,保護膜50,51に逆テーパー状の開口を形成し(開口形成工程),
当該開口に金属膜30,31を充填するため,金属膜30,31を形成し(金属膜形成工程)」ており,また,「金属膜30は,ニッケル(Ni)膜,また,ニッケル膜の表面に金(Aｕ)の膜が形成される」から,「前記おもて面電極の表面に,」「ニッケル,」「からなる金属膜,または,」「ニッケル,」「金」「の金属からなる金属膜を」「積層してなる金属積層膜を形成する第3工程」を有しているといえる。
オ 引用発明1の「金属膜30,31を形成した後,金属膜30,31を加熱する(金属膜加熱工程)」ことは,本願発明1の「前記第3工程の後,」「アニールを行う第4工程」に相当する。
カ 引用発明1の「保護膜50,51」は,本願発明1の「パッシベーション膜」に相当する。
キ 引用発明1は,「エミッタ電極20,21を含めて基板10,11全体を覆うように保護膜50,51を形成し(保護膜形成工程)」ており,「基板のおもて面および前記おもて面電極の表面をパッシベーション膜で覆う保護工程」を有しているといえる。
ク 引用発明1は,「保護膜50,51に逆テーパー状の開口を形成し(開口形成工程)」ており「 前記パッシベーション膜に,前記おもて面電極の表面」「を露出するコンタクトホールを形成する開口工程」を有しているといえる。
ケ 引用発明1は,「金属膜30は,めっき処理により形成されためっき膜として構成され」ており,「当該開口に金属膜30,31を充填するため,金属膜30,31を形成し(金属膜形成工程)」ているから,「前記おもて面電極の,前記コンタクトホールに露出する表面全面に,めっき法により前記金属膜または前記金属積層膜を形成する金属膜形成工程」を有しているといえる。
コ すると,本願発明1と引用発明1とは,下記サの点で一致し,下記シの点で相違する。

サ 一致点
「 基板のおもて面にゲート絶縁膜およびゲート電極からなる絶縁ゲート構造を形成する第1工程と,
前記基板のおもて面に,層間絶縁膜によって前記ゲート電極と絶縁された,アルミニウムまたはアルミニウム合金からなるおもて面電極を形成する第2工程と,
前記おもて面電極の表面に,ニッケルからなる金属膜,または,ニッケル,金の金属からなる金属膜を積層してなる金属積層膜を形成する第3工程と,
前記第3工程の後,アニールを行う第4工程と,
を含み,
前記第3工程は,
前記基板のおもて面および前記おもて面電極の表面をパッシベーション膜で覆う保護工程と,
前記パッシベーション膜に,前記おもて面電極の表面を露出するコンタクトホールを形成する開口工程と,
前記おもて面電極の,前記コンタクトホールに露出する表面全面に,めっき法により前記金属膜または前記金属積層膜を形成する金属膜形成工程と,を含むことを特徴とする半導体装置の製造方法。」

シ 相違点
(ア)相違点5
本願発明1は,「炭化珪素基板」を有するのに対して,引用発明1は,基板材料が不明である点。
(イ)相違点6
本願発明1は,「ニッケル,ニッケル合金,銅,パラジウム,チタン,白金,金または銀からなる金属膜,または,これらの金属からなる金属膜を2層以上積層してなる金属積層膜を形成する」を有するのに対して,引用発明1は,ニッケルからなる金属膜,または,ニッケル,金の金属からなる金属膜を積層してなる金属積層膜を形成する点。
(ウ)相違点7
本願発明1は,「窒素ガス雰囲気,窒素を含む混合ガス雰囲気,真空雰囲気またはアルゴンガス雰囲気」のアニールを行うのに対して,引用発明1は,アニールの雰囲気が不明である点。
(エ)相違点8
本願発明1は,おもて面電極の表面の「60%以上90%以下の範囲」を露出するのに対して,引用発明1は,おもて面電極の表面の露出の程度が不明である点。

(5)相違点についての判断
相違点5-8について検討する。
引用文献1-5のいずれにおいても,本願発明1の課題であるSiC-MOSFETにおいて「ゲート電極にマイナス電圧が印加された場合に,ゲートしきい値電圧Vｔhが所望の設定値から大きく低下するという問題」(本願明細書【0009】)を認識しておらず,引用発明1において,引用文献2-5に記載された事項を組み合わせる動機付けがない。
そして,本願発明1は,相違点5-8に係る構成を備えることによって,「ゲート電極へのマイナス電圧印加によってゲートしきい値電圧が低下することを抑制することができる」(本願明細書【0020】)という格別の効果を奏すると認められる。

(6)まとめ
したがって,本願発明1は,引用文献1-5に記載された発明に基づいて,当業者が容易に発明できたものではない。

2 本願発明2-6について
(1)本願発明2-6は,本願発明1の発明特定事項をすべて含むものであるから,本願発明1と同じ理由により,引用文献A,Bに記載された発明に基づいて,当業者が容易に発明できたものではない。
(2)本願発明2-6は,本願発明1の発明特定事項をすべて含むものであるから,本願発明1と同じ理由により,引用文献1-5に記載された発明に基づいて,当業者が容易に発明できたものではない。

第6 原査定について
原査定は,補正前の請求項1-7に係る発明について,引用文献1-5に記載された発明に基づいて,当業者が容易に発明できたものであるから,特許法第29条第2項の規定により特許を受けることができないというものである。
しかしながら,平成30年10月15日付け手続補正により補正された請求項1-6に記載された発明は,上述のとおり,引用文献1-5に記載された発明に基づいて,当業者が容易に発明できたものではない。したがって,原査定を維持することはできない。

第7 当審拒絶理由1について
特許法第29条第2項について
当審では,補正前の請求項1-7に係る発明について,引用文献A,Bに記載された発明に基づいて,当業者が容易に発明できたものであるから,特許法第29条第2項の規定により特許を受けることができないというものである。
しかしながら,平成30年10月15日付け手続補正により補正された請求項1-6に記載された発明は,上述のとおり,引用文献A,Bに記載された発明に基づいて,当業者が容易に発明できたものではないから,この拒絶の理由は解消した。

第8 当審拒絶理由2について
特許法第17条の2第3項について
当審では,平成30年6月15日付けでした手続補正は,出願当初明細書に記載された事項の範囲内においてしたものではないとの拒絶の理由を通知しているが,平成30年10月15日付けの補正において,この拒絶の理由は解消した。

第9 むすび
以上のとおり,本願発明1-6は,当業者が引用文献1-5に記載された発明に基づいて容易に発明をすることができたものではない。
したがって,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2018-12-25 
出願番号 特願2015-508330(P2015-508330)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 小川 将之、恩田 和彦  
特許庁審判長 深沢 正志
特許庁審判官 河合 俊英
小田 浩
発明の名称 半導体装置および半導体装置の製造方法  
代理人 酒井 昭徳  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ