• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 発明同一 特許、登録しない(前置又は当審拒絶理由) H03M
審判 査定不服 特174条1項 特許、登録しない(前置又は当審拒絶理由) H03M
管理番号 1350306
審判番号 不服2016-17581  
総通号数 233 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2019-05-31 
種別 拒絶査定不服の審決 
審判請求日 2016-11-25 
確定日 2019-03-27 
事件の表示 特願2015- 2660「複数の巡回冗長検査(CRC)を生成するための方法及び装置」拒絶査定不服審判事件〔平成27年 4月30日出願公開、特開2015- 84593〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯・本願発明
本願は,2008年9月12日(パリ条約による優先権主張外国庁受理2007年9月18日,2008年6月20日(いずれも米国))を国際出願日とする出願である特願2010-525747号の一部を平成25年6月18日に新たな特許出願とした,特願2013-127376号のさらにその一部を,平成27年1月8日に新たな特許出願としたものであって,平成28年7月19日付けで拒絶査定がなされ,これに対し,平成28年11月25日に拒絶査定不服審判が請求されるとともに同時に手続補正書が提出され,その後,当審より,平成29年11月27日付けで拒絶理由が通知されたところ,平成30年4月26日に手続補正書が提出され,さらに,当審より同年6月6日付けで拒絶理由が通知されたところ,同年9月11日に手続補正書が提出されたものである。
そして,本願の請求項1に係る発明(以下,「本願発明」という。)は,明細書,特許請求の範囲及び図面の記載からみて,平成30年9月11日付けの手続補正書により補正された特許請求の範囲の請求項1に記載された,次のとおりのものと認める。

「通信のための送信方法であって,
第1の巡回冗長検査(CRC)生成多項式に基づいて前記トランスポートブロックのビットシーケンスの元の順序に従ってトランスポートブロックのトランスポートブロックCRCを生成するステップと,
前記トランスポートブロックCRCを含む前記トランスポートブロックのビット数が最大コードブロックサイズより大きい場合,前記トランスポートブロックを複数個のコードブロックに分割するステップと,前記複数個のコードブロックの中の一つは,前記トランスポートブロックの一部及び前記トランスポートブロックCRCを含み,
第2のCRC生成多項式に基づいて前記複数個のコードブロックに対して同一の長さを有する複数個のコードブロックCRCを前記コードブロックのビットシーケンスの逆順に従って生成するステップと,前記複数個のコードブロックCRCの各々は,前記トランスポートブロックCRCと同一の長さを有し,対応するコードブロックに基づいて生成され,
前記複数個のコードブロックの中の少なくとも一つのコードブロックと,前記複数個のコードブロックCRCの中の前記少なくとも一つのコードブロックに対応する少なくとも一つのコードブロックCRCがともに符号化され,前記符号化された少なくとも一つのコードブロックと前記符号化された少なくとも一つのコードブロックCRCを送信するステップと,を含み,
前記第1のCRC生成多項式と相違する第2のCRC生成多項式は,g_(2)(x)=x^(24)+x^(23)+x^(6)+x^(5)+x+1であることを特徴とする方法。」

第2 当審が通知した拒絶理由
平成30年6月6日付けで当審が通知した拒絶理由(以下,「当審拒絶理由」という。)のうちの理由2の概要は,この出願の請求項1に係る発明は,その出願の日前の外国語特許出願(特許法第184条の4第3項の規定により取り下げられたものとみなされたものを除く。)であって,その出願後に国際公開がされた下記の先願1に係る外国語特許出願の国際出願日における国際出願の明細書,請求の範囲又は図面に記載された発明と同一であり,しかも,この出願の発明者がその出願前の外国語特許出願に係る上記の発明をした者と同一ではなく,またこの出願の時において,その出願人が上記外国語特許出願の出願人と同一でもないので,特許法第29条の2の規定により,特許を受けることができない(同法第184条の13参照),というものである。

先願1:特願2010-524949号(国際公開第2009/036004号,国際出願日2008年9月10日,優先日2007年9月14日)

第3 先願発明
1 先願明細書の記載事項
当審の拒絶理由に引用された,PCT/US2008/075775号(国際公開第2009/036004号,国際出願日2008年9月10日,優先日2007年9月14日)(以下,「先願」という。)の国際出願日における国際出願の明細書,請求の範囲または図面(以下,「先願明細書」という。)には,「MULTI-LAYER CYCLIC REDUNDANCY CHECK CODE IN WIRELESS COMMUNICATION SYSTEM」([当審仮訳]:無線通信システムにおける多層巡回冗長検査コード)に関し,図面とともに以下の事項が記載されている。
なお,当該記載事項は,先願の優先権主張の基礎である米国特許出願第11/855637号に記載されている事項に同じである。また,当審仮訳は,先願の公表公報である特表2010-539797号公報の記載を参考に作成した。

(1)「[00010] Error detection is provided on protocol data units, for example, transport blocks, through a Cyclic Redundancy Check (CRC). FIG. 2 is a wireless communication device 200, or portion thereof, configured to CRC code data for transmission in a wireless communication system. In FIG. 1 such data is transmitted between the base station 101 and the remote unit 103. In 3GPP LTE implementations, the data or protocol data unit is a transport block. CRC coding generally occurs in the transmitter of both the base unit and the remote unit. In FIG. 2, the transmitter includes a first CRC coder entity 210 configured to generate a first block of CRC parity bits on a transport block 202.

[00011] The entire transport block is generally used to calculate or generate the CRC parity bits. Denote the bits in a transport block delivered to layer 1 by a_(0) ,a_(1) ,a_(2) ,a_(3) ,...,a_(A-1) and the parity bits by p_(0) ,p_(l) ,p_(2) ,p_(3) ,..., p_(L-l). A is the size of the transport block and L is the number of parity bits. In one 3GPP LTE implementation, the first block includes 24 CRC parity bits, i.e., L set to 24 bits, although more generally, the block may include some other number of parity bits. The parity bits are computed based on a first CRC generator polynomial 212. The first block of CRC parity bits are generally associated with the transport block. In FIG. 2, the first block of CRC parity bits 204 are appended to the transport block 202. In other embodiments, the first block of CRC parity bits are attached to some other portion of the transport block.

[00012] In FIG. 2, the wireless communication device 200 also includes a segmentation entity 214. The transport block with the first CRC parity bits attached are delivered to the segmentation entity. The input bit sequence to the code block segmentation is denoted by b_(0) ,b_(1) ,b_(2) ,b_(3) ,...,b_(B-1) where B > 0. The segmentation entity segments the transport block 202 having the associated first block of CRC parity bits into a plurality of code blocks 206, 207, 208. A second CRC coder entity 216 is configured to generate a second block of CRC parity bits on each of the plurality of code blocks 206, 207 and 208. Each of the second blocks of CRC parity bits are based on a second generator polynomial 218. In one 3GPP LTE implementation, the second block of CRC parity bits also includes 24 CRC parity bits. Each of the second block of CRC parity bits is then associated with the corresponding code block on which the second block of CRC parity bits is based. In FIG. 2, the second block of CRC parity bits 230, 232 and 234 are appended to the corresponding code blocks 206, 207 and 208. This process may be implemented serially for each of the segmented code blocks. In some implementations, segmentation is conditional. For example, if B is larger than the maximum code block size, e.g., Z=6144, segmentation of the input bit sequence is performed and an additional CRC sequence of L = 24 bits is attached to each code block where the CRC bits are calculated based on a second CRC generator polynomial. If B is smaller than or equal to the maximum code block size, then code block segmentation 214 is transparent, and no second block of CRC parity bits are needed.

[00013] The inventors have recognized that the use of the same generator polynomials for the first and second CRC coders 210 and 216 in FIG. 2 leads to error events that remain undetected at one or both levels of CRC checking. If the error event remains undetected at both levels of CRC checking, the receiver will accept an incorrect block as a correct one. Therefore, it is preferable to reduce the error events that may remain undetected at both levels of CRC checking. For a CRC code, an error event that is equal to a non-zero codeword cannot be detected by the CRC decoder (It is also noted that a non-cyclic shifted version of a codeword is still a codeword.). Therefore, when the same generator polynomials for the first and second CRC coders are chosen, an undetectable error event in the systematic portion of the code block will remain undetected at both levels of CRC checking and the receiver may accept an incorrect block.

[00014] The inventors have recognized further that the error detection capability of the two-level CRC can be improved by using different generator polynomials for CRC encoding the transport block and the segmented code blocks. Thus in some embodiments, the first and second generator polynomials are different. In one embodiment, for example, the first and second generator polynomials have at least one different factor. In another embodiment, the first and second generator polynomials share no common factors. In another embodiment, the first and second generator polynomials having different sets of polynomial coefficients. In other embodiments, the first and second generator polynomials are distinguished by other characteristics. More generally, the first and second polynomials may be distinguished by a combination of these and/ or other characteristics. In one embodiment, the first and second generator polynomials share a factor of (D + 1) and/or a common degree. In other embodiments, however, the first and second generator polynomials are the same as discussed further below.」

([当審仮訳]:
[00010] エラー検出は,巡回冗長検査(CRC)によって,プロトコルデータユニット(たとえばトランスポートブロック)に対して行なわれる。図2は,無線通信システムにおける送信用のCRCコードデータに対して構成された,無線通信装置200またはその部分を示す。図1において,このようなデータは,基地局101と遠隔ユニット103の間で送信される。3GPP LTEの実施において,データまたはプロトコルデータユニットは,トランスポートブロックである。CRC符号化は,通常,基地局及び遠隔ユニットの両方の送信機で発生する。図2において,送信機は,トランスポートブロック202に対し第1CRCパリティビットブロックを生成するように構成された第1CRC符号器210を含む。
[00011] トランスポートブロックの全体は,一般に,CRCパリティビットの計算または生成に使用される。レイヤ1に配信されたトランスポートブロックのビットをa_(0) ,a_(1) ,a_(2) ,a_(3) ,...,a_(A-1)として表し,パリティビットをp_(0) ,p_(l) ,p_(2) ,p_(3) ,..., p_(L-l)として表す。Aはトランスポートブロックのサイズであり,Lはパリティビットの数である。一つの3GPP LTEの実施において,第1ブロックは24個のCRCパリティビットを含む(すなわちLは24ビットに設定される)。しかし,より一般的には,ブロックが他の数のパリティビットを含む場合がある。パリティビットは,第1CRC生成多項式212に基づき計算される。第1CRCパリティビットブロックは,一般に,トランスポートブロックに付加される。図2において,第1CRCパリティビットブロック204が,トランスポートブロック202に追加される。他の具体化において,第1CRCパリティビットブロックは,トランスポートブロックの他の部分に付けられる。
[00012] 図2において,無線通信装置200は,セグメント化器214も含む。付けられた第1CRCパリティビットブロックを伴うトランスポートブロックは,セグメント化器に配信される。コードブロックのセグメント化に対する入力ビットのシーケンスは,b_(0) ,b_(1) ,b_(2) ,b_(3) ,...,b_(B-1)として表され,B>0である。セグメント化器は,付加された第1CRCパリティビットブロックを有するトランスポートブロック202を,複数個のコードブロック206,207,208にセグメント化する。第2CRC符号器216は,複数個のコードブロック206,207,208のそれぞれに対し,第2CRCパリティビットブロックを生成するように構成されている。第2CRCパリティビットブロックのそれぞれは,第2生成多項式218に基づく。3GPP LTEの実施において,第2CRCパリティビットブロックはまた,24個のCRCパリティビットを含む。すると,第2CRCパリティビットブロックのそれぞれは,第2CRCパリティビットブロックの元となる対応するコードブロックに付加される。図2において,第2CRCパリティビットブロック230,232,234は,対応するコードブロック206,207,208に追加される。この処理は,セグメント化されたコードブロックのそれぞれに連続的に実施されてもよい。幾つかの実施において,セグメント化は条件付けされている。たとえばBが,最大コードブロックサイズ,たとえばZ=6144よりも大きい場合,入力ビットシーケンスのセグメント化が行なわれ,L=24ビットの追加のCRCシーケンスが,コードブロックのそれぞれに付けられ,ここで,CRCビットは,第2CRC生成多項式に基づき計算される。Bが最大コードブロックサイズ以下である場合,コードブロックのセグメント化器214は透過的であり,第2CRCパリティビットブロックは不要である。
[00013] 図2に示す第1CRC符号器210と第2CRC符号器216とに,共通の生成多項式を使用する場合,CRCチェックの一方のレベルまたは両レベルにおいて検出されないままのエラーイベントが生じることを発明者らは認識した。CRCチェックの両レベルにおいてエラーイベントが検出されないままである場合,受信機は,誤ったブロックを,正しいブロックとして受け入れるだろう。このため,CRCチェックの両レベルにおいて検出されないエラーイベントを,減らすことが好ましい。CRCコードについて,0以外の符号語に相当するエラーイベントは,CRC復号器によっては検出することができない(符号語が非周期的にシフトした形態は,なお符号語であることに留意されたい)。したがって,第1CRC符号器と第2CRC符号器とに共通の生成多項式を選択した場合,コードブロックのシステマチック部分において検出できないエラーイベントは,CRCチェックの両レベルにおいて検出されないまま残り,受信機は誤ったブロックを受け入れる場合がある。
[00014] 発明者らは更に,トランスポートブロックおよびセグメント化されたコードブロックを符号化するCRCに対し,互いに異なる生成多項式を使用することによって,2レベルのCRCチェックのエラー検出能力が改善され得ることを認識した。したがって,幾つかの具体化において,第1生成多項式と第2生成多項式は互いに異なる。一つの具体化において,たとえば第1生成多項式と第2生成多項式は,少なくとも1個の互いに異なる因数を有する。別の具体化において,第1生成多項式と第2生成多項式は,共通の因数を共有しない。別の具体化において,第1生成多項式と第2生成多項式は,多項式係数の互いに異なる組を有する。他の具体化において,第1生成多項式と第2生成多項式は,他の特性によって識別される。より一般的には,第1生成多項式と第2生成多項式は,これらの特性および/または他の特性の組合せによって区別されてもよい。一つの具体化において,第1生成多項式と第2生成多項式は,(D+1)の因数および/または共通の次数を共有する。しかし,他の具体化においては,以降で更に議論されるように,第1生成多項式と第2生成多項式は同じである。)

(2)「[00027] In another implementation, the first and second generator polynomials are selected from a group of generator polynomials comprising:
D^(24)+D^(23)+D^(6)+D^(5)+D+1; D^(24)+D^(21)+D^(20)+D^(17)+D^(15)+D^(11)+D^(9)+D^(8)+D^(6)+D^(5)+D+1; and D^(24)+D^(23)+D^(18)+D^(17)+D^(14)+D^(11)+D^(10)+D^(7)+D^(6)+D^(5)+D^(4)+D^(3)+D+1. In another implementation, at least one of the first and second generator polynomials is D^(24)+D^(23)+D^(6)+D^(5)+D+1.」
([当審仮訳]:
[00027] 別の実施において,第1生成多項式と第2生成多項式は,D^(24)+D^(23)+D^(6)+D^(5)+D+1; D^(24)+D^(21)+D^(20)+D^(17)+D^(15)+D^(11)+D^(9)+D^(8)+D^(6)+D^(5)+D+1; 及び D^(24)+D^(23)+D^(18)+D^(17)+D^(14)+D^(11)+D^(10)+D^(7)+D^(6)+D^(5)+D^(4)+D^(3)+D+1を含む生成多項式の一群から選択される。別の実施において,第1生成多項式と第2生成多項式のうちの少なくとも1つは,D^(24)+D^(23)+D^(6)+D^(5)+D+1である。)

(3)「[00036] In FIG. 2, the wireless communication device 200 also includes a channel encoding entity 222 configured to encode each of the code blocks including the associated second block of CRC parity bits. The channel encoding entity may embody any number of different forms including but not limited to a turbo encoder, or a convolutional encoder among other channel encoders. The transmitter also includes a concatenating entity 224 configured to concatenate the code blocks after channel encoding. The output of the concatenating entity is coupled to a power amplifier for transmission. The concatenating entity 224 may perform a series of one or more other operations to prepare the code blocks for transmission, for example, rate matching, HARQ redundancy version selection, channel interleaving, bit scrambling, mapping to physical channel resources, bit-to-symbol mapping, IFFT, DFT spreading, etc.」
([当審仮訳]:
[00036] 図2において,無線通信装置200は,付加された第2CRCパリティビットブロックを含むコードブロックのそれぞれを符号化するように構成されたチャネル符号器222を,更に含む。チャネル符号器222は,任意数の異なる形式を具現化してもよく,異なる形式は,それらに制限されないが,他のチャネル符号器のうちでターボ符号器または畳込み符号器を含む。送信機は,チャネル符号化後にコードブロックを連結するように構成された送信連結器224を更に含む。送信連結器の出力は,送信用の電力増幅器に結合される。送信連結器224は,送信用にコードブロックを準備するために,1つ以上のひと続きの他のオペレーション,たとえばレートマッチング,HARQ冗長バージョンの選択,チャネルインターリービング,ビットスクランビング,物理的なチャネルリソースへのマッピング,ビットからシンボルへのマッピング,IFFT,DFT拡散などを行なってもよい。)

(4)「[00042] In an alternative embodiment of FIG. 2, the first and second generator polynomials 212 and 218 used to generate the first and second blocks of CRC parity bits share at least one factor. In one implementation, the first and second generator polynomials are the same. In this alternative embodiment, an interleaving operation is perform in the transport block 202 after associating the first block of CRC parity bits. Interleaving is performed by an interleaver entity 240. In one embodiment, the interleaving is performed before segmentation and thus the interleaver entity 240 is located between the first CRC coding entity and the segmentation entity. In an alternative embodiment, the interleaving is performed after segmentation but before CRC encoding of the code blocks. In this alternative embodiment, the interleaving entity 240 is located between the segmentation entity and the second CRC encoding entity 216. The interleaving pattern may be defined in a manner such that interleaving the transport block 202 after associating the first block of CRC parity bits 204 and segmenting the interleaved transport block into multiple code blocks is equivalent to segmenting the transport block 202 into multiple code blocks after associating the first block of CRC parity bits and interleaving the code blocks 206, 207 and 208 individually. This equivalency may be conceptual where interleaving is performed before segmenting. Alternatively, the equivalency may be physical where the interleaver is realized by performing a plurality of sub-interleaving after segmenting. In one implementation, interleaving of the transport block 202 is performed at bit level. In another implementation, interleaving the transport block is performed by permuting groups wherein each group contains a plurality of bits.
[00043] In some implementations, the interleaver permutation in FIG. 2 may disallow the same undetectable error event being kept between the first-level CRC check and the second-level CRC check, thus leading to improved error detection properties. While interleaving is one choice, additional transformations beyond re-ordering (or interleaving) that would disallow the same undetectable error being kept between first-level CRC check and second-level CRC check may also be viable. The interleaving introduced between the transport block and the code blocks may interleave one bit or one byte (or groups of bits of other size) at a time. If the interleaving is performed at the transport block level, one interleaver associated with the transport block after associating the first block of CRC parity bits is needed. Alternatively, the interleaving may be performed at the code block level (i.e., interleaving wherein bits for different segments are not mixed). For code block level interleaving, a total of C sub-interleavers may be needed, where C is the number of message segments. The i-th sub-interleaver is associated with the i-th code block. The interleavers, at the transport block level or the code block level, may be of a simple format such as reversal, i.e., reading bit from end to front, cyclic shifting, bit-reversal, etc. It is possible that interleaving may require additional latency or circuitry at the receiver though the exact amount can be reduced by choosing the interleavers suitably.」
([当審仮訳]:
[00042] 図2に示す代替的な具体化において,第1および第2CRCパリティビットブロックを生成するのに使用される第1送信多項式212および第2送信多項式218は,少なくとも1個の因数を共有する。一つの実施において,第1生成多項式と第2生成多項式は同じである。この代替的な具体化において,インターリービングオペレーションは,第1CRCパリティビットブロックを付加した後,伝送ブロック202において行なわれる。インターリービングは,インターリーバ器240によって行なわれる。一つの具体化において,インターリービングはセグメント化前に行なわれ,そのため,インターリーバ器240は,第1CRC符号器とセグメント化器の間に位置する。代替的な具体化において,インターリービングは,セグメント化後,且つコードブロックのCRC符号化前に行なわれる。この代替的な具体化において,インターリーバ器240は,セグメント化器と第2CRC符号器216の間に位置する。インターリービングパターンは,ある意味では,第1CRCパリティビットブロック204を付加した後の伝送ブロック202をインターリーブして,そのインターリーブした伝送ブロックを複数のコードブロックに分けることは,第1CRCパリティビットブロック204を付加した後の伝送ブロック202を複数個のコードブロックに分けて,コードブロック206,207,208を個々にインターリーブすることと等価であるように,定義されてもよい。この等価性は,インターリービングがセグメント化前に行なわれるという概念のものであってよい。あるいは,この等価性は,セグメント化後に複数個のサブインターリービングを行なうことによって,インターリーバが実現されるという物理的なものであってよい。一つの実施において,伝送ブロック202のインターリービングは,ビットレベルで行なわれる。別の実施において,伝送ブロック202のインターリービングは,それぞれ複数個のビットを含むビットグループの順序を変更することによって行なわれる。
[00043] 幾つかの実施において,図2のインターリーバの順序変更は,第1レベルのCRCチェックと,第2レベルのCRCチェックとの間にある同じ検出不能エラーイベントを容認しない場合があり,そのため,エラー検出特性の向上につながる。インターリービングは一つの選択肢である一方,再整列(またはインターリービング)を超えた,追加的な変換を実行することも可能であり,それは,第1レベルのCRCチェックと第2レベルのCRCチェックの間にある同じ検出不能エラーの存在を容認しないであろう。伝送ブロックとコードブロックとの間に導入されたインターリービングは,一度に1ビットまたは1バイト(または他のサイズのビットグループ)を,インターリーブしてもよい。インターリービングが伝送ブロックレベルで行われる場合,第1CRCパリティビットブロックを付加した後に伝送ブロックに関連付けられた1個のインターリーバが必要である。あるいはインターリービングは,コードブロックレベルで行なってもよい(すなわち互いに異なるセグメント同士のビットが混合されないインターリービング)。コードブロックレベルのインターリービングでは,合計でC個のサブインターリーバが必要であり得る(Cは,メッセージセグメントの個数)。i番目のサブインターリーバは,i番目のコードブロックに関連付けられている。伝送ブロックレベルまたはコードブロックレベルにおけるインターリーバは,単純な形式,たとえば,逆転,すなわち後端から前端へ向けてのビットの読み出し,周期的なシフト,ビット反転などであってもよい。インターリービングは,受信機において追加のレイテンシまたは追加の回路が必要となる場合があるが,インターリーバを適切に選択することによって,正確な量の削減が可能になる。)

(5)「

」(FIG.2)

2 上記1(1)ないし(5)の記載等について,先願の属する分野における技術常識も考慮すると,以下を指摘することができる。
(1)上記1(1)(特に[00010],[00011])及びFIG.2(上記1(5),以下同様。)から,無線通信装置200の第1CRC符号器210は,第1CRC生成多項式212に基づいて,トランスポートブロック202の第1CRCパリティビットブロック204を生成し,ここで,第1CRCパリティビットブロック204は24個のCRCパリティビットを含み得る。

(2)上記1(1)(特に[00012])及びFIG.2から,無線通信装置200のセグメント化器214は,入力ビットシーケンスの「B」が最大コードブロックサイズよりも大きい場合,入力ビットシーケンスのセグメント化を実行し,第1CRCパリティビットブロックを有するトランスポートブロック202を,複数個のコードブロック206,207,208にセグメント化する。ここで,「B」は,セグメント化器214に入力されるビットシーケンスのビット数,すなわち,第1CRCパリティビットブロックを有するトランスポートブロック202のビット数であることが明らかである。そして,複数個のコードブロック206,207,208の中の一つであるコードブロック208は,トランスポートブロック202の一部及び第1CRCパリティビットブロック204を含んでいることが,FIG.2から読み取れる。

(3)上記1(1)(特に[00012])及びFIG.2から,無線通信装置200の第2CRC符号器216は,第2CRC生成多項式218に基づいて,複数個のコードブロック206,207,208のそれぞれに対し,複数個の第2CRCパリティビットブロック230,232,234を生成し,ここで,第2CRCパリティビットブロック204は24個のCRCパリティビットを含み得る。

(4)上記1(1)(特に[00014])から,第1CRC生成多項式と第2CRC生成多項式とは相違し得るものであり,上記1(2)から,第2CRC生成多項式はD^(24)+D^(23)+D^(6)+D^(5)+D+1であり得る。

(5)上記1(3)から,無線通信装置200のチャネル符号器222は,第2CRCパリティビットブロックを含むコードブロックのそれぞれを符号化する。また,上記1(3)の「送信機は,チャネル符号化後にコードブロックを連結するように構成された送信連結器224を更に含む。送信連結器の出力は,送信用の電力増幅器に結合される。」という記載,及びFIG.2の「TO THE TRANSMITTER」との表記によれば,上記符号化された,第2CRCパリティビットブロックを含むコードブロックが送信されることが明らかである。

(6)上記1(4)の,特に,[00042]の「第1CRCパリティビットブロック204を付加した後の伝送ブロック202をインターリーブして,そのインターリーブした伝送ブロックを複数のコードブロックに分けることは,第1CRCパリティビットブロック204を付加した後の伝送ブロック202を複数個のコードブロックに分けて,コードブロック206,207,208を個々にインターリーブすることと等価である」との記載,同じく「セグメント化後に複数個のサブインターリービングを行なうことによって,インターリーバが実現される」との記載,[00043]の「伝送ブロックレベルまたはコードブロックレベルにおけるインターリーバは,単純な形式,たとえば,逆転,すなわち後端から前端へ向けてのビットの読み出し,周期的なシフト,ビット反転などであってもよい。」との記載,及びFIG.2から,上記(2)のセグメント化器214でのセグメント化の後,かつ上記(3)の第2CRC符号器216での第2CRCパリティビットブロック230,232,234の生成の前に,複数個のコードブロック206,207,208のそれぞれを,後端から前端へ向けてのビットの読み出しによりインターリービングすることが記載されている。

3 上記2(1)ないし(6)により,先願明細書には以下の発明(以下,「先願発明」という。)が記載されていると認められる。
「第1CRC生成多項式に基づいて,24個のCRCパリティビットを含む,トランスポートブロックの第1CRCパリティビットブロックを生成することと,
第1CRCパリティビットブロックを有するトランスポートブロックのビット数が最大コードブロックサイズよりも大きい場合,トランスポートブロックを,複数個のコードブロックにセグメント化することと,ここで,複数個のコードブロックの中の一つは,前記トランスポートブロックの一部及び前記第1CRCパリティビットブロックを含み,
複数個のコードブロックのそれぞれに対し,後端から前端へ向けてのビットの読み出しによりインターリービングしてから,第2CRC生成多項式に基づいて,それぞれ24個のCRCパリティビットを含む複数個の第2CRCパリティビットブロックを生成することと,
第2CRCパリティビットブロックを含むコードブロックのそれぞれが符号化され,当該符号化された,第2CRCパリティビットブロックを含むコードブロックを送信することと,を含み,
第1のCRC生成多項式と第2のCRC生成多項式とは相違し,第2のCRC生成多項式は,D^(24)+D^(23)+D^(6)+D^(5)+D+1である方法。」

第4 対比
1 本願発明と先願発明とを対比する。
(1)先願発明の「第1CRC生成多項式」,「第1CRCパリティビットブロック」,「セグメント化する」こと,「第2CRC生成多項式」,「第2CRCパリティビットブロック」は,それぞれ,本願発明の「第1の巡回冗長検査(CRC)生成多項式」,「トランスポートブロックCRC」,「分割する」こと,「第2のCRC生成多項式」,「コードブロックCRC」に相当する。
(2)先願発明において,第1CRCパリティビットブロック及び複数個の第2CRCパリティビットブロックは,いずれも24個のCRCパリティビットを含むから,複数個の第2CRCパリティビットブロックは,互いに同一の長さを有するとともに,第1CRCパリティビットブロックとも同一の長さを有する。
(3)先願発明において,複数個の第2CRCパリティビットブロックの生成は,複数個のコードブロックのそれぞれを後端から前端へ向けてのビットの読み出しによりインターリービングした上で行われるから,複数個の第2CRCパリティビットブロックは,対応するコードブロックに基づいて,各コードブロックのビットシーケンスの逆順に従って生成されるといえる。
また,トランスポートブロックの第1CRCパリティビットブロックの生成は上記インターリービングの前に行われるから,先願発明において,第1CRCパリティビットブロックは,トランスポートブロックのビットシーケンスの元の順序に従って生成されるといえる。
(4)先願発明において,符号化される第2CRCパリティビットブロックを含むコードブロックは,複数個のコードブロックのいずれかと,当該コードブロックに対応する第2CRCパリティビットブロックとからなるものであるから,先願発明の「第2CRCパリティビットブロックを含むコードブロックのそれぞれが符号化され,当該符号化された,第2CRCパリティビットブロックを含むコードブロックを送信する」ことは,本願発明の「前記複数個のコードブロックの中の少なくとも一つのコードブロックと,前記複数個のコードブロックCRCの中の前記少なくとも一つのコードブロックに対応する少なくとも一つのコードブロックCRCがともに符号化され,前記符号化された少なくとも一つのコードブロックと前記符号化された少なくとも一つのコードブロックCRCを送信する」ことに相当する。
(5)先願発明の「D^(24)+D^(23)+D^(6)+D^(5)+D+1」との生成多項式は,本願発明の「g_(2)(x)=x^(24)+x^(23)+x^(6)+x^(5)+x+1」との生成多項式に相当する。
(6)上記第3の2(1)ないし(6)で指摘した各事項がいずれも無線通信装置200において行われることを考慮すると,先願発明の各構成は,通信のための送信方法に含まれる手順であるといえる。

2 上記1から,本願発明と先願発明とは,以下の点で一致する。
「通信のための送信方法であって,
第1の巡回冗長検査(CRC)生成多項式に基づいて前記トランスポートブロックのビットシーケンスの元の順序に従ってトランスポートブロックのトランスポートブロックCRCを生成するステップと,
前記トランスポートブロックCRCを含む前記トランスポートブロックのビット数が最大コードブロックサイズより大きい場合,前記トランスポートブロックを複数個のコードブロックに分割するステップと,前記複数個のコードブロックの中の一つは,前記トランスポートブロックの一部及び前記トランスポートブロックCRCを含み,
第2のCRC生成多項式に基づいて前記複数個のコードブロックに対して同一の長さを有する複数個のコードブロックCRCを前記コードブロックのビットシーケンスの逆順に従って生成するステップと,前記複数個のコードブロックCRCの各々は,前記トランスポートブロックCRCと同一の長さを有し,対応するコードブロックに基づいて生成され,
前記複数個のコードブロックの中の少なくとも一つのコードブロックと,前記複数個のコードブロックCRCの中の前記少なくとも一つのコードブロックに対応する少なくとも一つのコードブロックCRCがともに符号化され,前記符号化された少なくとも一つのコードブロックと前記符号化された少なくとも一つのコードブロックCRCを送信するステップと,を含み,
前記第1のCRC生成多項式と相違する第2のCRC生成多項式は,g_(2)(x)=x^(24)+x^(23)+x^(6)+x^(5)+x+1であることを特徴とする方法。」

3 そうすると,本願発明は先願発明と同一である。

第5 むすび
以上のとおり,本願発明は,その出願の日前の外国語特許出願であって,その出願後に国際公開がされた外国語特許出願の国際出願日における国際出願の明細書,請求の範囲又は図面に記載された発明と同一であり,しかも,この出願の発明者がその出願前の外国語特許出願に係る上記の発明をした者と同一ではなく,またこの出願の時において,その出願人が上記外国語特許出願の出願人と同一でもないので,特許法第29条の2の規定により,特許を受けることができない。
したがって,本願は,他の請求項に係る発明について検討するまでもなく,拒絶されるべきものである。
よって,結論のとおり審決する。
 
別掲
 
審理終結日 2018-10-18 
結審通知日 2018-10-23 
審決日 2018-11-13 
出願番号 特願2015-2660(P2015-2660)
審決分類 P 1 8・ 161- WZ (H03M)
P 1 8・ 55- WZ (H03M)
最終処分 不成立  
前審関与審査官 岡 裕之  
特許庁審判長 吉田 隆之
特許庁審判官 北岡 浩
富澤 哲生
発明の名称 複数の巡回冗長検査(CRC)を生成するための方法及び装置  
代理人 水野 勝文  
代理人 川上 成年  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ