• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1354901
審判番号 不服2017-15991  
総通号数 238 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2019-10-25 
種別 拒絶査定不服の審決 
審判請求日 2017-10-27 
確定日 2019-09-04 
事件の表示 特願2014-533973「集積回路のためのモノリシックセルおよび特にモノリシック転流セル」拒絶査定不服審判事件〔平成25年 4月18日国際公開、WO2013/054033、平成26年12月18日国内公表、特表2014-534622〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は,平成24年(2012年)10月9日を国際出願日(パリ条約による優先権主張 外国庁受理2011年10月10日(以下,「本願優先日」という。)仏国)とする出願であって,その手続の経緯は以下のとおりである。
平成28年 8月25日付け 拒絶理由通知
平成29年 1月 5日 意見書・手続補正
平成29年 6月19日付け 拒絶査定
平成29年10月27日 審判請求
平成30年 8月30日付け 拒絶理由通知(以下,その理由を「当審拒絶理由」という。)
そして,当審拒絶理由を通知し,期間を指定して意見書を提出する機会を与えたが,請求人からは何らの応答もない。

第2 本願発明
本願の請求項1に係る発明(以下,「本願発明」という。)は,平成29年1月5日に補正された特許請求の範囲の請求項1に記載された事項で特定される次のとおりのものと認める。
「【請求項1】
電圧および電流において単方向の同じタイプの少なくとも2つの半導体構造を有する,集積回路モノリシックセルであって,前記少なくとも2つの半導体構造の各半導体構造は,アノード,カソードおよびオプションとしてゲートを有し,
前記少なくとも2つの半導体構造は,一塊の同一の半導体基板に集積され,
前記半導体基板の第1の面上に,前記各半導体構造の前記カソードと,オプションとして前記ゲートと,が,前記各半導体構造の第1の予め定められたゾーンに配置され,
前記各半導体構造の前記アノードは,前記半導体基板の前記第1の面と反対の第2の面上で,前記各半導体構造の第2のゾーンに配置され,前記各半導体構造の前記第2のゾーンは,前記各半導体構造の前記第1のゾーンの反対にあり,
前記少なくとも2つの半導体構造のうち同じタイプで別々の半導体構造の,前記アノードおよび前記カソードを有するグループから選択された電極は,電気的に互いに接続され,
前記各半導体構造は,ダイオードと結晶中で結合されて逆導通が可能になり,
P+型およびN+型の拡散は,前記各半導体構造の各アノードに配置されることを特徴とする,集積回路モノリシックセル。」

第3 当審拒絶理由
当審拒絶理由は,本願発明は,本願優先日前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,本願優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない,というものである。
<引用文献等一覧>
1.特開2008-166705号公報
2.特開平5-152574号公報

第4 引用文献及び引用発明
1 引用文献1の記載
(1)引用文献1
当審拒絶理由で引用された引用文献1には,図面とともに次の記載がある。(下線は当審において付加した。以下同じ。)
「【技術分野】
【0001】
本発明は,能動素子または受動素子が一つの半導体基板に複数個形成されてなる半導体装置およびその製造方法に関する。」
「【0021】
上記半導体装置は,半導体基板を貫通する絶縁分離トレンチにより絶縁分離された縦型MOSトランジスタ素子やIGBT素子のような両面電極素子が二個以上形成されるため,電力用途の半導体装置として好適である。後述するように,上記半導体装置は,バルク単結晶シリコン基板を用いることができるため,縦型MOSトランジスタ素子やIGBT素子のような両面電極素子を形成する場合,大電流化やESD等のサージに対する耐量増加が容易である。また,埋め込み酸化膜がないため,SOI基板を用いた半導体装置に較べて放熱性を高めることができる。」
「【0048】
図1の半導体装置100では,半導体基板20が,当該半導体基板20を貫通する絶縁分離トレンチTに取り囲まれて,複数のフィールド領域F1?F8に分割されている。絶縁分離トレンチTは,例えば,トレンチ内に酸化シリコン等の絶縁体が埋め込まれてなる絶縁分離トレンチ,トレンチ内に側壁酸化膜を介して多結晶シリコン等の導電体が埋め込まれてなる絶縁分離トレンチ,およびトレンチ内に空洞が形成され両表面が酸化シリコン等で蓋されてなる絶縁分離トレンチのいずれであってもよい。」
「【0065】
最後に,基板研磨工程後の図3(e)に示す第2面側素子形成工程において,半導体基板20の第2面S2側で,不純物拡散層21,22を形成するためのイオン注入工程を実施すると共に,両面電極素子である縦型MOSトランジスタ素子41とIGBT素子42の第2面S2側の各部を形成するために必要な各工程を実施する。」
「【0093】
図11は,Hブリッジ回路が構成されてなる別の半導体装置115を示す図で,図11(a)は,半導体装置115の等価回路図であり,図11(b)は,半導体装置115の模式的な断面図である。
【0094】
図11(a)に示すように,半導体装置115の等価回路図は,図9(a)に示した半導体装置113の等価回路図と基本的に同じものとなっている。一方,図9に示した半導体装置113では一枚の半導体基板20にHブリッジ回路が形成されていたのに対し,図11に示す半導体装置115は,2個一組でHブリッジ回路を構成するため,それぞれ,半導体基板22,23に形成された半導体装置115H,115Lで構成されている。
【0095】
半導体装置115H,115Lにおいては,それぞれ,半導体基板22,23に両面電極素子として2個ずつの同一構造を有するIGBT素子42Ha,42Hbと42La,42Lbが形成されている。また,各IGBT素子42Ha,42Hb,42La,42Lbに対して,別の両面電極素子であるダイオード素子43Ha,43Hb,43La,43Lbが並列接続されている。2個の半導体装置115H,115Lは,図11(b)に示すように,2本のリードM1,M2を挟んで積層されている。そして,半導体装置115H,115LのIGBT素子42Ha,42La同士およびIGBT素子42Hb,42Lb同士が,それぞれ,リードM1,M2を介して直列接続されて,Hブリッジ回路が構成されている。このリードM1,M2から,Hブリッジ回路の出力が取り出される。
【0096】
尚,図10や図11に示した半導体装置114,115と同様にして,ハーフブリッジ回路が形成されてなる半導体装置や3相インバータのパワーモジュールを構成するための半導体装置を,2個一組の半導体装置で構成できることはいうまでもない。」
図11(a)には,IGBT素子42Ha,42Hbが,それぞれVCCに接続される正極,GNDに接続される負極及びゲートを有すること,及び,IGBT素子42Ha,42Hbがダイオード素子43Ha,43Hbに接続されて逆導通が可能であること,が記載されていると認められる。
図11(b)には,基板22の表面上に,IGBT素子42Ha,42Hbの負極と,ゲートが配置されること,基板22の裏面上に,IGBT素子42Ha,42Hbの正極が配置されること,IGBT素子42Ha,42Hbの正極が電気的に互いに接続されること,IGBT素子42Ha,42Hbとダイオード素子43Ha,43Hbとは絶縁分離トレンチで分離されていること,IGBT素子42Ha,42Hbの正極側にp+領域及びn+領域が配置されること,が記載されていると認められる。
(2)引用発明
前記(1)より,引用文献1には,次の発明(以下,「引用発明」という。)が記載されていると認められる。
「半導体装置115Hであって,半導体基板22に両面電極素子として2個の同一構造を有するIGBT素子42Ha,42Hbが形成されており,別の両面電極素子であるダイオード素子43Ha,43Hbが並列接続されて,逆導通が可能であり,
IGBT素子42Ha,42Hbが,それぞれ正極,負極及びゲートを有すること,
基板22の表面上に,IGBT素子42Ha,42Hbの負極と,ゲートが配置されること,
基板22の裏面上に,IGBT素子42Ha,42Hbの正極が配置されること,
IGBT素子42Ha,42Hbの正極が電気的に互いに接続されること,
IGBT素子42Ha,42Hbとダイオード素子43Ha,43Hbとは絶縁分離トレンチで分離されていること,
IGBT素子42Ha,42Hbの正極側にp+領域及びn+領域が配置されること。」
2 引用文献2の記載
当審拒絶理由で引用された引用文献2には,図面とともに次の記載がある。
「【0001】
【産業上の利用分野】本発明は,インバータなどの電力変換装置に用いられる電圧駆動可能な絶縁ゲート型バイポーラトランジスタ (以下IGBTと略す) を含む半導体装置に関する。」
「【0007】
【作用】半導体素体とそれに形成された第一領域,第二領域,表面上にゲート絶縁膜を介して設けられたゲート電極,第四領域ならびに第一電極,第三電極によりIGBTが構成され,半導体基体とそれに形成される第三領域,第五領域ならびに第二電極,第三電極によりダイオードが形成され,第一電極と第二電極が接続されるので,一つの半導体基体にIGBTとFWDが集積され,高密度化が達成され,相互の接続のための導線を省くことができるのでインダクタンスが減少し,高速化が可能になる。そして,第四領域を第五領域,第六領域を介して第三電極と接続する場合はコレクタ・ショート型になり,第四領域から基体本来の領域へのキャリアの注入効率を低下させ,スイッチング損失を減らす効果がある。第一領域の第三領域に最も近い部分にMOS構造を設けないこと,さらに両領域の間隔を明けることは,MOS構造からのダイオード部へのキャリアの注入を防ぐ。さらに第一領域と第五領域の間隔Lを40τ^(1/2) とすることにより,ダイオードが逆回復するときのIGBT部にラッチアップを起こす干渉効果を防止できる。また,IGBT部とFWD部の間にガードリングを設けることにより,空乏層を第一領域の下から第三領域の下へ伸ばして耐圧を確保することができる。」
「【0011】図3は本発明の別の実施例の逆導通IGBTを示す。FWD部20のライフタイムが小さくできない場合には,式(1) からもわかるようにLを大きくする必要がある。この場合もFWD部20のp^(+)アノード領域14をIGBT部10のpウエル2の端部Aより遠く離した方が干渉効果の低減に効果がある。しかし,この距離が長くなると,空乏層の限界が表面に出て耐圧が低下するおそれがあるため,pウエル2の端部Aとp^(+) 領域14の間に図示のようにp^(+) ガードリング領域13をもける。
【0012】前述のようにアノード電極16はエミッタ電極7と一体に形成されているので,エミッタ端子Eとの接続は,アノード電極16をパッド部としてのAl線のボンディングによって行うことができる。より低インダクタンス化を図るためには,アノード電極16に電極板を融着あるいは圧着することが有効であり,同時に基体の他面側のコレクタ電極9にも電極板を接続するとよい。
【0013】
【発明の効果】本発明によれば,IGBTとFWDを1チップ化して逆導通IGBTとすることによりチップ間間隙が不要となり,またIGBTのエミッタ電極とFWDの主電極とを一体に形成できるため,両電極間の導線による接続が不要になり,低インダクタンス配線が可能となった。さらに,IGBT部とFWD部の間に非干渉領域を設けることで,ダイオードの逆回復時の電圧あるいは電流の変化によってIGBTがラッチアップすることを防止することができた。これらの結果,低インダクタンスで高電力密度の電力変換装置用半導体装置が実現可能になった。」
図3には,半導体基体1のコレクタ電極9側に,pエミッタ層8及びn^(+)カソード領域15が配置されること,が記載されていると認められる。

第5 対比及び判断
(1)本願発明と引用発明との対比
ア IGBT素子が「電圧および電流において単方向」であることは技術常識であるから,引用発明の「半導体装置115Hであって,半導体基板22に両面電極素子として2個の同一構造を有するIGBT素子42Ha,42Hbが形成されて」いるものは,本願発明の「電圧および電流において単方向の同じタイプの少なくとも2つの半導体構造を有する,集積回路モノリシックセル」に相当する。
イ 引用発明において「IGBT素子42Ha,42Hbが,それぞれ正極,負極及びゲートを有すること」は,本願発明において「前記少なくとも2つの半導体構造の各半導体構造は,アノード,カソードおよびオプションとしてゲートを有し」に相当する。
ウ 引用発明において「半導体基板22に両面電極素子として2個の同一構造を有するIGBT素子42Ha,42Hbが形成されて」いるから,「前記少なくとも2つの半導体構造は,一塊の同一の半導体基板に集積され」ている。
エ 引用発明において「基板22の表面上に,IGBT素子42Ha,42Hbの負極と,ゲートが配置されること」から,「前記半導体基板の第1の面上に,前記各半導体構造の前記カソードと,オプションとして前記ゲートと,が,前記各半導体構造の第1の予め定められたゾーンに配置され」ている。
オ 引用発明において「基板22の裏面上に,IGBT素子42Ha,42Hbの正極が配置されること」から,「前記各半導体構造の前記アノードは,前記半導体基板の前記第1の面と反対の第2の面上で,前記各半導体構造の第2のゾーンに配置され,前記各半導体構造の前記第2のゾーンは,前記各半導体構造の前記第1のゾーンの反対にあ」る。
カ 引用発明において「IGBT素子42Ha,42Hbの正極が電気的に互いに接続されること」から,「前記少なくとも2つの半導体構造のうち同じタイプで別々の半導体構造の,前記アノードおよび前記カソードを有するグループから選択された電極は,電気的に互いに接続され」ている。
キ 引用発明において「2個の同一構造を有するIGBT素子42Ha,42Hbが形成されており,別の両面電極素子であるダイオード素子43Ha,43Hbが並列接続されて,逆導通が可能であ」るから,「前記各半導体構造は,ダイオードと」「逆導通が可能にな」っている。
ク 引用発明において「IGBT素子42Ha,42Hbの正極側にp+領域及びn+領域が配置される」ことは,本願発明において「P+型およびN+型の拡散は,前記各半導体構造の各アノードに配置されること」に相当する。
ケ すると,本願発明と引用発明とは,下記コの点で一致し,下記サの点で相違する。
コ 一致点
「電圧および電流において単方向の同じタイプの少なくとも2つの半導体構造を有する,集積回路モノリシックセルであって,前記少なくとも2つの半導体構造の各半導体構造は,アノード,カソードおよびオプションとしてゲートを有し,
前記少なくとも2つの半導体構造は,一塊の同一の半導体基板に集積され,
前記半導体基板の第1の面上に,前記各半導体構造の前記カソードと,オプションとして前記ゲートと,が,前記各半導体構造の第1の予め定められたゾーンに配置され,
前記各半導体構造の前記アノードは,前記半導体基板の前記第1の面と反対の第2の面上で,前記各半導体構造の第2のゾーンに配置され,前記各半導体構造の前記第2のゾーンは,前記各半導体構造の前記第1のゾーンの反対にあり,
前記少なくとも2つの半導体構造のうち同じタイプで別々の半導体構造の,前記アノードおよび前記カソードを有するグループから選択された電極は,電気的に互いに接続され,
前記各半導体構造は,ダイオードと逆導通が可能になり,
P+型およびN+型の拡散は,前記各半導体構造の各アノードに配置されることを特徴とする,集積回路モノリシックセル。」
サ 相違点
本願発明では,「前記各半導体構造は,ダイオードと結晶中で結合されて」いるのに対し,引用発明では,「IGBT素子42Ha,42Hbとダイオード素子43Ha,43Hbとは絶縁分離トレンチで分離されている」点。
(2)判断
上記相違点について検討すると,引用文献2(前記第4の2【0007】,【0011】-【0013】,図3)には,「一つの半導体基体にIGBTとFWDが集積され」た「逆導通IGBTとすることによりチップ間間隙が不要とな」り,半導体基体のコレクタ電極側に,pエミッタ層及びn^(+)カソード領域が配置される技術が開示されており,引用発明に引用文献2記載の技術を採用して「絶縁分離トレンチ」を不要とすることは,当業者が容易になし得ることである。
(3)まとめ
よって,本願発明は,引用文献1及び2に記載された発明に基づいて,当業者が容易に発明をすることができたものである。

第6 結言
以上のとおり,本願の請求項1に係る発明については,特許法第29条第2項の規定により,特許を受けることができないから,他の請求項について検討するまでもなく,本願は拒絶されるべきものである。
よって,結論のとおり審決する。
 
別掲
 
審理終結日 2019-03-29 
結審通知日 2019-04-02 
審決日 2019-04-15 
出願番号 特願2014-533973(P2014-533973)
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 早川 朋一  
特許庁審判長 飯田 清司
特許庁審判官 深沢 正志
梶尾 誠哉
発明の名称 集積回路のためのモノリシックセルおよび特にモノリシック転流セル  
代理人 三橋 真二  
代理人 廣瀬 繁樹  
代理人 青木 篤  
代理人 青木 篤  
代理人 伊藤 健太郎  
代理人 三橋 真二  
代理人 伊藤 健太郎  
代理人 廣瀬 繁樹  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ