• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1358132
審判番号 不服2017-16381  
総通号数 242 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2020-02-28 
種別 拒絶査定不服の審決 
審判請求日 2017-11-04 
確定日 2019-12-11 
事件の表示 特願2016-502421「超格子凹凸状ゲート電界効果トランジスタ」拒絶査定不服審判事件〔平成26年 9月25日国際公開,WO2014/152490,平成28年 5月 9日国内公表,特表2016-512927〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,2014年(平成26年)3月14日(パリ条約による優先権主張外国庁受理2013年(平成25年)3月14日 アメリカ合衆国)を国際出願日とする出願であって,その手続の経緯は以下のとおりである。
平成27年12月31日 :手続補正書の提出
平成28年 3月10日付け:拒絶理由通知書
平成28年 8月13日 :意見書の提出
平成28年10月13日付け:拒絶理由通知書
平成29年 4月15日 :意見書,手続補正書の提出
平成29年 6月26日付け:拒絶査定
平成29年11月 4日 :審判請求書,手続補正書の提出
平成29年12月19日 :手続補正書(審判請求書)の提出
平成30年 7月13日 :上申書の提出
平成30年 9月26日付け:拒絶理由通知書
平成31年 3月30日 :意見書,手続補正書の提出

第2 本願発明
平成31年3月30日に提出された手続補正書によって補正された特許請求の範囲の請求項10(以下「本願発明」という。)は,以下のとおりである。

「【請求項10】
素子であって,
最上層の2DｘGチャネルと,第1のデルタドーピング層の存在により誘発された最下層の2DｘGチャネル,前記最上層の2DｘGチャネルと前記最下層の2DｘGチャネルとの間に配置され,第2のデルタドーピング層の存在により誘発された少なくとも1つの中間層の2DｘGチャネルとを有する超格子構造体を有するエピタキシャル構造体と,
前記最上層の2DｘGチャネル上に配置され,前記2DｘGチャネルの各々にオーミック接続されたソース電極と,
前記最上層の2DｘGチャネル上に配置され,前記2DｘGチャネルの各々にオーミック接続されたドレイン電極と,
前記ソース電極と前記ドレイン電極との間に配置された複数のトレンチであって,前記複数のトレンチの各々は,第1の側壁面と,第2の側壁面と,当該第1および第2の側壁面の間に位置する底面を画定する長さ,幅,および深さとを有し,前記複数のトレンチの各々の前記底面は最下層の2DｘGチャネルの位置または当該チャネルよりも下方の位置にある,前記複数のトレンチと,
前記最上層の2DｘGチャネル上に配置された凹凸状ゲート電極であって,前記ゲート電極は前記トレンチの各々の中に配置され,前記ゲート電極は上面と底面とを有し,前記ゲート電極の前記底面は前記複数のトレンチの各々の前記第1の側壁面,前記底面,および前記第2の側壁面に並置されているものであることにより,当該ゲート電極の前記底面が前記最下層の2DｘGチャネルの位置または当該チャネルよりも下方の位置にある,前記凹凸状ゲート電極とを有し,
前記最下層の2DｘGチャネルは第1のヘテロ構造体に生成され,前記中間層の2DｘGチャネルは第2のヘテロ構造体に生成されており,
前記第1のヘテロ構造体は前記第2のヘテロ構造体と直接接触しており,
前記2DｘGチャネルの全てが,2DEGチャネル又は2DHGチャネルであるものである素子。」

第3 拒絶の理由
平成30年9月26日付けで当審が通知した拒絶理由は,本願発明は,本願の優先権主張の日前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献1に記載された発明及び引用文献2ないし4に記載された事項に基づいて,本願の優先権主張の日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない,というものである。

引用文献1.S.Heikman et al.,High conductivity modulation doped AlGaN/GaN multiple channel heterostructures,Journal of Applied Physics,2003年10月15日,vol.94, no.8,pp.5321-5325
引用文献2.特開2010-135641号公報
引用文献3.特開平5-102198号公報
引用文献4.特開昭62-30380号公報

第4 引用文献の記載及び引用発明
1 引用文献1
本願の優先権主張の日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献1には,図面とともに,次の記載がある。(下線は,当審で付した。以下同じ。)。

(1)「High cｏndｕcｔiｖiｔｙ mｏdｕlaｔiｏn dｏｐed AlGaN/GaN mｕlｔiｐle channel heｔeｒｏｓｔｒｕcｔｕｒeｓ」(5321ページ1-2行)(高導電率変調ドープAlGaN/GaN多重チャネルヘテロ構造:日本語訳は当審で作成した。以下同じ。)

「A meｔhｏdｏlｏgｙ fｏｒ ｔhe deｓign ｏf mｏdｕlaｔiｏn dｏｐed AlGaN/GaN mｕlｔiｐle channel heｔeｒｏｓｔｒｕcｔｕｒeｓ iｓ ｐｒeｓenｔed. Dｏｐing iｓ ｕｔiliｚed in cｏnjｕncｔiｏn ｗiｔh ｐｏlaｒiｚaｔiｏn effecｔｓ ｔｏ achieｖe high Caｒｒieｒ mｏbiliｔｙ and high ｓheeｔ caｒｒieｒ denｓiｔｙ in each channel, ｗhile mainｔaining a lｏｗ eneｒgｙ baｒｒieｒ fｏｒ majｏｒiｔｙ caｒｒieｒ ｔｒanｓfeｒ beｔｗeen channelｓ. Seｖeｒal eighｔ-ｐeｒiｏd Si-dｏｐed Al_(0.22)Ga_(0.78)N/GaN heｔeｒｏｓｔmcｔｕｒeｓ ｗeｒe gｒｏｗn bｙ meｔalｏｒganic chemical ｖaｐｏｒ deｐｏｓiｔiｏn, accｏｒding ｔｏ ｔhe meｔhｏdｏlｏgｙ. Sheeｔ elecｔｒｏn denｓiｔieｓ aｒｏｕnd 7.7×10^(13)cm^(-3), and ｒｏｏm ｔemｐeｒaｔｕｒe elecｔｒｏn mｏbiliｔieｓ aｓ high aｓ 1200 cm^(2)/Vｓ ｗeｒe meaｓｕｒed. Aｐｐlicaｔiｏnｓ fｏｒ ｔhe ｓｔｒｕcｔｕｒe inclｕde laｔeｒal cｕｒｒenｔ ｓｐｒeading laｙeｒｓ in III-niｔｒide ｖiｓible lighｔ and UV emiｔｔeｒｓ and deｔecｔｏｒｓ, and high cｏndｕcｔance ｓｏｕｒce and dｒain acceｓｓ ｒegiｏnｓ in AlGaN/GaN high elecｔｒｏn mｏbiliｔｙ ｔｒanｓiｓｔｏｒｓ.」(5321ページ8-16行)(変調ドープAlGaN/GaN多重チャネルヘテロ構造の設計手法を示す。ドーピングは,分極効果と併せて,各チャネルにおける高いキャリア移動度と高いシートキャリア密度の達成に用いられるとともに,チャネル間の多数キャリアの移動におけるエネルギー障壁を低く維持する。この設計手法に従って,8周期のSiドープAl_(0.22)Ga_(0.78)N/GaNヘテロ構造を,有機金属化学蒸着によって,いくつか成長させた。約7.7×10^(13)cm^(-3)のシート電子密度と,1200 cm^(2)/Vｓの高い室温電子移動度が測定された。この構造の応用には,III族窒化物可視光・UV放射器及び検知器における横方向電流拡散層,並びに,AlGaN/GaN高電子移動度トランジスタにおける,高伝導度ソースおよびドレイン接続領域が含まれる。)

「I.INTRODUCTION
GaN baｓed deｖice ｔechnｏlｏgｙ haｓ deｖelｏｐed ｔｒemendｏｕｓlｙ in ｒecenｔ ｙeaｒｓ, ｒeaching ｏｒ neaｒing cｏmmeｒcialiｚaｔiｏn in ｓeｖeｒal aｒeaｓ. The ｓｔｒｏng ｐｏlaｒiｚaｔiｏn alｏng ｔhe c aｘiｓ can be ｕｓed ｔｏ fｏｒm ｔｗｏ-dimenｓiｏnal elecｔｒｏn gaｓeｓ (2DEGｓ)ｗiｔh chaｒge denｓiｔieｓ ｗell ｏｖeｒ 1×10^(13)cm^(-2), ｗhich enableｓ ｔhe fabｒicaｔiｏn ｏf high elecｔｒｏn mｏbiliｔｙ ｔｒanｓiｓｔｏｒｓ (HEMTｓ)ｗiｔh cｕｒｒenｔ denｓiｔieｓ in eｘceｓｓ ｏf 2 A/mm.^(1) The high band gaｐ ｏf ｔhe III-niｔｒide allｏｙｓ allｏｗｓ lighｔ emiｓｓiｏn and deｔecｔiｏn ｒanging in ｗaｖelengｔh fｒｏm ｒed ｔｏ UV. Hｏｗeｖeｒ, cｏmｐaｒed ｔｏ cｏnｖenｔiｏnal III-V ｓemicｏndｕcｔｏｒｓ, GaN and iｔｓ allｏｙｓ ｓｕffeｒ fｒｏm lｏｗ elecｔｒｏn and hｏle mｏbiliｔｙ, ｗhich manifeｓｔｓ iｔｓelf in high ｐaｒaｓiｔic ｒeｓiｓｔance in deｖiceｓ. Tｗｏ-dimenｓiｏnal hｏle gaｓeｓ fｏｒmed in ｐ-ｔｙｐe dｏｐed AlGaN/GaN ｓｕｐeｒlaｔｔiceｓ haｖe been inｖeｓｔigaｔed aｓ a ｗaｙ ｔｏ enhance ｔhe ｐ-ｔｙｐe cｏndｕcｔiｖiｔｙ in GaN.^(2-5)
The keｙ facｔｏｒ in deｔeｒmining ｔhe band ｓｔｒｕcｔｕｒe and chaｒge diｓｔｒibｕｔiｏn in AlGaN/GaN heｔeｒｏｓｔｒｕcｔｕｒeｓ iｓ ｔhe ｓｔｒｏng ｐｏlaｒiｚaｔiｏn alｏng ｔhe (0001)aｘiｓ.^(6) The diffeｒence in ｓｐｏnｔaneｏｕｓ and ｐieｚｏelecｔｒic ｐｏlaｒiｚaｔiｏn beｔｗeen AlGaN and GaN effecｔiｖelｙ ｒeｓｕlｔｓ in a fiｘed ｓheeｔ ｏf ｐｏlaｒiｚaｔiｏn chaｒge aｔ ｔhe AlGaN/GaN inｔeｒface, ｗhich can aｔｔｒacｔ fｒee caｒｒieｒｓ and fｏｒm ｔｗｏ-dimenｓiｏnal caｒｒieｒ gaｓeｓ. In Ga-face AlGaN/GaN ｓingle heｔeｒｏｓｔｒｕcｔｕｒeｓ, a 2DEG can fｏｒm ｗiｔhｏｕｔ inｔenｔiｏnal n-ｔｙｐe dｏｐing ｏf ｔhe ｓｔｒｕcｔｕｒe, ｗiｔh elecｔｒｏnｓ ｐｒeｓｕmablｙ ｏｒiginaｔing fｒｏm ｓｕｒface dｏnｏｒ ｓｔaｔeｓ.^(7) Fｒee chaｒge ｗiｔhｏｕｔ dｏｐing can alｓｏ be ｏbｔained in bｕｒied GaN/AlGaN/GaN heｔeｒｏｓｔｒｕcｔｕｒeｓ in ｔhe fｏｒm ｏf ｐaｒallel 2DEGS and 2DHGS ｗiｔh eｑｕal ｓheeｔ chaｒge denｓiｔieｓ.^(8) Hｏｗeｖeｒ, fｏｒ mｕlｔiｐle ｐeｒiｏd ｓｕｐeｒlaｔｔiceｓ ｗiｔh a ｓｕｓｔained ｐeｒiｏdic ｕniｐｏlaｒ caｒｒieｒ ｐｏｐｕlaｔiｏn, dｏｐing iｓ neceｓｓaｒｙ aｓ a ｓｏｕｒce ｏf fｒee chaｒge in ｐeｒiｏdｓ faｒ fｒｏm ｔhe ｓｕｒface. In ｔhe ｓimｐleｓｔ caｓe ｔhe dｏｐing iｓ diｓｔｒibｕｔed ｕnifｏｒmlｙ in ｔhe ｓｕｐeｒlaｔｔice, bｕｔ ｔhiｓ leadｓ ｔｏ ｒelaｔiｖelｙ lｏｗ mｏbiliｔｙ dｕe ｔｏ imｐｕｒiｔｙ ｓcaｔｔeｒing. Tｏ incｒeaｓe ｔhe mｏbiliｔｙ ｔhe dｏｐing can be cｏnfined ｔｏ ｔhe AlGaN baｒｒieｒｓ, leaｖing ｔhe ｑｕanｔｕm ｗellｓ ｕndｏｐed.Chaｒge ｔｒanｓfeｒ fｒｏm ｔhe AlGaN ｔｏ ｔhe ｑｕanｔｕm ｗellｓ cｒeaｔeｓ ｓｐace chaｒge in ｔhe AlGaN, ｗhich caｕｓeｓ band cｕｒｖaｔｕｒe and ineｖiｔablｙ leadｓ ｔｏ laｒge eneｒgｙ baｒｒieｒｓ beｔｗeen ｔhe ｑｕanｔｕｒn ｗellｓ. Becaｕｓe gｏｏd ｖeｒｔical ｔｒanｓｐｏｒｔ iｓ cｒｕcial fｏｒ ｔhe ｕｓe ｏf dｏｐed ｓｕｐeｒlaｔｔiceｓ in mｏｓｔ deｖice aｐｐlicaｔiｏnｓ, ｔhe eneｒgｙ baｒｒieｒｓ fｏｒ majｏｒiｔｙ caｒｒieｒ ｔｒanｓfeｒ beｔｗeen ｑｕanｔｕm ｗellｓ mｕｓｔ be minimiｚed. In ｔhiｓ aｒｔicle a deｓign meｔhｏdｏlｏgｙ ｗhich minimiｚeｓ ｔhe eneｒgｙ baｒｒieｒ in mｏdｕlaｔiｏn dｏｐed AlGaN/GaN ｓｕｐeｒlaｔｔiceｓ iｓ ｐｒeｓenｔed.」(5321ページ左欄1行-同ページ右欄12行)(I.はじめに
GaNベースのデバイス技術は,近年飛躍的に発展しており,いくつかの分野で商業化に近づいている。c軸に沿った強い分極を用いて,1×10^(13)cm^(-2)以上の電荷密度をもつ二次元電子ガス(2DEGｓ)を形成でき,2 A/mm以上の電流密度をもつ高電子移動度トランジスタ(HEMTｓ)の作製が可能である。III族窒化物合金の高いバンドギャップは,赤色からUVまでの波長範囲の発光及び検出を可能とする。しかしながら,従来のIII-V族半導体と比較して,GaN及びその合金は,電子及び正孔の移動度が低く,デバイスにおける高い寄生抵抗として現れる。GaNのｐ型伝導性を高める方法として,ｐ型ドープAlGaN/GaN超格子中に形成した二次元ホールガスを調べた。
AlGaN/GaNヘテロ構造におけるバンド構造と電荷分布を決定する鍵となる因子は,(0001)軸に沿った強い分極である。AlGaNとGaNとの間の自発分極と圧電分極の差は,AlGaN/GaN界面に,分極電荷が固定されたシートを効果的にもたらし,これが自由キャリアを引き付け,二次元キャリアガスを形成する。Ga面AlGaN/GaN単一ヘテロ構造では,意図的なn型ドーピングなしに,2DEGを形成することができ,電子は表面ドナー状態に由来すると推定される。同じシート電荷密度を持つ平行な2DEGと2DHGの形の埋め込みGaN/AlGaN/GaNヘテロ構造でも,ドーピングなしで自由電荷を得ることができる。しかしながら,継続した周期的な単極のキャリア集団を有する多周期超格子では,表面から遠い周期においては,自由電子の源として,ドーピングが必要である。最も単純な事例では,ドーピングは,超格子中に均一に分布されるが,これは,不純物散乱に起因する相対的に低い移動度をもたらす。移動度を高めるためには,ドーピングをAlGaN障壁に制限して,量子井戸をドープしないままとする。AlGaNから量子井戸へ電荷が移動することで,AlGaN中には空間電荷が生成され,これが,バンドの屈曲を引き起こし,必然的に,量子井戸間に大きなエネルギー障壁をもたらす。ほとんどのデバイス応用において,ドープ超格子の使用には,良好な垂直輸送が重要であるため,量子井戸間の多数キャリア移動のエネルギー障壁を最小化しなければならない。この論文では,変調ドープAlGaN/GaN超格子のエネルギー障壁を最小にする設計手法を示した。)

「Figｕｒe l(a)ｓhｏｗｓ ｔhe cｏndｕcｔiｏn band edge and elecｔｒｏn diｓｔｒibｕｔiｏn ｏf an Al_(0.22)Ga_(0.78)N/GaN ｓｕｐeｒlaｔｔice, ｗiｔh AlGaN and GaN ｔhickneｓｓeｓ ｏf 150 and 130Å, ｒeｓｐecｔiｖelｙ, and ｗiｔh a Si-dｏｐing cｏncenｔｒaｔiｏn N_(D) ｏf 7×10^(18)cm^(-3) in ｔhe AlGaN laｙeｒ. Paｒabｏlic band bending in ｔhe AlGaN laｙeｒ ｒeｓｕlｔｓ in a cｏndｕcｔiｏn band baｒｒieｒ heighｔ, ｒelaｔiｖe ｔｏ ｔhe Feｒmi leｖel ｏf 0.88 eV.」(5321ページ右欄32行-5322ページ左欄4行)(図1(a)は,AlGaN及びGaNの厚さがそれぞれ150及び130Åであり,AlGaN層に,7×10^(18)cm^(-3)のSiドーピング濃度N_(D)があるAl_(0.22)Ga_(0.78)N/GaN超格子の伝導帯端及び電子分布を示す。AlGaN層の放物線バンドの曲がりは,伝導帯の障壁の高さを,Feｒmi準位に対して0.88eVにする。)

「The ｓｔｒｕcｔｕｒe ｕｔiliｚing ｔhe chaｒge diｐｏle iｓ ｓimｕlaｔed in Fig.1(c). The cｏndｕcｔiｏn band baｒｒieｒ heighｔ iｓ ｒedｕced ｔｏ 0.06 eV, and ｔhe ｓheeｔ elecｔｒｏn denｓiｔｙ iｓ 1.03×10^(13)cm^(-2).」(5322ページ右欄13-16行)(電荷双極子を利用した構造を図1(c)に示す。伝導帯の障壁の高さは0.06eVに減少し,シート電子密度は1.03×10^(13)cm^(-2)であった。)

「III. EXPERIMENT
The feaｓibiliｔｙ ｏf ｔhe dｏｐed-gｒade cｏnceｐｔ ｗaｓ cｏnfiｒmed bｙ gｒｏｗing n-ｔｙｐe Al_(0.22)Ga_(0.78)N/GaN ｓｕｐeｒlaｔｔice ｓｔｒｕcｔｕｒeｓ bｙ meｔalｏｒganic chemical ｖaｐｏｒ deｐｏｓiｔiｏn ｕｓing ｔhe ｐｒecｕｒｓｏｒｓ ｔｒimeｔhｙlalｕminｕm, ｔｒimeｔhｙlgalliｕm, diｓilane, and ammｏnia. The ｓｔｒｕcｔｕｒeｓ ｗeｒe deｐｏｓiｔed ｏn 3 μm ｓemi-inｓｕlaｔing GaN baｓe laｙeｒｓ ｐｒeｐaｒed ｏn ｓaｐｐhiｒe ｓｕbｓｔｒaｔeｓ, and ｗeｒe caｐｐed ｗiｔh 0.2 μm ｔhick ｕndｏｐed GaN laｙeｒｓ. The baｓe laｙeｒｓ ｗeｒe ｒendeｒed ｓemi-inｓｕlaｔing bｙ Fe dｏｐing ｔhe 0.7 μm GaN clｏｓeｓｔ ｔｏ ｔhe ｓaｐｐhiｒe ｓｕbｓｔｒaｔe.^(16) The AlGaN laｙeｒｓ ｗeｒe gｒｏｗn ｕndeｒ ｔhe fｏllｏｗing cｏndiｔiｏnｓ: 1040°C gｒｏｗｔh ｔemｐeｒaｔｕｒe, 100 Tｏｒｒ ｒeacｔｏｒ ｐｒeｓｓｕｒe, 25 Tｏｒｒ ammｏnia ｐaｒｔial ｐｒeｓｓｕｒe, and a gｒｏｗｔh ｒaｔe ｏf 0.7Å/ｓ. The gｒｏｗｔh cｏndiｔiｏnｓ fｏｒ ｔhe GaN ｑｕanｔｕm ｗellｓ ｗeｒe ｔhe ｓame, eｘceｐｔ fｏｒ a lｏｗeｒ gｒｏｗｔh ｒaｔe ｏf 0.5 Å/ｓ. The Si-dｏｐing cｏncenｔｒaｔiｏn ｗaｓ calibｒaｔed fｏｒ GaN gｒｏｗｔh ｏn a ｓeｐaｒaｔe ｓamｐle. The incｏｒｐｏｒaｔiｏn efficiencｙ in ｔhe gｒaded AlGaN laｙeｒｓ ｗaｓ aｓｓｕmed ｔｏ be ｔhe ｓame aｓ in GaN afｔeｒ ｔaking ｔhe diffeｒence in gｒｏｗｔh ｒaｔeｓ inｔｏ cｏnｓideｒaｔiｏn. The Si-dｏｐing cｏncenｔｒaｔiｏn ｗaｓ chｏｓen ｔｏ be a cｏnｓｔanｔ ｖalｕe ｔhｒｏｕghｏｕｔ ｔhe gｒaded ｒegiｏnｓ, and eｑｕal ｔｏ ｔhe eｘｔｒaｐｏlaｔed aｖeｒage ｐｏlaｒiｚaｔiｏn chaｒge in ｔhe ｒegiｏn. In addiｔiｏn, a Si delｔa-dｏｐing ｓheeｔ ｗaｓ ｐlaced aｔ ｔhe high Al-cｏmｐｏｓiｔiｏn end ｏf ｔhe gｒaded ｒegiｏn.
The laｔeｒal ｔｒanｓｐｏｒｔ ｐｒｏｐeｒｔieｓ ｏf ｔhe ｓｕｐeｒlaｔｔiceｓ ｗeｒe chaｒacｔeｒiｚed bｙ Hall effecｔ meaｓｕｒemenｔｓ, ｐeｒfｏnned in ｖan deｒ Paｕｗ geｏmeｔｒｙ ｏn cleaｖed 5mm×5mm ｓｑｕaｒeｓ ｗiｔh In cｏnｔacｔｓ.」(5322ページ右欄25行-5323ページ左欄19行)(III.実験
前駆体としてトリメチルアルミニウム,トリメチルガリウム,ジシラン及びアンモニアを用いて,有機金属化学蒸着によりn型Al_(0.22)Ga_(0.78)N/GaN超格子構造を成長させて,傾斜ドープを用いたコンセプトの実現可能性を確認した。その構造は,サファイア基板上に作製した3μmの半絶縁性のGaNベース層上に堆積し,0.2μm厚のアンド-プGaN層でキャップした。サファイア基板に最も近い0.7μmのGaNにFeをドープすることにより,ベース層を半絶縁性にした。AlGaNは,1040℃の成長温度,100Tｏｒｒの反応器圧力,25Tｏｒｒのアンモニア分圧,及び0.7Å/ｓの成長速度の条件下で成長させた。GaN量子井戸の成長条件は,0.5Å/ｓの低い成長速度を除いて同じとした。Siドーピング濃度を別の試料上のGaN成長に対して校正した。傾斜AlGaN層における取り込み効率は,成長速度の差を考慮してGaNと同じと仮定した。Siドーピング濃度は,傾斜領域全体で一定値となり,その領域で外挿された平均分極電荷に等しい。さらに,傾斜領域の高Al組成端にSiデルタドーピングシートを配置した。超格子の横方向輸送特性は,In接点を有する劈開された5mm×5mm平方の正方形上にｖan deｒ Paｕｗの幾何学的形状で測定したホール効果測定により評価した。)

「IV. RESULTS
Fiｖe ｓｕｐeｒlaｔｔice ｓｔｒｕcｔｕｒeｓ ｗeｒe ｐｒeｐaｒed accｏｒding ｔｏ ｔhe laｙeｒ ｓｔaicｔｕｒe in Fig.2(a), each ｗiｔh eighｔ ｐeｒiｏdｓ. The Hall chaｒge and mｏbiliｔｙ ｏf ｔhe ｓｔｒｕcｔｕｒe ｗeｒe ｓｔｕdied aｓ a fｕncｔiｏn ｏf ｔhe Al_(0.22)Ga_(0.78)N laｙeｒ and gｒade laｙeｒ ｔhickneｓｓeｓ, ｗhile ｔhe GaN ｑｕanｔｕm ｗell ｔhickneｓｓ ｗaｓ keｐｔ cｏnｓｔanｔ aｔ 80 Å. Fｏｒ an Al_(0.22)Ga_(0.78)N laｙeｒ and gｒade laｙeｒ ｔhickneｓｓ ｏf 100 Å ｔhe ｓｔｒｕcｔｕｒe iｓ idenｔical ｔｏ ｔhe ｓｔｒｕcｔｕｒe ｓimｕlaｔed in Fig.l(c). The ｒeｓｕlｔｓ aｒe ｓｕmmaｒiｚed in Table I. Aｓ ｔhe Al_(0.22)Ga_(0.78)N baｒｒieｒ ｔhickneｓｓ ｗaｓ decｒeaｓed fｒｏm 100 ｔｏ 25 Å, ｗiｔh a cｏnｓｔanｔ gｒade ｔhickneｓｓ ｏf 100Å, ｔhe 300 K elecｔｒｏn mｏbiliｔｙ decｒeaｓed fｒｏm 1210 ｔｏ 970 cm^(2)/Vｓ. Likeｗiｓe, aｓ ｔhe gｒade ｔhickneｓｓ ｗaｓ decｒeaｓed fｒｏm 100 ｔｏ 25 Å, ｗiｔh a cｏnｓｔanｔ Al_(0.22)Ga_(0.78)N baｒｒieｒ ｔhickneｓｓ ｏf 50 Å, ｔhe 300 K elecｔｒｏn mｏbiliｔｙ decｒeaｓed fｒｏm 1110 ｔｏ 775 cm^(2)/Vｓ.」(5323ページ左欄24行-5323ページ右欄6行)(5つの超格子構造を,図2(a)の層構造に従い,それぞれ8つの周期を有するように調整した。この構造のホール電荷と移動度を,GaN量子井戸の厚さを80Åと一定として,Al_(0.22)Ga_(0.78)N層と傾斜層の厚さの関数として調べた。Al_(0.22)Ga_(0.78)N及び傾斜層の厚さが100Åの場合,その構造は,図1(c)でシミュレートした構造と同一である。結果を表Iに要約する。Al_(0.22)Ga_(0.78)N障壁層の厚さが100Åから25Åに減少すると,傾斜層の厚さが100Åで一定の場合,300Kにおいて,電子移動度は1210から970cm^(2)/Vｓに減少する。同様に,傾斜層の厚さが100Åから25Åに減少すると,Al_(0.22)Ga_(0.78)N障壁層の厚さが50Åで一定の場合,300Kにおいて,電子移動度は1110から775cm^(2)/Vｓに減少する。)

「V.DISCUSSION
The eｘｐeｒimenｔｓ ｓhｏｗ ｔhaｔ n-ｔｙｐe dｏｐed-gｒaded AlGaN/GaN ｓｕｐeｒlaｔｔiceｓ ｏf high ｓｔｒｕcｔｕｒal ｑｕaliｔｙ can ｓｕcceｓｓfｕllｙ be gｒｏｗn. The high mｏbiliｔieｓ in ｔhe ｒange ｏf 1000-1200cm^(2)/Vｓ aｔ 300 K and ｔhe ｒelaｔiｖelｙ lｏｗ caｒｒieｒ fｒeeｚe ｏｕｔ aｔ 77 K indicaｔe ｔhe ｐｒeｓence ｏf 2DEGｓ in ｔhe ｓｔｒｕcｔｕｒeｓ.」(5323ページ右欄43行-5324ページ左欄3行)(ディスカッション
実験の結果,高構造品質のn型傾斜ドープAlGaN/GaN超格子の成長に成功した。300Kでの,1000-1200cm^(2)/Vｓの範囲の高い移動度と,77Kでの比較的低いキャリアの凍結は,構造中の2DEGの存在を示す。)

「Aｐｐlicaｔiｏnｓ fｏｒ ｔhe n-ｔｙｐe AlGaN/GaN mｕlｔichannel ｓｔｒｕcｔｕｒe inclｕde laｔeｒal cｕｒｒenｔ ｓｐｒeading laｙeｒｓ in III-niｔｒide laｓeｒ diｏdeｓ and lighｔ emiｔｔing diｏdeｓ, and high cｏndｕcｔance ｓｏｕｒce and dｒain acceｓｓ ｒegiｏnｓ in AlGaN/GaN HEMTｓ.」(5324ページ右欄16-19行)(n型AlGaN/GaN多重チャネル構造の用途には,III族窒化物レーザ・ダイオード及び発光ダイオードにおける横方向電流拡散層,並びにAlGaN/GaN HEMTにおける高導電率のソース及びドレイン・アクセス領域が含まれる。)

「

」

「

」

「

」

(2)上記(1)の記載から,引用文献1には,次の技術的事項が記載されているものと認められる。
ア GaNベースのデバイス技術は,近年飛躍的に発展しており,いくつかの分野で商業化に近づいており,c軸に沿った強い分極を用いて,1×10^(13)cm^(-2)以上の電荷密度をもつ二次元電子ガス(2DEGｓ)を形成でき,2 A/mm以上の電流密度をもつ高電子移動度トランジスタ(HEMTｓ)の作製が可能であること。

イ AlGaN/GaNヘテロ構造における,AlGaNとGaNとの間の自発分極と圧電分極の差は,AlGaN/GaN界面に,分極電荷が固定されたシートを効果的にもたらし,これが自由キャリアを引き付け,二次元キャリアガスを形成すること。

ウ Ga面AlGaN/GaN単一ヘテロ構造では,意図的なn型ドーピングなしに,2DEGを形成することができ,電子は表面ドナー状態に由来すると推定されること。

エ 同じシート電荷密度を持つ平行な2DEGと2DHGの形の埋め込みGaN/AlGaN/GaNヘテロ構造でも,ドーピングなしで自由電荷を得ることができること。

オ 継続した周期的な単極のキャリア集団を有する多周期超格子では,表面から遠い周期においては,自由電子の源として,ドーピングが必要であるが,超格子中に均一にドーピングをすると,不純物散乱により移動度が低下するので,移動度を高めるために,ドーピングをAlGaN障壁に制限して,量子井戸をドープしないままとすると,バンドの屈曲を引き起こし,量子井戸間に大きなエネルギー障壁をもたらすこと。

カ ほとんどのデバイス応用において,ドープ超格子の使用には,良好な垂直輸送が重要であるため,量子井戸間の多数キャリア移動のエネルギー障壁を最小化しなければならないので,この論文において,変調ドープAlGaN/GaN超格子のエネルギー障壁を最小にする設計手法を示したこと。

キ サファイア基板上に作製した3μmの半絶縁性のGaNベース層上に,8つの周期を有するn型Al_(0.22)Ga_(0.78)N/GaN超格子構造であって,前記超格子構造は,GaN層と,Al_(0.22)Ga_(0.78)N層及び傾斜領域の高Al組成端にSiデルタドーピングシートを配置した傾斜層からなるAlGaN層とを積層した構造を一周期として,これを8重にわたって連続的に堆積した積層構造であり,当該超格子構造を,前駆体としてトリメチルアルミニウム,トリメチルガリウム,ジシラン及びアンモニアを用いて,有機金属化学蒸着により成長させ,0.2μm厚のアンド-プGaN層でキャップした構造を作製することで,この構造のホール電荷と移動度を,GaN量子井戸の厚さを80Åと一定として,Al_(0.22)Ga_(0.78)N層と傾斜層の厚さの関数として調べて,傾斜ドープを用いたコンセプトの実現可能性を実験において確認したこと。

ク 実験の結果,構造中に2DEGの存在が示される,高構造品質のn型傾斜ドープAlGaN/GaN超格子の成長に成功したこと。

ケ n型AlGaN/GaN多重チャネル構造の用途には,AlGaN/GaN HEMTにおける高導電率のソース及びドレイン・アクセス領域が含まれること。

(3)上記(2)から,引用文献1には,次の発明(以下「引用発明」という。)が記載されていると認められる。
「AlGaN/GaN多重チャネル構造を用いたAlGaN/GaN HEMTであって,
前記AlGaN/GaN多重チャネル構造は,
AlGaN/GaNヘテロ構造における,AlGaN/GaN界面に,二次元キャリアガスが形成されるものであり,
自由電子の源としてのドーピングをAlGaN層に制限してドープし,GaN量子井戸にはドープしないことで,不純物散乱による移動度の低下を抑制した,継続した周期的な単極のキャリア集団を有する多重の周期を有する超格子構造であり,
前記量子井戸間のエネルギー障壁を最小化して,良好な垂直輸送を得るために,前記多重の周期を有する超格子構造は,GaN量子井戸と,Al_(0.22)Ga_(0.78)N層及び傾斜領域の高Al組成端にSiデルタドーピングシートを配置した傾斜層からなるAlGaN層とを積層した構造を一周期として,これを多重にわたって連続的に堆積した積層構造となるように,有機金属化学蒸着により成長したものであり,
前記構造中には,2DEGが存在する,
AlGaN/GaN HEMT。」

2 引用文献2
本願の優先権主張の日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献2には,図面とともに,次の記載がある。

(1)「【0011】
この構成によれば,第1の窒化物半導体層と第2の窒化物半導体層との間のヘテロ接合界面だけでなく,第3の窒化物半導体層と第4の窒化物半導体層との間のヘテロ接合界面にもチャネルが形成される。すなわち,ゲート・ソース電極間及びゲート・ドレイン電極間において,従来のチャネルを形成する2次元電子ガスに加えて表面側にさらに2次元電子ガスが形成される。従って,シート抵抗を低減することができ,オン抵抗を低減することができる。」

「【0019】
また,前記ソース電極及び前記ドレイン電極は,それぞれ前記第1の窒化物半導体層及び前記第2の窒化物半導体層のヘテロ接合界面と,前記第3の窒化物半導体層及び前記第4の窒化物半導体層のヘテロ接合界面とに接触することが好ましい。
【0020】
この構成によれば,ソース電極及びドレイン電極のコンタクト抵抗を低減することができる。」

「【0029】
(第1の実施形態)
図1は,本発明の第1の実施形態に係るJFETの構造を示す断面図である。
＜途中省略＞
【0033】
アンドープAlGaN層106,アンドープGaN層105及びアンドープAlGaN層104の凹部(図1のB)内であってアンドープGaN層103上には,アンドープAlGaN層104及びアンドープGaN層103のヘテロ接合界面と,アンドープGaN層105及びアンドープAlGaN層106のヘテロ接合界面とに対して横方向から接触するようにTi層とAl層とからなるソース電極108及びドレイン電極109が設けられている。このように2次元電子ガスと直接接触するようにソース電極108及びドレイン電極109を形成することによって,電極と半導体層との接触抵抗を低減することができる。また,ｐ型GaN層107上には,ｐ型GaN層107とオーミック接合するPdからなるゲート電極110が設けられている。」

「【0050】
次に,図3(e)に示すように,例えば塩素ガスを用いたICPエッチング等によりソース・ドレイン領域において,アンドープAlGaN層106,アンドープGaN層105,アンドープAlGaN層104及びアンドープGaN層103の一部を選択的に除去し,オーミックリセス部となる凹部(図3(e)のB)を形成する。
【0051】
次に,図3(f)に示すように,オーミックリセス部にTi層とAl層とを形成した後,窒素雰囲気において650℃の熱処理を行い,ソース電極108及びドレイン電極109を形成する。」

「

」

図1は,引用文献2に記載された発明の第1の実施形態に係るJFETの構造を示す断面図であって,上記摘記した事項を参酌すれば,図1から,以下の事項を見て取ることができる。
アンドープAlGaN層106上,並びに,アンドープAlGaN層106,アンドープGaN層105,アンドープAlGaN層104及びアンドープGaN層103の一部を選択的に除去して形成したオーミックリセス部となる凹部内であってアンドープGaN層103上に,Ti層とAl層とからなるソース電極108及びドレイン電極109を配置することで,前記アンドープAlGaN層104及びアンドープGaN層103のヘテロ接合界面と,前記アンドープGaN層105及びアンドープAlGaN層106のヘテロ接合界面とに対して横方向から接触させて,前記ソース電極108及びドレイン電極109が,これらのヘテロ接合界面に形成されるチャネルを形成する2次元電子ガスの各々に横方向から直接接触するように形成した構造。

(2)上記(1)から,引用文献2には,以下の技術的事項が記載されているものと認められる。
ア 複数の2次元電子ガスを有する電界効果トランジスタにおいて,
アンドープAlGaN層106上,並びに,アンドープAlGaN層106,アンドープGaN層105,アンドープAlGaN層104及びアンドープGaN層103の一部を選択的に除去して形成したオーミックリセス部となる凹部内であってアンドープGaN層103上に,Ti層とAl層とからなるソース電極108及びドレイン電極109を配置することで,前記アンドープAlGaN層104及びアンドープGaN層103のヘテロ接合界面と,前記アンドープGaN層105及びアンドープAlGaN層106のヘテロ接合界面とに対して横方向から接触させて,前記ソース電極108及びドレイン電極109が,これらのヘテロ接合界面に形成されるチャネルを形成する2次元電子ガスの各々に横方向から直接接触するように形成した構造を採用することによって,
ソース電極及びドレイン電極のコンタクト抵抗を低減することができること。

イ ソース電極108及びドレイン電極109が,オーミックリセス部となる凹部内で,ヘテロ接合界面に形成されるチャネルを形成する2次元電子ガスの各々に横方向から直接接触することから,ソース電極108及びドレイン電極109が各々のチャネルとオーミック接続されていること。

3 引用文献3
本願の優先権主張の日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献3には,図面とともに,次の記載がある。

(1)「【請求項4】 半絶縁性基板上に少なくともチャネル層と電子供給層とを含む積層半導体層を形成する工程と,前記積層半導体層を複数個のストライプ構造に選択エッチングする工程と,選択エッチングによって露出した前記半絶縁性基板の表面および前記ストライプ構造の上面および側面に接してゲート電極を形成する工程とを有することを特徴とする擬1次元電界効果トランジスタの製造方法。」

「【0002】
【従来の技術】選択ドープヘテロ接合界面に生じる2次元電子ガスの優れた輸送特性を利用した2次元電子ガス電界効果トランジスタ(以下,2DEGFETと記す)が,超高周波帯における低雑音素子や高電力素子および超高速ディジタル集積回路の基本素子として期待されている。また,近年では,前記の2DEGFETにおける2次元電子ガスの運動方向をソースからドレイン方向への一方向のみに制限して一層の高性能化を図った擬1次元電子ガスFETの試作が,岡田らによって1988年の第20回固体素子材料国際会議の論文誌(Eｘｔended Abｓｔｒacｔｓ ｏf ｔhe 20ｔh Inｔeｒnaｔiｏnl Cｏnfeｒence ｏn Sｏlid Sｔaｔe Deｖiceｓ and Maｔeｒialｓ)の503頁に報告された。
【0003】このFETの平面および断面構造の模式図をそれぞれ図5(a)および(b)に示す。図5(b)の断面図は,図5(a)のC-C線での断面を示している。」

「【0016】また,本発明の擬1次元電子ガスFETでは,一本のストライプが複数の擬1次元チャネルをもつため,ストライプ当りの電子濃度を容易に大きくすることができ,したがって大電流動作が可能である。
【0017】さらに,ゲート電圧印加による空乏層の広がりに関しては,上面から基板方向に広がる成分に比較して,ストライプ構造の両側面から横方向に挟み込むように広がる成分の方が支配的となるようにデバイス構造を設計することができるため,全ゲート電圧領域において擬1次元的な電子伝導が保証される。
【0018】この際,複数個のストライプ状選択ドープ構造の形成には選択エッチング技術を用いることが可能であり,ストライプ構造の形成後,ゲート電極金属を蒸着することにより擬1次元電子ガスFETを製造することができる。
【0019】
【実施例】以下,図面を参照しつつ本発明の実施例を詳細に説明する。
【0020】図1(a),(b)および(c)は,本発明の電界効果トランジスタの第1の実施例の構造を示す図であり,図1(a)は平面構造模式図,図1(b)はチャネル領域に沿ったA-A線断面構造模式図,図1(c)はB-B線断面構造模式図である。
【0021】本実施例は,GaAｓおよびAlGaAｓのヘテロ接合を用いた電界効果トランジスタであり,半絶縁性GaAｓ基板8と,この半絶縁性GaAｓ基板8の上にストライプ状に複数個に分割して形成されたn型AlGaAｓ層(下層)9と,このn型AlGaAｓ層(下層)9の上に形成された不純物無添加GaAｓ層6と,この不純物無添加GaAｓ層6の上に形成されたn型AlGaAｓ層(上層)10とから成る三層構造を一周期としてこれを複数周期に亘って連続的に堆積した積層半導体層11と,この積層半導体層11の上面とその側面および半絶縁性GaAｓ基板8の上面の各面に接して形成されたゲート電極3と,このゲート電極3を挟んで互いに離間して形成されたソース電極1およびドレイン電極2を有している。
【0022】
すなわち,この電界効果トランジスタは,半絶縁性GaAｓ基板8上にストライプ状に複数個に分割して形成された積層半導体層11と,前記ストライプ状の積層半導体層11が存在せずに露出した前記半絶縁性基板8の上面,および前記積層半導体層11の側面および上面の各面に接して形成されたゲート電極3と,このゲート電極3を挟んで互いに離間して形成されたソース電極1およびドレイン電極2とを有している。
【0023】次に,本発明例の電界効果トランジスタの製造方法について図2を参照して説明する。なお,図2と図3は各製造工程での断面構造模式図であり,図2(a)?(c)と図3(a)は,図1(a)のB-B線断面に対応する断面図を,図3(b)は図1のA-A線断面に対応する断面図を示している。
【0024】まず図2(a)に示すように,半絶縁性GaAｓ基板8の上に,例えばシリコン(Si)を2.5×10^(1 8 )cm^(- 3 )の濃度に添加した厚さ50nmのn型AlGaAｓ電子供給層(下層)9と,不純物無添加の厚さ30nmのGaAｓチャネル層6と,Siを2.5×10^(1 8 )cm^(- 3) の濃度に添加した厚さ40nmのn型AlGaAｓ電子供給層(上層)10を連続成長して形成した三層構造を1周期として,これを5周期に亘って順次全面成長する。ここで,各AlGaAｓ層のAlの組成は0.3を用いるが,必ずしもこの組成に限られるものではない。また,三層構造の周期の数は5以外の任意の数に選べることは明らかである。なお,上記の結晶構造は,例えば分子線エピタキシャル成長法や有機金属気相成長法を用いて形成することができる。
【0025】次に図2(b)に示すように,例えば電子線露光技術を用いて,細線幅が0.1?0.3μmで細線と細線間距離の比率(ライン・アンド・スペース)が1対2程度の複数のストライプ状のフォトレジスト・パターン12を形成し,このフォトレジスト・パターン12をマスクにして,図2(c)に示すようにパターンの無い結晶部分を半絶縁性GaAｓ基板8が露出するまでエッチング除去する。この複数個のストライプ構造の形成のための選択エッチングには,燐酸(H_(3 )PO_(4 ))系のエッチング液を用いた溶液エッチング,あるいは塩素(Cl_(2 ))系のガスを用いたドライ・エッチングなどの方法を用いることができる。
【0026】次に図3(a)に示すように,再び電子線露出技術を用いてストライプ構造に垂直に線幅0.25μm程度のTi-Al(チタン-アルミニウム)から成るゲート電極3を形成する。
【0027】最後に図3(b)に示すように,このゲート電極3を挟んで両側にAｕGe-Ni(金ゲルマニウム-ニッケル)から成るソースおよびドレイン電極1,2を蒸着し,420℃程度の熱処理を行なうことにより,本実施例の電界効果トランジスタが完成する。」

「【0030】ゲート長が0.25μmでストライプ幅が0.2μmの第1の実施例の電界効果トランジスタと,同一のゲート寸法で形成した高濃度n型GaAｓストライプ層4をもつ図5の従来構造の電界効果トランジスタとについて,ソース・ドレイン間に2Vの電圧を印加したときの電流利得遮断周波数を比較した。その結果,従来例の約35GHｚに対し,本実施例では約70GHｚと大きな特性の改善が達成され,本発明の効果が実証された。
【0031】以上の実施例では,ゲート,ソースおよびドレイン各電極1,2,3が不純物無添加AlGaAｓ層11の上に直接形成されているが,この不純物無添加AlGaAｓ層11の上にさらに例えばSiを3×10^(1 8) cm^(- 3) 程度添加したn型GaAｓ層を成長した後にストライプ加工を施すことにより,ゲート,ソースおよびドレイン各電極1,2,3をこのn型GaAｓ層の上に形成することができ,ソースおよびドレイン電極の接触抵抗や寄生抵抗をさらに低減することが可能となる。
【0032】また以上の実施例では,GaAｓおよびAlGaAｓのヘテロ接合を用いた電界効果トランジスタを例として説明したが,他のヘテロ接合材料,例えばInP/InGaAｓやAlInAｓ/InGaAｓについても同様の原理が適用できることはいうまでもない。
【0033】
【発明の効果】以上説明したように,本発明によればストライプ状の選択ドープヘテロ接合界面に生じた擬1次元電子ガスを,ストライプ構造の両側面から横方向に向かうゲート電界によって有効に制御できる擬1次元電子ガスFETが得られる。したがって,高電界動作においても1次元的な電子伝導が可能となり,1次元電子伝導の特徴である優れた電子輸送特性を反映して,広いバイアス条件で大きな相互コンダクタンスと高い電流利得遮断周波数をもつFETが得られる。
【0034】また,本発明の擬1次元電子ガスFETは,一本のストライプが複数の擬1次元チャネルをもつためストライプ当りの電子濃度が大きく,したがって素子の表面積当りの電流量の大きな擬1次元電子ガスFETが得られる。
【0035】さらに,本実施例のFETは比較的容易なプロセスで製造することができ,超高周波帯における低雑音素子から超高速のデジタル集積回路の基本素子に至る広い分野にわたって応用することが可能である。」

「

」

図1(a),(b)及び(c)は,引用文献3に記載された発明の電界効果トランジスタの第1の実施例の構造を示す図であり,図1(a)は平面構造模式図,図1(b)はチャネル領域に沿ったA-A線断面構造模式図,図1(c)はB-B線断面構造模式図であって,上記摘記した事項及び技術常識を参酌すれば,これらの図から,以下の事項を見て取ることができる。
半絶縁性GaAｓ基板8と,
この半絶縁性GaAｓ基板8の上にストライプ状に複数個に分割して形成されたn型AlGaAｓ層(下層)9と,
このn型AlGaAｓ層(下層)9の上に形成された不純物無添加GaAｓ層6と,
この不純物無添加GaAｓ層6の上に形成されたn型AlGaAｓ層(上層)10とから成る三層構造を一周期としてこれを複数周期に亘って連続的に堆積した積層半導体層11と,
この積層半導体層11の上面とその側面および半絶縁性GaAｓ基板8の上面の各面に接して形成されたゲート電極3と,
このゲート電極3を挟んで互いに離間して形成されたソース電極1およびドレイン電極2を有している,GaAｓおよびAlGaAｓのヘテロ接合を用いた電界効果トランジスタであって,
離間して形成された前記ソース電極1と前記ドレイン電極2との間には,隣接する前記積層半導体層11の互いに対向する面を第1の側壁面及び第2の側壁面とし,当該第1および第2の側壁面の間に位置する底面を画定する長さ,幅,および深さとを有する複数のトレンチが形成されており,
前記複数のトレンチの各々の前記底面は,前記GaAｓおよびAlGaAｓのヘテロ接合の最下層のヘテロ接合よりも下方の位置にあり,
前記GaAｓおよびAlGaAｓのヘテロ接合の最上層のヘテロ接合上に配置された凹凸状ゲート電極3は,前記トレンチの各々の中に配置され,前記ゲート電極3は上面と底面とを有し,前記ゲート電極3の前記底面は前記複数のトレンチの各々の前記第1の側壁面,前記底面,および前記第2の側壁面に並置されているものであることにより,当該ゲート電極3の前記底面が前記最下層のGaAｓおよびAlGaAｓのヘテロ接合よりも下方の位置にあるという,GaAｓおよびAlGaAｓのヘテロ接合を用いた電界効果トランジスタの構造。

(2)上記(1)から,引用文献3には,以下の技術的事項が記載されているものと認められる。
ア 選択ドープヘテロ接合界面に生じる2次元電子ガスの優れた輸送特性を利用した2次元電子ガス電界効果トランジスタ(2DEGFET)が,超高周波帯における低雑音素子や高電力素子および超高速ディジタル集積回路の基本素子として期待されているところ,近年では,2DEGFETの一層の高性能化を図るために,2次元電子ガスの運動方向をソースからドレイン方向への一方向のみに制限する擬1次元電子ガスFETの試作が行われていること。

イ 半絶縁性GaAｓ基板8の上に,
Siを2.5×10^(1 8 )cm^(- 3 )の濃度に添加した厚さ50nmのn型AlGaAｓ電子供給層(下層)9と,
不純物無添加の厚さ30nmのGaAｓチャネル層6と,
Siを2.5×10^(1 8 )cm^(- 3) の濃度に添加した厚さ40nmのn型AlGaAｓ電子供給層(上層)10を連続成長して形成した三層構造を1周期として,
これを5周期に亘って順次全面成長する工程であって,前記の各AlGaAｓ層のAlの組成として0.3を用いる工程と,
電子線露光技術を用いて,細線幅が0.1?0.3μmで細線と細線間距離の比率(ライン・アンド・スペース)が1対2程度の複数のストライプ状のフォトレジスト・パターン12を形成する工程と,
このフォトレジスト・パターン12をマスクにして,パターンの無い結晶部分を半絶縁性GaAｓ基板8が露出するまでエッチング除去する工程と,
再び電子線露出技術を用いてストライプ構造に垂直に線幅0.25μm程度のTi-Al(チタン-アルミニウム)から成るゲート電極3を形成する工程と,
最後に,このゲート電極3を挟んで両側にAｕGe-Ni(金ゲルマニウム-ニッケル)から成るソースおよびドレイン電極1,2を蒸着し,420℃程度の熱処理を行なう工程とを含む製造方法によって完成された,引用文献3の図1(a),(b)および(c)に示される構造を有する引用文献3に記載された発明の電界効果トランジスタの第1の実施例に係る電界効果トランジスタは,
ゲート長が0.25μmでストライプ幅が0.2μmの前記第1の実施例の電界効果トランジスタと同一のゲート寸法で形成した高濃度n型GaAｓストライプ層4をもつ図5の従来構造の電界効果トランジスタとに比較して,大きな特性の改善が達成され,2DEGFETの一層の高性能化を図るという効果が実証されたこと。

ウ 引用文献3に記載された発明の電界効果トランジスタの第1の実施例の構造を示す図から,前記第1の実施例に係る電界効果トランジスタが,
半絶縁性GaAｓ基板8と,
この半絶縁性GaAｓ基板8の上にストライプ状に複数個に分割して形成されたn型AlGaAｓ層(下層)9と,
このn型AlGaAｓ層(下層)9の上に形成された不純物無添加GaAｓ層6と,
この不純物無添加GaAｓ層6の上に形成されたn型AlGaAｓ層(上層)10とから成る三層構造を一周期としてこれを複数周期に亘って連続的に堆積した積層半導体層11と,
この積層半導体層11の上面とその側面および半絶縁性GaAｓ基板8の上面の各面に接して形成されたゲート電極3と,
このゲート電極3を挟んで互いに離間して形成されたソース電極1およびドレイン電極2を有している,GaAｓおよびAlGaAｓのヘテロ接合を用いた電界効果トランジスタであって,
離間して形成された前記ソース電極1と前記ドレイン電極2との間には,隣接する前記積層半導体層11の互いに対向する面を第1の側壁面及び第2の側壁面とし,当該第1および第2の側壁面の間に位置する底面を画定する長さ,幅,および深さとを有する複数のトレンチが形成されており,
前記複数のトレンチの各々の前記底面は,前記GaAｓおよびAlGaAｓのヘテロ接合の最下層のヘテロ接合よりも下方の位置にあり,
前記GaAｓおよびAlGaAｓのヘテロ接合の最上層のヘテロ接合上に配置された凹凸状ゲート電極3は,前記トレンチの各々の中に配置され,前記ゲート電極3は上面と底面とを有し,前記ゲート電極3の前記底面は前記複数のトレンチの各々の前記第1の側壁面,前記底面,および前記第2の側壁面に並置されているものであることにより,当該ゲート電極3の前記底面が前記最下層のGaAｓおよびAlGaAｓのヘテロ接合よりも下方の位置にあるという構造を有していることが理解されること。

4 引用文献4
本願の優先権主張の日前に頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献4には,図面とともに,次の記載がある。(なお,丸の中に数字が記載された表記は,括弧を用いた表記に修正して記載した。)

(1)「2.特許請求の範囲
半絶縁性半導体基板上に,(1)第1の導電型不純物,及び第1の導電型不純物とは逆の第2の導電型不純物のいずれもドープされていない,または十分低い不純物濃度を有する第1または第2の導電型の第1の半導体層と,(2)該第1の半導体層に比し広い禁制帯幅を有し且つ上記第1の半導体層に比し高い不純物濃度を有する第1または第2の導電型の半導体層とが,(3)上記第1の半導体層と上記第2の半導体層との間に,上記第1の半導体層に比し広い禁制帯幅を有し且つ第1の導電型不純物,及び第2の導電型不純物のいずれもドープされていない,または十分低い第1または第2の導電型不純物濃度を有する第1または第2の導電型の第3の半導体層を介挿して,または介挿することなしに,それらの順に積層されている構成を有する積層体が形成され,
上記積層体上に,その幅を横切って延長しているゲート電極が,(1)上記第2の半導体層と等しいか上記第2の半導体層に比し狭い禁制帯幅を有し且つ第1の導電型不純物,及び第2の導電型不純物のいずれもドープされていない,または十分に低い第1または第2の導電型不純物濃度を有する第3の半導体層を介して,または介することなしに,且つ(2)空隙または大なる誘電率を有する絶縁層を介して,または介することなしに形成され,
上記積層体の上記ゲート電極を挟んだ両位置において,ソース電極及びドレイン電極がそれぞれ形成され,
上記積層体に,その上記半絶縁性半導体基板側とは反対側から,少なくとも上記ゲート電極下において,上記ソース電極及びドレイン電極を結ぶ方向に,上記積層体の上記半絶縁性半導体基板側の半導体層に終絡する深さで,延長している,内面に上記ゲート電極が接している複数の溝,または第2の導電型の複数の半導体領域が,上記ソース電極及びドレイン電極を結ぶ方向に延長している複数の積層体部を形成するように,上記ソース電極及びドレイン電極を結ぶ方向と直交する方向に配列して形成されていることを特徴とする電界効果型トランジスタ。」(1ページ左下欄3行-2ページ左上欄5行)

「3.発明の詳細な説明
産業上の利用分野
本発明は,電界効果型トランジスタに関する。
従来の技術
電界効果型トランジスタとして,従来,第18図を伴なって次に述べる構成を有するものが提案されている。
すなわち,例えばGaASでなる半絶縁性半導体基板1上に,n型不純物及びｐ型不純物のいずれもドープされていない(ｐ型不純物及びn型不純物のいずれも積極的にドープさせることなしに形成されている),または例えば10^(14)aｔｏm/cm^(3)以下というような十分低いn型不純物濃度を有する,例えば,GaAｓでなるn型またはｐ型の半導体層11と,その半導体層11に比し広い禁制帯幅を有し且つ半導体層11に比し高い不純物濃度を右する,例えばAl_(ｘ)Ga_(1-ｘ)Aｓ(0＜ｘ＜1)でなるn型の半導体層12とが,それらの順に積層されている構成の積層体10が形成されている。
しかして,その積層体10の半導体層12上に,その幅を横切って延長しているゲート電極20が,半導体層12との間でショットキ接合21を形成するように,ストライプ状に,局部的に,形成されている。
また,積層体10の半導体層12上に,ゲート電極20を挟んだ両位置において,ソース電極22及びドレイン電極23が,半導体層12とオーム接触するように,それぞれ形成されている。
以上が,従来,提案されている電界効果型トランジスタの構成である。
＜途中省略＞
このため,ソース電極22及びドレイン電極23間に負荷を通じて所要の電源を接続した状態で,ゲート電極20及びソース電極22間にゲート電圧を印加させることによって,そのゲート電圧の値に応じて制御された電流を,ソース電極22,ドレイン電極23及び電子ガス層24を通じて,負荷に供給する,というnチャンネル電界効果型トランジスタとしての機能が得られる。
発明が解決しようとする問題点
しかしながら,上述した従来の電界効果型トランジスタの場合,ソース電極22及びドレイン電極23間がオン状態であるときの,それらソース電極22及びトレイン電極23間の内部抵抗が比較的高かったり,負荷に供給する電流が小さな値でしか得られなかったり,ゲート電圧がある値以上になれば負荷に供給する電流が飽和したり,また,ゲート電圧がある値以上になれば,半導体層12を通る電流が生じたりし,よって,ゲート電極20及びソース電極22間に印加するゲート電圧に応じて有効に制御された電流を,負荷に,大なる値で,効果的に供給することができない,という欠点を有していた。
また,上述した従来の電界効果型トランジスタの場合,電子ガス層24が2次元電子ガス層として形成されるため,電子ガス層24に移動する電子が広がりを有する。
このため,電子ガス層24に移動する電子が,半導体層11においてそれに含まれている不純物の散乱の影響を受け易いため,電子ガス層24に移動する電子の移動度を速くするのに一定の限度を有し,よって,電界効果型トランジスタとしての機能を高速度で得るのに一定の限度を有する,などの欠点を有していた。」(2ページ左上欄6行-3ページ左上欄18行)

「作 用・効果
＜途中省略＞
しかしながら,本発明による電界効果型トランジスタの場合,積層体に,少なくともゲート電極下において,内面にゲート電極が接触している複数の溝,または第2の半導体層とは逆の導電型を有する複数の半導体領域が形成されているので,ゲート電極及びソース電極間に印加するゲート電圧の値を,ソース電極及びドレイン電極間がオン状態を保っている範囲で,適当に選ぶことによって,第1の半導体層での電子ガス層(または正孔ガス層)が,第1の半導体層において不純物の散乱の影響を受は難い1次元電子ガス層(または1次元正孔ガス層)として形成される。
このため,電子ガス層(または正孔ガス層)に移動する電子(または正孔)の移動度を,所期の速い移動度にすることができ,よって,電界効果型トランジスタとしての機能を所期の速い速度で得ることができる。
また,第1の半導体層に,複数の電子ガス層(または正孔ガス層)が形成されるので,ゲート電極及びソース電極間に印加するゲート電圧に応じて有効に制御された電流を,負荷に大なる値で,効果的に供給することができる,などの優れた作用効果が得られる。」(3ページ右下欄9行-4ページ右上欄17行)

「実施例1
次に,第1図,第2図及び第3図を伴なって,本発明による電界効果型トランジスタの第1の実施例を述べよう。
第1図,第2図及び第3図において,第18図との対応部分には同一符号を付して示す。
第1図,第2図及び第3図に示す本発明による電界効果型トランジスタの第1の実施例は,次の事項を除いて,第18図で上述した従来の電界効果型トランジスタの場合と同様の構成を有する。
すなわち,積層体10が,1つの半導体層11と1つの半導体層12とがそれらの順に積層されている構成を有しているのに代え,薄い厚さを有する複数例えば3つの半導体層11と,同様の複数従って3つの半導体層12とが,積層体11-12の順で交互順次に積層されている構成を有している。
また,積層体10に,半絶縁性半導体基板1側とは反対側から,ソース電極22及びドレイン電極23を結ぶ方向に,半絶縁性半導体基板1側の半導体層11に終絡する深さで,延長している複数例えば4つのｐ型の半導体領域31が,ソース電極22及びドレイン電極23を結ぶ方向に延長している4つの積層体部32を形成するように,ソース電極22及びドレイン電極23を結ぶ方向と直交する方向に配列して形成されている。
さらに,積層体10内に,その上方から,ゲート電極20下の領域を除く領域に,高いn型不純物濃度を有する半導体領域51及び52が形成されている。
なお,ゲート電極20は,積層体10の半導体層12にショットキ接合21を形成するように形成されていなくてもよい。
以上が,本発明による電界効果型トランジスタの第1の実施例の構成であるが,このような構成を有する本発明による電界効果型トランジスタは,実際上,第2図?第7図を伴なって次のようにして製造される。
すなわち,半絶縁性半導体基板1上に,3つの半導体層11と,3つの半導体層12とが,半導体層11-12の順で交互順次に積層されている積層体10が形成されている構成を得る(第2図)。
＜途中省略＞
次に,積層体10内に,その上方から,ゲート電極20をマスクとしてn型不純物イオンを打込み,積層体10内に,第1図で上述した高いn型不純物濃度を有する半導体領域51及び52を形成する(第7図)。
次に,半導体領域51及び52上に,それぞれソース電極22及びドレイン電極23を形成し,第1図に示す本発明による電界効果型トランジスタの第1の実施例の構成を得る。
以上が,本発明による電界効果型トランジスタの第1の実施例の構成である。
＜途中省略＞
従って,第18図で上述した電界効果型トランジスタの場合と同様に,ソース電極22及びドレイン電極23間に負荷を通じて所要の電源を接続した状態で,グート電極20及びソース電極22間にゲート電圧を印加させることによって,そのゲート電圧に応じて制御された電流を,ソース電極22,ドレイン電極23,半導体領域51及び52,多数の電子ガス層24を通じてゲート電圧の値に応じて制御された電流を負荷に供給する,というnチャンネル電界効果型トランジスタとしての機能が得られる。
しかしながら,第1図に示す本発明による電界効果型トランジスタの場合,第8図に示すように,ゲート電極20及びソース電極22間に印加するゲート電圧の値が,ソース電極22およドレイン電極23がオン状態を保っている範囲で,ある値よりも正方向に大である場合は,電子ガス層24が,比較的大なる幅に形成されているため,2次元電子ガス層として形成されているが,ある値よりも低い値であれば,電子ガス層24が,十分小なる幅に形成されるため,1次元電子ガス層として形成される。
このため,電子ガス層24が1次元電子ガス層として形成されている場合,その電子ガス層24を移動する電子の移動度が,電子ガス層24が2次元電子ガス層として形成されている場合に比し,格段的に速くなる。
従って,電界効果型トランジスタとしての機能を,第18図で上述した従来の電界効果型トランジスタの場合に比し格段的に高速で得ることができる。
また,電子ガス層24が多数(上例の場合4×3(=12)個)形成されており,また,それら多数の電子ガス層24が高いn型半導体領域51及び52間に延長し,そして,それら半導体領域51及び52にそれぞれソース電極22およドレイン電極23が付されているので,ソース電極22及びドレイン電極23間の内部抵抗が低く,従ってゲート電極20及びソース電極22間に印加するゲート電圧の値に応じて制御された電流を,負荷に,大なる値で供給することができる。」(4ページ右上欄18行-6ページ左上欄12行)

「実施例6,7,8,9及び10
次に,第13図,第14図,第15図,第16図及び第17図を伴なって,本発明による電界効果型トランジスタの第6,第7,第8,第9及び第10の実施例を述べよう。
第13図,第14図,第15図,第16図及び第17図において,第1図,第9図,第10図,第11図及び第12図との対応部分には同一符号を付して詳細説明を省略する。
第13図?第17図に示す本発明による第6?第10の実施例は,本発明による電界効果型トランジスタの第1?第5の実施例における上述した半導体層31が,溝65に代えられ,これに応じてその溝65の内面にゲート電極20が接していることを除いて,本発明による電界効果型トランジスタの第1?第5の実施例と同様の構成を有する。
なお,この場合,ゲート電極20は,半導体層11との間でショットキ接合66を形成するように,溝64の内面に接している。
以上が,本発明による電界効果型トランジスタの第6,第7,第8,第9及び第10の実施例の構成であるが,それらがそれぞれ,上述した事項を除いて,本発明による電界効果型トランジスタの第1,第2,第3,第4及び第5の実施例と同様の構成を有するので,詳細説明は省略するが,ゲート電極20及びソース電極22間に印加するゲート電極の値に応じてゲート電極20と半導体層11との間のショットキ接合66から半導体層11内に広がる空乏層の広がりが変更する機構で,本発明による電界効果型トランジスタの第1,第2,第3,第4及び第5の実施例の場合と同様の優れた作用効果が得られる。
なお,上述においては,積層体10が,複数の半導体層11と複数の半導体層12とが,半導体層11-12の順で交互順次に積層されている場合を述べたが,1つの半導体層11と,1つの半導体層12とがそれらの順に積層されている構成として,上述したと同様の作用効果を得ることもできる。
また,上述した「n型」を「ｐ型」,「電子ガス層」を「正孔ガス層」,「電子」を「正孔」と読み代えた構成として,ｐ型チャンネル型電界効果型トランジスタの機能を得るようにすることもできる。
その他,本発明による電界効果型トランジスタの僅かな例を示したに止まり,本発明の精神を脱することなしに,種々の変型,変更をなし得るであろう。」(8ページ左上欄10行-同ページ左下欄19行)

「

」

図13A,B及びCは,引用文献4に記載された発明による電界効果トランジスタの第6の実施例を示す平面図,第13図AのB-B線上の断面図及び第13図AのC-C線上の断面図であって,上記摘記した事項及び技術常識を参酌すれば,これらの図から,以下の事項を見て取ることができる。
GaAｓでなる半絶縁性半導体基板1と,
前記GaAｓでなる半絶縁性半導体基板1上に形成された,n型不純物及びｐ型不純物のいずれもドープされていない(ｐ型不純物及びn型不純物のいずれも積極的にドープさせることなしに形成されている),または例えば10^(14)aｔｏm/cm^(3)以下というような十分低いn型不純物濃度を有する,例えば,GaAｓでなるn型またはｐ型の半導体層11と,その半導体層11に比し広い禁制帯幅を有し且つ半導体層11に比し高い不純物濃度を右する,例えばAl_(ｘ)Ga_(1-ｘ)Aｓ(0＜ｘ＜1)でなるn型の半導体層12とが,それらの順に,複数例えば3つの半導体層11と,同様の複数従って3つの半導体層12とが,積層体11-12の順で交互順次に積層されている構成を有している積層体10と,
前記積層体10の最上層の半導体層12上に,その幅を横切って,ストライプ状に,局部的に,延長して形成されているゲート電極20と,
前記積層体10内に,その上方から,ゲート電極20下の領域を除く領域に形成されている,高いn型不純物濃度を有する半導体領域51及び52と,
前記積層体10の最上層の半導体層12上に,ゲート電極20を挟んだ両位置において,前記高いn型不純物濃度を有する半導体領域51及び52における前記最上層の半導体層12とオーム接触するように,それぞれ形成されている,ソース電極22及びドレイン電極23と,
上記積層体10に,その上記半絶縁性半導体基板1側とは反対側から,少なくとも上記ゲート電極20下において,上記ソース電極22及びドレイン電極23を結ぶ方向に,上記積層体10の上記半絶縁性半導体基板1側の半導体層11に終絡する深さで,延長して形成した,内面に上記ゲート電極が接している複数の溝65であって,当該複数の溝65は,上記ソース電極22及びドレイン電極23を結ぶ方向に延長している複数の積層体部10を形成するように,上記ソース電極及びドレイン電極を結ぶ方向と直交する方向に配列して形成されたものである電界効果型トランジスタの構造であって,
前記ソース電極22と前記ドレイン電極23との間に配置された複数の溝65の各々は,第1の側壁面と,第2の側壁面と,当該第1および第2の側壁面の間に位置する底面を画定する長さ,幅,および深さとを有し,前記複数の溝65の各々の前記底面は最下層の積層体11-12の界面よりも下方の位置にある,前記複数の溝65であり,
前記最上層の半導体層12上に配置されたゲート電極20であって,前記ゲート電極20は前記溝65の各々の中に配置され,前記ゲート電極20は上面と底面とを有し,前記ゲート電極20の前記底面は前記複数の溝65の各々の前記第1の側壁面,前記底面,および前記第2の側壁面に並置されているものであることにより,当該ゲート電極20の前記底面が前記最下層の積層体11-12の界面よりも下方の位置にあり,その形状が,凹凸状であるゲート電極とを有する,電界効果型トランジスタの構造。

(2)上記(1)から,引用文献4には,以下の技術的事項が記載されているものと認められる。
ア 従来の電界効果型トランジスタは,ゲート電極20及びソース電極22間に印加するゲート電圧に応じて有効に制御された電流を,負荷に,大なる値で,効果的に供給することができない,という欠点を有していたこと。また,従来の電界効果型トランジスタの場合,電子ガス層24が2次元電子ガス層として形成されるため,電子ガス層24に移動する電子が広がりを有するため,電子ガス層24に移動する電子が,半導体層11においてそれに含まれている不純物の散乱の影響を受け易く,電子ガス層24に移動する電子の移動度を速くするのに一定の限度を有し,よって,電界効果型トランジスタとしての機能を高速度で得るのに一定の限度を有する,という欠点を有していたこと。

イ 電界効果型トランジスタの構造として,以下の構造,すなわち,
GaAｓでなる半絶縁性半導体基板1と,
前記GaAｓでなる半絶縁性半導体基板1上に形成された,n型不純物及びｐ型不純物のいずれもドープされていない(ｐ型不純物及びn型不純物のいずれも積極的にドープさせることなしに形成されている),または例えば10^(14)aｔｏm/cm^(3)以下というような十分低いn型不純物濃度を有する,例えば,GaAｓでなるn型またはｐ型の半導体層11と,その半導体層11に比し広い禁制帯幅を有し且つ半導体層11に比し高い不純物濃度を右する,例えばAl_(ｘ)Ga_(1-ｘ)Aｓ(0＜ｘ＜1)でなるn型の半導体層12とが,それらの順に,複数例えば3つの半導体層11と,同様の複数従って3つの半導体層12とが,積層体11-12の順で交互順次に積層されている構成を有している積層体10と,
前記積層体10の最上層の半導体層12上に,その幅を横切って,ストライプ状に,局部的に,延長して形成されているゲート電極20と,
前記積層体10内に,その上方から,ゲート電極20下の領域を除く領域に形成されている,高いn型不純物濃度を有する半導体領域51及び52と,
前記積層体10の最上層の半導体層12上に,ゲート電極20を挟んだ両位置において,前記高いn型不純物濃度を有する半導体領域51及び52における前記最上層の半導体層12とオーム接触するように,それぞれ形成されている,ソース電極22及びドレイン電極23と,
上記積層体10に,その上記半絶縁性半導体基板1側とは反対側から,少なくとも上記ゲート電極20下において,上記ソース電極22及びドレイン電極23を結ぶ方向に,上記積層体10の上記半絶縁性半導体基板1側の半導体層11に終絡する深さで,延長して形成した,内面に上記ゲート電極が接している複数の溝65であって,当該複数の溝65は,上記ソース電極22及びドレイン電極23を結ぶ方向に延長している複数の積層体部10を形成するように,上記ソース電極及びドレイン電極を結ぶ方向と直交する方向に配列して形成されたものである電界効果型トランジスタの構造であって,
前記ソース電極22と前記ドレイン電極23との間に配置された複数の溝65の各々は,第1の側壁面と,第2の側壁面と,当該第1および第2の側壁面の間に位置する底面を画定する長さ,幅,および深さとを有し,前記複数の溝65の各々の前記底面は最下層の積層体11-12の界面よりも下方の位置にある,前記複数の溝65であり,
前記最上層の半導体層12上に配置されたゲート電極20であって,前記ゲート電極20は前記溝65の各々の中に配置され,前記ゲート電極20は上面と底面とを有し,前記ゲート電極20の前記底面は前記複数の溝65の各々の前記第1の側壁面,前記底面,および前記第2の側壁面に並置されているものであることにより,当該ゲート電極20の前記底面が前記最下層の積層体11-12の界面よりも下方の位置にあり,その形状が,凹凸状であるゲート電極とを有する,電界効果型トランジスタの構造を採用することによって,上記アの欠点を解消することができること。

第5 対比
ア 本願発明と引用発明を対比すると,以下のとおりとなる。
(ア)引用発明の「AlGaN/GaN HEMT」とは,AlGaN/GaNヘテロ構造型のHigh Electron Mobility Transistor のことであり,半導体素子の一種であるから,引用発明の「AlGaN/GaN HEMT」は,本願発明の「素子」に相当する。

(イ)引用発明は,「有機金属化学蒸着により成長した」「AlGaN/GaNヘテロ構造における,AlGaN/GaN界面に,二次元キャリアガスが形成される」「AlGaN/GaN多重チャネル構造」を有するものであり,「前記構造中には,2DEGが存在する」ものであり,さらに,前記「多重チャネル構造」が,2以上のチャネルを有することは「mｕlｔiｐle(多重)」という用語の定義上明らかであるから,引用発明の「多重チャネル構造」が,「最上層の2DｘGチャネル」と,「最下層の2DｘGチャネル」を備えた「エピタキシャル構造体」であることは明らかである。

(ウ)引用発明の「Siデルタドーピングシート」は,本願発明の「デルタドーピング層」に相当する。
そして,引用発明の前記「Siデルタドーピングシート」は,「傾斜領域の高Al組成端」に配置されており,さらに,引用発明において,「AlGaN/GaN多重チャネル構造」の「前記構造中」に「2DEGが存在」するのは,「自由電子の源としてのドーピング」が「AlGaN層に制限し」て「ドープ」されているからであることから,引用発明の前記「2DEG」「チャネル」は,前記「Siデルタドーピングシート」の存在により誘発されたものといえる。
すなわち,引用発明の「構造中には,2DEGが存在する」「AlGaN/GaN多重チャネル構造」の,それぞれの「チャネル」における「2DEG」は,いずれも「Siデルタドーピングシート」の存在により誘発されたものといえるから,引用発明の多重チャネル構造における,最下層の「2DEG」「チャネル」は,「デルタドーピング層の存在により誘発された」ものといえる。

(エ)引用発明は,「継続した周期的な単極のキャリア集団を有する多重の周期を有する超格子構造」を有するものであるから,引用発明の「多重チャネル構造」における各「チャネル」は,いずれも「単極」,すなわち「2DEG」であることが理解できる。したがって,引用発明と,本願発明は,いずれも,「前記2DｘGチャネルの全てが,2DEGチャネル又は2DHGチャネルである」点で一致する。

イ 以上のことから,本願発明と引用発明との一致点及び相違点は,次のとおりである。
【一致点】
「素子であって,
最上層の2DｘGチャネルと,第1のデルタドーピング層の存在により誘発された最下層の2DｘGチャネルとを有する超格子構造体を有するエピタキシャル構造体を有し,
前記最下層の2DｘGチャネルは第1のヘテロ構造体に生成されており,
前記2DｘGチャネルの全てが,2DEGチャネル又は2DHGチャネルであるものである素子。」

【相違点】
＜相違点1＞
本願発明は,「前記最上層の2DｘGチャネルと前記最下層の2DｘGチャネルとの間に配置され,第2のデルタドーピング層の存在により誘発された少なくとも1つの中間層の2DｘGチャネルとを有」し,「前記中間層の2DｘGチャネルは第2のヘテロ構造体に生成されており」,「前記第1のヘテロ構造体は前記第2のヘテロ構造体と直接接触しており」という構成を備えるのに対して,引用発明は,チャネルが「多重」であると特定されている点。

＜相違点2＞
本願発明は,「前記最上層の2DｘGチャネル上に配置され,前記2DｘGチャネルの各々にオーミック接続されたソース電極と,前記最上層の2DｘGチャネル上に配置され,前記2DｘGチャネルの各々にオーミック接続されたドレイン電極と」を有するのに対し,引用発明は,HEMTであるが,ソース電極,ドレイン電極についての記載がない点。

＜相違点3＞
本願発明は,「前記ソース電極と前記ドレイン電極との間に配置された複数のトレンチであって,前記複数のトレンチの各々は,第1の側壁面と,第2の側壁面と,当該第1および第2の側壁面の間に位置する底面を画定する長さ,幅,および深さとを有し,前記複数のトレンチの各々の前記底面は最下層の2DｘGチャネルの位置または当該チャネルよりも下方の位置にある,前記複数のトレンチと,
前記最上層の2DｘGチャネル上に配置された凹凸状ゲート電極であって,前記ゲート電極は前記トレンチの各々の中に配置され,前記ゲート電極は上面と底面とを有し,前記ゲート電極の前記底面は前記複数のトレンチの各々の前記第1の側壁面,前記底面,および前記第2の側壁面に並置されているものであることにより,当該ゲート電極の前記底面が前記最下層の2DｘGチャネルの位置または当該チャネルよりも下方の位置にある,前記凹凸状ゲート電極とを有し,」という構造を備えるのに対して,引用発明は,HEMTであるが,ゲート電極についての記載がなく,また,ソース電極とドレイン電極との間にトレンチを有していない点。

第6 判断
1 上記相違点について,判断する。
ア 相違点1について
引用文献1では,8つの周期を有するn型Al_(0.22)Ga_(0.78)N/GaN超格子構造を用いて,傾斜ドープを用いたコンセプトの実現可能性を実験において確認しているのであるから,引用発明の「多重チャネル構造」の「多重」は,チャネルの数が2である場合よりも多いチャネル構造を意味しているものと理解することが自然といえる。
そうすると,引用発明の超格子構造は,GaN量子井戸と,Al_(0.22)Ga_(0.78)N層及び傾斜領域の高Al組成端にSiデルタドーピングシートを配置した傾斜層からなるAlGaN層とを積層した構造を一周期として,これを多重にわたって連続的に堆積した積層構造となるように,有機金属化学蒸着により成長したものであるから,引用発明は,最上層の2DｘGチャネルと最下層の2DｘGチャネルとの間に配置された,「第2のデルタドーピング層の存在により誘発された少なくとも1つの中間層の2DｘGチャネル」を有するといる。
さらに,引用発明は,「AlGaN/GaNヘテロ構造における,AlGaN/GaN界面に,二次元キャリアガスが形成されるものであり」,また,「GaN量子井戸と,Al_(0.22)Ga_(0.78)N層及び傾斜領域の高Al組成端にSiデルタドーピングシートを配置した傾斜層からなるAlGaN層とを積層した構造を一周期として,これを多重にわたって連続的に堆積した積層構造となるように,有機金属化学蒸着により成長したものであ」ることから,引用発明の超格子構造が,「前記中間層の2DｘGチャネルは第2のヘテロ構造体に生成されており」,「前記第1のヘテロ構造体は前記第2のヘテロ構造体と直接接触しており」という構成を備えることも明らかである。
したがって,相違点1は,実質的なものではない。

イ 相違点2について
電極と半導体との接触抵抗の低減は周知の課題である。
一方,上記第4の2(2)のとおり,引用文献2には,複数の2次元電子ガスを有する電界効果トランジスタにおいて,アンドープAlGaN層106上,並びに,アンドープAlGaN層106,アンドープGaN層105,アンドープAlGaN層104及びアンドープGaN層103の一部を選択的に除去して形成したオーミックリセス部となる凹部内であってアンドープGaN層103上に,Ti層とAl層とからなるソース電極108及びドレイン電極109を配置することで,前記アンドープAlGaN層104及びアンドープGaN層103のヘテロ接合界面と,前記アンドープGaN層105及びアンドープAlGaN層106のヘテロ接合界面とに対して横方向から接触させて,前記ソース電極108及びドレイン電極109が,これらのヘテロ接合界面に形成されるチャネルの各々とオーミック接続されるように形成した構造を採用することによって,ソース電極及びドレイン電極のコンタクト抵抗を低減することができることが記載されている。
そして,引用発明においても,ソース電極及びドレイン電極のコンタクト抵抗が低いことが望ましいことは明らかであるから,引用発明に係るHEMTにおいて,ソース電極,ドレイン電極の具体的な構造として,引用文献2に記載された構造を採用すること,すなわち,上記相違点2について,本願発明の構成を採用することは,当業者が容易になし得たことである。

ウ 相違点3について
(ア)2DEGFETの一層の高性能化を図ることは周知の課題である。

(イ)一方,上記第4の3(2)のとおり,引用文献3には,2DEGFETの構造として,
半絶縁性GaAｓ基板8と,
この半絶縁性GaAｓ基板8の上にストライプ状に複数個に分割して形成されたn型AlGaAｓ層(下層)9と,
このn型AlGaAｓ層(下層)9の上に形成された不純物無添加GaAｓ層6と,
この不純物無添加GaAｓ層6の上に形成されたn型AlGaAｓ層(上層)10とから成る三層構造を一周期としてこれを複数周期に亘って連続的に堆積した積層半導体層11と,
この積層半導体層11の上面とその側面および半絶縁性GaAｓ基板8の上面の各面に接して形成されたゲート電極3と,
このゲート電極3を挟んで互いに離間して形成されたソース電極1およびドレイン電極2を有している,GaAｓおよびAlGaAｓのヘテロ接合を用いた電界効果トランジスタであって,
離間して形成された前記ソース電極1と前記ドレイン電極2との間には,隣接する前記積層半導体層11の互いに対向する面を第1の側壁面及び第2の側壁面とし,当該第1および第2の側壁面の間に位置する底面を画定する長さ,幅,および深さとを有する複数のトレンチが形成されており,
前記複数のトレンチの各々の前記底面は,前記GaAｓおよびAlGaAｓのヘテロ接合の最下層のヘテロ接合よりも下方の位置にあり,
前記GaAｓおよびAlGaAｓのヘテロ接合の最上層のヘテロ接合上に配置された凹凸状ゲート電極3は,前記トレンチの各々の中に配置され,前記ゲート電極3は上面と底面とを有し,前記ゲート電極3の前記底面は前記複数のトレンチの各々の前記第1の側壁面,前記底面,および前記第2の側壁面に並置されているものであることにより,当該ゲート電極3の前記底面が前記最下層のGaAｓおよびAlGaAｓのヘテロ接合よりも下方の位置にあるという構造を採用することによって,
同一のゲート寸法で形成した高濃度n型GaAｓストライプ層4をもつ従来構造の電界効果トランジスタとに比較して,大きな特性の改善が達成され,2DEGFETの一層の高性能化を図るという効果が実証されたことが記載されている。

(ウ)さらに,上記第4の4(2)のとおり,引用文献4には,電界効果型トランジスタの構造として,
GaASでなる半絶縁性半導体基板1と,
前記GaASでなる半絶縁性半導体基板1上に形成された,n型不純物及びｐ型不純物のいずれもドープされていない(ｐ型不純物及びn型不純物のいずれも積極的にドープさせることなしに形成されている),または例えば10^(14)aｔｏm/cm^(3)以下というような十分低いn型不純物濃度を有する,例えば,GaAｓでなるn型またはｐ型の半導体層11と,その半導体層11に比し広い禁制帯幅を有し且つ半導体層11に比し高い不純物濃度を右する,例えばAl_(ｘ)Ga_(1-ｘ)Aｓ(0＜ｘ＜1)でなるn型の半導体層12とが,それらの順に,複数例えば3つの半導体層11と,同様の複数従って3つの半導体層12とが,積層体11-12の順で交互順次に積層されている構成を有している積層体10と,
前記積層体10の最上層の半導体層12上に,その幅を横切って,ストライプ状に,局部的に,延長して形成されているゲート電極20と,
前記積層体10内に,その上方から,ゲート電極20下の領域を除く領域に形成されている,高いn型不純物濃度を有する半導体領域51及び52と,
前記積層体10の最上層の半導体層12上に,ゲート電極20を挟んだ両位置において,前記高いn型不純物濃度を有する半導体領域51及び52における前記最上層の半導体層12とオーム接触するように,それぞれ形成されている,ソース電極22及びドレイン電極23と,
上記積層体10に,その上記半絶縁性半導体基板1側とは反対側から,少なくとも上記ゲート電極20下において,上記ソース電極22及びドレイン電極23を結ぶ方向に,上記積層体10の上記半絶縁性半導体基板1側の半導体層11に終絡する深さで,延長して形成した,内面に上記ゲート電極が接している複数の溝65であって,当該複数の溝65は,上記ソース電極22及びドレイン電極23を結ぶ方向に延長している複数の積層体部10を形成するように,上記ソース電極及びドレイン電極を結ぶ方向と直交する方向に配列して形成されたものである電界効果型トランジスタの構造であって,
前記ソース電極22と前記ドレイン電極23との間に配置された複数の溝65の各々は,第1の側壁面と,第2の側壁面と,当該第1および第2の側壁面の間に位置する底面を画定する長さ,幅,および深さとを有し,前記複数の溝65の各々の前記底面は最下層の積層体11-12の界面よりも下方の位置にある,前記複数の溝65であり,
前記最上層の半導体層12上に配置されたゲート電極20であって,前記ゲート電極20は前記溝65の各々の中に配置され,前記ゲート電極20は上面と底面とを有し,前記ゲート電極20の前記底面は前記複数の溝65の各々の前記第1の側壁面,前記底面,および前記第2の側壁面に並置されているものであることにより,当該ゲート電極20の前記底面が前記最下層の積層体11-12の界面よりも下方の位置にあり,その形状が,凹凸状であるゲート電極とを有する,電界効果型トランジスタの構造を採用することによって,
従来の電界効果型トランジスタの,ゲート電極20及びソース電極22間に印加するゲート電圧に応じて有効に制御された電流を,負荷に,大なる値で,効果的に供給することができない,という欠点,及び,電子ガス層24が2次元電子ガス層として形成されるため,電子ガス層24に移動する電子が広がりを有するため,電子ガス層24に移動する電子が,半導体層11においてそれに含まれている不純物の散乱の影響を受け易く,電子ガス層24に移動する電子の移動度を速くするのに一定の限度を有し,よって,電界効果型トランジスタとしての機能を高速度で得るのに一定の限度を有する,という欠点を解消できることが記載されている。

(エ)してみれば,引用発明において,HEMTの一層の高性能化を図るために,引用文献3及び引用文献4に記載された構造を採用すること,すなわち,上記相違点3について本願発明の構成を採用することは,当業者が容易になし得たことである。

エ そして,本願発明の奏する作用効果は,引用発明,引用文献2ないし4に記載された事項から予測される範囲内のものであり,格別顕著であるということはできない。

オ したがって,本願発明は,引用発明,引用文献2ないし4に記載された事項に基づいて,当業者が容易に発明をすることができたものである。

カ なお,審判請求人は,平成31年3月30日に提出した意見書において,「またこの文献はヘテロ構造についての2003年という黎明期のものであるため,ヘテロ構造の積層や各ヘテロ構造が2DEGチャネルを形成しうることについての記載にとどまっており,本願発明が解決したような,どのように2DEGチャネルをコントロールするかという点については全く認識をしていないがため,それについては何らの開示がありません。
したがって,この引用文献に基づく発明は,そもそも本願発明の出発点とはなりえないものであり主因用例としての適格を著しく欠いております。」と主張する。
しかしながら,上記第4の1(2)のとおり,引用文献1は,GaNベースのデバイス技術は,近年飛躍的に発展しており,いくつかの分野で商業化に近づいており,c軸に沿った強い分極を用いて,1×10^(13)cm^(-2)以上の電荷密度をもつ二次元電子ガス(2DEGｓ)を形成でき,2 A/mm以上の電流密度をもつ高電子移動度トランジスタ(HEMTｓ)の作製が可能であることを前提として,変調ドープAlGaN/GaN超格子のエネルギー障壁を最小にする設計手法を示した論文であるから,当該引用文献1の記載に基づいて,前記設計手法を適用した高電子移動度トランジスタ(HEMTｓ)に係る技術思想を理解し,当該技術思想,すなわち発明を主たる引用発明として進歩性を検討することに不都合を認めることはできない。
請求人は,「またこの文献はヘテロ構造についての2003年という黎明期のものであるため」として,引用文献の公知日の古さを問題とするが,本願発明の進歩性の判断の基準日は本願の優先権の主張の日であるから,この点についても採用することはできない。

キ さらに,審判請求人は,平成31年3月30日に提出した意見書において,「しかしながらまず,引用文献3については,下記の事項の開示上の問題をはらんでいます。
＜途中省略＞
・第1乃至第3のヘテロ構造体を具備しているとしても,積層半導体層13が介在しているため,本願請求項における「前記第2の層(114)に直接接触している第3の層(116)と,前記第3の層(116)上に配置された第4の層(118)と,」という構成を満足しない。
前述しましたように最下の三層構造と上部の三層構造の間に積層半導体層13が介在しており,本願発明のよう(第1のヘテロ構造体を構成する層と第2のヘテロ構造体を構成する層)とが直接接触しているものではありません。
以上のことから,引用文献3のみでは言うまでも無く,仮に引用文献1及び2を当該文献に組み合わせたとしても,本願発明に想到しうるものではありません。」と主張する。
しかしながら,引用文献3のヘテロ構造体は,上記第4の3(2)のとおり,「半絶縁性GaAｓ基板8の上に,Siを2.5×10^(1 8 )cm^(- 3 )の濃度に添加した厚さ50nmのn型AlGaAｓ電子供給層(下層)9と,不純物無添加の厚さ30nmのGaAｓチャネル層6と,Siを2.5×10^(1 8 )cm^(- 3) の濃度に添加した厚さ40nmのn型AlGaAｓ電子供給層(上層)10を連続成長して形成した三層構造を1周期として,これを5周期に亘って順次全面成長する工程」によって作製されるものである。
そして,前記工程によって作製されたヘテロ構造体を説明する図2,あるいは,図1に記載された「積層半導体層13」は,「Siを2.5×10^(1 8 )cm^(- 3 )の濃度に添加した厚さ50nmのn型AlGaAｓ電子供給層(下層)9と,不純物無添加の厚さ30nmのGaAｓチャネル層6と,Siを2.5×10^(1 8 )cm^(- 3) の濃度に添加した厚さ40nmのn型AlGaAｓ電子供給層(上層)10を連続成長して形成した三層構造を1周期」が,複数の周期にわたって成長していることを,図面上において簡略に記載するために,これらをまとめて,便宜上「積層半導体層13」として図示しているものにすぎない。
すなわち,最下の三層構造と上部の三層構造の間に,「積層半導体層13」という名称の層が介在しているのではないから,請求人の前記主張は,その主張の前提を誤っており採用することはできない。

第7 むすび
以上のとおり,本願発明は,その優先権主張の日前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献1に記載された発明及び引用文献2ないし4に記載された事項に基づいて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない。
したがって,他の請求項に係る発明について検討するまでもなく,本願は拒絶すべきものである。

よって,結論のとおり審決する。
 
別掲
 
審理終結日 2019-07-12 
結審通知日 2019-07-16 
審決日 2019-07-29 
出願番号 特願2016-502421(P2016-502421)
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 須原 宏光、小川 将之  
特許庁審判長 深沢 正志
特許庁審判官 加藤 浩一
小田 浩
発明の名称 超格子凹凸状ゲート電界効果トランジスタ  
代理人 矢口 太郎  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ