拒絶査定不服の審決｜不服2018-15147 - 特許審決データベース

会員機能

ランキング

請求人別審判件数

判例データベース

審決データベース

ポートフォリオ機能

ポートフォリオを新規に作成して保存		追加
既存のポートフォリオに追加保存		追加

この審決の個人情報、企業機密に関する修正依頼をする

PDF	PDFをダウンロード

審決分類	審判査定不服 2項進歩性特許、登録しない。 H04N
管理番号	1361997
審判番号	不服2018-15147
総通号数	246
発行国	日本国特許庁(JP)
公報種別	特許審決公報
発行日	2020-06-26
種別	拒絶査定不服の審決
審判請求日	2018-11-14
確定日	2020-04-30
事件の表示	特願2014-140681「半導体装置、表示システムおよび表示方法」拒絶査定不服審判事件〔平成28年 2月 1日出願公開、特開2016- 19147〕について、次のとおり審決する。
結論	本件審判の請求は、成り立たない。
理由	第1 手続の経緯本願は、平成26年7月8日の出願であって、その手続の経緯は、概略、以下のとおりである。平成29年12月28日:拒絶理由通知平成30年 3月 9日:意見書平成30年 3月 9日:手続補正書平成30年 8月 8日:拒絶査定平成30年11月14日:審判請求第2 本願発明本願の請求項1ないし10に係る発明は、平成30年3月9日付け手続補正書によって補正された特許請求の範囲の請求項1ないし10に記載された事項により特定されるとおりのものであるところ、その請求項1に係る発明(以下、「本願発明」という。)は、次のとおりである。なお、符号(A)?(E)は、説明のために当審において付与したものであり、以下、構成A?構成Eと称する。 (A)1つまたは複数の所定の単位を含むデータ群を記憶する記憶領域を有する記憶部と、 (B)前記データ群の前記所定の単位ごとに異なる先頭アドレスを生成する生成部と、 (C)前記所定の単位ごとに生成された前記先頭アドレスから順に当該所定の単位の書込みを行い、前記記憶領域に前記データ群の書込みを行う書込部と、 (D)前記記憶領域に書き込まれた前記データ群を、前記先頭アドレスから順に読み出す読出部と、 (E)を含む半導体装置。第3 原査定の拒絶の理由の概要原査定の拒絶の理由のうち請求項1に係る発明の拒絶の理由の概要は、次のとおりである。本件出願の請求項1に係る発明は、その出願前に日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。記引用文献1:特開平9-198035号公報第4 引用文献の記載及び引用発明 1 引用文献1の記載上記引用文献1には、以下の事項が記載されている(下線は、当審で付したものである。以下同じ。)。「【発明の詳細な説明】【0001】【発明の属する技術分野】この発明は、データの書き込みと読み出しが可能なデータ記憶手段を備えるデータ制御装置に関するものである。【0002】【従来の技術】従来より、画像表示技術等の分野においては、ビデオ信号を構成するアナログRGB信号をA/D変換し、1画面(1フレーム)分のデータを一旦データ記憶手段としてのRAM(Randｏm Acceｓｓ Memｏｒｙ)に書き込んだ後、画像表示装置の特性に適した速度でRAMからデータを読み出して画像表示装置の各画素に供給するという技術が用いられている。【0003】【発明が解決しようとする課題】しかし従来においては、RAMのアドレスと画像表示装置の各画素との対応関係を固定し、RAMの所定のアドレスから読み出されたデータが常に決まった画素に供給されるようにしているめ、RAMの一部分に不良が生じた場合、その不良アドレスに対応する画素には常に不良のデータが供給されることになる。そのため、RAMのどこかに不良があると毎回同じ位置の画素が不良点灯し、不良箇所が目立つという問題があった。【0004】この発明は、上記従来技術の課題を解消するために創案されたものであり、その目的は、データ記憶手段に不良箇所がある場合でも、その不良箇所から読み出されたデータが知覚に与える影響を軽減することができるデータ制御装置を提供することにある。」「【0011】【発明の実施の形態】以下に、この発明の実施の形態について説明する。【0012】[第1の実施の形態]図1は、この発明のデータ制御装置を液晶表示装置(LCD)を駆動するための装置に適用した場合の実施の形態を示すブロック図である。同図に示すデータ制御装置1は、A/Dコンバータ2と、コントローラ3と、データ記憶装置4とからなる。A/Dコンバータ2では、入力されたビデオ信号R、G、Bがそれぞれディジタル信号に変換されコントローラ3に出力される。【0013】コントローラ3では、A/Dコンバータ2を介して入力されるディジタルビデオ信号R、G、Bがそれぞれ4ビットの階調データに変換される。コントローラ3は、図示しないクロック回路より供給される同期信号(C?SYNC)に同期して、階調データ信号、アドレス信号、ライトイネーブル信号、及びアウトイネーブル信号を所定のタイミングでデータ記憶装置4に出力するとともに、LCD駆動信号(V?X,Y)をLCD5に出力する。【0014】データ記憶装置4では、コントローラ3より次々と送られてくる4ビットの階調データが、指定された書き込みアドレスに順次書き込まれると同時に、書き込まれているデータが指定された読み出しアドレスから順次読み出されて、LCD5に送出される。この例では、書き込み周波数60Hｚに対し、読み出し周波数は120Hｚに設定されている。つまり、1回の書き込みに対して2回の読み出しが行なわれる。【0015】LCD5では、データ記憶装置4からの出力データを、コントローラ3からのLCD駆動信号(V?XY)に従って出力する。【0016】図2は、データ記憶装置4の回路図であり、一対のRAM6A及び6Bと、それぞれに接続されたデータ制御用バッファ7A及び7Bとからなる回路構成が示されている。同図において、A0?A16はアドレス信号、D0?D3は1画素分の階調データを構成する各ビットのデータ信号、WEはライトイネーブル信号、OEはアウトイネーブル信号を示す。【0017】データ制御用バッファ7A及び7Bは、コントローラ3からのデータ信号D0?D3を一時記憶し所定のタイミングでそれぞれのRAM6A、6Bに出力するとともに、それぞれのRAM6A、6Bから読み出されたデータ信号D0?D3を所定のタイミングでLCD5へ送出する。アドレス信号A0?A16は、アップカウンターで0?FFFFの範囲で増加し、データ信号D0?D3の入出力タイミングに合わせて変化する。その結果、データ信号D0?D3をRAM6A及び6Bの指定されたアドレスに書き込む動作と、それぞれのRAM6A、6Bの指定されたアドレスからデータ信号D0?D3を読み出してLCD5に出力する動作とが所定のタイミングで実行される。【0018】図3はLCD5の画素の配置構造を、図4はRAM6A及び6Bの記憶領域の配置構造を示している。説明上、図3中の各画素及び図4中の各記憶領域には、それぞれ番号が付されている。【0019】コントローラ3から出力される各画素毎のデータは、P00000の画素位置に表示されるデータから始まり、その次からは順にP00001、P00002、・・・、P1FFFFとなる。アドレス信号が、コントローラ3から送られてくるデータと同期する単純なアップカウンタの場合、P00000のデータはA00000に、P00001のデータはA00001に、・・・、P1FFFFのデータはA1FFFFに、というように常に同じアドレスに対応する。【0020】図5には、上記2つのRAM6A、6Bに与えられるライトイネーブル信号WEとアウトイネーブル信号OEのタイムチャートが示されている。同図に示すように、一方のRAMにデータの書き込みが行われているとき、もう一方のRAMでは読み出しが行われていて、1画面分のデータ(V0、V1、・・・)毎に、それぞれのRAMの書き込み/読み出し動作が切り替えられる。各イネーブル信号WE、OEは、ローアクティブである。【0021】上記タイムチャートからわかるように、LCD5の各画素に表示されるデータは、2つのRAM6A、6Bから交互に読み出される。この例では、1回の書き込みに対して2回の読み出しが行なわれるので、LCD5に表示されるデータは、2つのRAM6A、6Bから2回ずつ交互に読み出されることになる。【0022】図5中には、一例として、P00206の画素位置に出力されるデータの読み出しタイミング(ｔ1、ｔ2、・・・、ｔ8)が示されている。×印は第1のRAM6Aから読み出されたデータを、●印は第2のRAM6Bから読み出されたデータを示している。【0023】ここで、RAM6A、6Bのいずれかの記憶領域に不良が生じて、正しいデータが得られなくなった場合について考察する。【0024】例えば、その不良箇所のアドレスが第1のRAM6AのA00206であったとすると、従来のようにLCD5の各画素のデータとRAM6Aのアドレスとが常に同じ組み合わせで対応するようにした場合、P00206の画素には、常にA00206から読み出されたデータが表示されることになる。よって、その画素のみが常に図6に示すような不良点燈状態となる。【0025】これに対し、この実施の形態に示すデータ制御装置1は、第1のRAM6Aに対するデータ書込動作毎に異なったデータ配列で一連の階調データの書き込みを行うべく、コントローラ3がデータの書き込みアドレスを制御する。具体的には、第1のRAM6Aに対するデータ書込動作毎に、アドレス指定パターンを変化させることで、不良アドレスに含まれているデータがLCD5の常に同じ画素に対応しないようにする。【0026】図7に示すタイミング図には、第1のRAM6Aに対するデータ書込動作毎にアドレス指定パターンを変化させる場合のアドレス信号の一例が示されている。この例では、第1のRAM6Aに対するデータ書込タイミング毎に、アドレスの最上位ビットを指定するアドレス信号A16を反転させるようにしている。図中、A期間においては従来と同じ波形のアドレス信号が生成されている。これに対し、B期間では、A期間における波形を反転させたアドレス信号が生成されている。【0027】上記のようにアドレス信号の波形を周期的に反転させた結果、A期間においては、P00000のデータはA00000に、P00001のデータはA00001に、・・・、P1FFFFのデータはA1FFFFに、というように、従来と同じアドレス指定でデータの書き込み及び読み出しが行われるが、B期間においては、LCD5の各画素と第1のRAM6Aの各アドレスとの対応が次のように変更される。【0028】すなわち、P00000のデータはA10000に、P00001のデータはA10001に、P0FFFFのデータはA1FFFFに、P10000のデータはA0000に、P10001のデータはA00001に、・・・、P10206のデータはA00206に、・・・、P1FFFFのデータはA0FFFFに、というように、A期間におけるアドレス指定に対して最上位のビット値を反転(“0”を“1”に置換、“1”を“0”に置換)させたアドレスにデータが書き込まれる。【0029】また、読み出しは、A10000に書き込まれているP00000のデータから順に、A10001に書き込まれているP00001のデータ、・・・、A00206に書き込まれているデータはP10206、・・・、A1FFFFに書き込まれているP0FFFFのデータ、A00000に書き込まれているP100000のデータ、A00001に書き込まれているP10001のデータ、・・・、A0FFFFに書き込まれているP1FFFFのデータ、というように行われる。この結果、LCD5に出力されるデータの読み出しタイミングは同じであるが、データを読み出すアドレスが周期的に変化することになる。【0030】第2のRAM6Bに欠陥箇所がなければ、第2のRAM6Bからは正常なデータが得られるので、図5に示すｔ1、ｔ2、ｔ5、ｔ6のデータは正常である。したがって、第2のRAM6Bから読み出されたデータが出力されている限り、図7のA期間においてもB期間においてもLCD5に不良点燈箇所は発生せず、図3に示す正常な表示がなされる。【0031】これに対し、第1のRAM6Aに書き込まれているデータに関しては、ｔ3、ｔ4のデータは、図7のA期間に読み出されてアドレス番号と同じ画素番号の画素に出力されるので、LCD5は図6に示すようにP00206の画素位置が不良点燈する。また、ｔ7、ｔ8のデータは、図7のB期間に読み出されてアドレスの最上位のビット値を反転させた画素番号の画素に出力されるので、LCD5はP10206の画素位置が不要点燈する。【0032】このように、LCD5に送られてくる不良データを2つの画素に分散させて周期的に交互に表示させることで、不良点灯箇所を目立たなくすることができる。すなわち、不良データを2箇所に交互に表示させることで、不良データの割り当てられた箇所では正常点灯と不良点灯が交互になされるため、残像効果により図9に示すように2箇所がハーフトーン表示されているように見える。上記の例では、図3に示す正常な表示期間に対して、図6及び図8に示す不良点灯箇所を含む表示期間はそれぞれ2分の1である。したがって、常時同じ画素が不良点灯する場合に対して、不良点灯を4分の1程度に目立たなくすることができる。【0033】なお、上記の例では第1のRAM6Aのアドレス指定パターンを変化させるための制御信号としてA16のみを使用しているが、その他のアドレス信号を使用してもよく、複数のアドレス信号を使用してもよい。【0034】また、上記の例では第1のRAM6Aのみアドレス指定パターンを変化させる場合について説明したが、第2のRAM6Bに対しても同様にアドレス指定パターンを変化させることが望ましい。【0035】また、上記の例ではアドレス指定パターンを交互に逆転させるようにしているが、コントローラ3で生成される乱数などを用いてランダムにパターンを変化させるようにしてもよい。ただし、その場合においても、データ書き込み時のアドレス指定パターンと同じパターンでデータ読み出しを行うことが必要である。」 2 引用発明上記記載(特に、下線部)によれば、引用文献1には、図面とともに、「データ制御装置」に関する次の発明(以下、「引用発明」という。)が記載されていると認められる。なお、引用発明の符号(a),(b1)?(b8),(c1)?(c3)は、説明のために当審において付与したものであり、以下、構成a、構成b1などと称する。 [引用発明] (a)データ制御装置1は、コントローラ3と、データ記憶装置4とからなり、 (b1)コントローラ3では、入力されるディジタルビデオ信号R、G、Bがそれぞれ4ビットの階調データに変換され、コントローラ3は、クロック回路より供給される同期信号(C?SYNC)に同期して、階調データ信号、アドレス信号、ライトイネーブル信号、及びアウトイネーブル信号を所定のタイミングでデータ記憶装置4に出力し、 (c1)データ記憶装置4では、コントローラ3より次々と送られてくる4ビットの階調データが、指定された書き込みアドレスに順次書き込まれると同時に、書き込まれているデータが指定された読み出しアドレスから順次読み出されて送出され、 (c2)データ記憶装置4は、一対のRAM6A及び6Bと、それぞれに接続されたデータ制御用バッファ7A及び7Bとからなり、A0?A16はアドレス信号、D0?D3は1画素分の階調データを構成する各ビットのデータ信号、WEはライトイネーブル信号、OEはアウトイネーブル信号を示し、 (c3)データ制御用バッファ7A及び7Bは、コントローラ3からのデータ信号D0?D3を一時記憶し所定のタイミングでそれぞれのRAM6A、6Bに出力するとともに、それぞれのRAM6A、6Bから読み出されたデータ信号D0?D3を所定のタイミングで送出し、アドレス信号A0?A16は、アップカウンターで0?FFFFの範囲で増加し、データ信号D0?D3の入出力タイミングに合わせて変化し、その結果、データ信号D0?D3をRAM6A及び6Bの指定されたアドレスに書き込む動作と、それぞれのRAM6A、6Bの指定されたアドレスからデータ信号D0?D3を読み出して出力する動作とが所定のタイミングで実行され、 (b2)コントローラ3から出力される各画素毎のデータは、P00000の画素位置に表示されるデータから始まり、その次からは順にP00001、P00002、・・・、P1FFFFとなり、アドレス信号が、コントローラ3から送られてくるデータと同期する単純なアップカウンタの場合、P00000のデータはA00000に、P00001のデータはA00001に、・・・、P1FFFFのデータはA1FFFFに、というように常に同じアドレスに対応し、 (b3)一方のRAMにデータの書き込みが行われているとき、もう一方のRAMでは読み出しが行われていて、1画面分のデータ(V0、V1、・・・)毎に、それぞれのRAMの書き込み/読み出し動作が切り替えられ、データは、2つのRAM6A、6Bから交互に読み出され、 (b4)第1のRAM6Aに対するデータ書込タイミング毎に、アドレスの最上位ビットを指定するアドレス信号A16を反転させるようにしており、A期間においては従来と同じ波形のアドレス信号が生成され、B期間では、A期間における波形を反転させたアドレス信号が生成され、 (b5)上記のようにアドレス信号の波形を周期的に反転させた結果、A期間においては、P00000のデータはA00000に、P00001のデータはA00001に、・・・、P1FFFFのデータはA1FFFFに、というように、従来と同じアドレス指定でデータの書き込み及び読み出しが行われるが、B期間においては、各画素と第1のRAM6Aの各アドレスとの対応が次のように変更され、 (b6)すなわち、P00000のデータはA10000に、P00001のデータはA10001に、P0FFFFのデータはA1FFFFに、P10000のデータはA0000に、P10001のデータはA00001に、・・・、P10206のデータはA00206に、・・・、P1FFFFのデータはA0FFFFに、というように、A期間におけるアドレス指定に対して最上位のビット値を反転(“0”を“1”に置換、“1”を“0”に置換)させたアドレスにデータが書き込まれ、 (b7)また、読み出しは、A10000に書き込まれているP00000のデータから順に、A10001に書き込まれているP00001のデータ、・・・、A00206に書き込まれているデータはP10206、・・・、A1FFFFに書き込まれているP0FFFFのデータ、A00000に書き込まれているP100000のデータ、A00001に書き込まれているP10001のデータ、・・・、A0FFFFに書き込まれているP1FFFFのデータ、というように行われ、 (b8)この結果、出力されるデータの読み出しタイミングは同じであるが、データを読み出すアドレスが周期的に変化することになる、 (a)データ制御装置1。第5 本願発明と引用発明との対比 1 構成Aについて引用発明は、構成aによれば、「データ記憶装置4」を含み、該「データ記憶装置4」は、構成c2によれば、「RAM6A」を含み、構成c2、c3、b3によれば、上記「RAM6A」は、複数の画素からなる1画面分のデータを記憶する記憶領域を有しているといえる。引用発明の上記「RAM6A」が有する記憶領域が記憶する「複数の画素からなる1画面分のデータ」は、「1つの所定の単位を含むデータ群」といえるから、引用発明の「RAM6A」は、「1つの所定の単位を含むデータ群を記憶する記憶領域を有する記憶部」といえる。したがって、本願発明と引用発明は、構成Aを含む点で一致する。 2 構成Bについて引用発明の構成aの「コントローラ3」は、構成b1によれば、「クロック回路より供給される同期信号(C?SYNC)に同期して、・・・アドレス信号・・・を所定のタイミングでデータ記憶装置4に出力」するものであって、外部からアドレス信号を入力するものではないから、アドレス信号を生成するものである。また、構成b3によれば、(データ記憶装置4の)RAMには、(コントローラ3により)1画面分のデータ毎に書き込みが行われるから、該1画面分のデータのうちの最初の画素のデータを書き込むアドレス(構成b4?b6によれば、A期間においては、A00000、B期間においては、A10000)は、「先頭アドレス」といえる。よって、引用発明の「コントローラ3」は、1画面分のデータ毎に先頭アドレスを生成する生成部といえるから、構成Bとは、「(B’)前記データ群の前記所定の単位ごとに先頭アドレスを生成する生成部」といえる点で共通する。しかしながら、「先頭アドレス」が、本願発明は、「前記データ群の前記所定の単位ごとに異なる」アドレスであるのに対し、引用発明は、構成b4?b6によれば、1画面分のデータ毎に最上位ビットのビット値を反転させたアドレスである点で、両者は相違する。 3 構成Cについて引用発明の「コントローラ3」は、構成b2?b6によれば、1画面分のデータの各画素のデータP00000、P00001、P00002、・・・を、アップカウンタにより順に、A期間においては、アドレスA00000、A00001、A00002、・・・に書き込み、B期間においては、アドレスA10000、A10001、A10002、・・・に書き込むから、本願発明の「(C)前記所定の単位ごとに生成された前記先頭アドレスから順に当該所定の単位の書込みを行い、前記記憶領域に前記データ群の書込みを行う書込部」に相当する。したがって、本願発明と引用発明は、構成Cを含む点で一致する。 4 構成Dについて引用発明の「コントローラ3」は、構成b2?b5、構成b7、b8によれば、1画面分のデータの各画素のデータP00000、P00001、P00002、・・・を、アップカウンタにより順に、A期間においては、アドレスA00000、A00001、A00002、・・・から読み出し、B期間においては、アドレスA10000、A10001、A10002、・・・から読み出すから、本願発明の「(D)前記記憶領域に書き込まれた前記データ群を、前記先頭アドレスから順に読み出す読出部」に相当する。したがって、本願発明と引用発明は、構成Dを含む点で一致する。 5 構成Eについて引用発明の構成aの「データ制御装置1」は、「コントローラ3」や「データ記憶装置4」を含むものであるから、「半導体装置」であるのは明らかである。したがって、本願発明と引用発明は、構成Eである点で一致する。 6 一致点、相違点以上をまとめると、本願発明と引用発明の一致点、相違点は、次のとおりである。 (一致点) (A)1つまたは複数の所定の単位を含むデータ群を記憶する記憶領域を有する記憶部と、 (B’)前記データ群の前記所定の単位ごとに先頭アドレスを生成する生成部と、 (C)前記所定の単位ごとに生成された前記先頭アドレスから順に当該所定の単位の書込みを行い、前記記憶領域に前記データ群の書込みを行う書込部と、 (D)前記記憶領域に書き込まれた前記データ群を、前記先頭アドレスから順に読み出す読出部と、 (E)を含む半導体装置。 (相違点) 「先頭アドレス」が、本願発明は、「前記データ群の前記所定の単位ごとに異なる」アドレスであるのに対し、引用発明は、1画面分のデータ毎に最上位ビットのビット値を反転させたアドレスである点。第6 判断上記相違点について検討する。引用文献1の【0035】には、「また、上記の例ではアドレス指定パターンを交互に逆転させるようにしているが、コントローラ3で生成される乱数などを用いてランダムにパターンを変化させるようにしてもよい。」と記載されており、「上記の例」とは、引用発明のことである。よって、引用発明において、当該記載事項に基づいて、1画面分のデータ毎に最上位ビットのビット値を反転させる(すなわち、交互に逆転させる)アドレス指定パターンを、乱数などを用いてランダムにパターンを変化させるようにすることは、当業者が容易に想到し得ることである。そのようにした場合、生成される先頭アドレスは、1画面分のデータ毎に、最上位ビットのビット値が交互に逆転せずにランダムに逆転することとなる。このことは、本願発明の「前記データ群の前記所定の単位ごとに異なる先頭アドレスを生成する」ことに他ならない。したがって、引用発明において、「(B)前記データ群の前記所定の単位ごとに異なる先頭アドレスを生成する生成部」を含む構成とすることは当業者が容易に相当し得ることである。よって、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものである。第7 むすび以上のとおりであるから、本願の請求項1に係る発明は、特許法第29条第2項の規定により特許を受けることができない。したがって、その余の請求項について論及するまでもなく、本願は拒絶すべきものである。よって、結論のとおり審決する。
審理終結日	2020-02-28
結審通知日	2020-03-03
審決日	2020-03-18
出願番号	特願2014-140681(P2014-140681)
審決分類	P 1 8・ 121- Z (H04N)
最終処分	不成立
前審関与審査官	秦野孝一郎
特許庁審判長	鳥居稔
特許庁審判官	樫本剛千葉輝久
発明の名称	半導体装置、表示システムおよび表示方法
代理人	加藤和詳
代理人	中島淳

プライバシーポリシーセキュリティーポリシー運営会社概要サービスに関しての問い合わせ