• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 A63F
管理番号 1374722
審判番号 不服2020-13015  
総通号数 259 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-07-30 
種別 拒絶査定不服の審決 
審判請求日 2020-09-16 
確定日 2021-06-10 
事件の表示 特願2017-142326号「遊技機」拒絶査定不服審判事件〔平成31年 2月14日出願公開、特開2019- 22548号〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1 手続の経緯
本願は、平成29年7月23日の出願であって、平成31年2月19日付けで拒絶の理由が通知され、これに対して、令和1年6月27日に意見書及び手続補正書(以下、この手続補正書による補正を「本件補正」という。)が提出され、同年11月13日付けで最後の拒絶の理由が通知され、これに対して、令和2年1月20日に意見書が提出されたところ、同年6月11日付け(送達日:同年6月16日)で拒絶査定(以下「原査定」という。)がなされ、これに対して、同年9月16日に拒絶査定不服審判の請求がなされたものである。

2 本願発明
本願の請求項1に係る発明(以下、「本願発明1」という。)は、本件補正後の特許請求の範囲の請求項1に記載された事項により特定される次のとおりのものである。なお、A等の記号は、分説するため合議体が付した。

「A 遊技を制御する主制御手段を備えた
B 遊技機において、
C 前記主制御手段は、
C-1 演算を行う演算手段と、
C-2 複数のレジスタ(スタックポインタを除く)と、
C-3 スタックポインタと、
C-4 前記演算手段により遊技の主な制御を行う第1の処理が実行される場合に使用される第1情報を読み書き可能に記憶する第1記憶手段と、
C-5 その第1記憶手段とは記憶領域が異なり、前記演算手段により前記第1の処理とは異なる第2の処理が実行される場合に使用される第2情報を読み書き可能に記憶する第2記憶手段と、
C-6 前記演算手段が前記第1記憶手段に記憶された前記第1情報を使用して前記第1の処理を実行している段階から、前記演算手段が前記第2記憶手段に記憶される前記第2情報を使用して前記第2の処理を実行する段階へ移行する場合に、前記レジスタの内容を、ロード命令又はストア命令にて第2記憶手段の所定の領域へ退避させる退避手段と、
C-7 前記演算手段が前記第2記憶手段に記憶された前記第2情報を使用して前記第2の処理を実行している段階から、前記演算手段が前記第1記憶手段に記憶される前記第1情報を使用して前記第1の処理を実行する段階に戻る場合に、前記第2記憶手段の前記所定の領域に退避された前記レジスタの内容を、対応するレジスタに復帰させる復帰手段と、を備える
B ことを特徴とする遊技機。」

3 原査定の理由
原査定は、本件補正後の請求項1及び2に係る発明は、本願の出願前に日本国内又は外国において、頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献1に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない、というものである。

引用文献等一覧
引用文献1.特開2017-47081号公報

4 引用文献の記載及び引用発明
原査定に引用され、本願の出願前に電気通信回線を通じて公衆に利用可能となった特開2017-47081号公報(以下、「引用文献1」という。)には、遊技機の発明に関し、図面と共に次の事項が記載されている(下線は引用発明等の認定に関連する箇所を明示するために合議体が付した。以下同様)。

(1)「【発明の詳細な説明】
【技術分野】
【0001】
本発明は、遊技を制御するメイン制御手段を備えるスロットマシン等の遊技機に関する。
・・・略・・・
【0003】
また、スタックポインタに格納されるスタック領域参照用アドレスによりアクセス可能なスタック領域がRAMの所定の記憶領域に予め設定されている。そして、スタックポインタに格納されているスタック領域参照用アドレスを参照することで、CPUは、転送命令に含まれるプッシュ命令により各レジスタの値をスタック領域に記憶したり、転送命令に含まれるポップ命令により各レジスタの値をスタック領域に記憶されている値に設定したりする。
・・・略・・・
【0006】
ところで、所定のレジスタの値の更新結果に応じた処理をCPUに実施させる上記した従来のプログラムよりもコード量を減らし、さらに、CPUの処理の負担を減らすために、CPUが実行する命令の種類に応じてそれぞれ動作が異なる第1のゼロフラグ(第1のビット)と、第2のゼロフラグ(第2のビット)とがフラグレジスタに設定された制御手段を備える遊技機が提供されている(例えば特許文献1参照)。具体的には、第1のゼロフラグは、演算命令の演算結果に応じて状態が変化するが、転送命令に含まれるロード命令等の特定命令では状態が変化することが無いよう構成され、第2のゼロフラグは、演算命令の演算結果に応じて状態が変化し、特定命令でも状態が変化することがあるように構成されている。なお、第1のゼロフラグは上記した従来のゼロフラグとほぼ同様の機能を備えるように構成されている。
・・・略・・・
【0010】
このとき、一のプログラムによる処理の実施中に、一旦、当該一のプログラムによる処理を中断し、他のプログラムによる処理を実施した後に、再び、一のプログラムの続きから処理を再開する場合には、他のプログラムによる処理において、最初に、一のプログラムによる処理を実施中にスタックポインタに格納されていたスタック領域参照用アドレスおよび各レジスタの値をロード命令やプッシュ命令等の転送命令によりRAMに記憶させることによって退避する必要がある。そして、他のプログラムによる処理において、最後に、スタックポインタに格納されるスタック領域参照用アドレスおよび各レジスタの値を、退避しておいた中断前の一のプログラムによる処理におけるスタック領域参照用アドレスおよび各レジスタの値に復帰させなければならない。
・・・略・・・
【0040】
また、図3に示すように、スロットマシン1には、遊技に関する制御を行うメイン制御手段80が実装されたメイン制御基板63と、メイン制御基板63(メイン制御手段80)から送信される情報に基づき遊技の進行に合わせた演出の制御を行うサブCPU71が実装されたサブ制御基板73とが別々に設けられており、メイン制御基板63からサブ制御基板73に対して各種のデータが一方向で送信される。
・・・略・・・
【0046】
(メイン制御手段)
次に、メイン制御手段80の構成について図3ないし図8を参照して詳細に説明する。
【0047】
図3に示すように、メイン制御手段80は、メインCPU61と、レジスタセット64と、RAM65と、ROM65とが一体的にワンチップ化されたマイクロプロセッサにより構成されている。
【0048】
メインCPU61(CPU)は、図3および図8に示すようにROM67に構成されたプログラム記憶手段67aに格納された第1プログラム200および第2プログラム300を含む複数種類のプログラムを組み合わせて実行することにより各種の処理を実施する。なお、各プログラムは、演算命令、転送命令、ローテイト命令、シフト命令、ジャンプ命令、コール命令、リターン命令など、予め予約されている複数の命令(例えば特許文献1参照)が組み合わされて構成されており、メインCPU61は、プログラムに定義されている順番で複数の命令を順次実行する。
【0049】
図4(a)に示すように、レジスタセット64は、Aレジスタ(アキュムレータレジスタ)、Fレジスタ(フラグレジスタ)、汎用レジスタ(Bレジスタ、Cレジスタ、Dレジスタ、Eレジスタ、Hレジスタ、Lレジスタ)、Qレジスタ、スタックポインタ(SP)を含んでいる。なお、Aレジスタ、汎用レジスタ、Qレジスタは1バイト(8ビット)のサイズに形成され、SPは2バイト(16ビット)のサイズに形成されている。
・・・略・・・
【0054】
この場合、メインCPU61は、第1データ記憶領域65b1のメモリ空間を指定する16ビットのアドレスのうち上位アドレスをQレジスタに設定されている値(F0H)により特定し、下位アドレスをLDQ命令で指定された値(00H)により特定して、データの転送対象の領域のアドレスがF000Hであると特定する。そして、メインCPU61は、アドレスF000Hにより指定される第1データ記憶領域65b1の領域に格納されているデータを読み出して、Aレジスタに格納する。ロード命令(LD)を用いた場合には、16ビットのアドレスを指定する必要があるため(LD A,(F000H))、アドレス指定用のオペランドに2バイトのデータサイズが必要であったが、Qレジスタを利用した特別ロード命令(LDQ)を用いることにより、アドレス指定用のオペランドのデータサイズを1バイトに縮小することができる。このように、メモリマップにおいて、上位アドレスがQレジスタに初期値として設定されているF0Hであるメモリ空間を、データ記憶手段65b(第1データ記憶領域65b1、第2データ記憶領域65b2)として用いるように構成し、スタック手段65a(第1スタック領域65a1、第2スタック領域65a2)として使用しないことにより、データ記憶手段65bを用いる処理(プログラム)において効率的にQレジスタを用いることができる。
・・・略・・・
【0059】
図3に示すように、RAM65(内蔵RAM領域)に、スタック手段65aおよびデータ記憶手段65bが構成されている。
【0060】
図7に示すように、スタック手段65aは、SPに格納される第1スタック領域参照用アドレスSP1によりアクセス可能な第1スタック領域65a1と、第1スタック領域65a1と異なる領域であって、SPに格納される第2スタック領域参照用アドレスSP2によりアクセス可能な第2スタック領域65a2とを有している。第1スタック領域65a1は、第1プログラム200(遊技の進行を制御するための遊技プログラム201、記憶プログラム202、変更プログラム203:図8参照)に対応し、第2スタック領域と65a2は、第2プログラム300(不正を検出するための不正判定用プログラム301、退避プログラム302、復帰プログラム303)に対応している。なお、図6に示すように、内蔵RAM領域のアドレスF1C0H?F1FFHのメモリ空間に第1スタック領域65a1が割り当てられ、アドレスF2F0H?F2FFHのメモリ空間に第2スタック領域65a2が割り当てられている。
【0061】
図7に示すように、データ記憶手段65bは、データを更新可能な第1プログラム200に対応した第1データ記憶領域65b1と、第1データ記憶領域65b1と異なる領域であって、データを更新可能な第2プログラム300に対応した第2データ記憶領域65b2とを有している。また、第1データ記憶領域65b1に、スロットマシン1の遊技状態を格納する遊技状態フラグ220および各I/Oポートの入力状態を格納するポートフラグ221が構成され、第2データ記憶領域65b2に、不正判定用プログラム301による不正判定処理(図12のステップS103)の判定結果を格納する不正判定フラグ310が構成されている。なお、図6に示すように、内蔵RAM領域のアドレスF000H?F01FHのメモリ空間に第1データ記憶領域65b1が割り当てられ、アドレスF030H?F0FFHのメモリ空間に第2データ記憶領域65a2が割り当てられている。
【0062】
以上のように、第1プログラム200(遊技プログラム201、記憶プログラム202、変更プログラム203)による処理によりデータを更新および参照可能な、第1スタック領域65a1および第1データ記憶領域65b1と、第2プログラム300(不正判定用プログラム301、退避プログラム302、復帰プログラム303)による処理によりデータを更新および参照可能な、第2スタック領域65a2および第2データ記憶領域65b2とが、それぞれ、RAM65の異なる領域に構成されている。なお、第1プログラム200による処理により、第2スタック領域65a2および第2データ記憶領域65b2のデータを更新することはできないがデータを参照可能に構成され、第2プログラム300による処理により、第1スタック領域65a1および第1データ記憶領域65b1のデータを更新することはできないがデータを参照可能に構成されている。
【0063】
図3に示すように、ROM67(内蔵ROM領域)に、プログラム記憶手段67aおよびプログラム用データ記憶手段67bが構成されている。
【0064】
図8に示すように、プログラム記憶手段67aは、第1プログラム200を記憶する遊技プログラム制御領域67a1(第1プログラム記憶領域)と、遊技プログラム制御領域67a1と異なる領域であって、第2プログラム300を記憶する不正判定用プログラム制御領域67a2(第2プログラム記憶領域)とを有している。
【0065】
第1プログラム200は、遊技プログラム201(第1機能プログラム)、記憶プログラム202、変更プログラム203を含んでいる。そして、メインCPU61は、遊技プログラム201を実行することにより遊技の進行を制御する遊技制御処理(第1処理)を実施し(図12のステップS1、ステップS4)、記憶プログラム202を実行することにより記憶処理を実施し(図12のステップS2)、変更プログラム203を実行することにより変更処理を実施する(図12のステップS3)。
【0066】
第2プログラム300は、不正判定プログラム301(第2機能プログラム)、退避プログラム302、復帰プログラム303を含んでいる。そして、メインCPU61は、不正判定プログラム201を実行することにより不正を検出する不正判定処理(第2処理)を実施し(図12のステップS103)、退避プログラム302を実行することにより退避処理を実施し(図12のステップS100、ステップS101、ステップS102)、復帰プログラム303を実行することにより復帰処理を実施する(図12のステップS104、ステップS105)。
・・・略・・・
【0147】
(動作)
続いて、図12ないし図16を参照してスロットマシン1の動作について説明する。
【0148】
図12に示すタイマ割込処理は、メイン制御手段80のメインCPU61における割込み処理の毎に実行される処理である。なお、図12では、説明を容易なものとするため、タイマ割込処理において実行される処理のうち、メダル投入口25に投入されたメダルを検出するための処理のみが図示されており、その他の処理は図示省略されている。
【0149】
なお、図12の紙面の左側に記載された各処理は、遊技プログラム制御領域67a1に格納された第1プログラム200がメインCPU61により実行されることにより実施される処理であり、同図の紙面の右側に記載された各処理は、不正判定用プログラム制御領域67a2に格納された第2プログラム300がメインCPU61により実行されることにより実施される処理である。また、同図に示すように、メインCPU61による第2プログラム300の実行の開始は、メインCPU61が遊技プログラム201を実行することによる遊技制御処理の実施を中断して行われる。
【0150】
まず、メインCPU61が遊技プログラム201を実行することで実施する遊技制御処理において、遊技制御手段100は、投入センサ53のセンサ出力が入力される入力ポートの状態を確認し、当該入力ポートへのセンサ出力の入力状態に応じて、ポートフラグ221(図7参照)に格納される投入センサフラグの状態をONまたはOFFに設定し(ステップS1)、一旦、遊技制御処理を中断する。なお、例えばポートフラグ221を形成する1バイトのメモリ領域の各ビットのうちのいずれかを投入センサフラグに割り当てて、当該ビットのON、OFFを設定することにより、投入センサフラグの状態をポートフラグ221に格納することができる。
【0151】
続いて、メインCPU61による第2プログラム300の実行が開始される前に、メインCPU61が記憶プログラム202を実行することで実施する記憶処理において、図13(a)に示すように、プッシュ命令(PUSH)により、複数のレジスタのうちAレジスタおよびFレジスタの値(イ、ロ)をSPに格納されている第1スタック領域参照用アドレスSP1によりアクセス可能な第1スタック領域65a1に記憶する(ステップS2)。このとき、AレジスタおよびFレジスタを転送対象として指定する特殊コードAFを利用した1回のプッシュ命令(PUSH AF)により、AレジスタおよびFレジスタの値を第1スタック領域65a1に記憶する。このように、AレジスタおよびFレジスタが本発明の「特定レジスタ」に相当する。
【0152】
次に、不正判定プログラム301による不正判定処理(ステップS103)が実施される前に、メインCPU61が退避プログラム302を実行することで退避処理を実施する。退避処理において、まず、図13(b)に示すように、ロード命令(LD (W2),SP)により、SPに格納されている第1スタック領域参照用アドレスSP1を、第2データ記憶領域65b2のアドレスW2で指定される領域に記憶する(ステップS100:退避処理1)。このとき、同図に示すように、ロード命令(特定命令)によりFレジスタのTZフラグ(図4(b)、図5(b)参照)の状態が変化することで、Fフラグの値がロ→ロ’に変化することがある。
【0153】
次に、図14(a)に示すように、ロード命令(LD SP,SP2)により、SPに第2スタック領域参照用アドレスSP2を格納する(ステップS101:退避処理2)。なお、このときSPに格納される第2スタック領域参照用アドレスSP2は、例えばROM67の不正判定用プログラムデータ領域67b2に予め格納しておいた固定値である。そして、図14(b)に示すように、プッシュ命令(PUSH)により、Aレジスタ、Fレジスタおよび汎用レジスタそれぞれの値(イ、ロ’、ハ、ニ、ホ、ヘ、ト、チ)をSPに格納されている第2スタック領域参照用アドレスSP2によりアクセス可能な第2スタック領域65a2に記憶する(ステップS102:退避処理3)。このとき、Aレジスタ、Fレジスタおよび汎用レジスタを転送対象として指定する特別コードALLを利用した1回のプッシュ命令(PUSH ALL)により、Aレジスタ、Fレジスタおよび汎用レジスタそれぞれの値を第2スタック領域65a2に記憶する。なお、特別コードALLにより、Aレジスタ、Fレジスタおよび汎用レジスタと一緒にQレジスタも転送対象として指定されるようにしてもよい。
【0154】
続いて、メインCPU61が不定判定用プログラム301を実行することで実施する不正判定処理において、不正判定手段112は、RAM65の第1データ記憶領域65b1のポートフラグ221に格納されている投入センサフラグの状態を確認し、メダル投入口25へのメダルの投入に異常があるか否かを判定する(ステップS103)。具体的には、不正判定手段112は、メダルの投入間隔や、メダルを検出している状態において投入センサ53が出力する検出信号の持続時間を計測することにより、メダル投入口25へのメダルの投入が異常であるか否かを判定する。そして、不正判定手段112は、メダルの投入が異常であった場合にスロットマシン1に対して不正が行われたと判定し、不正判定フラグ310(図7参照)に格納されるメダル投入異常フラグの状態をONに設定する。このとき、図15(a)に示すように、不正判定処理において、Aレジスタ、Fレジスタ、汎用レジスタの値が変化する。
【0155】
次に、不正判定プログラム301による不正判定処理(ステップS103)が実施された後に、メインCPU61が復帰プログラム303を実行することで復帰処理を実施する。復帰処理において、まず、図15(b)に示すように、ポップ命令(POP)により、Aレジスタ、Fレジスタおよび汎用レジスタそれぞれの値(イ’’、ロ’’、ハ’’、ニ’’、ホ’’、ヘ’’、ト’’、チ’’)を、退避処理3(ステップS102)により第2スタック領域65a2に記憶した中断前の遊技制御処理における値(イ、ロ’、ハ、ニ、ホ、ヘ、ト、チ)に設定する(ステップS104:復帰処理1)。このとき、特別コードALLを利用した1回のポップ命令(POP ALL)により、Aレジスタ、Fレジスタおよび汎用レジスタそれぞれの値を退避処理3(ステップS102)により第2スタック領域65a2に記憶した値に設定する。このとき、退避処理1(ステップS100:図13(b)参照)においてFレジスタの値が変化している場合には(ロ→ロ’)、図15(b)に示すように、遊技制御処理を中断する前と異なる値(ロ’)がFレジスタに格納される。
【0156】
そして、図16(a)に示すように、ロード命令(LD SP,(W2))により、退避処理1(ステップS100)により第2データ記憶領域65b2のアドレスW2で指定される領域に記憶した第1スタック領域参照用アドレスSP1をSPに格納し(ステップS105:復帰処理2)、メインCPU61は第2プログラム300の実行を終了する。
【0157】
続いて、ステップS4において遊技制御処理を再開する前に、メインCPU61が変更プログラム203を実行することで実施する変更処理において、図16(b)に示すように、ポップ命令(POP)により、復帰処理1(ステップS104)により値が設定されたAレジスタ、Fレジスタおよび汎用レジスタのうち、AレジスタおよびFレジスタの値(イ、ロ’)を、記憶処理(ステップS2)により第1スタック領域65a1に記憶した値(イ、ロ)に変更する(ステップS3)。このとき、特殊コードAFを利用した1回のポップ命令(POP AF)により、AレジスタおよびFレジスタの値を記憶処理(ステップS2)によって第1スタック領域65a1に記憶した値に変更する。このとき、復帰処理1(ステップS104:図15(b)参照)において、遊技制御処理を中断する前と異なる値(ロ’)がFレジスタに格納された場合であっても、図16(b)に示すように、Fレジスタの値を遊技制御処理を中断する前と同じ値(ロ)に変更することができる。
【0158】
続いて、遊技制御処理を再開すると(ステップS4)、遊技制御手段100は、RAM65の第2データ記憶領域65b2の不正判定フラグ310に格納されているメダル投入異常フラグの状態を確認する。そして、遊技制御手段100は、メダル投入異常フラグがOFFに設定されていれば、RAM65の第1データ記憶領域65b1のポートフラグ221に格納されている投入センサフラグの状態を確認し、投入センサフラグがONに設定されていれば、正常に投入されたメダルがメダルセレクタ48を通過したと判定し(セレクタ判定処理)、スロットマシン1にメダルが投入されたことをカウントして処理を終了する。
・・・略・・・
【0169】
例えば、図12のステップS2の記憶処理において、特定レジスタ(Aレジスタ、Fレジスタ)の値を、ロード命令により第1データ記憶領域65b1に記憶するようにしてもよい。この場合には、図12のステップS3における変更処理において、ロード命令により、特定レジスタ(Aレジスタ、Fレジスタ)の値を、記憶処理において第1データ記憶領域65b1に記憶した値に変更するようにするとよい。
【0170】
また、レジスタセット64が、Aレジスタ、Fレジスタおよび汎用レジスタについて、所謂、裏レジスタをさらに含んでいてもよく、この場合には、図12のステップ102の退避処理3の後に、レジスタを裏レジスタに交換し、裏レジスタの値も第2スタック領域65a2または第2データ記憶領域65b2に転送命令により記憶して退避するとよい。
・・・略・・・
【0173】
また、上記した各実施形態では、本発明の遊技機としてスロットマシン1を例に挙げて説明したが、スロットマシンとパチンコ機とを組み合わせたパロットと称される遊技機に本発明を適用してもよく、このような遊技機に本発明を適用する場合、遊技用価値としての遊技球(パチンコ玉)を採用すればよい。さらに、パチンコ機に本発明を適用してもよい。」

(2)「【図12】



(3)「【図14】(b)



(4)「【図15】(b)



(5)上記(1)の【0151】には、「・・・メインCPU61が記憶プログラム202を実行することで実施する記憶処理において、・・・プッシュ命令(PUSH)により、複数のレジスタのうちAレジスタおよびFレジスタの値・・・をSPに格納されている第1スタック領域参照用アドレスSP1によりアクセス可能な第1スタック領域65a1に記憶する(ステップS2)。このとき、AレジスタおよびFレジスタを転送対象として指定する特殊コードAFを利用した1回のプッシュ命令(PUSH AF)により、AレジスタおよびFレジスタの値を第1スタック領域65a1に記憶する。」と記載されている一方で、上記(1)の【0169】には、「図12のステップS2の記憶処理において、特定レジスタ(Aレジスタ、Fレジスタ)の値を、ロード命令により第1データ記憶領域65b1に記憶するようにしてもよい」と記載されていることから、引用文献1には、複数のレジスタのうちAレジスタおよびFレジスタの値を転送するにあたり、1回のプッシュ命令により第1スタック領域65a1に記憶することに替えて、ロード命令により第1データ記憶領域65b1に記憶するようにしてもよいこと(以下、「技術事項」という)が記載されている。

(6)上記(1)ないし(4)の記載内容及び図示内容からみて、引用文献1には、次の発明(以下、「引用発明」という。)が記載されている。なお、a等の記号については本願発明1のA等の記号に対応させて付与し、引用箇所の段落番号等を併記した。

[引用発明]
「a、c、c-1ないしc-5 遊技に関する制御を行うメイン制御手段80が実装され(【0040】)、メイン制御手段80は、メインCPU61と、レジスタセット64と、RAM65と、ROM65とにより構成され(【0047】)、
メインCPU61は、遊技プログラム201を実行することにより遊技の進行を制御する遊技制御処理を実施し(【0065】)、不正判定プログラム201を実行することにより不正を検出する不正判定処理を実施し(【0066】)、
レジスタセット64は、Aレジスタ、Fレジスタ、汎用レジスタ、Qレジスタ、スタックポインタ(SP)を含んでおり(【0049】)、また、Aレジスタ、Fレジスタおよび汎用レジスタについて、所謂、裏レジスタをさらに含んでいてもよく(【0170】)、
RAM65に、スタック手段65aおよびデータ記憶手段65bが構成されており(【0059】)、スタック手段65aは、SPに格納される第1スタック領域参照用アドレスSP1によりアクセス可能な第1スタック領域65a1と、第1スタック領域65a1と異なる領域であって、SPに格納される第2スタック領域参照用アドレスSP2によりアクセス可能な第2スタック領域65a2とを有し、第1スタック領域65a1は、第1プログラム200(遊技の進行を制御するための遊技プログラム201、記憶プログラム202、変更プログラム203)に対応し、第2スタック領域65a2は、第2プログラム300(不正を検出するための不正判定用プログラム301、退避プログラム302、復帰プログラム303)に対応しており(【0060】)、データ記憶手段65bは、データを更新可能な第1プログラム200に対応した第1データ記憶領域65b1と、第1データ記憶領域65b1と異なる領域であって、データを更新可能な第2プログラム300に対応した第2データ記憶領域65b2とを有しており(【0061】)、以上のように、第1プログラム200(遊技プログラム201、記憶プログラム202、変更プログラム203)による処理によりデータを更新および参照可能な、第1スタック領域65a1および第1データ記憶領域65b1と、第2プログラム300(不正判定用プログラム301、退避プログラム302、復帰プログラム303)による処理によりデータを更新および参照可能な、第2スタック領域65a2および第2データ記憶領域65b2とが、それぞれ、RAM65の異なる領域に構成されており(【0062】)、
c-6ないしc-7 メインCPU61が遊技プログラム201を実行することで実施する遊技制御処理において、遊技制御手段100は、一旦、遊技制御処理を中断し(【0150】、【図12】)、ロード命令により、SPに格納されている第1スタック領域参照用アドレスSP1を、第2データ記憶領域65b2のアドレスW2で指定される領域に記憶し(ステップS100:退避処理1)(【0152】、【図12】)、ロード命令により、SPに第2スタック領域参照用アドレスSP2を格納し(ステップS101:退避処理2)、1回のプッシュ命令(PUSH ALL)により、Aレジスタ、Fレジスタおよび汎用レジスタそれぞれの値をSPに格納されている第2スタック領域参照用アドレスSP2によりアクセス可能な第2スタック領域65a2に記憶し(ステップS102:退避処理3)(【0153】、【図12】、【図14】(b))、続いて、メインCPU61が不定判定用プログラム301を実行することで不正判定処理を実施し(【0154】、【図12】)、次に、不正判定プログラム301による不正判定処理(ステップS103)が実施された後に、メインCPU61が復帰プログラム303を実行することで復帰処理を実施し、復帰処理において、ポップ命令により、Aレジスタ、Fレジスタおよび汎用レジスタそれぞれの値を、退避処理3(ステップS102)により第2スタック領域65a2に記憶した中断前の遊技制御処理における値に設定し(ステップS104:復帰処理1)(【0155】、【図12】、【図15】(b))、ロード命令により、退避処理1(ステップS100)により第2データ記憶領域65b2のアドレスW2で指定される領域に記憶した第1スタック領域参照用アドレスSP1をSPに格納し(ステップS105:復帰処理2)(【0156】、【図12】)、続いて、遊技制御処理を再開し(【0157】、【図12】)、
転送命令には、プッシュ命令やロード命令が含まれ(【0003】、【0006】、【0010】)、
裏レジスタをさらに含む場合には、ステップ102の退避処理3の後に、レジスタを裏レジスタに交換し、裏レジスタの値も第2データ記憶領域65b2に転送命令により記憶して退避する(【0170】)、
b スロットマシン1(【0040】)。」

5 対比・判断
(1)本願発明1と引用発明を対比する。なお、以下の(a)等の見出しは、本願発明1のA等の記号に対応させている。

(a)引用発明の「メイン制御手段80」は、遊技に関する制御を行うものであるから、本願発明1の「主制御手段」に相当する。
したがって、引用発明の特定事項a、c、c-1ないしc-5は、本願発明1の特定事項Aを具備する。

(c)(c-1)ないし(c-3)引用発明において、メイン制御手段80(主制御手段)は、メインCPU61と、レジスタセット64とを有し、さらに、レジスタセット64は、スタックポインタと、Aレジスタ、Fレジスタ、汎用レジスタ及びQレジスタと、Aレジスタ、Fレジスタ、汎用レジスタについて裏レジスタとを含んでいるところ、その「メインCPU61」、「Aレジスタ、Fレジスタ、汎用レジスタ及びQレジスタと、Aレジスタ、Fレジスタ、汎用レジスタについての裏レジスタ」、「スタックポインタ」は、それぞれ、本願発明1の「演算手段」、「複数のレジスタ(スタックポインタを除く)」、「スタックポインタ」に相当する。
したがって、引用発明の特定事項a、c、c-1ないしc-5は、本願発明1の特定事項C、C-1ないしC-3を具備する。

(c-4)引用発明の「遊技制御処理」は、メインCPU61(演算手段)により遊技の進行を制御するための遊技プログラム201が実行されることで実施されるものであるから、本願発明1の「遊技の主な制御を行う第1の処理」に相当する。そして、引用発明において、第1スタック領域65a1及び第1データ記憶領域65b1は、データを更新および参照可能な第1プログラム200に対応したものであって、その第1プログラム200には遊技プログラム201が含まれるところ、遊技プログラム201を実行して遊技制御処理を実施している時に、遊技制御処理に使用されるデータを更新および参照可能なものであることは明らかである。ここで、「遊技制御処理に使用されるデータ」、「更新および参照可能」は、それぞれ、本願発明1の「第1情報」、「読み書き可能」に相当する。そうすると、引用発明の「第1スタック領域65a1及び第1データ記憶領域65b1」は、メインCPU61(演算手段)により遊技制御処理(第1の処理)が実行される場合に、遊技制御処理に使用されるデータ(第1情報)を更新および参照可能(読み書き可能)に記憶するものであるから、本願発明1の「第1記憶手段」に相当する。
したがって、引用発明の特定事項a、c、c-1ないしc-5は、本願発明1の特定事項C-4を具備する。

(c-5)引用発明の「不正判定処理」は、メインCPU61(演算手段)により不正判定用プログラム301が実行されることで実施されるものであるから、本願発明1の「第1の処理とは異なる第2の処理」に相当する。そして、引用発明において、第2スタック領域65a2及び第2データ記憶領域65b2は、第1スタック領域65a1及び第1データ記憶領域65b1と異なる領域であるとともに、データを更新および参照可能な第2プログラム300に対応したものであって、その第2プログラム300には不正判定用プログラム301が含まれるところ、不正判定用プログラム301を実行して不正判定処理を実施している時に、不正判定処理に使用されるデータを更新および参照可能なものであることは明らかである。ここで、「不正判定処理に使用されるデータ」は、本願発明1の「第2情報」に相当する。そうすると、引用発明の「第2スタック領域65a2及び第2データ記憶領域65b2」は、メインCPU61(演算手段)により不正判定処理(第2の処理)が実行される場合に、不正判定処理に使用されるデータ(第2情報)を更新および参照可能(読み書き可能)に記憶するものであるから、本願発明1の「第2記憶手段」に相当する。
したがって、引用発明の特定事項a、c、c-1ないしc-5は、本願発明1の特定事項C-5を具備する。

(c-6)引用発明は、ステップ102の退避処理3の後に、裏レジスタ(レジスタ)の値を第2データ記憶領域65b2(第2記憶手段)に転送命令により記憶して退避するものであるところ、その「裏レジスタの値」は、本願発明1の「レジスタの内容」に相当する。また、その「ステップ102の退避処理3の後」のタイミングは、遊技制御処理(第1の処理)と不正判定処理(第2の処理)との間であるから、裏レジスタの値(レジスタの内容)の退避は、遊技制御処理(第1の処理)を実行している段階から不正判定処理(第2の処理)を実行している段階へ移行する場合に行うものであるといえる。
一方で、引用発明は、遊技制御処理(第1の処理)を一旦中断した後であって、かつ、不正判定処理(第2の処理)を実施する前に、1回のプッシュ命令(PUSH ALL)により、Aレジスタ、Fレジスタおよび汎用レジスタそれぞれの値を第2スタック領域65a2に記憶する退避処理3を実行するものである。ここで、その「Aレジスタ、Fレジスタおよび汎用レジスタそれぞれの値」も、本願発明1の「レジスタの内容」に相当するといえる(以下、この「Aレジスタ、Fレジスタおよび汎用レジスタ」を裏レジスタと対比させて「表レジスタ」という)。また、退避処理3は、遊技制御処理(第1の処理)を実行している段階から不正判定処理(第2の処理)を実行している段階へ移行する場合に行うものである。
そして、引用発明において、上記(c-4)で説示したように、遊技制御処理(第1の処理)は、メインCPU61(演算手段)が第1スタック領域65a1及び第1データ記憶領域65b1(第1記憶手段)に記憶されたデータ(第1情報)を使用するものであって、かつ、上記(c-5)で説示したように、不正判定処理(第2の処理)は、メインCPU61(演算手段)が第2スタック領域65a2及び第2データ記憶領域65b2(第2記憶手段)に記憶されたデータ(第2情報)を使用するものである。
そうすると、引用発明は、メインCPU61(演算手段)が第1スタック領域65a1及び第1データ記憶領域65b1(第1記憶手段)に記憶されたデータ(第1情報)を使用して遊技制御処理(第1の処理)を実行している段階から、メインCPU61(演算手段)が第2データ記憶領域65b2(第2記憶手段)に記憶されるデータ(第2情報)を使用して不正判定処理(第2の処理)を実行する段階へ移行する場合に、裏レジスタの値(レジスタの内容)を第2データ記憶領域65b2(第2記憶手段)に転送命令により退避させる手段を備えるとともに、表レジスタのそれぞれの値(レジスタの内容)を第2スタック領域65a2(第2記憶手段)にプッシュ命令(PUSH ALL)により退避させる手段を備えるものといえる。
したがって、引用発明の特定事項c-6ないしc-7と本願発明の特定事項C-6とは、「『前記演算手段が前記第1記憶手段に記憶された前記第1情報を使用して前記第1の処理を実行している段階から、前記演算手段が前記第2記憶手段に記憶される前記第2情報を使用して前記第2の処理を実行する段階へ移行する場合に、前記レジスタの内容を、』『第2記憶手段の所定の領域へ退避させる退避手段』」を備える点で共通する。

(c-7)引用発明は、不正判定処理(第2の処理)を実施した後に、遊技制御処理(第1の処理)を再開するものであるから、メインCPU61(演算手段)が第2スタック領域65a2及び第2データ記憶領域65b2(第2記憶手段)に記憶されるデータ(第2情報)を使用して不正判定処理(第2の処理)を実行している段階から、メインCPU61(演算手段)が第1スタック領域65a1及び第1データ記憶領域65b1(第1記憶手段)に記憶されたデータ(第1情報)を使用して遊技制御処理(第1の処理)を実行する段階に戻る場合があるものといえる。
そして、引用発明は、不正判定処理(第2の処理)の実施後、かつ、遊技制御処理(第1の処理)の再開前に、退避処理3により第2スタック領域65a2(第2記憶手段)に退避された表レジスタのそれぞれの値(レジスタの内容)を復帰する復帰処理1を実行するものであるから、不正判定処理(第2の処理)を実行している段階から遊技制御処理(第1の処理)を実行する段階に戻る場合に、第2スタック領域65a2(第2記憶手段)に退避された表レジスタのそれぞれの値(レジスタの内容)を、対応するレジスタに復帰させる手段を備えるものといえる。
したがって、引用発明の特定事項c-6ないしc-7と本願発明の特定事項C-7とは、表レジスタについては、「前記演算手段が前記第2記憶手段に記憶された前記第2情報を使用して前記第2の処理を実行している段階から、前記演算手段が前記第1記憶手段に記憶される前記第1情報を使用して前記第1の処理を実行する段階に戻る場合に、前記第2記憶手段の前記所定の領域に退避された前記レジスタの内容を、対応するレジスタに復帰させる復帰手段と、を備える」点で一致し、裏レジスタについては、「『前記演算手段が前記第2記憶手段に記憶された前記第2情報を使用して前記第2の処理を実行している段階から、前記演算手段が前記第1記憶手段に記憶される前記第1情報を使用して前記第1の処理を実行する段階に戻る場合』」がある点で共通する。

(b)引用発明の「スロットマシン1」は、本願発明1の「遊技機」に相当する。
したがって、引用発明の特定事項bは、本願発明1の特定事項Bに相当する。

(2)上記(1)からみて、本願発明1と引用発明とは、
「A 遊技を制御する主制御手段を備えた
B 遊技機において、
C 前記主制御手段は、
C-1 演算を行う演算手段と、
C-2 複数のレジスタ(スタックポインタを除く)と、
C-3 スタックポインタと、
C-4 前記演算手段により遊技の主な制御を行う第1の処理が実行される場合に使用される第1情報を読み書き可能に記憶する第1記憶手段と、
C-5 その第1記憶手段とは記憶領域が異なり、前記演算手段により前記第1の処理とは異なる第2の処理が実行される場合に使用される第2情報を読み書き可能に記憶する第2記憶手段と、
C-6’前記演算手段が前記第1記憶手段に記憶された前記第1情報を使用して前記第1の処理を実行している段階から、前記演算手段が前記第2記憶手段に記憶される前記第2情報を使用して前記第2の処理を実行する段階へ移行する場合に、前記レジスタの内容を、第2記憶手段の所定の領域へ退避させる退避手段と、
C-7’(表レジスタについて)前記演算手段が前記第2記憶手段に記憶された前記第2情報を使用して前記第2の処理を実行している段階から、前記演算手段が前記第1記憶手段に記憶される前記第1情報を使用して前記第1の処理を実行する段階に戻る場合に、前記第2記憶手段の前記所定の領域に退避された前記レジスタの内容を、対応するレジスタに復帰させる復帰手段と、を備え、(裏レジスタについて)前記演算手段が前記第2記憶手段に記憶された前記第2情報を使用して前記第2の処理を実行している段階から、前記演算手段が前記第1記憶手段に記憶される前記第1情報を使用して前記第1の処理を実行する段階に戻る場合がある
B 遊技機。」である点で一致し、以下の点で相違する。

[相違点1](特定事項C-6)
「レジスタの内容を」「退避させる退避手段」に関し、
本願発明1は、「ロード命令又はストア命令にて第2記憶手段の所定の領域へ退避させる」のに対し、
引用発明は、裏レジスタについては、転送命令にて第2データ記憶領域65b2(第2記憶手段)へ退避させるものの、その転送命令が「ロード命令又はストア命令」であることについて特定がない一方で、表レジスタについては、それぞれの値を第2スタック領域65a2(第2記憶手段)へ退避させるものの、1回のプッシュ命令(PUSH ALL)を用いており、「ロード命令又はストア命令」を用いていない点。

[相違点2](特定事項C-7)
本願発明1は、「前記演算手段が前記第2記憶手段に記憶された前記第2情報を使用して前記第2の処理を実行している段階から、前記演算手段が前記第1記憶手段に記憶される前記第1情報を使用して前記第1の処理を実行する段階に戻る場合に、前記第2記憶手段の前記所定の領域に退避された前記レジスタの内容を、対応するレジスタに復帰させる復帰手段」を備えるのに対し、
引用発明は、表レジスタについては、メインCPU61(演算手段)が第2スタック領域65a2及び第2データ記憶領域65b2(第2記憶手段)に記憶されるデータ(第2情報)を使用して不正判定処理(第2の処理)を実行している段階から、メインCPU61(演算手段)が第1スタック領域65a1及び第1データ記憶領域65b1(第1記憶手段)に記憶されたデータ(第1情報)を使用して遊技制御処理(第1の処理)を実行する段階に戻る場合に、第2スタック領域65a2(第2記憶手段)に退避された表レジスタのそれぞれの値(レジスタの内容)を、対応するレジスタに復帰させる手段を備える一方で、裏レジスタについては、メインCPU61(演算手段)が第2スタック領域65a2及び第2データ記憶領域65b2(第2記憶手段)に記憶されるデータ(第2情報)を使用して不正判定処理(第2の処理)を実行している段階から、メインCPU61(演算手段)が第1スタック領域65a1及び第1データ記憶領域65b1(第1記憶手段)に記憶されたデータ(第1情報)を使用して遊技制御処理(第1の処理)を実行する段階に戻る場合があるがその際に、裏レジスタの値(レジスタの内容)を退避させる退避手段を備えるものの、退避させた裏レジスタの値(レジスタの内容)を復帰させる復帰手段を備えることについて特定がない点。

(3)相違点の検討
ア 上記相違点1について検討する。
(ア)裏レジスタについて
上記技術事項(上記4(5))から、第1スタック領域65a1への転送にはプッシュ命令を用い、第1データ記憶領域65b1への転送にはロード命令を用いるといえる。そうすると、引用発明において、裏レジスタの値(レジスタの内容)を転送命令にて第2データ記憶領域65b2(第2記憶手段)へ退避させる場合に、上記技術事項に基づいて、転送命令としてロード命令を用いることは、当業者が容易になし得たものである。

(イ)表レジスタについて
上記技術事項(上記4(5))から、1回のプッシュ命令に替えてロード命令を使用可能であるところ、プッシュ命令であるPUSH ALLは、複数のレジスタの値を転送するものであるが、これを複数のロード命令により各レジスタの値を個別に転送することによって代替し得ることは、当業者にとって明らかである。そうすると、引用発明において、表レジスタのそれぞれの値(レジスタの内容)を第2スタック領域65a2(第2記憶手段)へ退避させるにあたり、上記技術事項に基づいて、1回のプッシュ命令(PUSH ALL)に替えて各レジスタに対応する個別のロード命令を用いることは、当業者が容易になし得たものである。
したがって、引用発明において、上記技術事項を適用して、上記相違点1に係る本願発明1の構成とすることは、当業者が適宜なし得たものである。

イ 上記相違点2について検討する。
上記4(6)のc-6ないしc-7で説示したとおり、引用発明は、不正判定処理の実施に先立ち、表レジスタの値(レジスタの内容)について、退避処理1及び退避処理3にて退避させた値を、不正判定処理の実施後に、復帰処理1及び復帰処理2にて復帰させるものである。そうすると、引用発明において、不正判定処理の実施に先立って退避させた裏レジスタの値(レジスタの内容)についても、表レジスタの値と同様に不正判定処理の実施後に復帰させることは、当業者が容易になし得たものである。
したがって、引用発明において、上記相違点2に係る本願発明1の構成とすることは、当業者が容易になし得たものである。

ウ 効果について
本願発明1の奏する作用効果は、引用発明及び上記技術事項の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。

エ 上記アないしウより、本願発明1は、引用発明と上記技術事項とに基づいて、当業者が容易に発明することができたものである。

6 請求人の主張について
(1)審判請求人は、令和2年9月16日付けの審判請求書において、概略以下のとおり主張している。
ア 「(3)本願と引用文献との対比
・・・略・・・
即ち、プッシュ命令では、スタックポインタによってレジスタの内容を退避するアドレスを管理することになりますが、ノイズ等によるイレギュラーな事象の発生やプログラム設計上の不備等によりスタックポインタが想定外に変化する可能性もあります。仮に、スタックポインタがスタック領域から外れたアドレスに変化すると、レジスタの内容が想定外のアドレス上に退避され、第2の処理を実行中にその退避されたレジスタの内容が書き換えられてしまって、元に戻せなくなる懸念がありました。これに対し、本願発明では、レジスタの内容を退避させる場合に、退避先のアドレスを固定値に設定可能なロード命令又はストア命令を用いるので、イレギュラーな事象の発生やプログラム設計上の不備等により、退避したレジスタの内容が書き替えられる可能性を最小限に抑えることができるという格別の効果もあります。
また、例えば、8ビットCPUにおいて、プッシュ命令は固定の長さの複数バイト(例えば2バイト)単位でレジスタの内容をスタック領域に移動させることが一般的です。よって、その移動先に必要なメモリ領域の容量を無駄に確保しなければならず、その領域でメモリ領域全体を圧迫してしまう懸念がありました。これに対し、本発明では、レジスタの内容を退避させる場合に、必要に応じて1バイト単位でデータの移動を行うことができるロード命令又はストア命令を用いるので、その移動先に必要なメモリ領域の容量を抑えることができるという格別な効果があります。」

イ 「(4)審査官殿のご指摘について
・・・略・・・
しかしながら、引用文献1の段落0170には、汎用レジスタ等に対して設けられた裏レジスタの値を、「ロード命令」を用いて第2データ記憶領域65b2に記憶させることが記載されているだけです。
ここで、「裏レジスタ」とは、「第2プログラム300の不正判定用プログラム301を実行する場合に汎用レジスタ等に設定されて使用され、第1プログラム200の実行中には別領域に保持されるレジスタ」であるものと思料いたします。つまり、引用文献1の段落0170には、第2プログラム300の不正判定用プログラム301を実行する場合に使用される汎用レジスタ等の値を、「ロード命令」を用いて第2データ記憶領域65b2に記憶させることが記載されていることになります。
一方、引用文献1には、このような裏レジスタに対する記載があるにも関わらず、第1プログラム200で使用される汎用レジスタ等の値を、「ロード命令」を用いて第2データ記憶領域65b2に記憶させることについては記載どころか示唆すらありません。これは、第2データ記憶領域65b2には、第1プログラム200で使用される汎用レジスタ等の値を記憶させてはならない、という思想が引用文献1にあるからであると思料いたします。
よって、引用文献1に触れた当業者が、「演算手段が第1記憶手段に記憶された第1情報を使用して第1の処理を実行している段階から、演算手段が第2記憶手段に記憶される第2情報を使用して第2の処理を実行する段階へ移行する場合に、スタックポインタを除くレジスタの内容を、ロード命令又はストア命令にて第2記憶手段の所定の領域へ退避手段により退避させる」という本願発明の特徴的構成に、容易に想到することはできません。」

(2)上記(1)アの主張について
請求人は、ロード命令であれば、退避先のアドレスを固定値に設定可能であるため、ノイズ等によるイレギュラーな事象の発生やプログラム設計上の不備等による問題が抑えられる効果を主張している。しかしながら、上記4(1)の【0054】における「ロード命令(LD)を用いた場合には、16ビットのアドレスを指定する必要がある」という記載や、【0152】における「ロード命令(LD (W2),SP)により・・・第2データ記憶領域65b2のアドレスW2で指定される領域に記憶」という記載から、引用発明においても、ロード命令を用いるときは、退避先のアドレスを固有値に設定可能であるといえる。そうすると、引用発明においても、ロード命令を用いるときは、本願発明1と同様の効果を奏するといえる。
また、請求人は、ロード命令であれば、1バイト単位でデータの移動が可能であるため、その移動先に必要なメモリ領域の容量を抑えることができる効果も主張している。しかしながら、そもそもレジスタの退避に要する容量はそれほど大きくないことや、ロード命令においてはプログラムが複雑になるなどのデメリットがあること等からすれば、当該効果はプッシュ命令に比して格別顕著なものであるとは認められない。
そして、上記技術事項1(上記4(5))で示したように、レジスタの値を転送するにあたり、プッシュ命令に替えてロード命令を使用可能であることからすれば、引用発明において、プッシュ命令を用いるか、ロード命令を用いるかは、それぞれのメリットやデメリットを踏まえて、当業者が適宜選択し得ることであるといえる。
そうすると、請求人による上記(1)アの主張は失当である。

(3)上記(1)イの主張について
ア しかしながら、本願発明1には、「前記演算手段が前記第1記憶手段に記憶された前記第1情報を使用して前記第1の処理を実行している段階から、前記演算手段が前記第2記憶手段に記憶される前記第2情報を使用して前記第2の処理を実行する段階へ移行する場合に、前記レジスタの内容を、ロード命令又はストア命令にて第2記憶手段へ退避させる」ことは特定されているものの、第1の処理で使用されるレジスタの内容を、ロード命令又はストア命令にて第2記憶手段へ退避させることは特定されていない。そうすると、請求人による「引用文献1には、このような裏レジスタに対する記載があるにも関わらず、第1プログラム200で使用される汎用レジスタ等の値を、『ロード命令』を用いて第2データ記憶領域65b2に記憶させることについては記載どころか示唆すらありません」(下線は当審が付与した。)との主張は、請求項の記載に基づくものとはいえない。そして、上記5(3)アで相違点1について検討したように、引用発明において、裏レジスタの値(レジスタの内容)を転送命令にて第2データ記憶領域65b2(第2記憶手段)に退避させる場合に、転送命令としてロード命令を用いることや、表レジスタの値(レジスタの内容)をプッシュ命令にて第2スタック領域65a2(第2記憶手段)へ退避させる場合に、上記技術事項に基づいて、プッシュ命令に替えてロード命令を用いることは、当業者が容易になし得たものである。

イ 仮に、本願発明1に、第1の処理で使用されるレジスタの内容を退避させることが特定されているとしても、引用発明において、裏レジスタの値を退避させるタイミングが、「図12のステップ102の退避処理3の後」(上記4(1)の【0170】)、すなわち、遊技制御処理の後であって、不正判定処理の前であることからすれば、当該退避は、遊技制御処理で使用される裏レジスタの内容を、不正判定処理による変更から保護するために行われるものであると解するのが自然である。そうすると、請求人による「『裏レジスタ』とは、『第2プログラム300の不正判定用プログラム301を実行する場合に汎用レジスタ等に設定されて使用され、第1プログラム200の実行中には別領域に保持されるレジスタ』であるもの」とする解釈は適切ではないから、この解釈を前提とした請求人による上記(1)イの主張は失当である。

(4)したがって、審判請求人の主張はいずれも理由がない。

7 むすび
本願発明1は、引用発明と上記技術事項とに基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
したがって、本願は、その他の請求項について検討するまでもなく、拒絶すべきものである。
よって、結論のとおり審決する。

 
審理終結日 2021-03-25 
結審通知日 2021-03-30 
審決日 2021-04-14 
出願番号 特願2017-142326(P2017-142326)
審決分類 P 1 8・ 121- Z (A63F)
最終処分 不成立  
前審関与審査官 永田 美佐  
特許庁審判長 長崎 洋一
特許庁審判官 島田 英昭
小島 寛史
発明の名称 遊技機  
代理人 岡田 伸一郎  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ