• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H05B
管理番号 1136752
審判番号 不服2001-19824  
総通号数 79 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 1996-02-06 
種別 拒絶査定不服の審決 
審判請求日 2001-11-05 
確定日 2006-05-15 
事件の表示 平成7年特許願第44438号「安定器回路用MOSゲート駆動装置」拒絶査定不服審判事件〔平成8年2月6日出願公開、特開平8-37092号〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 【1】手続の経緯
本願は、平成7年3月3日(パリ条約による優先権主張1994年3月4日、米国)の出願であって、平成13年7月27日付けで拒絶査定がされ、これに対して、同年11月5日に本件審判請求がなされると共に同年12月5日付けで手続補正がされたものである。

【2】平成13年12月5日付け手続補正についての補正却下の決定
[補正却下の決定の結論]
明細書についての平成13年12月5日付手続補正を却下する。

[補正却下の決定の理由]
上記平成13年12月5日付け手続補正(以下、「本件手続補正」という)により、
イ)特許請求の範囲における請求項11の発明は、「・・・請求項10記載の集積回路」から、「・・・請求項2記載の集積回路」へと補正された。
上記補正は、補正前において引用する請求項10に係る発明の構成を請求項2の構成のみへとするものであって、発明を特定するうえで必要とされる事項を変更するものであるから、特許請求の範囲の減縮を目的とするものとは認められない。また、誤記の訂正とも明りょうでない記載の釈明であるとも認められない。
ロ)同じく請求項19の発明は、「少なくとも1つの放電管と、該放電管に直列に接続された1つのL-C回路と、」から、「少なくとも1つの放電管と、該放電管に接続された1つのL-C回路と、」へと、また、「上記ランプとL-Cの直列回路」から「該放電管と該L-C回路」(注:「ランプ」から「放電管」への変更は、誤記の訂正)へと、接続の態様を特定する「直列」という事項を削除し、同じく接続の態様として代表的な「並列」接続をも含み得る態様に補正したものであるから、実質的にその請求の範囲を拡張するものであって、特許請求の範囲の減縮を目的とするものとは認められない。また、誤記の訂正とも明りょうでない記載の釈明であるとも認められない。
ハ)同じく請求項20及び21の発明についても、前記ロ)と同様の補正がなされている。
したがって、これらの補正は、いずれも特許法第17条の2第4項各号のいずれにも該当しない。
以上のとおりであるから、本件手続補正は、特許法第17条の2第4項の規定に違反してなされたものであるから、特許法第159条第1項の規定により読み替えて準用する同法第53条第1項の規定により却下すべきものである。

【3】本願の発明について
平成13年12月5日付けの手続補正は上記のとおり却下されたので、本願の請求項1〜21に係る発明は、平成12年1月6日付け手続補正書により補正された特許請求の範囲の請求項1〜21に記載された事項により特定されるとおりのものである。
上記の内、請求項19に係る発明(以下、「本願発明」という。)は、以下のとおりのものである。

(本願発明)
「少なくとも1つの放電管と、該放電管に直列に接続された少なくとも1つのL-C回路と、それぞれゲート端子を有し、ハーフブリッジ回路構成に接続された第1及び第2の直列接続MOSゲートパワースイッチング素子と、上記第1及び第2の直列接続スイッチング素子と直列接続された1対のD-C電力端子の組み合わせからなり、
上記ランプとL-Cの直列回路が第2のパワースイッチング素子を横切って接続され、ゲート駆動用回路が該第1及び第2のMOSゲート素子双方を所定の振動周波数で交互にスイッチングさせるための論理レベル信号を受けるための入力端子を有し、
該ゲート駆動回路が上記単体素子のそれぞれのゲートに接続された出力端子H0及びL0を有し、
上記ゲート駆動回路が、その内部回路に動作電圧を供給するための端子VCCを有し、
該端子VCCを該1組の端子の一方に接続するための外部抵抗とを有することを特徴とする電気安定器回路。」

【4】引用例及びその記載事項の概要
原査定の拒絶理由において引用された、特開平1-194869号公報(以下、「引用例」という)には、図面と共に次のイ)-ホ)の事項が記載されている。
イ)「第13図(a)は本発明の他の実施例の回路図である。本実施例は、直流成分カット用のコンデンサC2の両端に検出回路2を接続したものである。直列インバータに接続される負荷は、直列共振回路の共振電圧によって付勢されるものであるが、負荷が高電圧を必要とする場合には共振を強めて共振電圧を高くする必要がある。ところが、共振を強めるほど、共振カーブが急峻となり、電源電圧等の変動による負荷電流等の変動率が悪くなる。このような理由により、負荷電流を検出して、スイッチング素子Q1,Q2の駆動回路1へフィードバックし、負荷電流を一定に保つようにしている。第13図回路における検出回路2は、このようなフィードバック制御を行うために設けたものであり、負荷電流を検出回路2で検出し、その検出信号に応じて、スイッチング素子Q1,Q2の駆動条件を負荷電流の変動を軽減する方向へ変化させるようにしている。スイッチング素子Q1,Q2の駆動条件としては、発振周波数やオンデューティ等を制御することが考えられる。」(第9頁右上欄第4行〜左下欄第3行)
ロ)「ここで、検出回路2は第13図(b),(c)に示すような構成を有する。第13図(b)に示す検出回路2は、コンデンサC6、抵抗R1からなるハイパスフィルターを有し、このハイパスフィルターを介して抽出された高周波成分をダイオードD3にて整流し、コンデンサC7、抵抗R2よりなる平滑回路で平滑して、検出出力を得ている。また、第13図(c)に示す検出回路2は、抵抗R11、チョークコイルL3からなるハイパスフィルターを有し、このハイパスフィルターを介して抽出された高周波成分を、第13図(b)の回路と同様に整流平滑して、検出出力を得ている。」(第9頁左下欄第12行〜右下欄第3行)
ハ)「第17図は本発明の別の実施例の回路図である。本実施例は第13図回路をより具体化したものである。コンデンサC2の両端には、コンデンサC6と抵抗R1の直列回路が接続されており、コンデンサC2と負荷Zとの接続点にコンデンサC6が接続され、抵抗R1が直流電源Eの負端子側に接続されている。抵抗R1の両端には、抵抗R2とコンデンサC7の並列回路がダイオードD3を介して接続されている。コンデンサC7の一端は直流電源Eの負端子側に接続されており、他端は抵抗R3を介してトランジスタQ9のベースに接続されている。トランジスタQ9のコレクタ及びエミッタは、それぞれ抵抗R8,R9を介して抵抗R7の両端に接続されている。抵抗R7及びコンデンサC5は矩形波発振回路3の時定数回路を構成している。矩形波発振回路3としては、スイッチングレギュレータ用のIC(例えば、NECのμC494)を使用している。矩形波発振回路3の発振出力の一方は、抵抗R6を介してホトカプラQ7の発光ダイオードに入力されており、発振出力の他方は抵抗R10を介してトランジスタQ8のベースに入力されている。直流電源E2は、矩形波発振回路3に電源電圧を供給している。この直流電源E2の負端子は直流電源Eの負端子に接続されている。トランジスタQ8のエミッタは直流電源E2の負端子に接続され、コレクタは抵抗R5を介して直流電源E2の正端子に接続されている。NPN及びPNP形の各トランジスタQ5,Q6はベース同士及びエミッタ同士を夫々接続され、相補接続形のエミッタホロアを構成しており、トランジスタQ5のコレクタは直流電源E2の正端子に接続され、トランジスタQ6のコレクタは直流電源E2の負端子に接続されている。トランジスタQ5,Q6のベースはトランジスタQ8のコレクタに接続されており、エミッタはパワーMOSFETよりなるスイッチング素子Q2のゲートに接続されている。ホトカプラQ7の受光部を構成するホトトランジスタのエミッタは直流電源E1の負端子に接続され、コレクタは抵抗R4を介して直流電源E1の正端子に接続されている。この直流電源E1の負端子は、スイッチング素子Q1,Q2の接続点に接続されている。NPN及びPNP形の各トランジスタQ3,Q4はベース同士及びエミッタ同士を夫々接続され、相補接続形のエミッタホロアを構成しており、トランジスタQ3のコレクタは直流電源E1の正端子に接続され、トランジスタQ4のコレクタは直流電源E1の負端子に接続されている。トランジスタQ3,Q4のベースはホトカプラQ7におけるホトトランジスタのコレクタに接続されており、エミッタはパワーMOSFETよりなるスイッチング素子Q1のゲートに接続されている。その他の回路構成については、第13図回路と同様である。」(第10頁左下欄第3行〜第11頁左上欄第15行)
ニ)「以下、その動作について説明する。矩形波発振回路3は外付けのCR素子の時定数で決まる周波数の1対の発振出力を生じ、各発振出力によりトランジスタQ8とホトカプラQ7のホトトランジスタが交互にオンオフされる。トランジスタQ8がオンされたときには、スイッチング素子Q2のゲートが低レベルとなって、スイッチング素子Q2がオフとなり、トランジスタQ8がオフされたときには、スイッチング素子Q2のゲートが高レベルとなって、スイッチング素子Q2がオンとなる。スイッチング素子Q1についても同様に動作する。負荷電流が増大したときには、負荷Zと直列に挿入されたコンデンサC2の両端電圧の交流リップル分が大きくなり、検出回路2における平滑コンデンサC7の両端電圧が上昇し、トランジスタQ9のベース電流が増えて、トランジスタQ9のインピーダンスが低くなるので、矩形波発振回路3の時定数が小さくなる。これによって、駆動回路1の発振周波数が高くなり、負荷電流が減少するので、負荷電流の変動は抑制され、インバータ回路の動作が安定化されるものである。本実施例のように、コンデンサC1,C2の一端が直流電源Eの一端(特に負端子)に共通に接続されるように構成すれば、駆動回路1と検出回路2のアースレベルを共通にすることができるので、検出回路2の出力により駆動回路1を制御することが容易となり、好都合である。」(第11頁左上欄第16行〜左下欄第2行)
ホ)第17図には、トランジスタQ2に対し、負荷Z、チョークL1及びコンデンサC2が並列に接続されている様が記載されている。

上記の摘記事項及び図面に記載された事項を纏めると、引用例には以下の発明が記載されているものと認める(以下、「引用発明」という。)。

(引用発明)
「負荷Zと、該負荷Zに直列接続されたチョークL1及びコンデンサC2と、直列接続されたパワーMOSFETQ1及びQ2と、前記直列接続されたパワーMOSFETQ1及びQ2の両端は直流電源Eに接続された回路装置であって、
該負荷Zと該チョークL1及びコンデンサC2がパワーMOSFETQ2に並列接続され、
駆動回路1は、矩形波発振回路を有し、検出回路2からの信号が入力されるものであり、
該矩形波発振回路は外付けのCR素子の時定数で決まる周波数の1対の発振出力を生じ、
駆動回路1は、該パワーMOSFETQ1及びQ2のゲートへ、矩形波発振回路からの出力を用いて、該パワーMOSFETを交互にオンさせる信号を発出し、
該駆動回路1に、直流電源E1及びE2を有する
回路装置。」

【5】対比
本願発明と引用発明とを対比すると、その機能・作用から見て、引用発明の「チョークL1及びコンデンサC2」は本願発明の「L-C回路」に相当し、以下同様に、「直列接続されたパワーMOSFETQ1及びQ2」は「ハーフブリッジ回路構成に接続された第1及び第2の直列接続MOSゲートパワースイッチング素子」に、「直流電源E」は「D-C電力」に、「該負荷Zと該チョークL1及びコンデンサC2がパワーMOSFETQ2に並列接続され」は「該放電管と該L-C回路が第2のパワースイッチング素子を横切って接続され」に、「駆動回路1」は「ゲート駆動用回路」に、「駆動回路1は、該パワーMOSFETQ1及びQ2のゲートへ、矩形波発振回路からの出力を用いて、該パワーMOSFETを交互にオンさせる信号を発出し、」は「ゲート駆動用回路が該第1及び第2のMOSゲート素子双方を所定の振動周波数で交互にスイッチングさせる」に、それぞれ相当する。
また、引用発明の「負荷Z」は、引用例全体の記載から見て、単数ないし複数の放電灯により構成されるものを指すことが明らかであるから、本願発明の「ランプ」に相当するものと言える。
更に、引用発明の「駆動回路1」が「該パワーMOSFETQ1及びQ2のゲート」へ「該パワーMOSFETを交互にオンさせる信号を発出」する関係は、本願発明の「該ゲート駆動回路が、上記単体素子のそれぞれのゲートに接続された出力端子H0及びL0を有」する状態を形成するものと認められるので、両者は、
「放電管と、該放電管に直列接続されたL-C回路と、それぞれゲート端子を有し、ハーフブリッジ回路構成に接続された第1及び第2の直列接続MOSゲートパワースイッチング素子との組み合わせを含み、
ランプとL-Cの直列回路が第2のパワースイッチング素子を横切って接続され、
ゲート駆動用回路が、該第1及び第2のMOSゲート素子双方を所定の振動周波数で交互にスイッチングさせ、
該ゲート駆動回路が、上記単体素子のそれぞれのゲートに接続された出力端子H0及びL0を有する回路。」
の点で一致し、以下の点で相違しているものと認められる。
<相違点1> 本願発明の「電気安定器回路」は、「第1及び第2の直列接続スイッチング素子と直列接続された1対のD-C電力端子」を有するのに対し、引用発明では、「直列接続されたパワーMOSFETQ1及びQ2の両端は直流電源Eに接続された回路装置」であって、「直流電源E」を含めた「回路装置」としている点。
<相違点2> 本願発明は、「ゲート駆動用回路が該第1及び第2のMOSゲート素子双方を所定の振動周波数で交互にスイッチングさせるための論理レベル信号を受けるための入力端子を有し」ているのに対して、引用発明は、「駆動回路1は、矩形波発振回路を有し、検出回路2からの信号が入力されるものであり、
該矩形波発振回路は外付けのCR素子の時定数で決まる周波数の1対の発振出力を生じ、」としている点。
<相違点3> 本願発明は、「ゲート駆動回路が内部回路に動作電圧を供給するための端子Vccを有し」かつ「端子VCCを該1組の端子の一方に接続するための外部抵抗」を有しているのに対して、引用発明は動作用の直流電源E1及びE2を有するものの、その具体的態様が明らかでない点。

【6】判断
上記の相違点について検討する。
<相違点1について>
本願発明の「D-C電力端子」と引用発明の「直流電源E」は、共に「第1及び第2の直列接続MOSゲートパワースイッチング素子」(引用発明の「直列接続されたパワーMOSFETQ1及びQ2」)に直流電力を供給するためのものである。
とすると上記相違点1は、D-C電力源を接続する「D-C電力端子」を有する回路であるのに対して、引用発明は、そのD-C電力源に相当する「直流電源E」を含めた「回路装置」であると言える。
さらに、本願の明細書の記載内容から相違点1にかかる「電気安定器回路」が如何なるものかを参酌すると、段落【0001】に記載される放電管安定回路であり、また、段落【0002】の記載よりハーフブリッジ構造に配置された2つのパワーMOSFETスイッチを用い、L-C回路のリアクタンスの1つを横切るように接続されたランプを含むL-C直列共鳴回路を含んだ放電管回路を備えるもの、と言える。
すなわち当該回路は、引用発明も共に対象としている放電管を点灯するための回路装置そのものと言え、本願発明と引用発明とは、基本的な回路構成や電力源の点で差異がないので、電源を含めて回路装置というか、含めずに電源用端子を組み合わせ要素の1つとして回路装置というかは当業者が適宜採択し得る事項である。

<相違点2について>
本願発明の「論理レベル信号を受けるための端子」に関する直接の記載事項としては、入力される「論理レベル信号」とゲートへの出力信号との間に、「ゲート素子双方を所定の振動周波数で交互にスイッチングさせる」なる関係があるとだけされ、その他の記載は明細書の実施例中にも見いだすことができない。
そこで、本願特許請求の範囲に記載の「ゲート駆動回路」に対応する、明細書で示されている各実施例の「チップ40」に対して、「ゲート素子双方を所定の振動周波数で交互にスイッチングさせる」動作を達成するために必要としている構成について見てみると、図2、図3及び図4中の「チップ40」は、皆「IR2155」というチップで構成され、その外部には外付けで抵抗RTとコンデンサCTが一様に備えられている。そしてこのチップ40と抵抗及びコンデンサに関する記載としては、段落【0011】に、「チップ40は、・・・良く知られたCMOS555タイマーの機能に類似した第1段ケイパビリティを有する。」や、段落【0015】に、「図3のチップ40はドロッピングレジスタ41を通して直接D-Cバス外で動作し、以下の関係に従って45kHz前後で振動する。
fOSC=1/(1.4・RT・CT)」に記載されているところから見て、『外付けのコンデンサ及び抵抗の値で決まる時定数(=コンデンサ容量と抵抗値との積)で自走発振する発振器』が示され、またその態様を説明する図2,図4には負荷電流からの信号を受ける態様も併せて示されている。
他方、引用発明の「駆動回路1は、矩形波発振回路を有し、検出回路2からの信号が入力されるものであり、
該矩形波発振回路は外付けのCR素子の時定数で決まる周波数の1対の発振出力を生じ、」は、上述の本願発明の『発振器』と同等のものであって、更に加えて本願発明の態様である、負荷電流からの信号(=検出回路2からの信号)を受ける態様である点も等しい。
してみると、当該相違点2については、引用発明の「駆動回路1は、矩形波発振回路を有し、検出回路2からの信号が入力されるものであり、
該矩形波発振回路は外付けのCR素子の時定数で決まる周波数の1対の発振出力を生じ、」は、本願発明の「ゲート駆動用回路が該第1及び第2のMOSゲート素子双方を所定の振動周波数で交互にスイッチングさせるための論理レベル信号を受けるための入力端子を有し」を実質的に備えるものと言える。

<相違点3について>
本願発明の「該端子VCCを該1組の端子の一方に接続するための外部抵抗」について、回路上における当該抵抗の果たす役割について考察すると、明細書の段落【0011】に「後で述べるように、チップ40は端子22において、整流されたA-C電圧が供給され、最小静止電流で設計され、15ボルト間隔の分岐レギュレータを備えている。このように単体の0.5ワット降下用レジスタ41を使うことができる。」と、段落【0015】に「図3のチップ40はドロッピングレジスタ41を通して直接D-Cバス外で動作し、」と記載されているところから見て、チップ40用の電源電圧を主回路電源から入手する上で所要の電圧降下を持たせるために準備されたものと見ることができる。
ところが、このような内部回路用電源の入手に主回路電源ラインに電圧降下用抵抗を挿入して対処する回路技術は、例えば実公昭49-5429号公報の第3図中の抵抗Rとトランジスタ駆動源Aとの関係にて説明されているように、当業者に周知かつ慣用の回路技術に他ならない。当該周知回路技術は、主回路電源と他の内部回路の関係が存在して居さえすれば広く他の回路に対しても適用可能であることは明らかであるから、同様の条件を有する引用発明の回路装置に対して、かかる周知慣用技術を適用し、当該相違点3にかかる本願発明の構成となす程度のことは、当業者が容易になし得たものと言える。

以上の通りであるから、上記相違点はいずれも引用発明及び周知慣用技術に基いて、当業者が容易に発明をすることができたものということができるので、本願発明については、特許法第29条第2項の規定により、特許を受けることができない。

【7】むすび
以上のとおり、本願発明は、引用例に記載された発明及び周知慣用技術に基いて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
よって、結論のとおり審決する。
 
審理終結日 2004-08-02 
結審通知日 2004-08-03 
審決日 2004-08-19 
出願番号 特願平7-44438
審決分類 P 1 8・ 121- Z (H05B)
最終処分 不成立  
前審関与審査官 関 信之  
特許庁審判長 川向 和実
特許庁審判官 西村 泰英
平上 悦司
発明の名称 安定器回路用MOSゲート駆動装置  
代理人 石井 久夫  
代理人 河宮 治  
代理人 青山 葆  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ