ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G06F |
|---|---|
| 管理番号 | 1169709 |
| 審判番号 | 不服2003-2541 |
| 総通号数 | 98 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2008-02-29 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2003-02-18 |
| 確定日 | 2007-12-17 |
| 事件の表示 | 平成 8年特許願第186269号「複数のホスト・コンピュータ・システムにより複数の記憶装置アレイを共有するシステム及び方法」拒絶査定不服審判事件〔平成 9年 3月28日出願公開、特開平 9- 81527〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯・本願発明 本願は、平成8年7月16日(パリ条約による優先権主張1995年9月19日、米国)の出願であって、その請求項1に係る発明は、平成14年10月17日付け及び平成15年2月18日付けの手続補正書により補正された明細書及び図面の記載からみて、特許請求の範囲の請求項1に記載されたとおりの次のものと認める。(以下、「本願発明」という。) 「複数のホスト・コンピュータのデータを複数の記憶装置アレイ上に記憶し、任意の記憶装置上のデータが任意のホスト・コンピュータによりアクセスされ得るようにするシステムであって、 各々がホスト・コンピュータに関連付けられ、指定されたアレイの1次制御を有する、複数のアダプタと、 前記アダプタ間のピア・ツー・ピア通信のためのアダプタ通信相互接続と、 を含み、 ホスト・コンピュータから関連アダプタへの、前記アダプタにより本来制御されないアレイに対するデータ・アクセス要求が、前記アダプタ通信相互接続を介して、前記アレイの1次制御を有する前記アダプタに伝達され、 各々がホスト・コンピュータに関連付けられ、指定されたアレイの2次制御を有する、複数の2次アダプタを含み、指定アレイを本来制御するアダプタが使用不能な場合、2次アダプタが前記指定アレイを制御し、 指定アレイの1次制御を有するアダプタ、及び2次制御を有するアダプタが、異なるホスト・コンピュータに内在する、 システム。」 2.引用例 これに対して、原査定の拒絶の理由に引用された特開昭59-53963号公報(以下、「引用例1」という。)、及び実願平1-15510号(実開平2-108142号)のマイクロフィルム(以下、「引用例2」という。)には、それぞれ、図面とともに次の事項が記載されている。 (引用例1) A.「発明の属する分野 この発明は地域内に分散配置された複数の計算機システム間におけるデータ転送方法に関するものである。」(第1頁右下欄第13?16行) B.「第2図は複数の計算機システム間における従来のデータ転送方法を示すブロック図で、符号の末尾にローマ字Aを付した部分がA系の計算機システムに属し、ローマ字Bを付した部分がB系の計算機システムに属することを示す。 ・・・(中略)・・・ 従来技術の動作 次に第2図に示す従来のデータ転送方法について説明する。A系又はB系の計算機システムにおいて、自系内でのデータ転送は第1図に示すとおりであるので、最初に第1図の装置の動作について説明する。 第3図は第1図において転送される情報のフォーマットを示すフォーマット図で、(100a)は入力命令、(101a)は入力データ、(101b)は入力動作の結果を示す結果データである。 たとえば、ディスク(3)に格納されているデータの一部をプロセッサ(1)に転送する(この転送をデータ入力という)場合は、プロセッサ(1)は入力命令(100a)を内部に準備してチャネルコントローラ(2)に起動をかけることから開始される。 チャネルコントローラ(2)はプロセッサ(1)から入力命令(100a)をとり出し、矢印(100)で示すとおりディスクコントローラ(4)に送る。ディスクコントローラ(4)は入力命令(100a)を解読後、ディスク(3)から入力データ(101a)をとりこみ、結果データ(101b)とともに、チャネルコントローラ(2)へ送る。チャネルコントローラ(2)はこのデータをプロセッサ(1)へ転送後、入力動作が終了した旨プロセッサ(1)へ知らせる。プロセッサ(1)は結果データ(101b)を判別し、正常終了であれば、次の作業に移る。」(第2頁左上欄第13行?左下欄第12行) C.「本発明の構成 以下、この発明の実施例を図面によって説明する。 第5図はこの発明の一実施例を示すブロック図で、第2図と同一符号は同一又は相当部分を示す。但し第2図の場合と異なり、データバス(5A)に接続されるチャネルコントローラ(2A)、ディスクコントローラ(4A)、通信装置(5A)(審決注:この「(5A)」との記載は、「(6A)」の誤記と認められる。)は直接相互に情報転送が可能であり、データバス(5B)に接続されるチャネルコントローラ(2B)、ディスクコントローラ(4B)、通信装置(5B)(審決注:この「(5B)」との記載は、「(6B)」の誤記と認められる。)は直接相互に情報転送が可能であるように構成されている。 さらに、通信装置(6A),(6B)は伝送線路(7a)(審決注:この「(7a)」との記載は、「(7)」の誤記と認められる。)を介してデータバス(5A),(5B)間の情報転送を可能にし、したがってチャネルコントローラ(2A)、ディスクコントローラ(4A)の任意のいずれかとチャネルコントローラ(2B)、ディスクコントローラ(4B)の任意のいずれかとの間の情報転送を可能にしている。 矢印(300),(301),(302),(303),(304),(305)は情報の流れを示す。 本発明の動作 第6図は第5図において転送される情報のフォーマットを示すフォーマット図で、(300a)は入力命令、(303a)は入力データ、(303b)は結果データである。 第5図に示す装置においても自系内におけるデータ転送は第1図及び第3図について説明した場合と同様である。 次に、プロセッサ(1A)にディスク(3B)の内容の一部を転送する方法について説明する。プロセッサ(1A)はディスク(3B)に対する入力命令(300a)を内部に準備してチャネルコントローラ(2A)に起動をかける。入力命令(300a)は第3図の入力命令(100a)と宛先が異るだけで同一の形のものである。 チャネルコントローラ(2A)はプロセッサ(1A)から入力命令(300a)をとり出し、矢印(300)で示すように通信装置(6A)へ送る。通信装置(6A)は矢印(301)で示すように入力命令(300a)を伝送線路(7)を通して通信装置(6B)へ送る。 次に通信装置(6B)は入力命令(300a)をデータバス(5B)を介してディスクコントローラ(4B)へ送る。ディスクコントローラ(4B)は入力命令(300a)を解読後、ディスク(3B)から入力データ(303a)をとりこみ、結果データ(303b)とともに矢印(303)で示すように通信装置(6B)へ送る。 通信装置(6B)はこれらの情報を伝送線路(7)を通して通信装置(6A)へ送り、通信装置(6A)はこれらの情報をチャネルコントローラ(2A)へ送る。チャネルコントローラ(2A)はこれらの情報をプロセッサ(1A)へ転送し、プロセッサ(1A)に対し入力命令が終了した旨知らせる。プロセッサ(1A)は結果データ(303b)を判別し正常であれば次の動作に入る。」(第3頁右下欄第3行?第4頁右上欄第17行) 上記Cの記載において、「第5図に示す装置においても自系内におけるデータ転送は第1図及び第3図について説明した場合と同様である。」とあり、上記Bの記載において、第1図及び第3図に関連して、プロセッサが、自系内のディスクへのアクセスを、自系内のチャネルコントローラ及びディスクコントローラを通じて行うことが記載されている。 してみれば、第5図における複数のチャネルコントローラ(2A,2B)及びディスクコントローラ(4A,4B)は、プロセッサ(1A,1B)に関連付けられ、指定されたディスク(3A,3B)の自系内での制御を行う構成であるということができる。 また、複数のプロセッサ(1A,1B)は、特に上下関係が存在するものではなく、通信装置(6A,6B)及び伝送線路(7)を介して、ピア・ツー・ピア通信を行うものであるということができる。 よって、上記A?Cの記載及び関連する図面を参照すると、引用例1には、次の発明が記載されているものと認められる。(以下、「引用例1記載の発明」という。) 「複数のプロセッサ(1A,1B)のデータを複数のディスク(3A,3B)上に記憶し、任意のディスク(3A,3B)上のデータが任意のプロセッサ(1A,1B)によりアクセスされ得るようにするシステムであって、 各々がプロセッサ(1A,1B)に関連付けられ、指定されたディスク(3A,3B)の自系内での制御を行う、複数のチャネルコントローラ(2A,2B)及びディスクコントローラ(4A,4B)と、 前記複数のプロセッサ(1A,1B)間のピア・ツー・ピア通信のための通信装置(6A,6B)及び伝送線路(7)と、 を含み、 プロセッサ(1A,1B)から関連するディスクコントローラ(4A,4B)を通じて行う、他系のディスク(3A,3B)に対するデータ・アクセス要求が、前記通信装置(6A,6B)及び伝送線路(7)を介して、他系のディスクコントローラ(4A,4B)に伝達されるシステム。」 (引用例2) D.「＜産業上の利用分野＞ 本考案は、フォールト・トレラント・コンピュータシステムにおいてミラードディスク(ディスク二重化)を実現するミラードディスクシステムに関する。」(明細書第1頁第17行?第2頁第1行) E.「本考案の目的は、このような点に鑑みてなされたもので、フォールト・トレラントの要求を満たす構成で、信頼性および自由度の向上を図り得るミラードディスクシステムを実現しようとするものである。 ＜課題を解決するための手段＞ このような目的を達成するために、本考案は、 少なくとも2台の中央処理装置と1台の入出力機器に接続可能な2つのクロスコールバスと、 前記2台の中央処理装置は、前記クロスコールバス用インターフェイス部をそれぞれ2個有し、クロスコールバスにそれぞれ接続されるように構成され、 前記クロスコールバスに接続され、それぞれに2つのポートを持つ少なくとも2台のディスク装置の制御を行なう2台のディスクコントローラを具備したことを特徴とする。 ＜作用＞ 本考案では、バス、インターフェイス、ポートあるいは接続経路に故障があった場合には、正常な方のバス、インターフェイス、ポートあるいは経路を使用するようにしてディスク装置のアクセスが可能であり、ミラードディスクの形態を実現することができる。」(明細書第3頁第2行?第4頁第5行) F.「＜実施例＞ 以下図面を参照して本考案の実施例を詳細に説明する。第1図は本考案に係るミラードディスクシステムの一実施例を示す要部構成図である。図において、1AはCPUA、1BはCPUBである。2A,2Bはクロスコールバスで、2台のCPUと1台の入出力機器に接続可能である。 なお、CPUAはクロスコールバスA(2A)とクロスコールバスB(2B)用のインターフェイス11Aと11Bを持ち、また同様にCPUBはクロスコール可能なバスA(2A)とバスB(2B)用のインターフェイス12Aと12Bを持っている。 3Aおよび3BはバスAおよびバスBに接続されるコントローラで、各コントローラは2つのディスク装置4Aおよびディスク装置4Bをそれぞれ制御する機能を有する。 ディスク装置4Aは、2つのコントローラ3Aおよび3Bに対してコマンドおよびデータの授受を可能にするポート13Aと13Bを持ち、また同様にディスク装置Bにも2つのコントローラ3Aおよび3Bに対してコマンドおよびデータの授受が可能なポート14Aと14Bがある。 このように本考案のシステムはすべて各要素が二重化されていて、各要素は対称形に形成されている。すなわち、CPUAとCPUB、バスAとB、コントローラAとB、ディスク装置4Aと4B、各ディスク装置内のポートAとBがそれぞれ二重化の構成となっている。 ・・・(中略)・・・ (2)バスBまたはインターフェイス11Bまたは12B、あるいはコントローラ3Bの故障時(なお、各部が対称であるので、A側故障時については特に説明しない) バスA経由でコントローラ3Aにコマンドおよびデータが伝送され、コントローラ3Aは経路Aおよび経路Cにより各ディスク装置のポート13Aおよび14Bにアクセスし、ディスク装置4Aおよび4Bを駆動する。この結果、ミラードディスクが実現される。」(明細書第4頁第8行?第7頁第19行) 上記D?Fの記載及び関連する図面を参照すると、引用例2には、次の発明が記載されているものと認められる。(以下、「引用例2記載の発明」という。) 「複数のCPUと複数のディスク装置を有するシステムにおいて、制御経路に存在するコントローラを二重化し、一方のコントローラの故障時に、他方のコントローラを用いるようにすることによって、信頼性を向上すること。」 3.対比 本願発明と引用例1記載の発明とを対比すると、まず、引用例1記載の発明における「プロセッサ(1A,1B)」は、本願発明における「ホスト・コンピュータ」に相当する。 また、引用例1記載の発明における「ディスク(3A,3B)」も、本願発明における「記憶装置アレイ」も、「記憶装置」であることには変わりない。 次に、引用例1記載の発明において「指定されたディスク(3A,3B)の自系内での制御を行う」ことは、本願発明において「指定されたアレイの1次制御を有する」ことに対応する事項である。 そして、引用例1記載の発明における「チャネルコントローラ(2A,2B)」、「ディスクコントローラ(4A,4B)」、「通信装置(6A,6B)」よりなる構成部分は、本願発明における「アダプタ」に対応する構成部分である。(この構成部分を、下記一致点の認定では、「インタフェース」と称する。) また、引用例1記載の発明における「伝送線路(7)」は、本願発明における「アダプタ通信相互接続」に対応する構成部分である。(この構成部分を、下記一致点の認定では、「インタフェース通信相互接続」と称する。) さらに、引用例1記載の発明において「プロセッサ(1A,1B)から関連するディスクコントローラ(4A,4B)を通じて行う、他系のディスク(3A,3B)に対するデータ・アクセス要求が、通信装置(6A,6B)及び伝送線路(7)を介して、他系のディスクコントローラ(4A,4B)に伝達される」ことは、本願発明において「ホスト・コンピュータから関連アダプタへの、アダプタにより本来制御されないアレイに対するデータ・アクセス要求が、アダプタ通信相互接続を介して、前記アレイの1次制御を有する前記アダプタに伝達され」ることに対応する事項である。 よって、本願発明と引用例1記載の発明とは、 「複数のホスト・コンピュータのデータを複数の記憶装置上に記憶し、任意の記憶装置上のデータが任意のホスト・コンピュータによりアクセスされ得るようにするシステムであって、 各々がホスト・コンピュータに関連付けられ、指定された記憶装置の1次制御を有する、複数のインタフェースと、 前記インタフェース間のピア・ツー・ピア通信のためのインタフェース通信相互接続と、 を含み、 ホスト・コンピュータから関連インタフェースへの、前記インタフェースにより本来制御されない記憶装置に対するデータ・アクセス要求が、前記インタフェース通信相互接続を介して、前記記憶装置の1次制御を有する前記インタフェースに伝達されるシステム。」 である点で一致し、次の点で相違する。 相違点1:本願発明においては、「記憶装置」が「記憶装置アレイ」であるのに対し、引用例1記載の発明においては、A系、B系それぞれのディスク3A,ディスク3Bが「記憶装置アレイ」を構成していない点。 相違点2:複数の「インタフェース」が、本願発明においては「アダプタ」として構成されているのに対し、引用例1記載の発明においては、「チャネルコントローラ(2A,2B)」、「ディスクコントローラ(4A,4B)」、「通信装置(6A,6B)」という別体の構成部分よりなるものとして構成されている点。 相違点3:本願発明は、「各々がホスト・コンピュータに関連付けられ、指定されたアレイの2次制御を有する、複数の2次アダプタを含み、指定アレイを本来制御するアダプタが使用不能な場合、2次アダプタが前記指定アレイを制御」するものであるのに対し、引用例1記載の発明は、そのようなものではない点。 相違点4:本願発明は、「指定アレイの1次制御を有するアダプタ、及び2次制御を有するアダプタが、異なるホスト・コンピュータに内在する」ものであるのに対し、引用例1記載の発明は、そのようなものではない点。 4.当審の判断 そこで、上記相違点1?4について検討する。 (相違点1について) 記憶装置を有するコンピュータシステムにおいて、「記憶装置アレイ」を有するようなものとすることは、周知技術(必要であれば、例えば、特開平7-141232号公報に記載のもの等を参照されたい。)にすぎない。 よって、引用例1記載の発明において、記憶装置を「記憶装置アレイ」とすることは、当業者が適宜に設計できる事項にすぎないものと認められる。 (相違点2について) 一般に、電子装置において、複数の個別の機能を有する構成部分を一体型のものとして構成することは、ごく普通に行われていることにすぎない。 してみれば、引用例1記載の発明において、「チャネルコントローラ(2A,2B)」、「ディスクコントローラ(4A,4B)」、「通信装置(6A,6B)」という別体の構成部分を「アダプタ」として一体化した構成とすることは、当業者が適宜に設計できる事項にすぎないものと認められる。 (相違点3について) 複数のコンピュータと複数の記憶装置を有するシステムにおいて、制御経路に存在する構成を二重化し、一方の構成の故障時に、他方の構成を用いることによって、信頼性を向上するようにすることは、上記引用例2記載の発明に見られるような周知技術にすぎない。 してみれば、引用例1記載の発明において、信頼性の向上を図るために、他系のディスクを直接制御できるような冗長構成を設けるようにすることは、当業者が容易に想到し得ることと認められる。 ここで、上記相違点2で検討したように、引用例1記載の発明において、「チャネルコントローラ(2A,2B)」、「ディスクコントローラ(4A,4B)」、「通信装置(6A,6B)」という別体の構成部分を「アダプタ」として一体化した構成とすることは、当業者が適宜に設計できる事項にすぎないから、該「アダプタ」の、他系のディスクを直接制御できるような冗長構成部分を「2次アダプタ」と称して冗長機能を果たすようにさせることは、当業者が適宜になし得ることと認められる。 よって、引用例1記載の発明を、「各々がホスト・コンピュータに関連付けられ、指定されたアレイの2次制御を有する、複数の2次アダプタを含み、指定アレイを本来制御するアダプタが使用不能な場合、2次アダプタが前記指定アレイを制御」するようなものとすることは、当業者が適宜に設計できる事項にすぎないものと認められる。 (相違点4について) 引用例1記載の発明においても、例えば、ディスク(3A)を直接制御するチャネルコントローラ(2A)及びディスクコントローラ(4A)よりなる部分は、プロセッサ(1A)に関連する構成部分であり、ディスク(3A)を間接制御するチャネルコントローラ(2B)及び通信装置(6B)よりなる部分は、プロセッサ(1B)に関連する構成部分、すなわち、プロセッサ(1A)とは異なるプロセッサに関連する構成部分である。 そして、上記相違点2で検討したように、引用例1記載の発明において、「チャネルコントローラ(2A,2B)」、「ディスクコントローラ(4A,4B)」、「通信装置(6A,6B)」という別体の構成部分を「アダプタ」として一体化した構成とすることは、当業者が適宜に設計できる事項にすぎず、また、該一体化した「アダプタ」部分をコンピュータに内在させるようにすることも、例えば、特開平7-141232号公報の図2に記載のものにおいて「ディスクI/F制御部107」が「ホスト1」に内在されていることに見られるような周知技術を参酌すれば、当業者が必要に応じて適宜になし得ることにすぎないものと認められる。 よって、引用例1記載の発明を、「指定アレイの1次制御を有するアダプタ、及び2次制御を有するアダプタが、異なるホスト・コンピュータに内在する」ようなものとすることは、当業者が適宜に設計できる事項にすぎないものと認められる。 そして、本願発明の構成によってもたらされる効果も、引用例1,2に記載の発明及び上記周知技術から当業者ならば容易に予測することができる程度のものであって、格別のものとはいえない。 5.むすび したがって、本願発明は、引用例1,2に記載の発明及び上記周知技術に基いて、当業者が容易に発明をすることができたものであるので、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 2006-08-09 |
| 結審通知日 | 2006-08-22 |
| 審決日 | 2006-09-05 |
| 出願番号 | 特願平8-186269 |
| 審決分類 |
P
1
8・
121-
Z
(G06F)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 日下 善之、▲吉▼田 美彦 |
| 特許庁審判長 |
赤川 誠一 |
| 特許庁審判官 |
成瀬 博之 長島 孝志 |
| 発明の名称 | 複数のホスト・コンピュータ・システムにより複数の記憶装置アレイを共有するシステム及び方法 |
| 代理人 | 市位 嘉宏 |
| 代理人 | 上野 剛史 |
| 代理人 | 坂口 博 |