• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 G02F
審判 査定不服 1項3号刊行物記載 特許、登録しない。 G02F
管理番号 1171519
審判番号 不服2005-18334  
総通号数 99 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2008-03-28 
種別 拒絶査定不服の審決 
審判請求日 2005-09-22 
確定日 2008-01-17 
事件の表示 平成 9年特許願第345997号「液晶表示装置」拒絶査定不服審判事件〔平成11年 7月 2日出願公開、特開平11-174486〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由
1.手続の経緯

本願は、平成9年12月22日の出願であって、平成17年7月13日に手続補正がなされ、同年8月18日付で拒絶査定がなされ、これに対し、同年9月22日に拒絶査定不服審判が請求されるとともに、同年10月24日に手続補正(以下、「本件補正」という。)がなされたものである。

2.平成17年10月24日付けの手続補正書についての補正の却下の決定

[結論]
平成17年10月24日付けの手続補正を却下する。

[理由]

(1)補正の内容
本件補正は、平成17年7月13日付けの手続補正により補正された明細書の特許請求の範囲の請求項1に記載された、

「【請求項1】
所定のピッチで複数の画素がマトリクス状に配列された画像表示領域と、
前記画像表示領域の各画素へ信号を送る外部回路との接続を行うための複数の接続端子を備えた液晶表示装置において、
前記複数の接続端子のピッチをA、前記画像表示領域の複数の画素のピッチをC、前記複数の接続端子の1つから前記複数の画素へ時分割で信号を送る際の時分割数をnとした場合、
A/n≦C
の関係を満足するように設定されている
ことを特徴とする液晶表示装置。」を、

「【請求項1】
所定のピッチで複数の画素がマトリクス状に配列された画像表示領域と、
前記画像表示領域の各画素へ信号を送る外部回路との接続を行うための複数の接続端子を備えた液晶表示装置において、
前記複数の接続端子のピッチをA、前記画像表示領域の複数の画素のピッチをC、前記複数の接続端子の1つから前記複数の画素へ時分割で信号を送る際の時分割数をnとした場合、
A/n<C
の関係を満足することにより、前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっている
ことを特徴とする液晶表示装置。」に変更する補正事項を含むものである。

上記補正後の請求項1に係る補正は、補正前の請求項1の発明特定事項である「A/n≦C」を「A/n<C」に限定するとともに、補正前の請求項1の発明特定事項である「複数の接続端子」及び「画像表示領域」の関係に関して、「前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっている」という限定を付加するものであるから、平成14年改正前特許法17条の2第4項2号の特許請求の範囲の減縮を目的とするものである。

そこで、補正後の前記請求項1に記載された発明(以下、「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(同法17条の2第5項において準用する同法126条4項の規定に適合するか)について以下に検討する。

(2)刊行物記載の発明

拒絶査定の拒絶の理由に引用された本願出願前の平成9年10月14日に頒布された刊行物である特開平9-269511号公報(以下、「引用例」という。)には、次の事項が図面と共に記載されている。

(ア)「【0001】
【発明の属する技術分野】本発明は液晶装置、その駆動方法及び表示システムに関する。
【0002】
【背景技術及び発明が解決しようとする課題】薄膜トランジスタ(以下TFTと呼ぶ)を用いたアクティブマトリクス型の液晶装置の例として特公平6-5478、特公平6-68673に示される従来技術がある。この従来技術では、画素TFTが接続されるM本の信号線に、m個を1ブロックとしたnブロックのアナログスイッチが接続される。そしてアナログスイッチのオン・オフを所与の制御信号で制御し、液晶パネルから引き出される信号線の端子数を1/nにしようとするものである。端子数を減らすことで、実装の簡易化、コストの低減化が図られる。
【0003】しかしながら上記従来技術には以下のような課題があった。
【0004】第1に、上記アナログスイッチを画素TFTと同様にTFTにより形成した場合、このアナログスイッチ(以下アナログスイッチTFTと呼ぶ)の信頼性の確保が困難であるという問題があった。即ち液晶装置の信号線には、液晶容量、保持容量、画素TFTの拡散領域の容量等、種々の容量が寄生し、これらの容量を充放電するために信号線には多くの電流が流れる。特にnブロックのアナログスイッチTFTを設ける構成では、上記種々の容量の充放電に許される時間は短く、短時間で所与の電位に充放電しなければならないため、アナログスイッチTFTに流れる電流は更に多くなる。長期間に亘ってTFTに多くの電流が流れると、TFTのしきい値電圧がシフトし、表示特性が劣化する。・・・・・
【0006】第3に、上記のようにアナログスイッチTFTを設けた場合に、データドライバ、走査ドライバを如何にして効率よく実装するかという課題もあった。
【0007】本発明は、以上のような課題に鑑みてなされたものであり、その目的とするところは、表示特性に優れ、信頼性の高い液晶装置、その駆動方法及び表示システムを提供することにある。
【0008】
【課題を解決するための手段】上記課題を解決するために本発明に係る液晶装置は、薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM(=m×n)本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、隣接するm個を1ブロックとしてnブロックに分割されるM個のアナログスイッチトランジスタと、同一ブロックに含まれ隣接するm個のアナログスイッチトランジスタのゲート電極を共通接続するn本の第1の配線と、異なるブロックに含まれ隣接しないn個のアナログスイッチトランジスタのソース領域を共通接続するm本の第2の配線とを含み、前記第2の配線を介して前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を5V以下とすることを特徴とする。
【0009】本発明によれば、nブロックに分割されたアナログスイッチトランジスタを用いることで、データドライバの個数、端子数を少なくでき、装置をコンパクト化できる。そしてアナログスイッチトランジスタの入力信号の振幅を5V以下にすることで、アナログスイッチトランジスタのしきい値電圧のシフト量の適正化を図れ、信頼性を向上できる。
・・・・・
【0013】また本発明は、薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に半数ずつ配置されるM個のアナログスイッチトランジスタとを含み、前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに(2Lー1)番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに2L番目の信号線を接続し、前記アナログスイッチトランジスタのソース領域に信号を供給するための少なくとも1つのデータドライバと前記画素トランジスタのゲート電極に信号を供給するための少なくとも1つの走査ドライバとを液晶パネルの同一辺に実装したことを特徴とする。
【0014】本発明によれば、nブロックに分割されたアナログスイッチトランジスタを用いることで、データドライバの個数、端子数を減らすことができ、データドライバと走査ドライバとを液晶パネルの同一辺に実装できる。これにより装置の外形寸法の小型化、ノイズの低減、回路基板配線の簡易化等が可能となる。
・・・・・
【0041】また本発明は、薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に半数ずつ配置されるM個のアナログスイッチトランジスタと、上側のアナログスイッチトランジスタに接続される第1のデータドライバと、下側のアナログスイッチトランジスタに接続される第2のデータドライバと、該第1、第2のデータドライバに与える信号のデータ転送周波数を低下させる処理を行う処理手段とを含み、前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに(2Lー1)番目の信号線が接続され、他方に配置されるアナログスイッチトランジスタに2L番目の信号線が接続され、前記処理手段が前記データ転送周波数を1/2倍にすることを特徴とする。
【0042】本発明によれば、第1、第2のデータドライバを低速化できると共に、第1、第2のデータドライバを走査ドライバと共に液晶パネルの同一辺に形成することも可能となる。
【0043】
【発明の実施の形態】以下、本発明の実施の形態について図面を用いて説明する。
【0044】(実施例1)図1に実施例1の構成を示す。アクティブマトリクスエリア10には、N行×M列に画素TFT8が配置され、これらの画素TFTのゲート電極に接続されるN本の走査線と、ソース領域に接続されるM(m×n)本の信号線が形成されている。これらのM本の信号線にはアナログスイッチTFT(20ー11?20-nm)が接続される。アナログスイッチTFTは、隣接するm個を1ブロックとしてnブロックに分割されており、アナログスイッチTFT(20ー11、20ー12?20ー1m)が1番目のブロック、(20ー21、20ー22?20ー2m)が2番目のブロック・・・(20ーn1、20-n2?20ーnm)がn番目のブロックになる。そして同一ブロックに含まれ隣接するアナログスイッチTFT(20ー11、20ー12?20ー1m)のゲート電極は第1の配線22ー1により共通接続される。同様にアナログスイッチTFT(20ー21、20-22?20ー2m)・・・(20ーn1、20-n2?20ーnm)のゲート電極は、第2の配線22ー2・・・22ーnにより共通接続される。
【0045】また異なるブロックに含まれ隣接しないアナログスイッチTFT(20ー11、20ー21?20ーn1)のソース領域は第2の配線24ー1により共通接続される。同様にアナログスイッチTFT(20ー12、20ー22?20ーn2)・・・(20ー1m、20-2m?20-nm)のソース領域は、第2の配線24ー2・・・24-mにより共通接続される。
【0046】このようにアナログスイッチTFTをm個ずつnブロックに分割し、第1の配線に加える制御信号でアナログスイッチTFTのオン・オフを制御することで、信号線の端子数を1/nにすることができる。即ちアナログスイッチTFTが無い場合にはM本存在した信号線の端子数を、m(=M/n)本にできる。そしてデータドライバは、m本の第2の配線24-1?24-mに接続されることになり、データドライバの個数、端子数を少なくでき、装置のコンパクト化、低コスト化を図れる。
・・・・・
【0055】本実施例の第3の特徴は、データドライバの各々の出力端子からアナログスイッチTFTのソース領域までの配線抵抗を略一定にしたことにある。図4に本実施例のレイアウトパターン例を示す。図4において、例えばデータドライバの出力端子50ー1、50ー2、50ー3等からアナログスイッチTFT20ー11、20ー12、20ー13等までの配線抵抗を略一定にしている。具体的には、図5(A)に示すように、アナログスイッチTFTから第2の配線への引出線52ー1、52ー2、52ー3の太さを変化させている。即ち長い引出線を太くし短い引出線を細くし、これによりこの引出線の抵抗を互いに一定にしている。低温プロセスでTFTを形成する場合には、これらの引き出し線はアルミに比べて抵抗の高い金属(クロム、タンタル等)で形成される可能性が高いため、この引出線の抵抗の大小は大きな問題となる。また図4のDに示す部分において、図5(B)に示すようにE、F、G、Hの部分の太さを変化させている。即ち図4のレイアウトパターンでは、図5(B)のIに示す部分の配線ピッチ(データドライバの出力端子のピッチ)とJに示す部分の配線ピッチが異なるものとなるため、Hの部分の配線長L2が、Eの部分の配線長L1に比べて長くなる。そこでHの部分の配線をEの部分よりも太くし、この部分における抵抗を一定にしている。
【0056】データドライバの出力端子から画素電極までの経路に寄生する抵抗の大小は表示特性に大きな影響を与える。この抵抗が高いと、所与の期間内での画素電極の充放電が完了しなくなるおそれがあるからである。特に本実施例では、データドライバの出力端子から画素電極までの経路の抵抗にアナログスイッチTFTのオン抵抗が加わり、またn分割されたアナログスイッチTFTを用いるため、許容される画素電極への書き込み時間が短い。従ってこの経路の抵抗に対する設計条件は非常に厳しいものとなる。本実施例では、図5(A)、(B)に示すような種々の工夫を施し、データドライバの出力端子からアナログスイッチTFTのソース領域までの抵抗を略一定にしている。これによりアナログスイッチTFTの存在に起因する表示特性の劣化を最小限に抑えることができる。なお従来のアナログスイッチTFTを設けない構成の液晶装置では、図4のアクティブマトリクスエリア10の上側に信号線がそのまま引き出され、アクティブマトリクスエリア10の上側にはデータドライバの出力端子が均等に配列される。このためデータドライバの出力端子の各々からアクティブマトリクスエリアまでの配線抵抗の異同は大きな問題とはなっていなかった。
【0057】本実施例の第4の特徴は、図4に示すように、アクティブマトリクスエリア10の上側及び下側にアナログスイッチTFTを半数ずつ配置し、上側のアナログスイッチTFTに例えば奇数番目の信号線を接続すると共に下側のアナログスイッチTFTに偶数番目の信号線を接続した点にある(以下、このような配線をクシ歯配線と呼ぶ)。クシ歯配線にすることで、データドライバの動作周波数を半分にできる。また上側のデータドライバと下側のデータドライバの出力の極性を互いに反転させることで信号線反転駆動、ドット反転駆動を容易に実現できる。しかしながらアナログスイッチTFTを設けない従来の構成では、クシ歯配線を実現するためには、データドライバをアクティブマトリクスエリア10の上下に配置しなければならず(後述する図6(B)参照)、これは液晶装置の外形寸法の大型化、回路基板配線の複雑化などの問題を引き起こす。本実施例によれば、nブロックのアナログスイッチTFTを設けることでデータドライバの個数を減らすことができる。従って、クシ歯配線を行ったとしても、液晶装置の外形寸法を小型化でき、回路基板配線を簡易化できる。
(実施例2)実施例2は、データドライバ(IC)、走査ドライバ(IC)の実装に関する実施例であり、図6(A)にその構成を示す。図6(A)に点線で示す部分がアクティブマトリクスエリア(表示画面)60である。液晶材料は、CF(カラーフィルタ)基板62とTFT基板64との間に狭持される。領域66には、アナログスイッチTFT及びその配線が配置されている。データドライバ70はTABテープ68を用いて実装されている。データドライバ72、走査ドライバ74も同様である。回路基板76上には、データドライバ70、72、走査ドライバ74に信号を供給するための配線、コンデンサ等が設けられている。また場合によっては、データドライバ、走査ドライバをコントロールするためのコントロール回路も設けられている。
【0058】本実施例の第1の特徴は、アナログスイッチTFTをアクティブマトリクスエリア60の上側及び下側に半数ずつ配置すると共に図4に示すようなクシ歯配線とし、データドライバと走査ドライバとを、CF基板62及びTFT基板64から成る液晶パネルの同一辺に実装する点にある。
【0059】比較のために図6(B)に、アナログスイッチTFTが設けられていない液晶装置においてクシ歯配線を行った場合の実装例を示す。このような液晶装置でクシ歯配線を行うと、アクティブマトリクスエリア(表示画面)60の上側及び下側にデータドライバ70及び72を実装する必要があり、このため液晶装置の外形寸法L4が大きくなってしまう。
【0060】またこの比較例では、nブロックに分割されたアナログスイッチTFTが設けられていないため、データドライバの個数を減らすことができず、液晶パネルの上側及び下側に複数のデータドライバが実装される。このため回路基板の配線が非常に複雑化する。またデータドライバは、通常、非常に高い周波数で動作するため、このデータドライバからのノイズ(電磁放射)が、液晶装置の外部に漏れて悪影響を及ぼしたり、液晶装置の表示特性に悪影響に及ぼす。そして液晶パネルの上下に複数のデータドライバが実装される図6(B)の構成では、ノイズ源となるデータドライバの占める面積が大きくなるため、このノイズをシールドして有効なEMI対策を施すことは容易ではない。
【0061】一方、図6(A)に示す本実施例の構成では、データドライバと走査ドライバとが同一辺に実装され、液晶パネルの上下にデータドライバが実装されていないため、外形寸法L3をL4に比べて小さくでき、携帯用電子機器等に最適な液晶装置を提供できる。またデータドライバの個数が少なく走査ドライバと同一辺にデータドライバが形成されるため、回路基板の配線を非常に単純化できる。更にノイズ源となるデータドライバの占める面積が小さいため、データドライバからのノイズをシールドしてEMI対策を施すことが容易となり、ノイズの悪影響が外部に漏れること等を有効に防止できる。
【0062】本実施例の第2の特徴は、液晶パネルの例えば左辺に、上側から順にデータドライバ70、走査ドライバ74、データドライバ72を実装し、上側のアナログスイッチTFTとデータドライバ70とを接続する配線パターンと、下側のアナログスイッチTFTとデータドライバ74とを接続する配線パターンとを上下対称に形成する点にある。図4を例にとれば、Pに示す配線パターンとQに示す配線パターンとが上下対称に形成されている。従ってレイアウトパターンを作成する際には、まず上側の配線パターンPを作成し、これを上下対称に変換して下側の配線パターンQを形成すればよいため、レイアウトパターンの作成が容易となる。また図6(B)の回路基板76の配線パターンも上下対称となるため設計が容易となる。更に配線パターンP、Qを上下対称に形成することで、上側のデータドライバから上側のアナログスイッチTFTまでの配線抵抗と、下側のデータドライバから下側のアナログスイッチTFTまでの配線抵抗とを同一にできる。これにより上側及び下側のアナログスイッチTFTに接続される画素電極での駆動条件を互いに同一にでき、表示特性の向上を図れる。また上側及び下側のデータドライバとして同一回路構成のものを用いることができ、設計が容易となる。更に本実施例ではクシ歯配線とすることで、信号線反転(ソースライン反転)駆動、ドット反転駆動等も容易に行うことができ、表示特性を更に向上できる。
【0063】このように本実施例では、アナログスイッチTFTを設け、クシ歯配線にし、データドライバの実装位置を工夫すること等で種々の特有の効果を得ている。なお図6(A)では、データドライバを左辺の上下に1個ずつ実装しているが、左辺の上下に2個以上ずつ実装しても構わない。
・・・・・
【0084】次に図18(A)、(B)を用いて本実施例の更なる他の駆動方法を説明する。この駆動法では、図4、図8に示すように、アクティブマトリクスエリアの上側及び下側にアナログスイッチTFTを半数ずつ配置すると共に、信号線をクシ歯配線にする。そしてアナログスイッチTFTの入力信号の振幅を5V以下にすると共に、隣接する信号線に与える電位の対向電極電位に対する極性を反転させる信号線反転(ソースライン反転)駆動を行う。例えば図18(B)に示すように、上側のアナログスイッチTFTの出力信号の範囲を、第1フィールドでは5V?10Vとし、第2フィールドでは0?5Vとする。一方、下側のアナログスイッチTFTの出力信号の範囲を、第1フィールドでは0V?5Vとし、第2フィールドでは5?10Vとする。またVcomは5VのDC電圧にする。このようにすることで、1フィールドの期間内では、アナログスイッチTFTの出力信号の振幅は5V以下となり、入力信号の振幅も5V以下にできる。そして第1フィールドから第2フィールドに切り替わると、上側のアナログスイッチTFTの出力信号範囲は5?10Vから0?5Vに切り替わりVcomを中心に極性反転する。一方、下側のアナログスイッチTFTの出力信号範囲も0?5Vから5?10Vに切り替わりVcomを中心に極性反転する。従って、液晶に印加されるDC電圧を0Vにできる。即ちこの駆動方法によれば、アナログスイッチTFTの入力信号の振幅を5V以下にでき、しきい値電圧のシフト量を適正化できると共に、液晶にDC電圧が印加されることを防止できる。
【0085】以下、表示品質の向上等を図るための駆動方法の種々の手法について説明する。
【0086】本実施例では、図19のPに示すように、水平ブランキング期間において、全てのアナログスイッチTFTをオフさせる期間を設けている。図19においてG1?Gnはブロック選択信号であり、図1、図7の第1の配線22ー1?22-nに与えられる信号である。例えばPに示すオフ期間の間に対向電極Vcomを極性反転すれば(1Hコモン振り駆動)、低消費電力化が可能となる。即ちアナログスイッチTFTをオフにすると信号線等はフローティング状態になる。従って、この時にVcomを極性反転すれば、信号線等と対向電極とで形成される寄生容量での充放電電流を無くすことができる。また1H4値ゲート駆動の場合には、Pに示すオフ期間の間に、走査線に与える電位を変化させれば、低消費電力化等を図れる。またこの手法で、アナログスイッチTFTがオフし信号線がフローティング状態になるのは水平ブランキング期間であるため、信号線がフローティング状態になることで表示特性が劣化する等の問題もない。またアナログスイッチTFTのオフ期間を設けることで、この期間にデータドライバで発生したノイズ等が信号線に伝わることを防止できる。
【0087】また本実施例では、図20のQ、Rに示すように、Vcomの極性を反転させた後に全てのアナログスイッチTFTをオンさせ、信号線に所与のリセット電位を与えるリセット期間を設けている。このようにデータ書き込み期間の前にリセット期間を設け信号線の電位を所与のリセット電位に設定すれば、前回に書かれたデータが信号線等に残存しクロストークが生じるという問題を解消できる。また図20では、Vcomを極性反転した後に信号線をリセット電位に設定する。従ってデータの書き込みを行う前に、信号線の電位を、標準的なリセット電位にプリチャージできることになり、その後のデータの書き込みが容易となる。
・・・・・
【0093】・・・・・
(実施例8)本実施例は、アナログスイッチTFTが設けられた液晶装置を内蔵する表示システムに関する実施例である。図24において、コンピュータ等のアナログの映像信号発生装置130から発生されたアナログR、G、Bの映像信号はA/Dコンバータ132でデジタル信号に変換される。信号源にビデオ装置等を用いる場合には、アナログR、G、Bの映像信号に変換した上でA/Dコンバータ132に入力させる。もちろん、信号源がデジタル映像信号を発生する場合にはこのA/Dコンバータ132は不要となる。
・・・・・
【0094】なお図4、図8に示すように、アクティブマトリクスエリアの上側及び下側に半数ずつアナログスイッチTFTを配置し、信号線をクシ歯配線にする場合には、周波数変換回路136によりデータ転送周波数を1/2倍する。そして、上側、下側のアナログスイッチTFTに接続される第1、第2のデータドライバに周波数変換された信号を供給する。これにより第1、第2のデータドライバの動作周波数を半分にすることができ、データドライバの低コスト化を図れる。そして、クシ歯配線とすることで、信号線反転駆動、ドット反転駆動が可能となる。更にデータドライバを図6(A)に示すように実装することで、表示システムの小型化、ノイズの効果的な除去、回路基板の設計の容易化等が可能となる。」

(イ)引用例の図4及び図6(A)の記載から、2m個の第2の配線(信号線)の端子及びn個の第1の配線の端子の占める長さに相当する第1のデータドライバ70のTABテープ68及び第2のデータドライバ72のTABテープ68の合計長さ及びN個の走査線の端子の占める長さに相当する走査ドライバ74のTABテープ68の長さの総計の長さが、前記アクティブマトリクスエリア60の横の長さより短く、かつ、前記アクティブマトリクスエリア60の縦の長さより短くなっていることが見てとれる。

(ウ)上記(ア)?(イ)によれば、引用例には、次の発明が記載されていると認めることができる。

「画素電極及び画素TFT8からなる複数の画素がN行×M(=m×n)列にマトリクス配列されたアクティブマトリクスエリア60と、前記アクティブマトリクスエリア60の各画素へ信号を送るTABテープ68上の第1のデータドライバ70及びTABテープ68上の第2のデータドライバ72の出力端子(50ー1、50ー2、50ー3等)との接続を行うための2m個の信号線の端子と、ブロック選択信号G1?Gnが入力されるn個の第1の配線の端子と、N個の走査線の端子とを備え、前記2m個の信号線の端子の1つから複数の前記画素へ(n/2)分割で信号を送る液晶装置において、前記2m個の信号線の端子及びn個の第1の配線の端子の占める長さに相当する第1のデータドライバ70のTABテープ68及び第2のデータドライバ72のTABテープ68の合計長さ及びN個の走査線の端子の占める長さに相当する走査ドライバ74のTABテープ68の長さの総計の長さが、前記アクティブマトリクスエリア60の横の長さより短く、かつ、前記アクティブマトリクスエリア60の縦の長さより短くなっている液晶装置。」(以下、「引用発明」という。)

(3)対比

そこで、本願補正発明と引用発明とを比較する。

(ア)引用発明の「画素」、「マトリクス配列」、「アクティブマトリクスエリア60」、「前記アクティブマトリクスエリア60の各画素へ信号を送るTABテープ68上の第1のデータドライバ70及びTABテープ68上の第2のデータドライバ72」、「2m個の信号線の端子」、「液晶装置」、「前記2m個の信号線の端子の1つから前記N行×M列の画素へ(n/2)分割で信号を送る」、「(n/2)分割」、「前記2m個の信号線の端子・・・の占める長さ」及び「前記アクティブマトリクスエリア60の横の長さ」は、それぞれ、本願補正発明の「画素」、「マトリクス状に配列」、「画像表示領域」、「前記画像表示領域の各画素へ信号を送る外部回路」、「複数の接続端子」、「液晶表示装置」、「前記複数の画素へ時分割で信号を送る」、「時分割数をnとした」、「前記複数の接続端子の占める長さ」及び「前記画像表示領域の全体の長さ」に相当する。

(イ)引用発明は「前記2m個の信号線の端子及びn個の第1の配線の端子の占める長さに相当する第1のデータドライバ70のTABテープ68及び第2のデータドライバ72のTABテープ68の合計長さ及びN個の走査線の端子の占める長さに相当する走査ドライバ74のTABテープ68の長さの総計の長さが、前記アクティブマトリクスエリア60の横の長さより短く」なっているから、「前記2m個の信号線の端子及びn個の第1の配線の端子の占める長さに相当する第1のデータドライバ70のTABテープ68及び第2のデータドライバ72のTABテープ68の合計長さ及びN個の走査線の端子の占める長さに相当する走査ドライバ74のTABテープ68の長さの総計の長さ」の一部である「前記2m個の信号線の端子の占める長さ」は「前記アクティブマトリクスエリア60の横の長さ」より短くなっていることが明らかである。よって、引用発明は、本願補正発明の「前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっている」事項を備えている。

(ウ)引用発明の画素が所定のピッチで配列されていることが当業者に自明である。

(エ)したがって、両発明は、
「所定のピッチで複数の画素がマトリクス状に配列された画像表示領域と、前記画像表示領域の各画素へ信号を送る外部回路との接続を行うための複数の接続端子を備えた液晶表示装置において、前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっている液晶表示装置。」の点で一致し、次の点で一応相違している。

一応の相違点:
本願補正発明においては、「前記複数の接続端子のピッチをA、前記画像表示領域の複数の画素のピッチをC、前記複数の接続端子の1つから前記複数の画素へ時分割で信号を送る際の時分割数をnとした場合、
A/n<C
の関係を満足することにより、」前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっているのに対して、
引用発明においては、「前記複数の接続端子のピッチをA、前記画像表示領域の複数の画素のピッチをC、及び、前記複数の接続端子の1つから前記複数の画素へ時分割で信号を送る際の時分割数をnが、A/n<Cの関係を満足する」か否かが明らかにされていない点。

(4)判断

上記一応の相違点について検討する。

(ア)引用発明において、前記複数の接続端子のピッチをA、前記画像表示領域の複数の画素のピッチをCとした場合、前記複数の接続端子の占める長さは「2m×A」であり、前記画像表示領域の全体の長さは「m×n×C」である。これを用いて引用発明の前記「前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっている」事項を不等式で表すと、
2m×A < m×n×C となり、両辺をmで割ると
2×A < n×C の関係式(以下、「関係式(a)」という。)となる。

(イ)上記関係式(a)の両辺を更にnで割ると、
2×(A/n) < C の関係式(以下、「関係式(b)」という。)となる。

(ウ)引用発明において、前記複数の接続端子の1つから前記複数の画素へ時分割で信号を送る際の時分割数は「n/2」であるから、引用発明の「A/(n/2)」すなわち「2×(A/n)」が本願補正発明の「A/n」に相当する。

(エ)したがって、引用発明は、前記複数の接続端子のピッチをA、前記画像表示領域の複数の画素のピッチをC、前記複数の接続端子の1つから前記複数の画素へ時分割で信号を送る際の時分割数をnとした場合、上記関係式(b)を満足するものであり、上記(ウ)の相当関係を関係式(b)に当てはめれば、引用発明は、前記複数の接続端子のピッチをA、前記画像表示領域の複数の画素のピッチをC、前記複数の接続端子の1つから前記複数の画素へ時分割で信号を送る際の時分割数をnとした場合、本願補正発明でいう「A/n<C」の関係を満足すものである。

(オ)そして、前記複数の接続端子のピッチAを長くすると、前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより長くなってしまうことが明らかであるから、引用発明は、本願補正発明の「前記複数の接続端子のピッチをA、前記画像表示領域の複数の画素のピッチをC、前記複数の接続端子の1つから前記複数の画素へ時分割で信号を送る際の時分割数をnとした場合、
A/n<C
の関係を満足することにより、前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっている」事項を備えているといえる。

(カ)したがって、本願補正発明と引用発明とは同一の発明である。

(キ)よって、本願補正発明は、引用例に記載された発明であるから、特許法29条1項3号に該当し、特許出願の際独立して特許を受けることができないものである。

(5)むすび
以上のとおり、本件補正は、平成14年改正前特許法17条の2第5項で準用する同法126条4項の規定に違反するものであり、同法159条1項で読み替えて準用する同法53条1項の規定により却下されるべきものである。

3.本願発明について

(1)本願発明

平成17年10月24日付けの手続補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成17年7月13日付けの手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1?4に記載された事項によって特定されるとおりのものであるところ、請求項1に係る発明は次のとおりのものである。

「【請求項1】
所定のピッチで複数の画素がマトリクス状に配列された画像表示領域と、
前記画像表示領域の各画素へ信号を送る外部回路との接続を行うための複数の接続端子を備えた液晶表示装置において、
前記複数の接続端子のピッチをA、前記画像表示領域の複数の画素のピッチをC、前記複数の接続端子の1つから前記複数の画素へ時分割で信号を送る際の時分割数をnとした場合、
A/n≦C
の関係を満足するように設定されている
ことを特徴とする液晶表示装置。」(以下、「本願発明」という。)

(2)引用例

原査定の拒絶の理由に引用された引用例及びその記載事項は、前記「2.(2)」に記載したとおりである。

(3)対比・判断

本願発明は、前記2.で検討した本願補正発明の限定事項である関係「A/n<C」を「A/n≦C」とすることにより範囲を広げるとともに、本願補正発明から、「複数の接続端子」及び「画像表示領域」の関係の限定事項である「前記複数の接続端子の占める長さが前記画像表示領域の全体の長さより短くなっている」との限定を省いたものである。
そうすると、本願発明の構成要件をすべて含み、さらに限定事項である関係の範囲を狭めるとともに他の構成要件を付加したものに相当する本願補正発明が、前記2.(4)に記載したとおり、引用例に記載された発明であるから、本願発明も同様の理由により、引用例に記載された発明である。

なお、原査定の拒絶の理由は、特許法29条1項3号に該当するというものではないが、審判請求人は、審判請求書において、本願発明と上記刊行物とを対比し、容易性のみならず、同一性についても検討していることは明らかである。

(4)むすび

以上のとおり、本願発明は、引用例に記載された発明であるから、特許法29条1項3号に該当し、特許を受けることができない。
よって、結論のとおり審決する。
 
審理終結日 2007-11-14 
結審通知日 2007-11-20 
審決日 2007-12-03 
出願番号 特願平9-345997
審決分類 P 1 8・ 575- Z (G02F)
P 1 8・ 113- Z (G02F)
最終処分 不成立  
前審関与審査官 山口 裕之  
特許庁審判長 小牧 修
特許庁審判官 吉野 公夫
三橋 健二
発明の名称 液晶表示装置  
代理人 船橋 國則  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ