• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部無効 特許請求の範囲の実質的変更  H04N
審判 全部無効 ただし書き1号特許請求の範囲の減縮  H04N
審判 全部無効 2項進歩性  H04N
審判 全部無効 3項(134条5項)特許請求の範囲の実質的拡張  H04N
管理番号 1191058
審判番号 無効2005-80117  
総通号数 111 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2009-03-27 
種別 無効の審決 
審判請求日 2005-04-14 
確定日 2008-12-10 
訂正明細書 有 
事件の表示 上記当事者間の特許第3293116号「映像信号受信装置」の特許無効審判事件についてされた平成18年 1月19日付け審決に対し、知的財産高等裁判所において審決取消の判決(平成18年(行ケ)第10076号平成19年 6月28日判決言渡)があったので、さらに審理のうえ、次のとおり審決する。 
結論 平成19年 8月29日付け訂正請求書に添付された訂正明細書のとおり、訂正することを認める。 特許第3293116号の請求項1に係る発明についての特許を無効とする。 審判費用は、被請求人の負担とする。 
理由 第1 経緯
1.本件特許出願に係る経緯は、概略、以下の通りである。
出願日 平成 6年10月26日
(特願平6-262186)
設定登録日 平成14年 4月 5日
(権利者:船井電機株式会社 請求項の数:2)
2.本件審理に係る経緯は、概略、以下の通りである。
請求書 平成17年 4月14日
答弁書 平成17年 7月21日
訂正請求書 平成17年 7月21日
口頭審理 平成17年11月 1日
(口頭審理陳述要領書(両当事者)の提出あり)
先の審決 平成18年 1月19日
(結論:訂正容認。請求不成立。)
3.先の審決に対する訴えの経緯は、概略、以下の通りである。
訴え 平成18年(行ケ)第10076号 審決取消請求事件
(原告:本件審判の請求人)
判決言渡 平成19年 6月28日
(主文:審決取消。)
4.判決確定後の経緯は、概略、以下の通りである。
訂正請求書 平成19年 8月29日
弁駁書 平成19年10月26日

第2 特許明細書の特許請求の範囲の記載
設定登録時における願書に添付した明細書(特許明細書)の特許請求の範囲の記載は下記のとおりである。
記(特許明細書の特許請求の範囲の記載)
【請求項1】 混合回路に局部発振信号を送出する局部発振回路と、
前記局部発振信号の出力と第1の基準信号との位相比較を行うことにより、前記局部発振回路の局部発振信号の周波数を受信周波数に対応した周波数に設定するPLL回路とを備えた映像信号受信装置において、
第2の基準信号を用いて、前記混合回路から出力される中間周波信号を検波することにより得られた映像信号から色信号を復調する色信号回路を備え、
前記第2の基準信号を前記第1の基準信号として前記PLL回路に与えたことを特徴とする映像信号受信装置。
【請求項2】 混合回路に局部発振信号を送出する局部発振回路と、
前記局部発振信号の出力と第1の基準信号との位相比較を行うことにより、前記局部発振回路の局部発振信号の周波数を受信周波数に対応した周波数に設定するPLL回路と、
装置本体の動作を制御するマイクロコンピュータとが設けられた映像信号受信装置において、
前記マイクロコンピュータの基準信号となるクロック信号と前記第1の基準信号とを、同一信号源から得ることを特徴とする映像信号受信装置。

第3 訂正明細書の特許請求の範囲の記載
訂正請求書(平成19年8月29日付け)に添付された訂正明細書の特許請求の範囲の記載は下記のとおりである。
記(訂正明細書の特許請求の範囲の記載)
【請求項1】 映像信号を受信するビデオカセットレコーダの混合回路に局部発振信号を送出する局部発振回路と、
前記局部発振信号の出力と第1の基準信号との位相比較を行うことにより、前記局部発振回路の局部発振信号の周波数を受信周波数に対応した周波数に設定するPLL回路と、
ビデオカセットレコーダとしての動作を制御すると共に前記PLL回路へコマンド出力を送出するマイクロコンピュータとが設けられたビデオカセットレコーダにおいて、
前記マイクロコンピュータの基準信号となり前記第1の基準信号とは周波数が異なるクロック信号と、前記第1の基準信号とを、同一信号源から得るものであって、前記同一信号源が水晶発振子を発振素子とすることを特徴とするビデオカセットレコーダ。

第4 当事者の主張
1.請求(答弁)の趣旨及び理由
(1)請求人
請求項1および請求項2に係る発明は、いずれも、下記のとおり、特許法第29条または第29条の2の規定により特許を受けることができない。請求項1および請求項2に係る特許は、いずれも、同法第123条第1項第2号の規定に該当し無効とすべきものである(請求書7頁1行?19行)。
記(無効理由)
無効理由1
請求項1に係る発明は、甲第1号証または甲第2号証に記載された発明と同一である(特許法第29条第1項3号)。
無効理由2
請求項1に係る発明は、甲第1号証、甲第2号証および甲第3号証に記載された発明に基づいて当業者が容易に発明をすることができたものである(特許法第29条第2項)。
無効理由3
請求項2に係る発明は、甲第4号証に係る特許出願(本件特許の出願日前に出願され出願後に出願公開された出願)の願書に最初に添付した明細書及び図面に記載された発明と同一である(特許法第29条の2)。
無効理由4
請求項2に係る発明は、甲第5号証に記載された発明と同一である(特許法第29条第1項3号)。
無効理由5
請求項2に係る発明は、甲第5号証から甲第9号証までに記載された発明に基づいて当業者が容易に発明をすることができたものである(特許法第29条第2項)。

記(証拠方法)
甲第1号証:米国特許第4686570号明細書
甲第2号証:米国特許第4642675号明細書
甲第3号証:米国特許第4595953号明細書
甲第4号証:特開平8-37629号公報
甲第5号証:米国特許第4727591号明細書
甲第6号証:実願昭2-81949号(実開平4-39737号)の
マイクロフィルム
甲第7号証:特開平5-29882号公報
甲第8号証:米国特許第5262957号明細書
甲第9号証:特公昭58-29655号公報

(2)被請求人
本件審判請求は成り立たない。

記(証拠方法)
乙第1号証:本件特許の特許掲載公報
乙第2号証:平成17年7月21日付け訂正請求書の写し
乙第3号証:「NHKラジオ技術教科書」(日本放送協会編、日本放送
出版協会)、246頁?248頁
乙第4号証:NECデータシート(μPD17072、17073)
乙第5号証:チューナユニットの仕様書
乙第6号証:サービスマニュアル抜粋(船井電機株式会社製ビデオ
カセットレコーダー VR-G77,VF-500,VR-G88F)
乙第7号証:サービスマニュアル抜粋(船井電機株式会社製ビデオ
カセットレコーダー VR-G8BS)
乙第8号証:米国特許番号4516170

2.訂正請求(平成19年8月29日付け)について
(1)請求人
ア.特許請求の範囲を拡張し、又は変更する訂正(特許法126条4項)に該当し、訂正請求は認められるべきではない。
イ.本件訂正が認められたとしても、訂正された請求項1の発明は、本件審決取消請求事件(平成18年(行ケ)第10076号)の判決を覆すに足る根拠には全くなり得ない。訂正後の請求項1にかかる発明は、甲第5号証ないし甲第9号証及び乙第8号証に記載された発明に基づく進歩性を有していない。

(2)被請求人
ア.特許請求の範囲の減縮、明りょうでない記載の釈明を目的とする。
イ.訂正後の請求項1に係る発明は、甲5乃至甲9に記載された発明に基づいて当業者が容易に発明をすることができたものではない。

第5 訂正の採否
[訂正の採否の結論]
平成19年8月29日付け訂正請求書に添付された訂正明細書のとおり、訂正することを認める。

[訂正の採否の理由]
1.訂正の内容
平成19年8月29日付けで請求された訂正(以下、「本件訂正」ともいう)は次のとおりである。
[訂正事項1]
請求項1を削除する。
[訂正事項2]
請求項2を訂正後の請求項1とし、訂正前の請求項2(訂正後の請求項1)において、「混合回路」とあるのを「映像信号を受信するビデオカセットレコーダの混合回路」と訂正する。
[訂正事項3]
訂正前の請求項2(訂正後の請求項1)において、「装置本体の動作を制御するマイクロコンピュータ」とあるのを「ビデオカセットレコーダとしての動作を制御すると共に前記PLL回路へコマンド出力を送出するマイクロコンピュータ」と訂正する。
[訂正事項4]
訂正前の請求項2(訂正後の請求項1)において、「映像信号受信装置」 とあるのを「ビデオカセットレコーダ」と訂正する。
[訂正事項5]
訂正前の請求項2(訂正後の請求項1)において、「前記マイクロコンピュータの基準信号となるクロック信号と前記第1の基準信号とを、同一信号源から得る」とあるのを「前記マイクロコンピュータの基準信号となり前記第1の基準信号とは周波数が異なるクロック信号と、前記第1の基準信号とを、同一信号源から得るものであり、前記同一信号源が水晶発振子を発振素子とする」と訂正する。
[訂正事項6]
段落0005、段落0006、段落0008、段落0025、段落0026、及び図面の簡単な説明において、「請求項1記載」とあるのを「第1」と訂正し、段落0005、段落0007、段落0020、段落0025、段落0027、及び図面の簡単な説明において、「請求項2記載」とあるのを「第2」と訂正し、段落0024において「請求項1および請求項2記載」 とあるのを「第1および第2」と訂正する。

2.訂正の適合性
[訂正事項1]
請求項1を削除する訂正は、特許請求の範囲の減縮(特許法134条の2第1項1号)を目的とするものである。

[訂正事項2]
(1)訂正の目的
「混合回路」とあるのを「映像信号を受信するビデオカセットレコーダの混合回路」とする訂正は、訂正前の「混合回路」を「映像信号を受信するビデオカセットレコーダの」と限定するものであり、特許請求の範囲を減縮する。特許請求の範囲の減縮(特許法134条の2第1項1号)を目的とするものである。

(2)範囲
特許明細書には次の記載がある。
「図1は、請求項1記載の発明に係る映像信号受信装置の一実施例の電気的構成を示すブロック図である。なお、本実施例は、具体的には、ビデオカセットレコーダである。そのため図1は、ビデオカセットレコーダにおける映像信号の受信のためのブロックを示した部分図となっており、その他のブロックは図示が省略されている。」(【0008】)
「混合回路3は、UHF帯域の信号の周波数変換またはVHF帯域の信号の周波数変換を行うブロックとなっており、UHF帯域の受信時では、局部発振回路8から出力される局部発振信号81に基づき、RF増幅回路1によって増幅されたUHF帯域の信号を中間周波信号に周波数変換する。またVHF帯域の受信時では、局部発振回路9から出力される局部発振信号91に基づき、RF増幅回路2によって増幅されたVHF帯域の信号を中間周波信号に周波数変換する。」(【0010】)
「図2は、請求項2記載の発明の一実施例の電気的構成を示すブロック図となっており、PLL回路10とマイクロコンピュータ11aとの接続関係を示した部分図となっている。そして同図に図示されなかったブロックについては、図1に示した構成と同一の構成が採用されている。」(【0020】)
上記記載によれば、混合回路3が「映像信号を受信するビデオカセットレコーダの」ものであることが記載されているから、「混合回路」とあるのを「映像信号を受信するビデオカセットレコーダの混合回路」とする訂正は、願書に添付した明細書又は図面に記載した事項の範囲内においてするものである。特許法134条の2第5項で準用する同法126条3項に適合する。

(3)拡張・変更
上記のように、「混合回路」を「映像信号を受信するビデオカセットレコーダの」と限定することにより、特許請求の範囲を減縮する。また、発明の目的が訂正前の発明の目的をはずれるものでもない。したがって、実質上特許請求の範囲を拡張し、又は変更するものではない。特許法134条の2第5項で準用する同法126条4項に適合する。

[訂正事項3]
(1)訂正の目的
「装置本体の動作を制御するマイクロコンピュータ」とあるのを「ビデオカセットレコーダとしての動作を制御すると共に前記PLL回路へコマンド出力を送出するマイクロコンピュータ」とする訂正は、マイクロコンピュータの制御について「装置本体の動作を制御する」から「ビデオカセットレコーダとしての動作を制御する」に訂正し、更に、「と共に前記PLL回路へコマンド出力を送出する」という限定が加えられるものである。すなわち、「装置本体の動作を制御する」というマイクロコンピュータの限定を、更に、「ビデオカセットレコーダとしての動作を制御すると共に前記PLL回路へコマンド出力を送出する」と限定するものであるから、特許請求の範囲を減縮する。特許請求の範囲の減縮(特許法134条の2第1項1号)を目的とするものである。

(2)範囲
訂正前の請求項2における「装置本体の動作を制御するマイクロコンピュータ」の「装置」は「映像信号受信装置」のことである。
特許明細書には、「請求項1記載の発明に係る映像信号受信装置の一実施例の電気的構成を示すブロック図である。なお、本実施例は、具体的には、ビデオカセットレコーダである。そのため図1は、ビデオカセットレコーダにおける映像信号の受信のためのブロックを示した部分図となっており、その他のブロックは図示が省略されている。」(【0008】)、
「マイクロコンピュータ11は、操作パネルに設けられたスイッチ、各種の検出スイッチ、およびセンサ等の出力111に基づき、ビデオカセットレコーダとして要求される種々の動作の制御を行うブロックとなっていて、12MHZ等の周波数のクロック信号に基づき、高速にて所定動作を実行する。すなわち、制御出力113を所定ブロック(図示されていない)に送出することにより、各種動作の制御を行う。」(【0015】)、
「図2は、・・そして同図に図示されなかったブロックについては、図1に示した構成と同一の構成が採用されている。」(【0020】)、
「マイクロコンピュータ11aは、図1に示す構成と略同一であり、スイッチ等からの出力111が導かれている。またビデオカセットレコーダとしての動作を制御するための制御出力113が、図示されないブロックに送出されている。」(【0022】)
と記載されている。
上記記載によると、特許明細書において、「映像信号受信装置」は「具体的には、ビデオカセットレコーダ」(【0008】)である。そして、「装置本体の動作を制御」は「操作パネルに設けられたスイッチ、各種の検出スイッチ、およびセンサ等の出力111に基づき、ビデオカセットレコーダとして要求される種々の動作の制御」(【0015】)、「ビデオカセットレコーダとしての動作を制御するための制御」(【0022】)である。
そうすると、特許明細書には、制御について「装置本体の動作を制御する」が具体的には「ビデオカセットレコーダとしての動作を制御する」ものであることが記載されている。
また、特許明細書には、「PLL回路10に対してコマンド出力112を送出することにより、PLL回路10における分周比率の制御等を行う。」(【0015】)、「このためマイクロコンピュータ11aは、受信周波数を制御するときには、
【数5】4/Dref =fosc /Dosc 2
が成立する分周比率Dosc 2をPLL回路10に指示する。」(【0023】)と記載されており、特許明細書には、マイクロコンピュータが上記制御と共に「PLL回路へコマンド出力を送出する」ことが記載されている。
以上のようであるから、「装置本体の動作を制御するマイクロコンピュータ」とあるのを「ビデオカセットレコーダとしての動作を制御すると共に前記PLL回路へコマンド出力を送出するマイクロコンピュータ」とする訂正は、願書に添付した明細書又は図面に記載した事項の範囲内においてするものである。特許法134条の2第5項で準用する同法126条3項に適合する。

(3)拡張・変更
上記のように、「装置本体の動作を制御するマイクロコンピュータ」とあるのを「ビデオカセットレコーダとしての動作を制御すると共に前記PLL回路へコマンド出力を送出するマイクロコンピュータ」とする訂正は、「装置本体の動作を制御する」というマイクロコンピュータの限定を、更に、「ビデオカセットレコーダとしての動作を制御すると共に前記PLL回路へコマンド出力を送出する」と限定しており、特許請求の範囲を減縮する。また、発明の目的が訂正前の発明の目的をはずれるものでもない。したがって、実質上特許請求の範囲を拡張し、又は変更するものではない。特許法134条の2第5項で準用する同法126条4項に適合する。

(請求人の主張)
請求人は、「被請求人は、訂正前の請求項2の「装置本体の動作を制御する」には、映像信号を受信する装置そのもの(例えばテレビ受像機のチューナ部)の動作の制御を意味し、映像信号受信系とは異なるパワー系やサーボ系の動作の制御は含まれていないが、訂正後の請求項1の「ビデオカセットレコーダとしての動作を制御すると共に前記PLL回路へコマンド出力を送出する」には、映像信号受信系とは異なるパワー系やサーボ系の制御も含まれると主張している。被請求人のかかる主張によれば、訂正前に含まれていない発明の構成が訂正後の発明に含まれることになる。このような解釈を可能とする訂正は、明らかに実質上特許請求の範囲を拡張し、又は変更する訂正(特許法126条4項)に該当する。従って、被請求人の上記主張の基礎となる訂正は認められるべきではない。」(弁駁書5頁12?22行)と主張する。
しかしながら、上記したように、特許明細書には、制御について「装置本体の動作を制御する」が具体的には「ビデオカセットレコーダとしての動作を制御する」ものであることが記載されており、訂正前の請求項2の「装置本体の動作を制御する」は、「操作パネルに設けられたスイッチ、各種の検出スイッチ、およびセンサ等の出力111に基づき、ビデオカセットレコーダとして要求される種々の動作の制御」(【0015】)、「ビデオカセットレコーダとしての動作を制御するための制御」(【0022】)という意味で「ビデオカセットレコーダとしての動作を制御する」ことを含むものであり、また、その意味で訂正前の発明の目的をはずれる目的を有するものでもないから、実質上特許請求の範囲を拡張し、または変更するものではない。「映像信号受信系とは異なるパワー系やサーボ系の制御も含まれる」というが、特許明細書には「パワー系やサーボ系の制御」の記載、「パワー系やサーボ系の制御」を行うものことによる技術的課題の記載はなく、本件発明が「パワー系やサーボ系の制御」を必ず行うものとはいえないから、本件発明が「パワー系やサーボ系の制御」を行うことによって訂正前の発明の目的をはずれる格別の目的を有する発明であるとはいえない。請求人の主張は当を得ない。

[訂正事項4]
(1)訂正の目的
「映像信号受信装置」 とあるのを「ビデオカセットレコーダ」とする訂正は、「映像信号受信装置」を「ビデオカセットレコーダ」と限定するものであるから、特許請求の範囲を減縮する。特許請求の範囲の減縮(特許法134条の2第1項1号)を目的とするものである。

(2)範囲
上記「[訂正事項3](2)」で述べたように、特許明細書において、「映像信号受信装置」は「具体的には、ビデオカセットレコーダ」(【0008】)であるから、「映像信号受信装置」 とあるのを「ビデオカセットレコーダ」とする訂正は、願書に添付した明細書又は図面に記載した事項の範囲内においてするものである。特許法134条の2第5項で準用する同法126条3項に適合する。

(3)拡張・変更
上記「[訂正事項3](3)」で述べたように、「映像信号受信装置」 とあるのを「ビデオカセットレコーダ」とする訂正は、特許請求の範囲を減縮する。また、発明の目的が訂正前の発明の目的をはずれるものでもない。したがって、実質上特許請求の範囲を拡張し、又は変更するものではない。特許法134条の2第5項で準用する同法126条4項に適合する。

(請求人の主張)
請求人は、「本件特許(特許第3293116号)は映像受信装置に特定された発明であり、この点、本件明細書の段落【0001】には「本発明は、受信周波数をPLL回路を用いて決定する映像信号受信装置に係り、より詳細には、PLL回路に与える基準信号を、その他の基準信号と共用した映像信号受信装置に関する。」と、また段落【0002】には「ビデオカセットレコーダあるいはテレビ等の映像信号受信装置」と記載されている。かかる本件明細書の記載からすれば、「映像信号受信装置全般からビデオカセットレコーダのみに限定する」という被請求人の主張を満たす正しい意味での訂正事項は「映像信号受信装置」を「ビデオカセットレコーダの映像信号受信装置」に訂正することであり、単に「映像信号受信装置」を「ビデオカセットレコーダ」と訂正することは、特許請求の範囲の減縮に該当しないというべきである。」(弁駁書5頁28行?6頁11行)と主張する。
しかしながら、特許明細書において「映像信号受信装置」と「ビデオカセットレコーダ」との関係について、「ビデオカセットレコーダあるいはテレビ等の映像信号受信装置」(【0002】)、「請求項1記載の発明に係る映像信号受信装置の一実施例の電気的構成を示すブロック図である。なお、本実施例は、具体的には、ビデオカセットレコーダである。」(【0008】)と記載され、「映像信号受信装置」は「ビデオカセットレコーダ(あるいはテレビ等)」を含むものである。請求人の主張は当を得ない。
また、請求人は、被請求人の主張を取り上げ、その主張の内容を根拠に、この訂正事項が特許請求の範囲の拡張である旨主張する。(弁駁書6頁28行?7頁1行)
しかしながら、この点については、上記「[訂正事項3](2)(請求人の主張)」で述べたと同様、請求人の主張は妥当しない。

[訂正事項5]
(1)訂正の目的
「前記マイクロコンピュータの基準信号となるクロック信号と前記第1の基準信号とを、同一信号源から得る」とあるのを「前記マイクロコンピュータの基準信号となり前記第1の基準信号とは周波数が異なるクロック信号と、前記第1の基準信号とを、同一信号源から得るものであり、前記同一信号源が水晶発振子を発振素子とする」とする訂正は、「前記マイクロコンピュータの基準信号となるクロック信号」について「前記第1の基準信号とは周波数が異なる」と限定し、「同一信号源」について「前記同一信号源が水晶発振子を発振素子とする」と限定するものであり、特許請求の範囲を減縮する。特許請求の範囲の減縮(特許法134条の2第1項1号)を目的とするものである。

(2)範囲
特許明細書には、「マイクロコンピュータ11は、・・・ビデオカセットレコーダとして要求される種々の動作の制御を行うブロックとなっていて、12MHZ等の周波数のクロック信号に基づき、高速にて所定動作を実行する。すなわち、制御出力113を所定ブロック(図示されていない)に送出することにより、各種動作の制御を行う。」(【0015】)、「マイクロコンピュータ11aは、図1に示す構成と略同一であり、スイッチ等からの出力111が導かれている。またビデオカセットレコーダとしての動作を制御するための制御出力113が、図示されないブロックに送出されている。」(【0022】)と記載され、「マイクロコンピュータ11a」の「スイッチ等からの出力111が導かれ」、「ビデオカセットレコーダとしての動作を制御するための制御出力113が、図示されないブロックに送出されて」制御が行われる点について、マイクロコンピュータ11と同様に「12MHZ等の周波数のクロック信号に基づき、高速にて所定動作を実行する。」と読むのが自然であるから、「マイクロコンピュータ11a」が「「12MHZ等の周波数のクロック信号に基づき」動作するものであることは、特許明細書に記載されているということができる。更に、特許明細書には、「またクロック信号を生成するための水晶発振子12が設けられており、水晶発振子12には、制御時に要求される動作速度およびPLL回路10の回路構成の関係から、4MHZを発振する素子が採用されている。また水晶発振子12を用いることにより生成されたクロック信号は、第1の基準信号114として、PLL回路10に送出されている。すなわち、PLL回路10とマイクロコンピュータ11aとの双方は、水晶発振子12を発振素子とする信号源を共有した構成となっている。」(【0022】)、「PLL回路10に与えられる第1の基準信号114は、従来技術において使用されていた周波数と同じ4MHZである。」(【0023】)と記載され、「第1の基準信号」が4MHZで有ることが記載されている。そうすると、「前記マイクロコンピュータの基準信号となるクロック信号」について「前記第1の基準信号とは周波数が異なる」ことは、特許明細書に記載されているということができる。そして、「水晶発振子12を発振素子とする信号源を共有した構成」(【0023】)であるから、「同一信号源が水晶発振子を発振素子とする」ことも特許明細書に記載されている。したがって、「前記マイクロコンピュータの基準信号となるクロック信号と前記第1の基準信号とを、同一信号源から得る」とあるのを「前記マイクロコンピュータの基準信号となり前記第1の基準信号とは周波数が異なるクロック信号と、前記第1の基準信号とを、同一信号源から得るものであり、前記同一信号源が水晶発振子を発振素子とする」とする訂正は、願書に添付した明細書又は図面に記載した事項の範囲内においてするものである。特許法134条の2第5項で準用する同法126条3項に適合する。

(3)拡張・変更
上記のように「前記マイクロコンピュータの基準信号となるクロック信号と前記第1の基準信号とを、同一信号源から得る」とあるのを「前記マイクロコンピュータの基準信号となり前記第1の基準信号とは周波数が異なるクロック信号と、前記第1の基準信号とを、同一信号源から得るものであり、前記同一信号源が水晶発振子を発振素子とする」とする訂正は、特許請求の範囲を減縮する。また、発明の目的が訂正前の発明の目的をはずれるものでもない。したがって、実質上特許請求の範囲を拡張し、又は変更するものではない。特許法134条の2第5項で準用する同法126条4項に適合する。

[訂正事項6]
「段落0005、段落0006、段落0008、段落0025、段落0026、及び図面の簡単な説明において、「請求項1記載」とあるのを「第1」と訂正し、段落0005、段落0007、段落0020、段落0025、段落0027、及び図面の簡単な説明において、「請求項2記載」とあるのを「第2」と訂正し、段落0024において「請求項1および請求項2記載」 とあるのを「第1および第2」とする訂正は、訂正事項1乃至訂正事項5により請求項に係る発明が訂正されたことに対応して、特許請求の範囲の発明と発明の詳細な説明、図面の簡単な説明との対応を図るものであって、明りょうでない記載の釈明(特許法134条の2第1項3号)を目的とするものであり、特許法134条の2第5項で準用する同法126条3項、4項にも適合する。

本件訂正により、訂正前の請求項1は削除され、訂正前の請求項2は訂正後の請求項1と訂正されたところ、訂正前の請求項2は特許無効審判の請求がされている請求項であるから、訂正後の請求項1は特許無効審判の請求がされている請求項であり、特許法第134条の2第5項で読み替えて準用する第126条第5項で規定するいわゆる独立特許要件の検討を要しない。

以上のようであるから、本件訂正は、特許法134条の2第1項の規定および同条5項で準用する126条3項から5項までの規定(5項にあっては読み替えて準用)に適合する。
よって、[訂正の採否の理由]のとおり、平成19年8月29日付け訂正請求書に添付された訂正明細書のとおり、訂正することを認める。

第4 本件発明の検討
1.本件発明
平成19年8月29日付け訂正請求書に添付された訂正明細書のとおり、訂正することを認めたので、本件請求項1(訂正後の請求項1)に係る発明(以下、「本件発明」ともいう)は、平成19年8月29日付け訂正請求書に添付された訂正明細書の特許請求の範囲の請求項1に記載されたとおりの以下のものである。
[本件発明]
映像信号を受信するビデオカセットレコーダの混合回路に局部発振信号を送出する局部発振回路と、
前記局部発振信号の出力と第1の基準信号との位相比較を行うことにより、前記局部発振回路の局部発振信号の周波数を受信周波数に対応した周波数に設定するPLL回路と、
ビデオカセットレコーダとしての動作を制御すると共に前記PLL回路へコマンドを送出するマイクロコンピュータとが設けられたビデオカセットレコーダにおいて、
前記マイクロコンピュータの基準信号となり前記第1の基準信号とは周波数が異なるクロック信号と、前記第1の基準信号とを、同一信号源から得るものであって、前記同一信号源が水晶発振子を発振素子とすることを特徴とするビデオカセットレコーダ。

2.甲第5号証(米国特許第4727591号明細書)
甲第5号証には図面と共に次の記載がある。
「This invention relates generally to tuning systems for receivers, and more particularly to a microprocessor controlled tuning system which has an automatic frequency control feature and which is particularly well suited for use in a satellite signal receiver.」(この発明は,一般には受信機用の同調(チューニング)システムに関係し,特に,自動周波数制御特徴を有するマイクロプロセッサ制御の同調システムに関し,特に衛星信号受信機における使用に良く適用される。)(1欄7?11行)
「An object of the present invention is to provide an improved microprocessor controlled tuning system having an automatic frequency control feature which is more cost efficient to manufacture and more flexible in operation than previously known systems.」(本発明の目的は、以前の既知のシステムよりも製造により経済的であり、且つ同左においてより柔軟性がある自動周波数制御構成を有する改良されたマイクロプロセッサ制御の同調システムを提供することである。)(2欄28?32行)
「Yet another object of the present invention is to provide a microprocessor controlled tuning system having an AFC feature which can be implemented with relatively few hardware components.」(本発明の別の目的は、比較的少ないハードウエア構成要素により実現できるAFC特徴を有するマイクロプロセッサ制御の同調システムを提供することである。)(2欄36?39行)
「The tuning system for receiver 18 includes a microprocessor controlled phase locked loop which is indicated generally by reference numeral 36 in FIG. 2. A suitable microprocessor having an on-board phase locked loop is the MOTOROLA Series 6805T2. The microprocessor includes CPU 38 which receives an input from user operated channel selector 40. CPU 38 uses Random Access Memory (RAM) 42 and Read Only Memory (ROM) 44 for storage of the data and instructions required for processing the incoming channel selection information and for tuning the on-board phase locked loop. The phase locked loop includes programmable divider 46, reference oscillator 48 and phase detector 50. Programmable divider 46 is controlled by CPU 38. The divide-by-N number supplied by CPU 38 and latched into divider 46 controls the voltage output of phase detector 50 and, in turn, the voltage input to VCO 26 which allows the local oscillator frequency in the tuner to be varied. Reference oscillator 48, which is preferably controlled by crystal 52 operating at 4 MHz, is provided to supply a stable output frequency which acts as a reference frequency for CPU 38 and phase detector 50. Phase detector 50 detects the phase difference between the signals incoming from reference oscillator 48 and programmable divider 46 and supplies this difference to active filter 54 for conditioning. Filter 54 is an active low pass filter which changes the output of phase detector 50 to a stable DC voltage which is provided as an input to control VCO 26 in tuner 22. The output of VCO 26 is fed back through prescaler 56 to programmable divider 46 to lock the local oscillator frequency on the selected channel. Prescaler 56 is a frequency dividing device with a divide-by ratio of K which reduces the frequency of the local oscillator signal to a rate which is more easily processed by the phase locked loop.」(受信機18の同調装置は,通常は図2の参照番号36により指示されるマイクロプロセッサ制御の位相ロックトループを含む。ボード上の位相ロックトループを有する適切なマイクロプロセッサはMOTOROLAシリーズ6805T2である。マイクロコンピュータはチャンネルセレクタ40からの入力を受けるCPU38を含む。CPU38はランダムアクセスメモリ(RAM)42およびリードオンリーメモリ(ROM)44を使用し,データおよび入力チャンネル選択情報を処理し且つボード上の位相ロックトループを同調するために要求される命令を記憶する。位相ロックトループはプログラム可能分割器46,基準発振器48および位相検出器50を含む。プログラム可能分割器46はCPU38によって制御される。CPU38により供給され且つ分割器46にラッチされるN分割は位相検出器50の電圧出力を制御し,そしてVCO26の電圧入力を制御してチューナにおける局部発振器周波数を変えられるようにする。基準発振器48は,好ましくは4MHzで動作する水晶52により制御され,CPU38と位相検出器50のための基準周波数として動作する安定出力周波数を供給するために提供される。位相検出器50は基準発振器48から入力する信号とプログラム可能分割器46との間の位相差を検出し,そして調整のためにアクティブフィルタ54へこの差を供給する。フィルタ54は位相検出器50の出力を,チューナ22におけるVCO26を制御するために入力として与えられる安定DC電圧へ変化するアクティブロウパスフィルタである。VCO26の出力はプリスケーラ56を介してプログラム可能分割器46にフィードバックされ,選択されたチャンネルに局部発振器周波数をロックする。プレスケーラ56は,局部発振器信号の周波数を位相ロックトループにより容易に処理されるレートに減少する分割比Kを持つ周波数分割器である。)(4欄63行?5欄30行)

3.対比
本件審決取消請求事件(平成18年(行ケ)第10076号)の判決(以下、単に「本件判決」ともいう)は、甲第5号証について「次の事項の開示がある」として、
「発明が,衛星信号受信機に適用される自動周波数制御を有するマイクロプロセッサ制御の同調システムに関するものであること。」
「位相ロックトループを有するマイクロプロセッサは,MOTOROLAシリーズ6805T2であり,チャンネルセレクタ40からの入力を受けるCPU38を含むこと,CPU38は,データ及び入力チャンネル選択情報を処理し,位相ロックトループを同調するために要求される命令を記憶すること。」
「位相ロックトループは,プログラム可能分割器46,基準発振器48及び位相検出器50を含み,プログラム可能分割器46は,CPU38によって制御されること。」
「CPU38により供給され,分割器46にラッチされるN分割は,位相検出器50の電圧出力を制御し,VCO26の電圧入力を制御してチューナの局部発振器周波数を変えること。」
「基準発振器48は,4MHzで動作する水晶52により制御され,CPU38と位相検出器50のための基準周波数として動作する安定出力周波数を供給すること。」
を認める。(本件判決57頁18行?58頁9行)
また、訂正前の請求項2に係る発明と対比して、
「甲5の基準発振器48は,水晶52により制御され,CPU38と位相検出器50に基準周波数を供給し,また,位相ロックトループは,位相検出器48を含むのであるから,甲5の「CPU38」,「位相ロックトループ」,「水晶52」はそれぞれ,本件発明2の「マイクロコンピュータ」,「PLL回路」,「同一信号源」に相当し,甲5の「基準発振器48から位相検出器50に供給される基準周波数」は,本件発明2の「第1の基準信号」に相当する」(本件判決58頁10?16行)と認める。
そして、相違につき、
「甲5の「基準発振器48からCPU38に供給される基準周波数」について,具体的な記載はなく,これがクロック信号に相当するとまではいえない。したがって,甲5には,本件発明2の主要構成である「マイクロコンピュータの基準信号となるクロック信号と第1の基準信号とを,同一信号源から得ること」は記載されておらず」(本件判決58頁16?21行)、
と認める。
また、CPU38について、「専らプログラム可能分割器46の制御を行っている」(本件判決61頁11?12行)
と認める。
本件発明は、上記訂正の採否で述べたように訂正前の請求項2を訂正して減縮しているので、訂正して減縮した点に付き、更に対比する。

(ビデオカセットレコーダ)
甲第5号証には、「衛星信号受信機に適用される自動周波数制御を有するマイクロプロセッサ制御の同調システムに関する」(本件判決57頁20?21行)発明が記載されている。この「同調システム」は「受信装置」ということができる「衛星信号受信機」に適用されるものではあるが、「映像信号を受信するビデオカセットレコーダ」に適用すると記載がない。したがって、甲第5号証には「受信装置」は記載されているが、「ビデオカセットレコーダ」ではなく、チューナ22が有する(局部発振回路から局部発振信号を受ける)混合回路は、「映像信号を受信するビデオカセットレコーダの」ものではない。相違が認められる。

(マイクロコンピュータ)
甲第5号証の「CPU38」は、「CPU38は,データ及び入力チャンネル選択情報を処理し,位相ロックトループを同調するために要求される命令を記憶すること。」「位相ロックトループは,プログラム可能分割器46,基準発振器48及び位相検出器50を含み,プログラム可能分割器46は,CPU38によって制御されること。」「CPU38により供給され,分割器46にラッチされるN分割は,位相検出器50の電圧出力を制御し,VCO26の電圧入力を制御してチューナの局部発振器周波数を変えること。」から、「PLL回路へコマンドを送出する」ということができる。

(第1の基準信号とは周波数が異なる)
本件判決において、「甲5の「基準発振器48からCPU38に供給される基準周波数」について,具体的な記載はなく,これがクロック信号に相当するとまではいえない。」(本件判決58頁16?18行)とされているところではあるが、更に、甲第5号証には、その周波数について、「基準発振器48から位相検出器50に供給される基準周波数(本件発明の「第1の基準信号」に相当)とは周波数が異なる」との記載はない。相違が認められる。

(発振素子)
本件発明の「同一信号源」に相当する「水晶52」は発振素子であって、、水晶発振子であると認められる。

4.一致点相違点
以上の対比によると、本件発明と甲第5号証に記載された発明(以下、「甲第5号証発明」ともいう)との一致点、相違点は次のとおりである。

[一致点]
受信装置の混合回路に局部発振信号を送出する局部発振回路と、
前記局部発振信号の出力と第1の基準信号との位相比較を行うことにより、前記局部発振回路の局部発振信号の周波数を受信周波数に対応した周波数に設定するPLL回路と、
前記PLL回路へコマンドを送出するマイクロコンピュータとが設けられた受信装置において、
CPUに供給される基準周波数と、前記第1の基準信号とを、同一信号源から得るものであって、
前記同一信号源が水晶発振子を発振素子とすることを特徴とする受信装置。

[相違点1]
「受信装置」が本件発明では「ビデオカセットレコーダ」であることに対し、甲第5号証発明では「衛星信号受信機」である点。

[相違点2]
「前記PLL回路へコマンドを送出するマイクロコンピュータ」が本件発明では「ビデオカセットレコーダとしての動作を制御する」ものであることに対して、甲第5号証発明では「専らプログラム可能分割器46の制御を行っている」ものである点。

[相違点3]
「CPUに供給される基準周波数」が本件発明では「前記マイクロコンピュータの基準信号となり前記第1の基準信号とは周波数が異なるクロック信号」であることに対して、甲第5号証にはそのような記載がない点。

5.判断
(1)相違点1について
「映像信号を受信する」同調システムを有する「ビデオカセットレコーダ」は周知であり、同じく同調システムである甲第5号証の同調システムを「ビデオカセットレコーダ」に採用することは、当業者が容易に想到できることである。

(2)相違点2について
本件判決は、訂正前の請求項2に係る発明について「本件明細書には,マイクロコンピュータが,装置本体の動作を制御するために必要な機能や特性としては,12MHz等の高い周波数のクロック信号のみが記載されているにすぎず,他に具体的に必要な機能や特性については,記載されていない。そして,制御する対象に必要な性能を有するCPUを選定することは,有効なCPUを使用するために当然に行われることであり,また,そのCPUを十分に機能させるために不可欠な周波数のクロック信号を採用することも,当然に行われることである。そうすると,甲5において,専らプログラム可能分割器46の制御を行っているCPU38を,装置本体の動作を制御するものとすることは,当業者が容易に想到し得るものである。」(本件判決61頁4?13行)とする。
本件発明は、訂正前の請求項2に係る発明の「装置本体の動作を制御する」を「ビデオカセットレコーダとしての動作を制御する」と限定するところ、「ビデオカセットレコーダとしての動作」は「装置本体の動作」をより具体的にしたものである。
上記のように本件判決が本件訂正によってより具体的にされる前の「装置本体の動作」について「本件明細書には,マイクロコンピュータが,装置本体の動作を制御するために必要な機能や特性としては,12MHz等の高い周波数のクロック信号のみが記載されているにすぎず,他に具体的に必要な機能や特性については,記載されていない。」とする以上、「装置本体の動作」をより具体的にした「ビデオカセットレコーダとしての動作」についても、本件明細書には、マイクロコンピュータが、「ビデオカセットレコーダとしての動作」を制御するために必要な機能や特性としては、12MHz等の高い周波数のクロック信号のみが記載されているにすぎず、他に具体的に必要な機能や特性については、記載されていない。」とすべきである。そして、「制御する対象に必要な性能を有するCPUを選定することは,有効なCPUを使用するために当然に行われることであり,また,そのCPUを十分に機能させるために不可欠な周波数のクロック信号を採用することも,当然に行われることである。そうすると,甲5において,専らプログラム可能分割器46の制御を行っているCPU38を,装置本体の動作を制御するものとすることは,当業者が容易に想到し得るものである。」のであるから、甲第5号証において、専らプログラム可能分割器46の制御を行っているCPU38を、「ビデオカセットレコーダとしての動作を制御する」ものとすることは,当業者が容易に想到し得るものであるというべきである。

(3)相違点3について
本件判決は、「甲5には,「マイクロコンピュータの基準信号となるクロック信号と第1の基準信号とを,同一信号源から得ること」が,少なくとも示唆されているということはできる。」(本件判決59頁11?13行)、「甲5の基準発振器48において,位相検出器50のための基準周波数と異なる周波数の基準周波数を,CPU38に提供するために,逓倍処理や分周処理を行うようにすることに,格別の困難性があるとは認めることはできない。」(本件判決62頁11?13行)とする。そうすると、甲第5号証のCPUに供給される基準周波数を「前記マイクロコンピュータの基準信号となり前記第1の基準信号とは周波数が異なるクロック信号」とすることは、当業者が容易に想到できるというべきである。

(4)被請求人の主張
被請求人の主張は、
本件発明について
「ビデオカセットレコーダとしての動作を制御すると共に前記PLL回路へコマンドを送出するマイクロコンピュータ」がパワー系やサーボ系の機能を有することは明りょうである。
前提技術は、
・ビデオカセットレコーダはパワー系やサーボ系を含み、(マイクロコンピュータの)パワー系やサーボ系の機能部分は、チューナに影響を与える高周波ノイズを発生する。
・高周波ノイズの影響を受けやすいチューナ部はビデオ本体から発生する高周波ノイズから遮蔽するため、シールドケース内に収納する必然性がある。(乙第5号証)
・(PLL回路を含む)チューナユニットと、パワー系やサーボ系の機能を有する「ビデオカセットレコーダとしての動作を制御すると共に前記PLL回路へコマンド出力を送出するマイクロコンピュータ」とは、互いに独立した部品となっていた。(乙第6号証、乙第7号証)
・独立した部品となっていたチューナユニットは、品質保証する必要から、発振子を内蔵する。
である。
・甲第5号証のCPU38はPLL回路(チューナ部)と一つのチップの内部にあるから、チューナに影響を与える高周波ノイズを発生するパワー系やサーボ系の機能部分を持たせることはできない。
・チューナユニットと、パワー系やサーボ系の機能を有する「ビデオカセットレコーダとしての動作を制御すると共に前記PLL回路へコマンド出力を送出するマイクロコンピュータ」とは、互いに独立した部品となっており、独立した部品となっていたチューナユニットは、品質保証する必要から、発振子を内蔵するから、互いに独立した部品となっている「ビデオカセットレコーダとしての動作を制御すると共に前記PLL回路へコマンド出力を送出するマイクロコンピュータ」と同一の信号源にはできない。(阻害要因)
というものである。
しかしながら、本件発明の「ビデオカセットレコーダとしての動作を制御する」は、第5[理由][訂正事項3]でも述べたように、「操作パネルに設けられたスイッチ、各種の検出スイッチ、およびセンサ等の出力111に基づき、ビデオカセットレコーダとして要求される種々の動作の制御」(【0015】)、「ビデオカセットレコーダとしての動作を制御するための制御」(【0022】)ものであり、特許明細書には「パワー系やサーボ系の制御」の記載、「パワー系やサーボ系の制御」を行うものことによる技術的課題の記載はないから、本件発明の「ビデオカセットレコーダとしての動作を制御すると共に前記PLL回路へコマンドを送出するマイクロコンピュータ」が行う「種々の動作の制御」に「パワー系やサーボ系の制御」を必ず含むとはいえない。
したがって、甲第5号証のCPU38はPLL回路(チューナ部)と一つのチップの内部にあるから、チューナに影響を与える高周波ノイズを発生するパワー系やサーボ系の機能部分を持たせることはできないという主張は、請求項1の記載に基づかない主張であるとともに、阻害要因も存在するとはいえない。被請求人の主張は、当を得ない。

(3)まとめ(判断)
以上のとおり、本件発明は甲第5号証に記載された発明に基づいて、当業者が容易に発明をすることができたものである。

6.むすび
以上、本件特許の請求項1に係る発明は、甲第5号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、本件特許は、特許法29条2項の規定に違反してされたものであり、同法123条1項2号の規定に該当し、無効にすべきものである。
審判に関する費用については、特許法169条2項の規定において準用する民事訴訟法61条の規定により、被請求人が負担すべきものとする。
よって、結論のとおり審決する。
 
発明の名称 (54)【発明の名称】
映像信号受信装置
(57)【特許請求の範囲】
【請求項1】映像信号を受信するビデオカセットレコーダの混合回路に局部発振信号を送出する局部発振回路と、
前記局部発振信号の出力と第1の基準信号との位相比較を行うことにより、前記局部発振回路の局部発振信号の周波数を受信周波数に対応した周波数に設定するPLL回路と、
ビデオカセットレコーダとしての動作を制御すると共に前記PLL回路へコマンド出力を送出するマイクロコンピュータとが設けられたビデオカセットレコーダにおいて、
前記マイクロコンピュータの基準信号となり前記第1の基準信号とは周波数が異なるクロック信号と、前記第1の基準信号とを、同一信号源から得るものであって、前記同一信号源が水晶発振子を発振素子とすることを特徴とするビデオカセットレコーダ。
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、受信周波数をPLL回路を用いて決定する映像信号受信装置に係り、より詳細には、PLL回路に与える基準信号を、その他の基準信号と共用した映像信号受信装置に関する。
【0002】
【従来の技術】ビデオカセットレコーダあるいはテレビ等の映像信号受信装置では、受信周波数の精度と安定度とを高めるため、PLL回路を用いて所定周波数の局部発振信号を生成することにより、受信周波数を決定する構成が採用されている。このような構成では、局部発振回路の出力と位相比較するための基準信号が必要不可欠である。そのため、従来技術では、PLL回路に専用の水晶発振子を設け、この水晶発振子によって基準信号の生成を行っていた。
【0003】
【発明が解決しようとする課題】しかしながら水晶発振子は、その他の素子と比較したときには、価格が高価な素子となっている。このためPLL回路を用いて受信周波数を決定しようとする場合では、使用する水晶発振子の個数の増加を招くこととなり、装置の価格が上昇するという問題を生じていた。
【0004】本発明は上記課題を解決するため創案されたものであって、その目的は、PLL回路に与える基準信号を、その他の基準信号と共用とすることにより、PLL回路を使用した場合にも、高い周波数精度および高い温度安定度を備えた発振素子の使用個数の増加を防止することのできる映像信号受信装置を提供することにある。
【0005】
【課題を解決するための手段】上記課題を解決するため第1の発明に係る映像信号受信装置は、混合回路に局部発振信号を送出する局部発振回路と、前記局部発振信号の出力と第1の基準信号との位相比較を行うことにより、前記局部発振回路の局部発振信号の周波数を受信周波数に対応した周波数に設定するPLL回路とを備えた映像信号受信装置において、第2の基準信号を用いて、前記混合回路から出力される中間周波信号を検波することにより得られた映像信号から色信号を復調する色信号回路を備え、前記第2の基準信号を前記第1の基準信号として前記PLL回路に与えた構成としている。また第2の発明に係る映像信号受信装置は、混合回路に局部発振信号を送出する局部発振回路と、前記局部発振信号の出力と第1の基準信号との位相比較を行うことにより、前記局部発振回路の局部発振信号の周波数を受信周波数に対応した周波数に設定するPLL回路と、装置本体の動作を制御するマイクロコンピュータとが設けられた映像信号受信装置において、前記マイクロコンピュータの基準信号となるクロック信号と前記第1の基準信号とを、同一信号源から得る構成としている。
【0006】
【作用】第1の発明の作用を以下に示す。色信号の復調に用いられる第2の基準信号は、水晶発振子等の、高い周波数精度と温度安定度とを備えた発振素子を用いて生成され、映像信号のバースト信号に位相同期するように制御される。つまり第2の基準信号は、PLL回路の第1の基準信号に要求される周波数精度および温度安定度を備えた信号となっている。この結果、PLL回路は、第1の基準信号を生成するための専用の発振素子が設けられなくても、所定精度を備えた信号である第2の基準信号に基づき、局部発振回路の出力周波数を受信周波数に対応した周波数に精度良く設定する。
【0007】第2の発明の作用を以下に示す。マイクロコンピュータの基準信号となるクロック信号、およびPLL回路の第1の基準信号は、共に同じ程度の周波数精度および温度安定度を要求される信号である。そのためクロック信号と第1の基準信号とを同一信号源から得ることは、マイクロコンピュータとPLL回路との双方にとって、精度に対する要求を満たす信号が与えられることを意味する。その結果、所定精度で発振する1つの発振素子を用いるのみで、マイクロコンピュータおよびPLL回路は、所定精度でもって所定動作を行う。
【0008】
【実施例】以下に、本発明の一実施例について図面を参照しつつ説明する。図1は、第1の発明に係る映像信号受信装置の一実施例の電気的構成を示すブロック図である。なお、本実施例は、具体的には、ビデオカセットレコーダである。そのため図1は、ビデオカセットレコーダにおける映像信号の受信のためのブロックを示した部分図となっており、その他のブロックは図示が省略されている。
【0009】図において、RF増幅回路1は、アンテナからの出力100のうち、UHFの周波数帯域の高周波増幅を行うブロックとなっており、増幅する周波数は、PLL回路10から送出される出力101の電圧によって設定される。またRF増幅回路2は、出力100のうち、VHFの周波数帯域の高周波増幅を行うブロックとなっており、増幅する周波数は、出力101の電圧によって設定される。
【0010】混合回路3は、UHF帯域の信号の周波数変換またはVHF帯域の信号の周波数変換を行うブロックとなっており、UHF帯域の受信時では、局部発振回路8から出力される局部発振信号81に基づき、RF増幅回路1によって増幅されたUHF帯域の信号を中間周波信号に周波数変換する。またVHF帯域の受信時では、局部発振回路9から出力される局部発振信号91に基づき、RF増幅回路2によって増幅されたVHF帯域の信号を中間周波信号に周波数変換する。そして周波数変換した中間周波信号をIF増幅回路4に送出する。
【0011】IF増幅回路4は、混合回路3によって周波数変換された中間周波信号を増幅するためのブロックとなっており、増幅した中間周波信号を映像検波回路5に送出する。また映像検波回路5は、IF増幅回路4により増幅された中間周波信号を検波するブロックとなっていて、検波した出力を色信号回路6に送出する。
【0012】色信号回路6は、映像検波回路5によって検波された映像信号から、赤、緑、青の3種の色信号62を生成するためのブロックとなっており、バースト信号の周波数と同一周波数の水晶発振子7を備えている。この水晶発振子7の発振周波数は、受信する映像信号に対応した周波数となっており、受信する信号が、例えばNTSC信号である場合には、発振周波数は略3.58MHZである。詳細には、色信号回路6は、水晶発振子7の発振の制御を行うことにより、バースト信号に位相同期した信号である第2の基準信号を生成する。また輝度信号と色信号との分離を行った後、第2の基準信号に基づいて、分離された色信号から色差信号を生成する。そして生成した色差信号と輝度信号とから、所定処理を行うことによって、赤、緑、青の色信号を生成し、生成した色信号62を外部に送出する。また生成した第2の基準信号61を、第1の基準信号としてPLL回路10に送出する。
【0013】局部発振回路8は、PLL回路10の出力101の電圧に従って発振周波数が変化する電圧制御発振回路となっており、UHFの周波数帯域の信号を受信するときの局部発振信号81を生成し、生成した局部発振信号81を混合回路3に送出する。また局部発振回路9は、出力101の電圧によって発振周波数が変化する電圧制御発振回路であり、VHFの周波数帯域の信号を受信するときの局部発振信号91を生成し、生成した局部発振信号91を混合回路3に送出する。
【0014】PLL回路10は、局部発振回路8,9の発振周波数の制御と、RF増幅回路1,2が増幅する周波数の設定等とを行うためのブロックとなっており、従来技術において使用されていた構成と同一構成が採用されている。つまり、水晶発振子の製造価格が最も安価となる4MHZ近傍の周波数信号を第1の基準信号として、PLL制御を行うように構成されている。詳細には、色信号回路6から送出された4MHZ近傍の第2の基準信号61を第1の基準信号として取り扱い、第2の基準信号61を所定比率で分周した信号を生成する。また局部発振信号(81または91)を、マイクロコンピュータ11から指示された比率でもって分周した信号を生成する。そして分周した第2の基準信号61と、分周した局部発振信号(81または91)との位相比較を行う。次いで、比較結果に従って出力101の電圧を制御することにより、局部発振信号(81または91)の周波数を、受信する周波数に対応した周波数に設定する。
【0015】マイクロコンピュータ11は、操作パネルに設けられたスイッチ、各種の検出スイッチ、およびセンサ等の出力111に基づき、ビデオカセットレコーダとして要求される種々の動作の制御を行うブロックとなっていて、12MHZ等の周波数のクロック信号に基づき、高速にて所定動作を実行する。すなわち、制御出力113を所定ブロック(図示されていない)に送出することにより、各種動作の制御を行う。またPLL回路10に対してコマンド出力112を送出することにより、PLL回路10における分周比率の制御等を行う。
【0016】上記構成からなる実施例の動作を以下に説明する。PLL回路10に与えられる第2の基準信号61の周波数をf_(ref)、第2の基準信号61を分周する比率をD_(ref)、局部発振信号81として要求される周波数をf_(osc)、局部発振信号81を分周する比率をD_(osc)とすると、
【数1】f_(ref)/D_(ref)=f_(osc)/D_(osc)
なる関係にある。このため、マイクロコンピュータ11は、
【数2】3.58/D_(ref)=f_(osc)/D_(osc) 1
が成立する分周の比率D_(osc) 1をPLL回路10に指示することにより、要求される周波数の局部発振信号81を生成させ、所定周波数の受信を行う。
【0017】一方、第2の基準信号61の周波数が4MHZ(従来技術の周波数)である場合、局部発振信号81を分周する比率をD_(osc) 2により示すと、
【数3】4/D_(ref)=f_(osc)/D_(osc) 2
となり、比率D_(osc) 1と比率D_(osc) 2とは
【数4】D_(osc) 1/D_(osc) 2=4/3.58
なる関係にある。
【0018】つまり受信周波数が同一であるときには、第2の基準信号61の周波数を4MHZから3.58MHZに変更したことにより、局部発振信号81を分周する比率は4/3.58倍となる。しかし、PLL回路10においては、局部発振信号81の分周比率の設定可能な範囲は、4/3.58倍を許容する構成となっている。このため、従来技術において使用されていたPLL回路10を変更することなく用いた場合でも、必要とする周波数範囲の全てを受信することが可能となっている。
【0019】上記した動作は、VHF帯域の信号を受信するときも同様となり、PLL回路10は、局部発振信号91を、マイクロコンピュータ11からの指示に従った比率で分周することにより、局部発振信号91の周波数を、要求される周波数に設定する。
【0020】図2は、第2の発明の一実施例の電気的構成を示すブロック図となっており、PLL回路10とマイクロコンピュータ11aとの接続関係を示した部分図となっている。そして同図に図示されなかったブロックについては、図1に示した構成と同一の構成が採用されている。
【0021】PLL回路10は、図1に示した構成と同一であり、局部発振回路8が出力する局部発振信号81、局部発振回路9が出力する局部発振信号91が導かれている。またRF増幅回路1,2の増幅周波数と、局部発振回路8,9の発振周波数とを制御するための出力101を送出している。またマイクロコンピュータ11aから送出され、分周の比率の指示等を行うコマンド出力112が与えられている。
【0022】マイクロコンピュータ11aは、図1に示す構成と略同一であり、スイッチ等からの出力111が導かれている。またビデオカセットレコーダとしての動作を制御するための制御出力113が、図示されないブロックに送出されている。またクロック信号を生成するための水晶発振子12が設けられており、水晶発振子12には、制御時に要求される動作速度およびPLL回路10の回路構成の関係から、4MHZを発振する素子が採用されている。また水晶発振子12を用いることにより生成されたクロック信号は、第1の基準信号114として、PLL回路10に送出されている。すなわち、PLL回路10とマイクロコンピュータ11aとの双方は、水晶発振子12を発振素子とする信号源を共有した構成となっている。
【0023】上記構成からなる実施例の動作を以下に説明する。PLL回路10に与えられる第1の基準信号114は、従来技術において使用されていた周波数と同じ4MHZである。このためマイクロコンピュータ11aは、受信周波数を制御するときには、
【数5】4/D_(ref)=f_(osc)/D_(osc) 2
が成立する分周比率D_(osc) 2をPLL回路10に指示する。この結果、局部発振信号81の周波数は、受信しようとする信号に対応した周波数に設定される。またRF増幅回路1が増幅する周波数も、受信しようとする周波数に設定される。そのため、所定周波数の信号が受信されることになる。これら一連の動作は、VHF帯域の信号を受信するときも同様となる。
【0024】なお、本発明は上記実施例に限定されず、第1および第2の発明については、受信する信号がNTSC信号である場合について説明したが、受信する信号が、PAL信号またはSECAM信号である場合にも、同様に適用することが可能である。また第1および第2の発明については、ビデオカセットレコーダに適用した場合について説明したが、その他の装置として、例えば、ビデオ一体型テレビあるいはテレビ等にも同様に適用することが可能である。
【0025】以上において説明したことから明らかなように、所定の周波数精度と温度安定度とを備えた発振素子が水晶発振子である場合、第1の発明は、以下に示す効果を生じることとなる。すなわち、水晶発振子は、製造の都合上、4MHZ近傍の素子が最も安価である。そのためPLL回路10は、4MHZ近傍の素子を使用するように回路が構成されている。一方、色信号の復調に使用される第2の基準信号61の周波数は4MHZ近傍の周波数である。このためPLL回路10は、従来において使用されていた回路構成を変更することなく使用することが可能である。従って、本発明を適用するにあたっては、一般的にはIC化されているPLL回路を新たに作成することが不要になるという効果を奏する。また装置本体を制御するマイクロコンピュータ11も併せて使用する場合、第2の発明に比すると、マイクロコンピュータのクロック周波数を任意の周波数に設定することが可能となっている。
【0026】
【発明の効果】第1の発明に係る映像信号受信装置は、局部発振回路の出力と第1の基準信号との位相比較を行うことにより、局部発振回路の出力周波数を受信周波数に対応した周波数に設定するPLL回路を備えた映像信号受信装置に適用している。そして色信号の復調に用いられる基準信号である第2の基準信号を、第1の基準信号としてPLL回路に与えている。このためPLL回路には、第1の基準信号を生成するための専用の発振素子を設けなくとも、所定精度を有する信号が第1の基準信号として与えられることになる。
【0027】また第2の発明に係る映像信号受信装置は、局部発振回路の出力と第1の基準信号との位相比較を行うことにより、局部発振回路の出力周波数を受信周波数に対応した周波数に設定するPLL回路と、装置本体の動作を制御するマイクロコンピュータとが設けられた映像信号受信装置に適用している。そしてマイクロコンピュータの基準信号となるクロック信号と第1の基準信号とを、同一信号源から得ている。そのため所定精度の1つの発振素子を使用するのみで、マイクロコンピュータとPLL回路との双方に、精度に対する要求を満たす信号が与えられることになる。
【0028】すなわち、本発明は、PLL回路に与える基準信号を、その他の基準信号と共用する構成としているので、PLL回路を使用した場合にも、高い周波数精度および高い温度安定度を備えた発振素子の使用個数の増加を防止することが可能となっている。
【図面の簡単な説明】
【図1】第1の発明に係る映像信号受信装置の一実施例の電気的構成を示すブロック図である。
【図2】第2の発明に係る映像信号受信装置の一実施例の電気的構成を示すブロック図(部分図)である。
【符号の説明】
8 局部発振回路
9 局部発振回路
10 PLL回路
11 マイクロコンピュータ
11a マイクロコンピュータ
61 第1の基準信号となる第2の基準信号
 
訂正の要旨 審決(決定)の【理由】欄参照。
審理終結日 2005-12-21 
結審通知日 2006-01-04 
審決日 2006-01-19 
出願番号 特願平6-262186
審決分類 P 1 113・ 851- ZA (H04N)
P 1 113・ 855- ZA (H04N)
P 1 113・ 854- ZA (H04N)
P 1 113・ 121- ZA (H04N)
最終処分 成立  
特許庁審判長 奥村 元宏
特許庁審判官 乾 雅浩
小池 正彦
登録日 2002-04-05 
登録番号 特許第3293116号(P3293116)
発明の名称 映像信号受信装置  
代理人 渋谷 和俊  
代理人 西山 文俊  
代理人 岩▲崎▼ 孝治  
代理人 矢部 耕三  
代理人 佐久間 幸司  
代理人 松山 美奈子  
代理人 花井 美雪  
代理人 岩▲崎▼ 孝治  
代理人 安江 邦治  
代理人 大塚 就彦  
代理人 牧野 利秋  
代理人 渋谷 和俊  
代理人 安江 邦治  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ