• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 特174条1項 特許、登録しない。 H01L
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 特許、登録しない。 H01L
管理番号 1214863
審判番号 不服2008-14762  
総通号数 126 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2010-06-25 
種別 拒絶査定不服の審決 
審判請求日 2008-06-12 
確定日 2010-04-08 
事件の表示 特願2002-371769「半導体装置及びLEDプリントヘッド」拒絶査定不服審判事件〔平成16年 7月22日出願公開、特開2004-207325〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成14年12月24日の特許出願であって、平成17年1月6日付けで手続補正がなされ、平成19年10月22日付けで拒絶理由が通知され、同年12月27日付けで手続補正がなされ、平成20年1月23日付けで拒絶理由が通知され、同年3月28日付けで手続補正がなされたところ、同年5月7日付けで拒絶査定がなされ、これに対し、同年6月12日に拒絶査定不服審判の請求がなされるとともに同年7月14日付けで手続補正がなされ、その後当審において平成21年10月19日付で審尋がなされ、これに対し、同年12月17日に回答書が提出されたものである。

第2 平成20年7月14日付けの手続補正についての補正却下の決定

[補正却下の決定の結論]
平成20年7月14日付けの手続補正を却下する。

[理由]
1.補正の内容
平成20年7月14日付けの手続補正(以下「本件補正」という。)は、補正前の請求項1を、以下のように補正することを含むものである。

「駆動回路を有する集積回路が形成された半導体基板と、
前記半導体基板上に各々が電気的に分離されて形成され、前記集積回路と各々接続されたm個(mは2以上の整数)の導通層と、
m個の前記導通層の各々にn個(nは2以上の整数)ずつ貼り付けられ、各々LED素子が形成され、厚さが10μm以下のLEDフィルムとを備え、
前記LEDフィルムの各々は、前記半導体基板とは異なる成長基板表面にエピタキシャル成長させたLEDエピタキシャル層を前記成長基板から剥離して形成されたものであり、
一の前記導通層に貼り付けられたn個のLEDフィルムの各々は、
当該導通層に面する側に設けられた一方の電極を介して前記導通層に接続されるとともに、所定の方向に配列され、前記一方の電極と反対側の面に設けられた他方の電極が前記LEDフィルムの表面に沿って形成された配線層を介して前記集積回路に接続された
ことを特徴とする半導体装置。」(以下「本願補正発明」という。)

2.独立特許要件
本件補正は、補正前の「基板」を、「駆動回路を有する集積回路が形成された半導体基板」に限定し、補正前の「導通層」を、「前記集積回路と各々接続された」ものに限定し、補正前の「薄膜状の積層半導体層」を、「LEDフィルム」に限定するとともに、「前記LEDフィルムの各々は、前記半導体基板とは異なる成長基板表面にエピタキシャル成長させたLEDエピタキシャル層を前記成長基板から剥離して形成されたものであり、一の前記導通層に貼り付けられたn個のLEDフィルムの各々は、当該導通層に面する側に設けられた一方の電極を介して前記導通層に接続されるとともに、所定の方向に配列され、前記一方の電極と反対側の面に設けられた他方の電極が前記LEDフィルムの表面に沿って形成された配線層を介して前記集積回路に接続された」との限定を行うものであるから、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号の特許請求の範囲の減縮を目的とするものに該当する。

そこで、本願補正発明が、特許出願の際独立して特許を受けることができるものであるか否かについて以下検討する。

(1)刊行物記載の発明
ア 引用刊行物1及び引用発明1
本願の出願日前に頒布された刊行物である特開平4-313283号公報(以下「引用刊行物1」という。)には、図とともに以下の事項が記載されている。

(ア)「【0001】
【産業上の利用分野】本発明は半導体デバイスとICの実装方法、特にハイブリッド型モジュールの高密度化を図る改良された接続方法に関する。
【0002】
【従来の技術】従来より、光プリンタヘッド等にはLED駆動用シリコンICとLEDアレイチップをボード上に表面実装し、ワイヤーボンディングにより電気的に接続されたヘッドが用いられている。・・・そして、光プリンタ用LEDアレイチップ1側のボンディングパッド3と駆動用IC側のボンディングパッド4を直径数十μmの金ワイヤ12でワイヤーボンディングすることにより接続し、駆動用IC6で発光素子部5を駆動して発光させるのである。
【0003】
【発明が解決しようとする課題】・・・また、従来においては発光素子部5の両側に長さ100μm以上の大きなボンディングパッドを配置しているためLEDアレイチップ1の幅は600μm以上となり、一個のLEDアレイチップの面積が増大して一枚のウエーハから形成されるチップ数が減少して生産効率が低いという問題があった。
【0004】更に、ワイヤーボンディング工程においては、例えば400dpiの密度でA4サイズの光プリンタ用LEDアレイヘッドを作製する場合、約4000回のワイヤーボンディングが行われるため僅かな不良発生率でも歩留まりが下がり、コスト増を招く問題があった。
【0005】本発明は上記従来技術の有する課題に鑑みなされたものであり、その目的はハイブリッド型モジュールにおいて従来のワイヤーボンディング工程では不可能な高密度実装を低コストで行う方法を提供することにある。」

(イ)「【0010】図1には本実施例により実装された光プリンタ用LEDアレイヘッドの平面図が示されている。半導体デバイスであるLEDアレイチップ1のボンディングパッド3とICチップである駆動用ICチップ2のボンディングパッド4は蒸着金属7により接続され、高密度化が図られている。
【0011】図2より図6を用いて本実施例の実装方法を詳細に説明する。まず、図2の斜視図に示されるように集積回路形成プロセスが終了したLED駆動用シリコンICチップ2をダイシング等により切り離す前に、フォトリソグラフィー及びエッチングによりLEDアレイチップ1が嵌入するようにほぼ同一サイズの溝9を形成する。そして、エッチングにより形成された溝9に金属を蒸着し、LEDアレイチップ1裏面に形成された電極と駆動用IC6との間を導通可能とする。
【0012】溝9が形成された後、図3に示されるようにこの溝9の中に銀エポキシ等の接着剤10を塗り、LEDアレイチップ1を駆動用ICチップ2に嵌入して固定する。以上の工程を一枚のウエーハ内で行うことにより、図4に示されるごとく一枚のウエーハ8内に複数のLEDアレイチップ1と駆動用ICチップ2とのハイブリッド型モジュールを形成する。」

(ウ)「【0014】そこで、ウエーハ表面を平坦化すべく、ポリイミド等の絶縁膜11を数μm程度の厚みになるようにスピンコートして図5に示されるように表面を平坦化する。なお、絶縁膜の材料としてはウエーハ表面に対して垂直方向に存在するLEDアレイチップ1と駆動用ICチップ2とのすきまを充分にうめることができる材料であればよい。なお、図中3,4はそれぞれLEDアレイチップ1側及び駆動用ICチップ2側のボンディングパッドである。」

(エ)「【0016】次に、このウエーハ8表面に形成されたLEDアレイチップ1と駆動用ICチップ2のそれぞれのボンディングパッド3,4上に図6に示されるような接続用窓をエッチングにより形成する。また、LEDアレイチップの発光部5上の絶縁膜も同時にエッチングにより除去しておく。この時、ウエーハ8表面に塗布したポリイミド等の絶縁膜11に感光性を有する材料を用いればフォトリソグラフィーにより容易に窓18を形成することができる。
【0017】そして、窓18が形成された後、フォトリソグラフィー、金属蒸着、リフトオフ工程を経て、図6に示されるようにLEDアレイチップ1と駆動用ICチップ2のそれぞれのボンディングパッド3,4が蒸着金属7により接続される。なお、隣合う素子間の最小間隔は理論的にはフォトリソグラフィーの最小解像線幅まで縮小することが可能であるが、リフトオフ工程を行なうことを考慮して3μmとしても光プリンタ用LEDアレイヘッドとしては約4000dpi程度の密度まで集積度を向上させることが可能となる。」

(オ)「【0020】図7には本発明の他の実施例の斜視図が示されており、本実施例においては駆動用ICチップ2に形成した溝9の中にボンディングパッドのないLEDアレイチップ1を嵌入して配列し、ポリイミド等の絶縁膜を用いて平坦化する。そして、絶縁膜上に接続用の窓を形成する。この時、LEDアレイチップ1上に形成された発光素子部5上の絶縁膜はすべて除去する。
【0021】更に、金属蒸着により各発光素子部5と対応する駆動用ICのボンディングパッド4とを接続しメタルアロイを行う。
【0022】このように本実施例ではLEDアレイチップ1上にボンディングパッドがなくても発光素子部5と駆動用ICとを接続することができ、従ってLEDアレイチップ1上にボンディングパッドを配置させる必要がないのでLEDアレイチップ1の幅を従来に比べ格段に狭めることができ、生産コストを下げることができる。」

(カ)「【0023】
【発明の効果】以上説明したように、本発明の半導体デバイスとICチップの実装方法によれば、ワイヤボンディング工程を不要とし高密度のモジュールを得ることができる効果がある。」

(キ)図1の光プリンタ用LEDアレイヘッドの平面図から、LEDアレイチップ1は、その長手方向に配列された複数の発光素子部5を備えることが見て取れる。

(ク)上記(オ)に記載された「他の実施例」の光プリンタ用LEDアレイヘッドは、「駆動用ICチップ2に形成した溝9の中にボンディングパッドのないLEDアレイチップ1を嵌入して配列し」、「LEDアレイチップ1上にボンディングパッドがなくても発光素子部5と駆動用ICとを接続することができ」るものであるところ、上記(エ)の記載事項を踏まえて、上記(オ)の記載(及び図7)をみれば、前記「他の実施例」の光プリンタ用LEDアレイヘッドの「絶縁膜上に接続用の窓を形成する」工程で、「LEDアレイチップ1上に形成された発光素子部5上の絶縁膜はすべて除去する」ことに加えて、駆動用ICチップ(LED駆動用シリコンICチップ)2のそれぞれのボンディングパッド4上にも接続用窓をエッチングにより形成していることは明らかである。
また、上記(エ)の記載事項を踏まえて、上記(オ)の記載(及び図7)をみれば、「他の実施例」の光プリンタ用LEDアレイヘッドの「金属蒸着により各発光素子部5と対応する駆動用ICのボンディングパッド4とを接続しメタルアロイを行う」工程は、LEDアレイチップ1と駆動用ICチップ2のそれぞれのボンディングパッド3,4とを接続する「蒸着金属7」を、フォトリソグラフィー、金属蒸着、リフトオフによって形成する工程であることも明らかである。

上記摘記事項の記載を総合すると、引用刊行物1には、以下の発明(以下「引用発明1」という。)が記載されていると認められる。

「集積回路形成プロセスが終了したLED駆動用シリコンICチップに溝を形成し、
前記形成された溝に金属を蒸着し、LEDアレイチップ裏面に形成された電極と駆動用ICとの間を導通可能とし、
前記溝の中に接着剤を塗り、LEDアレイチップをLED駆動用シリコンICチップに嵌入して固定し、
以上の工程を一枚のウエーハ内で行うことにより、一枚のウエーハ内に複数のLEDアレイチップとLED駆動用シリコンICチップとのハイブリッド型モジュールを形成し、
次に、上記ウエーハ表面に絶縁膜を塗布して平坦化し、
上記絶縁膜上に接続用の窓を形成し、この時、LEDアレイチップ上に形成された発光素子部上の絶縁膜はすべて除去し、かつ、LED駆動用シリコンICチップのボンディングパッド上にも接続用窓を形成し、
上記接続用の窓が形成された後、LEDアレイチップの各発光素子部と対応するLED駆動用シリコンICチップのボンディングパッドとを接続する蒸着金属を、フォトリソグラフィー、金属蒸着、リフトオフによって形成することによって製造された光プリンタ用LEDアレイヘッドであって、
前記LEDアレイチップは、その長手方向に配列された複数の発光素子部を備えた
光プリンタ用LEDアレイヘッド。」

イ 引用刊行物2及び引用発明2
本願の出願日前に頒布された刊行物である特開2001-180037号公報(以下「引用刊行物2」という。)には、図とともに以下の事項が記載されている。

(ア)「【請求項1】 シリコン基板上にシフトレジスタ回路とトランジスタ回路を形成すると共に、このトランジスタ回路から出力される駆動信号に基づいて発光する化合物半導体から成る複数の発光素子とを配列して形成した発光素子アレイにおいて、前記発光素子を複数個毎に同じ共通電極に接続し、前記駆動信号を前記同じ共通電極に接続した複数の発光素子毎に入力して駆動することを特徴とする発光素子アレイ。」

(イ)「【0001】
【発明の属する技術分野】本発明は発光素子アレイとその製造方法に関し、特に光プリンタヘッドなどに用いられる発光素子アレイとその製造方法に関する。」

(ウ)「【0042】図1は、本発明の発光素子アレイの一実施形態を示す断面図である。Si基板30上に、アレイ状に配置されている発光素子51をスイッチングするためのトランジスタ回路52、トランジスタ回路52の「ON」「OFF」を制御するためのシフトレジスタ回路53、素子分離と配線形成を行うための絶縁層54、発光素子51のオーミックコンタクトと抵抗領域を形成するための抵抗層50、回路構成のための配線部55、光プリントヘッド上の配線とボンディング接続するための電極パッド56がモノリシックに形成されており、発光素子アレイ57が形成されている。」

(エ)「【0050】発光素子51の駆動信号は、発光素子アレイ57にアレイ状に配置されている64?128個の発光素子51に、駆動信号の共通電極60をもって印加される。若しくは8?64個の発光素子51からなる発光素子群毎に、個別の共通電極60から印加される。
【0051】共通電極60には、共通電極60に接続されている発光素子51の数と光プリントヘッド上の位置に対応した駆動信号が前記シフトレジスタ回路の転送(シフト)クロック信号にシンクロして、ドライバ7よりシリアルに印加される。」

(オ)「【0054】ここで、発光素子アレイ57内で分割される発光素子群の数が多い程、共通電極60に接続されてシリアルに駆動される発光素子51の数が減ることから、印画されるライン当りに要する時間が短くなり、プリンタの印画速度が向上することは明らかである。
【0055】例として、128個の発光素子を持つ発光素子アレイが用いられている光プリントヘッドで、1ドット当りの印画に要する感光ドラムの露光時間が10μsecである場合、発光素子群の分割が無く、128個の発光素子をシリアルに駆動すると、1ラインの印画に要する時間は1.28msecとなり、600dpiの解像度の印画を行う場合、6ppm(枚/分)の印画速度となる。
【0056】上記の条件で、発光素子アレイ内の発光素子群を2分割、4分割、8分割とすれば、夫々印画速度は13ppm、26ppm、53ppmとなる。
【0057】このように、発光素子アレイへの入力端子を増やすことで高速印画が容易に実現できる。また、上記の8分割以上の分割駆動においても、発光素子アレイ一つ当りに接続される入力端子数を16本以内で構成することは十分可能である。」

(カ)「【0060】
【発明の効果】以上のように、本発明の発光素子アレイでは、駆動回路の一部を発光素子アレイにモノリシックに形成することによって、発光素子の駆動信号が発光素子アレイに共通電極をもってシリアルに入力できることから、従来、発光素子アレイの各発光素子毎に必要であった駆動信号の入力端子数を大幅に低減できる。このことから、アレイ状に配置される発光素子間の狭ピッチ化が容易になると同時に、光プリントヘッド1本当りに要するドライバチップの個数が最低1個にまで低減できる。」

(キ)上記(エ)の記載事項を踏まえて、上記(ア)の「発光素子を複数個ごとに同じ共通電極に接続」するとの記載事項を見れば、発光素子アレイは「発光素子群毎」の「個別の共通電極」を備えており、発光素子を複数個毎に前記「個別の共通電極」に接続していると認められる。

上記摘記事項の記載を総合すると、引用刊行物2には、以下の発明(以下「引用発明2」という。)が記載されている、と認められる。

「光プリンタヘッドに用いられる発光素子アレイであって、
シリコン基板上にシフトレジスタ回路とトランジスタ回路を形成すると共に、このトランジスタ回路から出力される駆動信号に基づいて発光する化合物半導体から成る複数の発光素子とを配列して形成した発光素子アレイにおいて、
発光素子群毎の個別の共通電極を備え、前記発光素子を複数個毎に前記個別の共通電極に接続し、前記駆動信号を前記個別の共通電極に接続した複数の発光素子群毎に入力して駆動する発光素子アレイ。」

ウ 引用刊行物3及び引用発明3
本願の出願日前に頒布された刊行物である特開平11-191642号公報(以下「引用刊行物3」という。)には、図とともに以下の事項が記載されている。

(ア)「【請求項1】 化合物半導体の結晶からなる半導体積層部をチップ状として備えた半導体発光素子であって、
上記半導体積層部からその結晶成長に用いられた基板の全部またはその一部が除去された状態で、その半導体積層部を接合搭載する薄片状のベース部材と、
上記ベース部材の上記半導体積層部を接合搭載する表面に、異なる極性の電極端子部を有して形成された導電膜と、
上記導電膜の電極端子部それぞれと上記半導体積層部とを導通接続する導電部材と、
を備えたことを特徴とする、半導体発光素子。」

(イ)「【請求項5】 請求項1ないし請求項4のいずれかに記載の半導体発光素子を、所定の平面パターンをもって複数配列した構造を有することを特徴とする、半導体発光モジュール。」

(ウ)「【0008】本願発明は、このような事情のもとで考え出されたものであって、半導体発光素子本来の機能を悪化させることなく、素子全体の薄型化を実現することができる半導体発光素子、この半導体発光素子を複数配列した構造の半導体発光モジュール、ならびに半導体発光素子および半導体発光モジュールの製造方法を提供することをその課題としている。」

(エ)「【0028】図3は、図1に示すLEDチップ1の一部分を拡大して示した拡大断面図であって、この図も参照して説明すると、LEDチップ1は、金属層11、半導体積層部12、および電極部13が順次積層して設けられた構造を有しており、上記半導体積層部12によって発光作用が発揮されるものである。このLEDチップ1は、上記半導体積層部12を構成する化合物半導体を結晶成長させるのに用いられた後述の基板がその半導体積層部12から除去された構造となっている。また、LEDチップ1は、たとえば0.3mm角に形成されている。さらに、上記金属層11、半導体積層部12、および電極部13のトータルの厚みは、5?10μm程度の極薄寸法とされている。」

(オ)「【0052】このようにして、半導体発光素子Aの中間生成品として完成される半導体発光モジュールは、上記複数の半導体発光素子Aをマトリクス状の平面パターンをもって配列した構造を有するものであり、その厚みが半導体発光素子Aの厚みと同様に薄型化されたものである。この半導体発光モジュールにおける各半導体発光素子Aに対して外部から選択的に駆動電圧を印加することで、モジュール全体において幾何学的な表示発光がされることとなる。」

上記摘記事項の記載を総合すると、引用刊行物3には、以下の発明(以下「引用発明3」という。)が記載されている、と認められる。

「化合物半導体の結晶からなる半導体積層部をチップ状として備えた半導体発光素子を複数配列した構造の半導体発光モジュールにおいて、
上記半導体積層部を接合搭載する薄片状のベース部材と、
上記ベース部材の上記半導体積層部を接合搭載する表面に、異なる極性の電極端子部を有して形成された導電膜と、
上記導電膜の電極端子部それぞれと上記半導体積層部とを導通接続する導電部材と、を備え、
上記半導体発光素子は、金属層、半導体積層部、および電極部が順次積層して設けられた構造を有しており、上記半導体積層部を構成する化合物半導体を結晶成長させるのに用いられた基板が除去された構造となっており、上記金属層、半導体積層部、および電極部のトータルの厚みは、5?10μm程度の極薄寸法とされている
半導体発光モジュール。」

(2)対比
本願補正発明と引用発明1とを対比する。

ア 引用発明1の「光プリンタ用LEDアレイヘッド」は、半導体基板である「LED駆動用シリコンICチップ」に積層半導体層を含む「LEDアレイチップ」を備えたものといえるから、本願補正発明の「半導体装置」に相当する。

イ 引用発明1の「集積回路形成プロセスが終了したLED駆動用シリコンICチップ」は、本願補正発明の「駆動回路を有する集積回路が形成された半導体基板」に相当する。

ウ 引用発明1のLED駆動用シリコンICチップに形成された溝に蒸着された「金属」は、「LEDアレイチップ裏面に形成された電極と駆動用ICとの間を導通可能」とするものであるから、本願補正発明の「半導体基板上に形成され、前記集積回路と接続された『導通層』」に相当する。

エ 引用発明1の「LEDアレイチップ」は、前記溝に金属を蒸着した後、該溝の中に接着剤を塗り、嵌入して固定されたものであり、また、複数の発光素子部を備えたものであるから、引用発明1の「LEDアレイチップ」と本願補正発明の「LEDフィルム」とは、「前記導通層に貼り付けられ、LED素子が形成された」「LED半導体素子」である点で一致する。

オ 引用発明1の「蒸着金属」は、LEDアレイチップ(LED半導体素子)の各発光素子部と対応するLED駆動用シリコンICチップのボンディングパッドとを接続し、フォトリソグラフィー、金属蒸着、リフトオフ工程を経て形成されるものであるから、引用発明1の「蒸着金属」と本願補正発明の「配線層」とは、「LED半導体素子」の「表面に沿って形成された配線層」である点で一致する。
そして、引用発明1において、LED駆動用シリコンICチップに形成された溝に蒸着された「金属」は、LEDアレイチップ裏面に形成された電極と駆動用ICとの間を導通可能とするものである。
したがって、引用発明1と本願補正発明とは、「導通層に貼り付けられたLED半導体素子」が、「当該導通層に面する側に設けられた一方の電極を介して前記導通層に接続されるとともに」、「LED半導体素子の表面に沿って形成された配線層を介して前記集積回路に接続された」との事項を備える点で一致する。

よって、本願補正発明と引用発明1とは、
「駆動回路を有する集積回路が形成された半導体基板と、
前記半導体基板上に形成され、前記集積回路と接続された導通層と、
前記導通層に貼り付けられ、LED素子が形成されたLED半導体素子とを備え、
前記導通層に貼り付けられたLED半導体素子は、
当該導通層に面する側に設けられた一方の電極を介して前記導通層に接続されるとともに、前記LED半導体素子の表面に沿って形成された配線層を介して前記集積回路に接続された
半導体装置。」
である点で一致し、以下の点で相違する。

相違点
[相違点1]
本願補正発明においては、導通層は、m個(mは2以上の整数)に各々が電気的に分離されて形成されて各々集積回路と接続されており、LED半導体素子(LEDフィルム)は、m個の前記導通層の各々に、n個(nは2以上の整数)ずつ貼り付けられ、その各々が所定の方向に配列されているのに対して、引用発明1においては、導通層はm個に分離されたものではなく、一の導通層に一のLED半導体素子(LEDアレイチップ)が貼り付けられている点。

[相違点2]
本願補正発明のLED半導体素子は、「厚さが10μm以下のLEDフィルム」であり、成長基板表面にエピタキシャル成長させたLEDエピタキシャル層を前記成長基板から剥離して形成されたものであるに対して、引用発明1のLED半導体素子(LEDアレイチップ)は、そのようなものであるか否か不明である点。

[相違点3]
本願補正発明のLED半導体素子(LEDフィルム)は、「一方の電極と反対側の面に設けられた他方の電極」が、配線層を介して集積回路に接続されているのに対して、引用発明1のLED半導体素子(LEDアレイチップ)は、そのような「他方の電極」が設けられているか否か不明である点。

(3)判断
上記相違点につき検討する。

[相違点1]について
引用刊行物2には、上記(1)イのとおりの引用発明2が記載され、発光素子アレイを化合物半導体から成る複数個の発光素子をアレイ状に配列して形成すること、及び、発光素子群毎の個別の共通電極を備え、前記発光素子を複数個毎に前記個別の共通電極に接続することが示されており、引用発明1と引用発明2とは、LEDアレイを用いた光プリントヘッドをその用途とし、駆動回路を有する集積回路が形成された半導体基板にLEDアレイを配置するものである点で共通し、引用発明1のLED駆動用シリコンICチップの溝上に蒸着によって形成され、集積回路と接続された「金属」は、引用発明2の「共通電極」に相当するところ、複数個の発光素子をアレイ状に配列して形成したLEDアレイとして、複数個の(物理的に分離した)LEDの各々を一の共通電極に貼り付けたものは本願の出願日時点で周知である(必要なら、実願昭61-25007号(実開昭62-138468号)のマイクロフィルム(実用新案登録請求の範囲、第1図等)、実願平1-78044号(実開平3-17656号)のマイクロフィルム(実用新案登録請求の範囲、第1図等)等参照。)ことを考慮すると、引用発明1に引用発明2を適用し、導通層を各々が電気的に分離された複数のものとなし、その際、各導通層に複数個の(物理的に分離した)LED半導体素子を貼り付けるものとなし、その結果、複数個のLED半導体素子の各々が所定の方向に配列されるようになして、上記[相違点1]に係る本願補正発明の構成となすことは、当業者が容易になし得たことである。

[相違点2]について
引用刊行物3には、上記(1)ウのとおりの引用発明3が記載され、LEDアレイとして、化合物半導体の結晶からなる半導体積層部をチップ状として備えた半導体発光素子を複数配列した構造の半導体発光モジュールにおいて、上記半導体積層部の結晶成長に用いられた基板を除去することによって、金属層、半導体積層部、および電極部のトータルの厚みとして5?10μm程度の極薄寸法とすること、すなわち、半導体積層部の厚みとしては10μm以下とすることが示されているところ、小型化・薄型化といった課題は半導体装置において共通する課題であり、引用発明1におけるLEDアレイチップにおいて、上記引用発明3を適用し、LED半導体素子(LEDアレイチップ)をLEDフィルムとなして、上記[相違点2]に係る本願補正発明の構成となすことは、当業者が容易になし得たことである。

[相違点3]について
LEDアレイチップにおいて、その両面に電極、あるいは電極領域となる半導体層が設けられたものは例を挙げるまでもなく本願の出願日時点で周知であるから、引用発明1において、発光素子部の上に電極を設けて、上記[相違点3]に係る本願補正発明の構成となすことは、当業者が容易になし得たことである。

したがって、本願補正発明は、引用刊行物1?3記載の発明及び上記各周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものである。

(4)むすび
以上のとおり、本件補正は、平成18年改正前法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するものであるから、同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。


第3 本願発明について
1.本願発明
平成20年7月14日付けの手続補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成20年3月28日付け手続補正後の特許請求の範囲の請求項1?8に記載された事項によって特定されるものであるところ、請求項1及び3に係る発明は、それぞれ、次のとおりのものである。

(1)請求項1に係る発明
「基板と、
前記基板上に形成され、各々が電気的に分離されたm個(mは2以上の整数)の導通層と、
m個の前記導通層の各々に対応させて、その表面に貼り付けられpn接合を有する厚さが10μm以下の薄膜状の積層半導体層とを備え、
前記積層半導体層の各々は、前記導通層に面する半導体層が共通電極領域を形成するとともに、所定の方向に配列された複数の半導体素子を有する
ことを特徴とする半導体装置。」

(2)請求項3に係る発明
「前記積層半導体層は、該積層半導体層の略全域にわたって形成された第1導電型半導体層と、該第1導電型半導体層の表面に島状に形成された複数の第2導電型半導体領域を有し、
前記複数の第2導電型半導体領域の各々と前記第1導電型半導体層との接合により半導体素子が構成され、
前記複数の第2導電型半導体領域の各々は、個別に前記集積回路と接続された
ことを特徴とする請求項2に記載の半導体装置。」

2.原査定の拒絶の理由
(1)平成20年1月23日付け拒絶理由通知書
平成20年1月23日付けで通知した拒絶の理由は、次に抜粋して示すとおりのものである。

「1.平成19年12月27日付けでした手続補正は、下記の点で願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものでないから、特許法第17条の2第3項に規定する要件を満たしていない。
・・・
2.この出願は、特許請求の範囲及び発明の詳細な説明の記載が下記の点で、特許法第36条第4項及び第6項に規定する要件を満たしていない。

・請求項1に係る発明に記載の構成のみから規定されるものにいかなる技術的意味があるのか不明である。
請求項1を引用する請求項に係る発明についても同様である。
・請求項1に係る発明では、半導体素子に電力を供給するすることが可能な構成が「導電層」しかなく、半導体素子が機能し得ない。よって、発明の内容が不明瞭である。
請求項1を引用する請求項に係る発明についても同様である。
・請求項1には「薄膜状」との構成があるが、具体的にいかなる状態のものを包含しているのか不明である。例えば、基板を剥離していない半導体素子は、薄膜状に含まれるのか不明である。
・請求項1には「前記積層半導体層の各々は、前記導通層に面する半導体層が共通接続され、所定の方向に配列された複数の半導体素子を有する」との構成がある。しかしながら、積層半導体層が半導体素子を有するとは具体的にいかなる状態を包含しているのか想定できない。よって、請求項1に係る発明は不明瞭である。
また、請求項1を引用する請求項に係る発明についても同様である。
・・・
・請求項1-10に係る発明は構成が不明確であるために、技術的に無意味なものを明らかに包含している。つまりは、発明の詳細な説明を請求項1-10に係る発明の範囲まで拡張することはできない。
・・・

3.この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)
○請求項1-10/引用文献1-5
・・・
・請求項1-10に係る発明について
引用文献1,2には、独立に電位を制御することができる複数の導電層上に、複数のLEDを有する素子を貼り付けた半導体装置が記載されている。
引用文献3には、複数のLEDのn型半導体層が共通接続された半導体素子が記載されている。
引用文献4には、成長基板を除去した薄膜半導体層を導電層に貼り付ける技術が記載されている。
引用文献5には、駆動回路とLEDの接続構造について記載されている。
引用文献1-5に記載の発明から、請求項1-10に係る発明の構成とすることは、当業者が容易に想到することに過ぎない。」

(2)平成20年5月7日付け拒絶査定
平成20年5月7日付け拒絶査定は、本願は上記(1)の拒絶理由通知書に記載した理由によって拒絶をすべきものであるというものであって、その備考欄には、次に抜粋して示すとおり記載されている。

「<理由1>
・・・
・請求項3には「前記積層半導体層は、該積層半導体層の略全域にわたって形成された第1導電型半導体層と、該第1導電型半導体層の表面に島状に形成された複数の第2導電型半導体領域を有し、前記複数の第2導電型半導体領域の各々と前記第1導電型半導体層との接合により半導体素子が構成され」との構成がある。しかしながら、該構成は、明細書に記載はなく、図面から上記構成を作成抽出する技術思想の記載もなく、また、自明の事項でもない。
・・・
<理由2>
・請求項1に係る発明に記載の構成のみから規定されるものにいかなる技術的意味があるのか不明である。
請求項1を引用する請求項に係る発明についても同様である。
出願人は、請求項1-8に係る発明について、技術的意味・作用・効果について、意見書において、何ら主張をしていない。また、請求項1-8に記載の構成のみ備えることにいかなる技術的意味があるのか、発明の詳細な説明にも記載がない。
したがって、請求項1-8に係る発明は、構成の羅列であって何ら技術思想を反映したものではないから、その技術的意味が不明ある。結果として、請求項1-8に係る発明は不明確である。また、同じ理由により、請求項1-8に係る発明は、発明の詳細な説明に記載されたものでもない。
・請求項1に係る発明では、半導体素子に電力を供給するすることが可能な構成が「導電層」しかなく、半導体素子が機能し得ない。よって、発明の内容が不明瞭である。
請求項1を引用する請求項に係る発明についても同様である。
・請求項1には、「m個の前記導通層の各々に対応させて、その表面に貼り付けられpn接合を有する厚さが10μm以下の薄膜状の積層半導体層とを備え、
前記積層半導体層の各々は、前記導通層に面する半導体層が共通電極領域を形成するとともに、所定の方向に配列された複数の半導体素子」との構成がある。しかしながら、積層半導体層が具体的にいかなるものを包含しているのか不明であり、想定できない。
よって、請求項1-8に係る発明は不明確である。
・請求項5に記載の構成は、意味不明である。
・請求項1-8に係る発明は構成が不明確であるために、技術的に無意味なものを明らかに包含している。つまりは、発明の詳細な説明を請求項1-8に係る発明の範囲まで拡張することはできない。
出願人は、請求項1-8に係る発明の技術的意味について何ら主張をしていない。
・・・
<理由3>
○請求項1-8に係る発明について
請求項1-8に係る発明は、上記に指摘のとおり、技術的意味を持たない構成の羅列に過ぎないから、当業者が適宜なしる単なる記載に過ぎない。」

3.当審の判断
(1)新規事項追加について
ア 平成20年3月28日付け手続補正によって、本願の請求項3は、
「前記積層半導体層は、該積層半導体層の略全域にわたって形成された第1導電型半導体層と、該第1導電型半導体層の表面に島状に形成された複数の第2導電型半導体領域を有し」との記載事項を含むこととなった(下線は審決で付した。)。

イ 上記補正事項について検討する。
上記下線部の記載事項に関し、本願の願書に最初に添付した明細書及び図面には、以下のような記載がある。

(ア)「【請求項4】
前記半導体薄膜の前記半導体素子が、第1導電型半導体領域と、前記第1導電型半導体領域と異なる導電型である第2導電型半導体領域とを有し、
前記第1導電型半導体領域が、前記導通層に接している
ことを特徴とする請求項1から3までのいずれかに記載の半導体装置。」

(イ)「【0010】
【発明の実施の形態】
<第1の実施形態>
図1は、本発明の第1の実施形態に係る半導体装置であるLED/駆動IC複合チップの一部を概略的に示す斜視図である。また、図2は、第1の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す平面図であり、図3は、図2をS3-S3線で切る面を概略的に示す断面図である。」

(ウ)「【0020】
次に、第1の実施形態の断面構造を説明する。図3に示されるように、LED/駆動IC複合チップ100は、Si基板101と、メタル層103と、LEDエピフィルム104と、個別配線層106とを順に積層させた構造を持つ。図3に示されるように、LEDエピフィルム104は、n型GaAs層111と、n型Al_(x)Ga_(1-x)As層112(0≦x≦1)と、n型Al_(y)Ga_(1-y)As層113(0≦y≦1)と、n型Al_(z)Ga_(1-z)As層114(0≦z≦1)と、n型GaAs層115とを順に積層させた構造を持つ。また、n型Al_(y)Ga_(1-y)As層113及びn型Al_(z)Ga_(1-z)As層114にはZn拡散領域116が形成されており、n型Al_(z)Ga_(1-z)As層114上には絶縁膜117が形成されている。」

(エ)「【0032】
<第2の実施形態>
図10は、本発明の第2の実施形態に係る半導体装置であるLED/駆動IC複合チップの一部を概略的に示す斜視図であり、図11は、LED/駆動IC複合チップの一部を概略的に示す平面図である。また、図12は、図11をS12-S12線で切る面を概略的に示す断面図である。」

(オ)「【0034】
図12に示されるように、LEDエピフィルム204は、p型GaAs層211上に、p型Al_(x)Ga_(1-x)As層212、p型Al_(y)Ga_(1-y)As層213、n型Al_(z)Ga_(1-z)As層214、及びn型GaAs層215を順に形成した構造を持つ。n型GaAs層215上には層間絶縁膜117が成膜され、その開口部から集積回路103の個別電極領域107までの領域に個別配線層106が形成されている。上記各層のAl組成は、x>y且つz>y(例えば、x=z=0.4、y=0.1)とすることができる。ただし、LEDエピフィルム204の構造及び組成は上記したものに限定されない。例えば、シングルへテロ型でも、ホモ型でもよく、ダブルへテロ型においても、クラッド層の間にノンドープの活性層を設ける或いは、量子井戸層を挿入する等の種々の構造が可能である。また、上面をp型とし、下面をn型にする等の変形も可能である。」

(カ)「【0040】
<第3の実施形態>
図13は、本発明の第3の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す斜視図であり、図14は、第3の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す平面図である。また、図15及び図16は、第3の実施形態に係るLED/駆動IC複合チップの製造プロセスを概略的に示す斜視図である。
【0041】
・・・次に、エッチングマスク(図示せず)を用いて、図16に示されるように、LEDエピフィルム314及びその下のメタル層313を部分的に除去し、分離されたメタル層303と分離されたLEDエピフィルム104を形成する。このようなプロセスにより、図13及び図14に示されるように、分離されたメタル層303の端部303aと分離されたLEDエピフィルム104の端部とを整列させることができる。」

(キ)「【0045】
<可能な変形例>
なお、上記実施形態においては、Si基板上にメタル層103を形成した場合を説明したが、メタル層103に代えてポリシリコンや、ITO、ZnO等の導電性酸化物等の金属以外の導電性薄膜層を用いてもよい。
【0046】
また、上記第実施形態においては、半導体薄膜に備えられた半導体素子が、LED105である場合を説明したが、半導体素子は、レーザー等の他の発光素子、受光素子、ホール素子、及びピエゾ素子等のような他の素子であってもよい。
【0047】
また、上記実施形態においては、LEDエピフィルム104がエピタキシャル層から構成された場合を説明したが、LEDエピフィルムに代えてエピタキシャル層ではない半導体薄膜を採用してもよい。」

ウ 上記イ及び図面によれば、本願の出願当初の明細書及び図面には、上記補正事項の「第1導電型半導体層の表面に島状に形成された複数の第2導電型半導体領域を有し」たものについて、明示の記載がないことは明らかである。
すなわち、上記イの(ウ)に示すとおり、当初明細書の段落0020及び図3にその断面構造が説明されている第1の実施形態には、「n型Al_(y)Ga_(1-y)As層113(0≦y≦1)と、n型Al_(z)Ga_(1-z)As層114(0≦z≦1)」(「第1導電型半導体層」)の複数の半導体層内に、Zn拡散領域(「第2導電型半導体領域」)が形成された積層半導体層の構造が示されてはいるが、上記Zn拡散領域は、「第1導電型半導体層の表面に」形成されたものではなく、また、図3の断面図に示されるような拡散領域の形状を、「島状」と呼ぶことも、当該技術分野において一般的ではない。
また、上記イの(オ)に示すとおり、当初明細書の段落0034及び図12にその断面構造が説明されている第2の実施形態には、「p型Al_(y)Ga_(1-y)As層213」(「第1導電型半導体層」)の表面上に、「n型Al_(z)Ga_(1-z)As層214」(「第2導電型半導体領域」)を成膜したものが記載されているが、図12の断面図から見て取れるように、第2の実施の形態の積層半導体層は、第1導電型半導体層の表面の全面に、1つの第2導電型半導体領域を有したものであるから、「島状に形成された複数の第2導電型半導体領域を有し」たものとは言えない。
また、上記イの(カ)に示される第3の実施形態には、LEDエピフィルムの積層半導体層の構造については記載されておらず、段落0045-0047に示される<可能な変形例>においても、「島状に形成された複数の第2導電型半導体領域」を有する積層半導体層の構造を示唆する記載はない。
そして、出願当初の明細書及び図面の他の箇所には、積層半導体層の各導電型の半導体層(領域)の構造を説明する記載はない。
したがって、上記補正事項は、出願当初の明細書及び図面に記載された事項の範囲内のものではなく、平成20年3月28日付けでした手続補正は、特許法第17条の2第3項に規定する要件を満たしていない。

(2)記載要件について
ア 本願発明が解決しようとする課題の一つは、[発明が解決しようとする課題]欄(段落0005-0008)に記載されたように、「図18及び図19に示されたLEDプリントヘッド900では、LEDアレイチップ902と駆動ICチップ904とをボンディングワイヤ906によって接続していたので、LEDアレイチップ902と駆動ICチップ904のそれぞれにワイヤボンド用の大きな(例えば、100μm×100μm)電極パッド903及び905を設ける必要があった。このため、LEDアレイチップ902及び駆動ICチップ904の面積を小さくすることが困難であり、その結果、材料コストを削減することが困難であった。」(段落0005)との従来技術の課題を解決し、小型化及び材料コストの低減を図ることができる半導体装置を提供することにあると認められる。
ここで、本願の発明の詳細な説明の記載によると、上記課題に対応した「以上説明したように、第1の実施形態に係るLED/駆動IC複合チップ100によれば、LEDエピフィルム104にワイヤボンディング用の電極パッドを備える必要がないので、装置の小型化及び材料コストの低減を図ることができる。」(段落0027)、「以上に説明したように、本発明によれば、半導体薄膜にワイヤボンディング用の電極パッドを備える必要がないので、半導体装置の小型化及び材料コストの低減を図ることができるという効果がある。」(段落0048)との効果を得るためには、ワイヤボンディング用の電極パッドの代わりに、「薄膜のメタル配線であ」り、「フォトリソグラフィ技術を用いて一括形成することが望ましい」ものである「個別配線層」を有し、これによって「LEDエピフィルム104の複数のLED105の発光領域上面と、Si基板101の複数の個別電極領域107とのそれぞれを電気的に接続する」ことが必須の構成であるといえる(段落0018-0020、図1、2等参照。)から、本願明細書の発明の詳細な説明には、上記課題を解決するためには、少なくとも、ワイヤボンディングの代わりに、薄膜の個別配線層によってLEDと駆動ICとを電気的に接続することを必須の構成として備える必要があることが記載されていると認められる。
しかしながら、本願の請求項1には、上記課題を解決するために必須の構成として発明の詳細な説明に記載されている事項である「薄膜の個別配線層」に関する記載はない。
また、上記の課題は、LEDアレイチップの各発光部と駆動ICチップとを(電気的に)接続することを前提としたときに生ずる課題であると認められるところ、本願の請求項1に係る発明は、「半導体素子」について、「pn接合を有する・・・積層半導体層」を備えること、「導通層に面する半導体層が共通電極領域を形成する」こと、及びその厚さ以外、どのような素子であるのか何ら特定されておらず、また、駆動ICと接続する構成も有していないため、上記課題の前提条件となる事項を、発明特定事項として備えていない。

イ 本願発明が解決しようとする課題の一つは、[発明が解決しようとする課題]欄(段落0005-0008)に記載されたように、「また、LEDアレイチップ902において発光部907として機能する領域は、表面から5μm程度の深さの領域である。しかし、図18及び図19に示されたLEDプリントヘッド900では、安定したワイヤボンドの歩留まりを確保するために、LEDアレイチップ902の厚さは駆動ICチップ904の厚さ(例えば、250μm?300μm)と同程度にする必要があった。このため、LEDプリントヘッド900においては、LEDアレイチップ902の材料コストを削減することが困難であった。」(段落0006)との従来技術の課題を解決し、小型化及び材料コストの低減を図ることができる半導体装置を提供することにあると認められる。
ここで、本願の発明の詳細な説明の記載によれば、「また、第1の実施形態に係るLED/駆動IC複合チップ100によれば、Si基板101上に貼り付けられたLEDエピフィルム104とSi基板101に形成された集積回路102とをフォトリソグラフィ技術により形成された薄膜の個別配線層106により電気的に接続しているので、LEDエピフィルム104の厚さをワイヤボンドに対する強度を考慮して厚くする必要がない。このように、LEDエピフィルム104の厚さを薄くできるので、材料コストの低減を図ることができる。」(段落0028)等の記載から、上記課題を解決するためには、ワイヤボンディングの代わりに、「(フォトリソグラフィ技術により形成された)薄膜の個別配線層」により、LEDエピフィルムと集積回路とを電気的に接続することが必須の構成であるといえるから、本願明細書の発明の詳細な説明には、上記課題を解決するためには、少なくとも、ワイヤボンディングの代わりに、薄膜の個別配線層によってLEDと駆動ICとを電気的に接続することを必須の構成として備える必要があることが記載されていると認められる。
しかしながら、本願の請求項1には、上記課題を解決するために必須の構成として発明の詳細な説明に記載されている事項である「薄膜の個別配線層」に関する記載はない。
また、上記課題は、「LEDアレイチップ902において発光部907として機能する領域は、表面から5μm程度の深さの領域である」こと、及び「LEDアレイチップ902の厚さは駆動ICチップ904の厚さ(例えば、250μm?300μm)と同程度にする必要があった」ことをその前提条件とするものであると認められるところ、本願の請求項1に係る発明は、「半導体素子」あるいは「半導体装置」がどのような素子であるのか何ら特定されておらず、「駆動ICチップ」に相当する特定事項も備えていないから、上記課題の前提条件となる事項を、発明特定事項として備えていない。

ウ 本願発明が解決しようとする課題の一つは、[発明が解決しようとする課題]欄(段落0005-0008)に記載されたように、「さらにまた、特許文献1には、薄膜構造の発光素子が開示されているが、発光素子にはハンダボール用の電極パッドが備えられており、この電極パッドにハンダボールを介して個別電極が接続されている。このように、特許文献1の薄膜構造の発光素子は電極パッドを備えているので、その面積を縮小することが困難であった。」(段落0007)との従来技術の課題を解決し、小型化及び材料コストの低減を図ることができる半導体装置を提供することにあると認められる。
ここで、本願明細書の発明の詳細な説明の記載からは、本課題を解決するためには、上記アに示した課題と同様に、少なくとも、ハンダボール用の電極パッドを備える代わりに、薄膜の個別配線層によってLEDと駆動ICとを電気的に接続することを必須の構成として備える必要があると認められる。
しかしながら、本願の請求項1には、上記課題を解決するために必須の構成として発明の詳細な説明に記載されている事項である「薄膜の個別配線層」に関する記載はない。
また、上記の課題は、発光素子と電子回路とを(電気的に)接続することを前提としたときに生ずる課題であると認められるところ、本願の請求項1に係る発明は、「半導体素子」について、「pn接合を有する・・・積層半導体層」を備えること、「導通層に面する半導体層が共通電極領域を形成する」こと、及びその厚さ以外、どのような素子であるのか何ら特定されておらず、また、電子回路と接続する構成も有していないため、上記課題の前提条件となる事項を、発明特定事項として備えていない。

エ 上記アないしウに示したとおり、本願の請求項1に係る発明は、[発明が解決しようとする課題]欄に記載された何れの課題に関しても、発明の詳細な説明に記載された、発明の課題を解決するための手段が反映されたものではないから、本願の請求項1に係る発明は、発明の詳細な説明に記載したものと実質的に対応しないものである。
よって、本願の請求項1に係る発明は、発明の詳細な説明に記載したものということはできず、特許法第36条第6項第1号に規定する要件を満たしていない。

(3)進歩性について
ア 本願発明
本願の請求項1に係る発明(以下「本願発明」という。)は、上記1.(1)に示したとおりのものである。

イ 刊行物記載の発明
原査定の拒絶の理由に引用された、本願の出願日前に頒布された刊行物である実願昭59-16852号(実開昭60-130050号)のマイクロフィルム(以下「引用刊行物4」という。)には、図とともに以下の事項が記載されている。

(ア)「(技術分野)
本考案は光プリンタ用の発光素子アレイを用いた光プリントヘッドに関するものである。
(従来技術)
従来のこの種の光プリントヘツドを第1図に示す。第1図(a)は従来の光プリントヘッドの平面図、第1図(b)は従来の光プリントヘッドの一部を切欠いた斜視図である。ここで1は長尺の印刷基板、2は発光素子として発光ダイオード(以下LEDという)を用いたLEDアレイIC、3は導体部、4は膜抵抗素子、5はLEDカソード用共通電極、6は導電ペースト材、7はボンディングワイヤ、8はデータバスライン、9はクロスオーバテープ状の複式化接続ケーブルを示す。
このような光プリントヘツドの製造工程はまず、印刷基板1上に導体部3、膜抵抗素子4、共通電極5、データバスライン8を形成し、次にこの共通電極5上にLEDアレイIC2を整列しながら導電ペースト材6でダイスボンドを行ない、次いでワイヤボンドを行ない各LEDアレイIC2の干鳥状に配線されたアノード端子と印刷基板1上の導体3を接続する。次にLEDアレイIC2の検査を行ない、LED全ドットが正常に動作することを確認する。次にLEDアレイICの各ドットの発光パワーを均一に調整するため膜抵抗素子4を抵抗トリミングする。次に導体部3は複式化接続ケーブル基板9によりクロスオーバ状にデータ出力バスライン8に接続され、このデータバスライン8により全てのLEDドットにデータ信号を供給する。このようにして、光プリントヘツドが構成されていた。この第1図に示した光プリントヘッドは時分割駆動によりLEDアレイICをチップ単位で順次点灯させるとした場合、各LEDアレイ2の共通電極5はLEDアレイIC2をダイスボンドした後でも電気的に独立しなければならない。」(第3頁第4行?第4頁第18行)

(イ)上記(ア)の記載を踏まえて第1図(a)及び(b)を見れば、印刷基板1上には、電気的に独立した複数の「共通電極5」が形成されており、該複数の「共通電極5」の各々の上に、複数の「LEDアレイIC2」が、一つずつ整列してダイスボンドされていることが見てとれる。

上記摘記事項の記載を総合すると、引用刊行物4には、以下の発明(以下「引用発明4」という。)が記載されている、と認められる。

「印刷基板と、
前記印刷基板上に形成され、各々が電気的に独立した複数の共通電極と、
複数の前記共通電極の各々の上に、一つずつ整列してダイスボンドされた複数のLEDアレイICとを備えた、
光プリントヘッド。」

イ 対比
本願発明と引用発明4とを対比する。

(ア)引用発明4の「光プリントヘッド」は、「LEDアレイIC」、すなわち、半導体素子を有する装置であるから、本願発明の「半導体装置」に相当する。

(イ)引用発明4の「印刷基板」は、本願発明の「基板」に相当する。

(ウ)引用発明4の「共通電極」は、半導体素子であるLEDアレイICの駆動のための電極であるから、本願発明の「導通層」に相当する。

(エ)引用発明4の「LEDアレイIC」は、その構成要素としてLED(発光ダイオード)を有するものであるから、本願発明の「pn接合を有する」「積層半導体層」を備えるものであることは明らかである。
また、引用発明4の「ダイスボンド」は、本願発明の「貼り付け」に相当する。
したがって、引用発明4は、本願発明の「m個の前記導通層の各々に対応させて、その表面に貼り付けられ(た)積層半導体層とを備え」との特定事項を備える。
また、引用発明4の「LEDアレイIC」は、半導体素子である「LED」の「アレイ」を備えるものであるから、引用発明は、「前記積層半導体の各々は、」「所定の方向に配列された複数の半導体素子を有する」との特定事項を備えている。

よって、本願発明と引用発明4とは、
「基板と、
前記基板上に形成され、各々が電気的に分離されたm個(mは2以上の整数)の導通層と、
m個の前記導通層の各々に対応させて、その表面に貼り付けられたpn接合を有する積層半導体層とを備え、
前記積層半導体層の各々は、所定の方向に配列された複数の半導体素子を有する
半導体装置。」
である点で一致し、以下の点で相違する。

相違点
[相違点4]
本願発明の「積層半導体層」は、「厚さが10μm以下の薄膜状」のものとされているのに対して、引用発明4の「LEDアレイIC」に備えられた「積層半導体層」の厚さは不明である点。

[相違点5]
本願発明において、積層半導体層の各々は、「導通層に面する半導体層が共通電極領域を形成する」とされているのに対して、引用発明の「LEDアレイIC」の積層半導体層は、そのようなものであるか否か不明である点。

ウ 判断
上記各相違点について検討する。

[相違点4]について
他の素子との接続、材料コスト等を勘案して、LED素子の厚さを所定以下とし薄膜状のものとすることは、当業者が適宜なし得る設計的事項と認められるところ、成長基板の除去等の手段によって、LED素子の厚さを10μm程度以下のものとしたものも本願の出願時点で周知である(必要であれば、特開平11-191642号公報の段落0028等、米国特許第6111272号明細書の第7欄60行?第8欄63行及び図1等、特開2002-175985号公報の請求項3及び10等参照。)から、引用発明のLEDアレイICを、厚さが10μm以下の薄膜状のものとし、本願発明の上記[相違点4]に係る特定事項とすることは、当業者が容易になし得たことである。

[相違点5]について
LED素子を貼り付ける共通電極あるいは基板上の電極に、該電極に面したLEDの半導体層を直接接触させる構成、すなわち、電極に面する半導体層が共通電極領域を形成する構成は、本願の出願時点で周知のものである(必要であれば、原査定の拒絶理由で引用した特開2002-141492号公報の段落0022及び図1等、上記米国特許第6111272号明細書の第7欄60行?第8欄63行及び図1等参照。)から、引用発明のLEDアレイICを共通電極に貼り付ける構成として上記周知のものを採用し、本願発明の上記[相違点5]に係る特定事項とすることは、当業者が容易になし得たことである。

したがって、本願発明は、引用刊行物4に記載の発明及び上記各周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。

4.むすび
以上のとおり、本願について平成20年3月28日付けでした手続補正は、特許法第17条の2第3項に規定する要件を満たしていない。
また、本願は、特許法第36条第6項第1号に規定する要件を満たしていない。
更に、本願発明は、引用刊行物4に記載された発明及び周知技術に基づいて当業者が容易に発明できたものであるから、特許法第29条第2項の規定により、特許を受けることができない。

よって、結論のとおり審決する。
 
審理終結日 2010-02-02 
結審通知日 2010-02-09 
審決日 2010-02-23 
出願番号 特願2002-371769(P2002-371769)
審決分類 P 1 8・ 121- Z (H01L)
P 1 8・ 575- Z (H01L)
P 1 8・ 537- Z (H01L)
P 1 8・ 55- Z (H01L)
最終処分 不成立  
前審関与審査官 橿本 英吾  
特許庁審判長 吉野 公夫
特許庁審判官 田部 元史
杉山 輝和
発明の名称 半導体装置及びLEDプリントヘッド  
代理人 山形 洋一  
代理人 前田 実  
代理人 篠原 昌彦  
代理人 山形 洋一  
代理人 篠原 昌彦  
代理人 前田 実  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ